CN210515357U - 一种量子芯片结构 - Google Patents

Abstract

本实用新型公开了一种量子芯片结构，包括：第一平面，包括第一组接触件；第二平面，包括第二组接触件；多个连接件，被定位为保持第一平面和第二平面相对，使得第一组接触件和第二组接触件相对，每个连接件具有与第一组接触件连接的第一端部及与第二组接触件连接的第二端部；量子比特模块，包括多个量子比特，配置在第一平面或第二平面上，每个量子比特具有第一耦合端和第二耦合端；量子总线，配置在第一平面或第二平面上，且与量子比特模块位于不同的平面上，量子总线经由连接件耦合至第一耦合端；读取总线，配置在第一平面或第二平面上，读取总线耦合至第二耦合端，本实用新型量子芯片结构可以实现多量子比特的布线并且不会产生交叉干扰。

Description

一种量子芯片结构

技术领域

本实用新型属于量子芯片技术领域，特别是一种量子芯片结构。

背景技术

量子计算是一门将逻辑信息编码在可以相互转化的两个量子态——量子比特(qubit)上，利用量子比特系统构建高度复杂的量子中央处理器(Quantum CPU)——量子芯片，利用量子芯片实现对存储在复杂量子态中的信息的可控编程操作——量子逻辑门与量子算法，最终实现量子信息处理过程的前沿科学。在解决一些特定的问题(比如质因数分解)上，量子计算机的运算能力以及运算速度的潜力远高于现在世界上所有经典计算机的总和。

量子芯片上通常集成了若干量子比特和以及用于对量子比特进行操作的测控线路，每个量子比特利用其十字型的电容结构分别与不同的测控线路耦合实现信号传输以及相互作用，目前构建包含一至两个qubit的量子芯片是较容易做到的，在很多物理体系中都实现了少量qubit的实现与演示。但是在量子计算机中，所使用到的qubit数目可能是数百个，数万个，甚至数亿个。同时把这么多个qubit加工在同一块量子芯片上时，无论多个qubit是采用一维链路还是二维阵列进行配置，分别与每个量子比特进行耦合的测控线路或多或少都会在平面上交叉互相干扰，其设计难度不言而喻。

实用新型内容

本实用新型的目的是提供一种量子芯片结构，以解决现有技术中的不足，它能够提供可以避免互联布线之间产生交叉的量子芯片结构。

本实用新型采用的技术方案如下：

一种量子芯片结构，其特征在于，包括：

第一平面，包括第一组接触件；

第二平面，包括第二组接触件；

多个连接件，被定位为保持所述第一平面和所述第二平面相对，使得所述第一组接触件和所述第二组接触件相对，每个所述连接件具有与所述第一组接触件连接的第一端部并且具有与所述第二组接触件连接的第二端部；

量子比特模块，包括多个量子比特，配置在所述第一平面或所述第二平面上，每个所述量子比特具有第一耦合端和第二耦合端；

量子总线，配置在所述第一平面或所述第二平面上，且与所述量子比特模块位于不同的平面上，所述量子总线经由所述连接件耦合至所述量子比特的第一耦合端；

读取总线，配置在所述第一平面或所述第二平面上，所述读取总线耦合至所述量子比特的第二耦合端。

进一步的，所述第一组接触件和所述第二组接触件均为铝制焊盘。

进一步的，所述第一平面上设有第一组凹槽，所述第一组接触件设置在所述第一组凹槽内；所述第二平面上设有第二组凹槽，所述第二组接触件设置在所述第二组凹槽内。

进一步的，所述第一平面和所述第二平面均包括由硅材料制成的基底。

进一步的，多个所述连接件在所述第一组接触件和所述第二组接触件之间垂直地延伸。

进一步的，所述连接件为超导材料制成。

进一步的，所述连接件为铟柱或银柱。

进一步的，所述读取总线和所述量子比特模块配置在同一个平面上。

进一步的，所述读取总线和所述量子总线配置在同一个平面上；

所述读取总线经由所述连接件耦合至所述量子比特的第二耦合端。

进一步的，所述读取总线包括数量与所述量子比特一致的谐振器以及与所有所述谐振器在同一端耦合的读取信号总线，所有所述谐振器的另一端分别与每个所述量子比特的第二耦合端耦合。

有益效果，与现有技术相比，本实用新型提供了一种量子芯片结构，包括：第一平面，包括第一组接触件；第二平面，包括第二组接触件；多个连接件，被定位为保持所述第一平面和所述第二平面相对，使得所述第一组接触件和所述第二组接触件相对，每个所述连接件具有与所述第一组接触件连接的第一端部并且具有与所述第二组接触件连接的第二端部；量子比特模块，包括多个量子比特，配置在所述第一平面或所述第二平面上，每个所述量子比特具有第一耦合端和第二耦合端；量子总线，配置在所述第一平面或所述第二平面上，且与所述量子比特位于不同的平面上，所述量子总线经由所述连接件耦合至所述量子比特的第一耦合端；读取总线，配置在所述第一平面或所述第二平面上，所述读取总线耦合至所述量子比特的第二耦合端，本实用新型通过将量子比特模块和量子总线分别设置在两个不同的平面，再将它们通过连接件在沿着第一平面和第二平面的相对方向耦合连接，由于量子比特模块和量子总线分别位于不同的板层，因此在布线设置时，量子比特模块可以在同一板层中进行二维阵列，使得在满足给量子比特模块提供稳定的控制信号、读取信号以及保证量子比特近邻耦合的前提下，量子比特模块和量子总线的接线、量子比特模块和读取总线之间通过设计可以实现不交叉，从而减弱由于布线带来的信号干扰问题，为之后在量子芯片上增加量子比特数目提供基础。

附图说明

图1是现有技术中6个量子比特二维阵列排布的结构示意图；

图2是本实用新型实施例一种量子芯片结构示意图；

图3是图2中第一平面结构示意图；

图4是图2中第二平面结构示意图；

图5是本实用新型另一实施例提供的量子芯片结构示意图；

图6是图5量子芯片结构透视示意图；

图7是图5中第一平面结构示意图；

图8是图5中第二平面结构示意图；

图9是图5中第二种第二平面结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

量子计算是一门将逻辑信息编码在可以相互转化的两个量子态——量子比特上(qubit)，利用量子比特系统构建高度复杂的量子中央处理器(Quantum CPU)——量子芯片，利用量子芯片实现对存储在复杂量子态中的信息的可控编程操作——量子逻辑门与量子算法，最终实现量子信息处理过程的前沿科学。

量子计算在特定领域能够发挥远超经典计算机的计算能力，例如基于RSA加密原理的大数质因数分解，分解一个100位的大数，使用全世界所有的经典计算机，也需要运行几十亿年才能得出结果，但是如果使用一个具有50位量子比特的量子计算机，只需要几分钟就可以得出计算结果，因此，现在量子计算正成为各国研究的重点。

在量子计算领域，量子芯片是核心结构，量子芯片的种类根据量子比特(或称量子位)的构成模式具有多种形式，例如常见的超导量子比特、半导体量子比特和离子阱量子比特等，超导量子比特是基于电路量子电动力学，利用并联的约瑟夫森结和电容构建而成，利用共面波导来构建谐振器。

由于量子计算依赖量子比特间高度的相干性，目前，可控的量子计算仅涉及少量的量子比特，而量子比特的个数在较少的情况下，量子芯片的结构和线路设计起来较为容易，即在一个平面上即可安置以一维链路排布的量子比特以及所需读取线路和控制线路，但是，国际上公知的，想要实现量子计算的真正能力，量子比特的数目至少需要50个，而当量子比特的数目增多时，原本在一个平面上配置量子比特、控制线路和读取线路的难度陡增，因为量子比特的排布通常采用一维链路或二维阵列，采用一维链路的方法在量子比特数目较少的情况下，便于设计，但是一旦增加数目就会导致量子芯片在某一方向长度尺寸不可控，而采用二维阵列的方式，为了输入必要的控制信号、读取信号以及量子比特间的近邻耦合，与量子比特实现连接的控制线路和读取线路之间必然会产生交叉，具体的，如图1所示，是一种6b it量子芯片，6个量子比特以2排3列的方式二维阵列，从图示可以看出，在仅设置一条控制信号馈线的情况下，控制信号馈线、谐振腔的连接引线均与量子比特间的近邻耦合产生了交叉区，而交叉意味着信号传输时会产生干扰，导致相干性大大降低，因此，无论采用一维链路还是二维阵列都无法满足大量量子比特的设计需求，而目前在电路设计领域遇到信号线路交叉时通常采用一种叫做空气桥(Ai r-Bi rdge)的技术，但是实际效果甚微。

因此，本实用新型的实施例提供了一种量子芯片结构，结合附图2-4所示，包括：第一平面100，包括第一组接触件110；第二平面200，包括第二组接触件210；多个连接件300，被定位为保持所述第一平面100和所述第二平面200相对，使得所述第一组接触件110和所述第二组接触件210相对，每个所述连接件300具有与所述第一组接触件110连接的第一端部310并且具有与所述第二组接触件210连接的第二端部320；量子比特模块400，包括多个量子比特410，配置在所述第一平面100或所述第二平面200上，每个所述量子比特410具有第一耦合端411和第二耦合端412；量子总线500，配置在所述第一平面100或所述第二平面200上，且与所述量子比特模块400位于不同的平面上，所述量子总线500经由所述连接件300耦合至所述量子比特410的第一耦合端411；读取总线600，配置在所述第一平面100或所述第二平面200上，所述读取总线500耦合至所述量子比特410的第二耦合端412。

有益效果，与现有技术相比，本实用新型提供了一种量子芯片结构，包括：第一平面100，包括第一组接触件110；第二平面200，包括第二组接触件210；多个连接件300，被定位为保持所述第一平面100和所述第二平面200相对，使得所述第一组接触件110和所述第二组接触件210相对，每个所述连接件300具有与所述第一组接触件110连接的第一端部310并且具有与所述第二组接触件210连接的第二端部320；量子比特模块400，包括多个量子比特410，配置在所述第一平面100或所述第二平面200上，每个所述量子比特410具有第一耦合端411和第二耦合端412；量子总线500，配置在所述第一平面100或所述第二平面200上，且与所述量子比特模块400位于不同的平面上，所述量子总线500经由所述连接件300耦合至所述量子比特410的第一耦合端411；读取总线600，配置在所述第一平面100或所述第二平面200上，所述读取总线600耦合至所述量子比特410的第二耦合端412，本实用新型通过将量子比特模块400和量子总线500分别设置在两个不同的平面，再将它们通过连接件300在沿着第一平面100和第二平面200的相对方向耦合连接，由于量子比特模块400和量子总线500分别位于不同的板层，因此在布线设置时，量子比特模块400可以在同一板层中进行二维阵列，使得在满足给量子比特模块提供稳定的控制信号、读取信号以及保证量子比特近邻耦合的前提下，量子比特模块400和量子总线500的接线、量子比特模块400和读取总线600之间通过设计可以实现不交叉，从而减弱由于布线带来的信号干扰问题，为之后在量子芯片上增加量子比特数目提供基础。

需要说明的是，量子总线500包括各种互联布线，用于与量子比特410耦合连接，并提供各种控制信号。读取总线600至少包括谐振器610和读取信号总线620，谐振器610用于与量子比特中的信号产生交互，读取信号总线620用于输入读取信号并根据谐振器610中的作用输出读取信号，本实施例1中，位于同一排的量子比特之间可以通过连接件300以及连接件300之间的连接引线形成近邻耦合。

进一步的，所述谐振器610为由共面波导微带线制成的共面波导微波谐振腔，量子总线500均由共面波导微带线制成，需要说明的是，在微波领域，共面波导微带线是制备在介质层表面的三条平行的金属薄膜导带层，其中位于中心的导带层用于传输微波信号，两侧的导带层均连接到地平面，与一般电路最大的区别是，共面波导是一种分布式电路元件，其电容/电感/导抗/阻抗均匀地沿着共面波导信号传播方向分布，共面波导传播的是TEM波，沿着信号传播方向，波导的阻抗处处相等，因而不存在信号反射，信号能够几乎无损地通过；此外，共面波导没有截止频率，而常见的集总式电路均存在截止频率。对于一段均匀的共面波导来说，绝大部分频段的微波信号都能畅通无阻地传输，因而又叫传输线，即共面波导传输线(微带线)。

如图2所示，示出了一种具体的量子芯片结构，其中：所述量子比特模块400被配置在第一平面100上，所述量子总线500被配置在第二平面200上，多个连接件300的第一端部310与第一平面100上第一组接触件110连接，第二端部320与第二平面200上第二组接触件210连接，从而使得第二平面200上的量子总线500可以经由连接件300耦合至所述量子比特410的第一耦合端411；而所述读取总线600同样被配置在第二平面200上，而同样的，为了实现读取总线600和所述量子比特410的第二耦合端412耦合连接，依然可以采设置连接件300并经由连接件300来实现。

需要说明的是，为了更好设置所述第一组接触件110、第二组接触件210以及连接件300，可以分别在所述第一平面100和第二平面200上分别设置第一组凹槽、第二组凹槽，并将第一组接触件110安置于第一平面100的第一组凹槽内、将第二组接触件210安置于第二平面200的第二组凹槽内，并进行固定，第一组凹槽和第二组凹槽的大小可以分别被配置为与连接件300的第一端部310和第二端部320同样大小，从而使得连接件300的第一端部310和第二端部320可以很好分别与第一组凹槽和第二组凹槽之间形成间隙配合，从而实现稳定的连接。

进一步的，所述第一平面100和第二平面200均为利用硅材料制成的基底，利用硅元素结构的稳定性可以制得的具有稳定信号传输的第一平面100和第二平面200，同时第一组接触件110和第二组接触件210均为铝制焊盘，连接件300采用超导材料例如铟或银制成的铟柱或银柱，利用其在低温下的超导性，进行无损耗的信号传输，满足量子芯片的设计需求。

需要说明的是，由于量子比特410的结构较小，为了使得量子比特410可以分别与不同的结构进行耦合，利用必要的连接引线800例如共面波导传输线使得量子比特410上用于耦合的端部可以延伸至其他位置，是本领域人员的公知常识，同时在本实施例1附图3中也有体现。

为了证实本实施例的量子芯片结构可以实现多量子比特的布线并且不会产生交叉干扰，本实施例1中，在第一平面100上设计4个量子比特并使它们以二维阵列的方式布置，如图2所示，4个量子比特410的第一耦合端411可以通过第一组接触件110并经由连接件300与第二平面200上第二组接触件210耦合连接至所述量子总线500,4个量子比特410的第二耦合端412可以先通过引线引至同一侧，并继续通过连接件300与位于第二平面200上的读取总线600进行耦合，其中需要说明的是，目前集成量子芯片上的量子比特间的近邻耦合以及控制馈线与量子比特的耦合大多是通过共面微波谐振腔进行耦合，而通过共面波导微波谐振腔进行耦合，在空间上是隔开的。位于同一排的量子比特310，可以经由分别与它们耦合的第二组接触件210之间的量子总线进行近邻耦合，如图示设计中，在保证量子比特410的控制信号输入、读取信号输入和近邻耦合的前提下，量子比特模块400与量子总线500以及读取总线600的连接线之间均未产生交叉的现象。

由于量子比特的脆弱性，读取量子比特的信息比较困难，通常采用与量子比特连接的耦合器来读取量子比特信息，在本实用新型中耦合器为共面波导微波谐振腔，而为了更加精准的获取量子比特中的信息，耦合器与量子比特的距离最好足够近，来避免由于空间过远导致的退相干，因此，本实用新型还提供另一种实施例，如图5-8所示，与前述实施例的不同之处在于，所述读取总线600被配置在第一平面100上，从而和所述量子比特模块400位于同一个平面，并且所述读取总线600被配置在非常靠近量子比特410的第二耦合端412的位置，从而提高量子比特信号读取的稳定性。

具体的，所述读取总线600包括数量与所述量子比特410一致的谐振器610，以及与所有所述谐振器610在同一端耦合的读取信号总线620，所有所述谐振器610的另一端分别与每个所述量子比特410的第二耦合端412耦合连接，将读取总线600与量子比特模块400设置到同一表面，可以使得用于读取量子比特信息的谐振器610与量子比特410的距离更近，无需额外通过连接引线800，从而提高读取稳定性，将读取总线600与量子总线500分别设置在不同的板层，由于二者均包括多种布线，将二者分离设置可以进一步降低布线的难度。

需要说明的是，对于单个量子比特410来说，量子总线500需要提供的控制输入端可能不止1个，例如在一个量子比特可能需要两个控制信号输入，分别用于实现对单量子比特的xy调控和z调控，如图9所示是另一种具有不同布线结构的第二平面200，对于单个接触件210来说，其上还包括第一信号引线810和第二信号引线820，因而对于单个量子比特410来说，其提供了额外的控制信号输入端，从图示来看，所有的布线也都没有产生交叉的现象，因此，进一步证实本实用新型量子芯片结构可以实现多量子比特的布线并且不会产生交叉干扰。其中需要说明的是：xy调控和z调控指的是，对于单个量子比特的调控，单量子比特的初始状态可以抽象为布洛赫球上的起点位于球心、终点位于球面的指针，对单量子比特的状态调控即为保持起点不动、移动该指针的终点在球面上的位置，该操作可以分解为一个xy调控和z调控。

进一步的，本实用新型另一方面还提供了一种量子芯片结构的制备方法，具体包括以下步骤：

提供包括所述第一组接触件110的所述第一平面100以及包括所述第二组接触件210的所述第二平面200；

提供多个所述连接件300；

将所述量子比特模块300配置在所述第一平面100或所述第二平面200上；

将所述量子总线500配置在所述第一平面100或所述第二平面200上，其中：所述量子总线500与所述量子比特模块300位于不同的平面上；

将所述读取总线600配置在所述第一平面100或所述第二平面200上；

使得所述第一平面100和所述第二平面200相对设置，将所述连接件300设置于所述第一平面100和所述第二平面200之间，并使得所述连接件300的所述第一端部310与所述第一组接触件110连接、所述第二端部320与所述第二组接触件210连接。

采用上述步骤可以方便的制得前述实施例中的量子芯片结构，由于量子比特模块400和量子总线500分别设置在两个不同的平面，再将它们通过连接件300在沿着两个平面的相对方向上耦合连接，由于量子比特模块400和量子总线500分别位于不同的板层，因此在布线设置时，量子比特模块400可以在同一板层中进行二维阵列，且量子比特模块400和量子总线500的接线之间通过设计可以实现不交叉，从而减弱由于布线带来的信号干扰问题

如下提供一个具体的量子芯片结构的制作步骤：

步骤1、提供包括所述第一组接触件110的所述第一平面100以及包括所述第二组接触件210的所述第二平面200；其中，第一平面100和第二平面200均为有硅材料制得的基底；

步骤2、提供多个所述连接件300；

需要说明的是，连接件300不仅可以是提供的实体，也可以是可以通过生长工艺制得的铟柱；

步骤3、将所述量子比特模块300配置在所述第一平面100；

步骤4、将所述量子总线500配置在所述第二平面200上；

步骤5、将所述读取总线600配置在所述第一平面100或所述第二平面200上；具体的，可以根据具体情况，如第二种实施例中将读取总线600配置在所述第一平面100上，参见图4；

步骤6、使得所述第一平面100和所述第二平面200相对设置，将所述连接件300设置于所述第一平面100和所述第二平面200之间，并使得所述连接件300的所述第一端部310与所述第一组接触件110连接、所述第二端部320与所述第二组接触件210连接。

以上依据图式所示的实施例详细说明了本实用新型的构造、特征及作用效果，以上所述仅为本实用新型的较佳实施例，但本实用新型不以图面所示限定实施范围，凡是依照本实用新型的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本实用新型的保护范围内。

Claims (10)

1.一种量子芯片结构，其特征在于，包括：

第一平面(100)，包括第一组接触件(110)；

第二平面(200)，包括第二组接触件(210)；

多个连接件(300)，被定位为保持所述第一平面(100)和所述第二平面(200)相对，使得所述第一组接触件(110)和所述第二组接触件(210)相对，每个所述连接件(300)具有与所述第一组接触件(110)连接的第一端部(310)并且具有与所述第二组接触件(210)连接的第二端部(320)；

量子比特模块(400)，包括多个量子比特(410)，配置在所述第一平面(100)或所述第二平面(200)上，每个所述量子比特(410)具有第一耦合端(411)和第二耦合端(412)；

量子总线(500)，配置在所述第一平面(100)或所述第二平面(200)上，且与所述量子比特模块(400)位于不同的平面上，所述量子总线(500)经由所述连接件(300)耦合至所述量子比特(410)的第一耦合端(411)；

读取总线(600)，配置在所述第一平面(100)或所述第二平面(200)上，所述读取总线(600)耦合至所述量子比特(410)的第二耦合端(412)。

2.根据权利要求1所述的量子芯片结构，其特征在于，所述第一组接触件(110)和所述第二组接触件(210)均为铝制焊盘。

3.根据权利要求1所述的量子芯片结构，其特征在于，所述第一平面(100)上设有第一组凹槽，所述第一组接触件(110)设置在所述第一组凹槽内；所述第二平面(200)上设有第二组凹槽，所述第二组接触件(210)设置在所述第二组凹槽内。

4.根据权利要求1所述的量子芯片结构，其特征在于，所述第一平面(100)和所述第二平面(200)均包括由硅材料制成的基底。

5.根据权利要求1所述的量子芯片结构，其特征在于，多个所述连接件(300)在所述第一组接触件(110)和所述第二组接触件(210)之间垂直地延伸。

6.根据权利要求1所述的量子芯片结构，其特征在于，所述连接件(300)为超导材料制成。

7.根据权利要求6所述的量子芯片结构，其特征在于，所述连接件(300)为铟柱或银柱。

8.根据权利要求1所述的量子芯片结构，其特征在于，所述读取总线(600)和所述量子比特模块(400)配置在同一个平面上。

9.根据权利要求1所述的量子芯片结构，其特征在于，所述读取总线(600)和所述量子总线(500)配置在同一个平面上；

所述读取总线(600)经由所述连接件(300)耦合至所述量子比特(410)的第二耦合端(412)。

10.根据权利要求1所述的量子芯片结构，其特征在于，所述读取总线(600)包括数量与所述量子比特(410)一致的谐振器(610)以及与所有所述谐振器在同一端耦合的读取信号总线(620)，所有所述谐振器(610)的另一端分别与每个所述量子比特(410)的第二耦合端(412)耦合。

Images