CN117500364A - 一种量子芯片及量子计算机 - Google Patents
一种量子芯片及量子计算机 Download PDFInfo
- Publication number
- CN117500364A CN117500364A CN202210882274.2A CN202210882274A CN117500364A CN 117500364 A CN117500364 A CN 117500364A CN 202210882274 A CN202210882274 A CN 202210882274A CN 117500364 A CN117500364 A CN 117500364A
- Authority
- CN
- China
- Prior art keywords
- substrate
- qubit
- quantum
- cavity
- quantum chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000010168 coupling process Methods 0.000 claims abstract description 35
- 238000005859 coupling reaction Methods 0.000 claims abstract description 35
- 230000008878 coupling Effects 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000005040 ion trap Methods 0.000 description 2
- -1 ion traps Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请公开了一种量子芯片及量子计算机，属于量子计算技术领域。所述量子芯片包括：封闭腔体；位于所述封闭腔体内的第一衬底和第二衬底，所述第一衬底上形成有第一量子比特，所述第二衬底上形成有第二量子比特；以及，位于所述封闭腔体内且与所述第一量子比特和所述第二量子比特对置的耦合电容，所述耦合电容用于实现所述第二量子比特和所述第一量子比特间的耦合。利用本申请提供的方案可以实现将多个形成有量子比特的衬底进行集成，进而有助于实现大规模量子比特的扩展。
Description
技术领域
本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子芯片及量子计算机。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。
量子芯片是量子计算机的核心元件。量子芯片的实现有多种物理体系，如超导体系、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。超导体系基于微纳加工技术将量子比特制备到衬底上获得超导量子芯片，具有可集成、可扩展等优越性能。近年来超导量子计算得到了飞速发展，但有利于量子芯片进行集成扩展的结构形式亟待进一步优化。
发明创造内容
本申请的目的是提供一种量子芯片及量子计算机，以解决现有技术中量子芯片上量子比特的数量扩展方面存在的限制。
本申请的一个方面提供了一种量子芯片，包括：封闭腔体；位于所述封闭腔体内的第一衬底和第二衬底，所述第一衬底上形成有第一量子比特，所述第二衬底上形成有第二量子比特；以及，位于所述封闭腔体内且与所述第一量子比特和所述第二量子比特对置的耦合电容，所述耦合电容用于实现所述第二量子比特和所述第一量子比特间的耦合。
如上所述的量子芯片，在一些实施方式中，所述封闭腔体包括互连的基板和屏蔽壳，所述屏蔽壳的内壁形成有绝缘介质层，所述耦合电容形成于所述绝缘介质层上，所述第一衬底和所述第二衬底与所述基板连接。
如上所述的量子芯片，在一些实施方式中，所述屏蔽壳包括金属层，所述绝缘介质层包括形成于所述金属层表面的金属氧化物层。
如上所述的量子芯片，在一些实施方式中，所述第一量子比特具有第一电容极板，所述第二量子比特具有第二电容极板，且所述第一电容极板和所述第二电容极板共面。
如上所述的量子芯片，在一些实施方式中，所述耦合电容包括电容板，且所述电容板覆盖所述第一电容极板和所述第二电容极板。
如上所述的量子芯片，在一些实施方式中，所述第一衬底形成有第一读取腔，所述第二衬底形成有第二读取腔，所述基板上形成有第一读取信号线和第二读取信号线，所述第一量子比特、所述第一读取腔、所述第一读取信号线依次耦合连接，所述第二量子比特、所述第二读取腔、所述第二读取信号线依次耦合连接。
如上所述的量子芯片，在一些实施方式中，所述第一读取腔从所述第一衬底的一个表面延伸至所述第一衬底的另一个表面；和/或，所述第二读取腔从所述第二衬底的一个表面延伸至所述第二衬底的另一个表面。
如上所述的量子芯片，在一些实施方式中，所述基板上还形成有控制信号线，每个所述控制信号线与所述第一量子比特或所述第二量子比特形成耦合连接。
如上所述的量子芯片，在一些实施方式中，所述控制信号线通过第一元件与所述第一量子比特或所述第二量子比特耦合连接。
如上所述的量子芯片，在一些实施方式中，所述互连元件包括第一部分和接合所述第一部分和所述控制信号线的第二部分，所述第一部分贯穿所述第一衬底或所述第二衬底。
本申请的另一个方面提供了一种量子计算机，包括如上所述的量子芯片。
与现有技术相比，本申请封闭腔体内设有耦合电容、形成有第一量子比特的第一衬底和形成有第二量子比特的第二衬底，并利用耦合电容将与耦合电容均对置的第一量子比特和第二量子比特形成相互耦合，从而实现将多个形成有量子比特的衬底进行集成，进而有助于实现大规模量子比特的扩展。
附图说明
图1为相关技术中量子芯片上排布的量子比特的结构示意图；
图2为本申请的一个实施例提供的一种量子芯片的结构示意图。
附图标记说明：
1－第一衬底，11－第一量子比特，12－第一其他比特，13－第一读取腔；
2－第二衬底，21－第二量子比特，22－第二其他比特，23－第二读取腔；
3－基板，31－第一读取信号线，32－第二读取信号线，33－第一控制信号线，
34－第二控制信号线；
4－屏蔽壳，41－绝缘介质层，42－耦合电容；
5－互连元件，51－第一元件，52－第二元件。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。超导量子计算是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于基于现有的成熟集成电路工艺，超导量子电路具有多数量子物理体系难以比拟的可扩展性。
图1为相关技术中量子芯片上排布的量子比特的结构示意图。
超导量子芯片的关键元器件是约瑟夫森结，Transmons作为一种常用的超导量子芯片的量子比特构造，基本思路是由约瑟夫森结与额外构建电容极板并联形成能级系统，结合图1所示，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常为十字型平行板电容，参见图1所示，十字型电容板Cq被接地平面(GND)包围，且十字型电容板Cq与接地平面(GND)之间具有间隙，超导量子干涉装置squid的一端连接至十字型电容板Cq，另一端连接至接地平面(GND)，由于十字型电容板Cq的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板Cq的另外两端用于与相邻量子比特耦合。这种结构的基本构思是利用约瑟夫森结与额外构建的电容极板并联形成能级系统，并在衬底表面形成阵列排布实现量子比特的数量扩展，但是由于晶圆衬底的表面积有限，这种形式对于量子比特数量的扩展有很大限制，表面积有限的晶圆衬底限制了量子比特的数量扩展。
为此，本申请提供一种量子芯片及量子计算机，以解决现有技术中量子芯片上量子比特的数量扩展方面存在的限制。
图2为本申请的第一个实施例提供的一种量子芯片的结构示意图。
参照图2所示，并结合图1所示，本申请的实施例提供的一种量子芯片，包括：封闭腔体；位于所述封闭腔体内的第一衬底1和第二衬底2，所述第一衬底1上形成有第一量子比特11，所述第二衬底2上形成有第二量子比特21；以及，位于所述封闭腔体内且与所述第一量子比特11和所述第二量子比特21均形成对置的耦合电容42，所述耦合电容42用于实现所述第二量子比特11和所述第一量子比特21间的耦合，即实现量子比特之间的跨衬底耦合连通，具体实施时，可以将位于一衬底边缘的量子比特与位于另一衬底边缘的量子比特耦合连通，将两衬底的量子比特集成，实现量子比特数量的扩展。可以理解的是，同一衬底上的多个量子比特可以按照一定的规则形成耦合连通。
本申请提供的实施例中，第一衬底1上形成有多个量子比特，其中，每一个量子比特和另一个量子比特可以按照规则形成耦合连通或者不形成耦合连通。示例性的，第一衬底1上形成有第一量子比特11和第一其他比特12，且第一量子比特11和第一其他比特12之间形成耦合。相似的，第二衬底2上形成有第一量子比特21和第二其他比特22，且第二量子比特21和第二其他比特12之间形成耦合。为了实现量子芯片上量子比特的数量扩展，在封闭腔体内，利用与所述第一量子比特11和所述第二量子比特21对置的耦合电容42增加了量子比特间的耦合强度，可以实现两衬底上对应量子比特的联通。因而，本申请将多个形成有量子比特的衬底进行集成，有助于实现大规模量子比特的扩展。
在本申请的一些实施例中，所述封闭腔体包括互连的基板3和屏蔽壳4，所述屏蔽壳4的内壁形成有绝缘介质层41，所述耦合电容42形成于所述绝缘介质层41上，所述第一衬底1和所述第二衬底2与所述基板3连接。屏蔽壳4可以是形成有涂覆材料或镀层的金属、陶瓷、塑料等。在本申请的一些实施例中，所述屏蔽壳4包括金属层，所述绝缘介质层41包括形成于所述金属层表面的金属氧化物层。
量子比特的结构采用超导量子干涉装置squid和电容板，在本申请的一些实施例中，所述第一量子比特11具有第一电容极板，所述第二量子比特21具有第二电容极板，且所述第一电容极板和所述第二电容极板共面。在本申请的一些实施例中，所述耦合电容42包括电容板，且所述电容板覆盖所述第一电容极板和所述第二电容极板以增强量子比特之间的耦合强度，基于所述电容板和所述第一电容极板、所述第二电容极板分别形成的耦合建立所述第一量子比特11和所述第二量子比特21间的可靠耦合。
在本申请的一些实施例中，为增加衬底上可构建量子比特的表面空间，可以将信号线等形成在基板3的表面，示例性的，可以采用如下的实施方式：所述第一衬底1形成有第一读取腔13，所述第二衬底2形成有第二读取腔23，所述基板3上形成有第一读取信号线31和第二读取信号线32，所述第一量子比特11、所述第一读取腔13、所述第一读取信号线31依次耦合连接，所述第二量子比特21、所述第二读取腔23、所述第二读取信号线32依次耦合连接。
在本申请的一些实施例中，所述第一读取腔13从所述第一衬底1的一个表面延伸至所述第一衬底1的另一个表面；在本申请的还有一些实施例中，所述第二读取腔23从所述第二衬底2的一个表面延伸至所述第二衬底2的另一个表面。即，所述第一读取腔13、所述第二读取腔23可选择为跨表面的构建。示例性的，所述第一读取腔13的第一部分位于所述第一衬底1的顶部表面，第二部分位于所述第一衬底1的底部表面，并借助贯穿该顶部表面和底部表面的电结构实现前述第一部分和第二部分的电连接，其中，贯穿该顶部表面和底部表面的电结构可以通过贯穿基底3的顶部表面和底部表面的TSV结构实现电连接，TSV结构包括通孔和填充于通孔内的超导材料层。这种形式有助于进一步减小读取腔的物理结构在用于形成量子比特的衬底表面的空间占用，增加衬底上可构建量子比特的表面空间。
在本申请的一些实施例中，所述基板3上还形成有控制信号线，每个所述控制信号线与所述第一量子比特11或所述第二量子比特21形成耦合连接。在本申请的一些实施例中，所述控制信号线通过互连元件5与所述第一量子比特11或所述第二量子比特21耦合连接。示例性的，所述第一控制信号线33与所述第一量子比特11形成耦合连接，所述第二控制信号线34与所述第二量子比特21形成耦合连接，具体实施时，所述第一控制信号线33可以通过第一元件51与所述第一量子比特11耦合连接，所述第二控制信号线34可以通过第二元件52与所述第二量子比特21耦合连接。所述第一控制信号线33、所述第二控制信号线34上用于施加用于调整量子比特的频率的磁通信号和/或用于调整量子比特的量子态的脉冲信号。
在本申请的一些实施例中，所述互连元件5包括第一部分和接合所述第一部分和所述控制信号线的第二部分，所述第一部分贯穿所述第一衬底1或所述第二衬底2。所述第一部分可以是通过贯穿所述第一衬底1或所述第二衬底2的顶部表面和底部表面的形成的TSV结构，借助该TSV结构实现跨面的电连接，其中，该TSV结构与所述第一量子比特11或所述第二量子比特21共面的一端，即可与所述第一量子比特11或所述第二量子比特21形成耦合。
本申请的另一个方面提供了一种量子计算机，包括如上所述的量子芯片。
这里需要指出的是：以上在量子计算机中设置的量子芯片与上述量子芯片实施例中的结构类似，并具有同上述超导量子比特实施例相同的有益效果，因此不做赘述。对于本申请超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。
Claims (11)
1.一种量子芯片，其特征在于，包括：
封闭腔体；
位于所述封闭腔体内的第一衬底和第二衬底，所述第一衬底上形成有第一量子比特，所述第二衬底上形成有第二量子比特；以及，
位于所述封闭腔体内且与所述第一量子比特和所述第二量子比特对置的耦合电容，所述耦合电容用于实现所述第二量子比特和所述第一量子比特间的耦合。
2.根据权利要求1所述的量子芯片，其特征在于，所述封闭腔体包括互连的基板和屏蔽壳，所述屏蔽壳的内壁形成有绝缘介质层，所述耦合电容形成于所述绝缘介质层上，所述第一衬底和所述第二衬底与所述基板连接。
3.根据权利要求2所述的量子芯片，其特征在于，所述屏蔽壳包括金属层，所述绝缘介质层包括形成于所述金属层表面的金属氧化物层。
4.根据权利要求1所述的量子芯片，其特征在于，所述第一量子比特具有第一电容极板，所述第二量子比特具有第二电容极板，且所述第一电容极板和所述第二电容极板共面。
5.根据权利要求4所述的量子芯片，其特征在于，所述耦合电容包括电容板，且所述电容板覆盖所述第一电容极板和所述第二电容极板。
6.根据权利要求2所述的量子芯片，其特征在于，所述第一衬底形成有第一读取腔，所述第二衬底形成有第二读取腔，所述基板上形成有第一读取信号线和第二读取信号线，所述第一量子比特、所述第一读取腔、所述第一读取信号线依次耦合连接，所述第二量子比特、所述第二读取腔、所述第二读取信号线依次耦合连接。
7.根据权利要求6所述的量子芯片，其特征在于，所述第一读取腔从所述第一衬底的一个表面延伸至所述第一衬底的另一个表面；和/或，所述第二读取腔从所述第二衬底的一个表面延伸至所述第二衬底的另一个表面。
8.根据权利要求1至7中任一项所述的量子芯片，其特征在于，所述基板上还形成有控制信号线，每个所述控制信号线与所述第一量子比特或所述第二量子比特形成耦合连接。
9.根据权利要求8所述的量子芯片，其特征在于，所述控制信号线通过互连元件与所述第一量子比特或所述第二量子比特耦合连接。
10.根据权利要求9所述的量子芯片，其特征在于，所述互连元件包括第一部分和接合所述第一部分和所述控制信号线的第二部分，所述第一部分贯穿所述第一衬底或所述第二衬底。
11.一种量子计算机，其特征在于，包括权利要求1至10中任一项所述的量子芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210882274.2A CN117500364A (zh) | 2022-07-22 | 2022-07-22 | 一种量子芯片及量子计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210882274.2A CN117500364A (zh) | 2022-07-22 | 2022-07-22 | 一种量子芯片及量子计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117500364A true CN117500364A (zh) | 2024-02-02 |
Family
ID=89681573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210882274.2A Pending CN117500364A (zh) | 2022-07-22 | 2022-07-22 | 一种量子芯片及量子计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117500364A (zh) |
-
2022
- 2022-07-22 CN CN202210882274.2A patent/CN117500364A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978425B2 (en) | Reducing loss in stacked quantum devices | |
| CN102165584B (zh) | 用于已安装处理器的输入/输出架构及使用其的方法 | |
| CN110796256B (zh) | 一种量子芯片结构及制备方法 | |
| US20210342729A1 (en) | Modular Quantum Processor Architectures | |
| CN111244053A (zh) | 用于连接微电子装置的中介层 | |
| JPH0714939A (ja) | 薄膜構造体のバイア配列とノンプレーナ薄膜構造体のバイア配列 | |
| CN213934971U (zh) | 一种超导量子芯片结构 | |
| US3916266A (en) | Planar packaging for integrated circuits | |
| JP6517920B2 (ja) | 超電導回路用の接地グリッド | |
| CN210515357U (zh) | 一种量子芯片结构 | |
| You et al. | Electrical performances of fan-out embedded bridge | |
| CN116670694A (zh) | 量子计算系统中量子计算模块与非量子处理模块间的互连 | |
| CN115376580A (zh) | 存储器电路、神经网络电路及制造集成电路器件的方法 | |
| CN216286751U (zh) | 一种超导量子芯片及一种量子计算机 | |
| CN115438796A (zh) | 量子芯片及其制备方法、以及量子计算机 | |
| CN113420884A (zh) | 一种量子芯片、量子计算机及量子芯片制备方法 | |
| JP7410125B2 (ja) | 量子計算チップのためのワイヤボンド・クロストーク減少 | |
| CN117500364A (zh) | 一种量子芯片及量子计算机 | |
| CN218214168U (zh) | 一种量子芯片及量子计算机 | |
| CN217181559U (zh) | 量子芯片以及量子计算机 | |
| CN216084932U (zh) | 传输器件、量子器件集成组件和量子计算机 | |
| CN216286750U (zh) | 一种量子计算电路及一种量子计算机 | |
| CN217982406U (zh) | 一种量子芯片及量子计算机 | |
| CN215729852U (zh) | 一种量子芯片及量子计算机 | |
| CN117494820A (zh) | 一种量子芯片及量子计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |