CN216286750U

CN216286750U - 一种量子计算电路及一种量子计算机

Info

Publication number: CN216286750U
Application number: CN202121931773.3U
Authority: CN
Inventors: 李松; 杨振权
Original assignee: Origin Quantum Computing Technology Co Ltd
Current assignee: Origin Quantum Computing Technology Co Ltd
Priority date: 2021-08-17
Filing date: 2021-08-17
Publication date: 2022-04-12
Anticipated expiration: 2031-08-17

Abstract

本申请公开了一种量子计算电路及一种量子计算机,属于量子计算技术领域。它包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，所述量子比特电路包括：第一电容，所述第一电容的第一端接地；第二电容，所述第二电容的第一端与所述第一电容的第一端共地；以及第一装置，所述第一装置包括并联的第一超导量子干涉仪和第三电容，且所述第一超导量子干涉仪和所述第三电容并联的第一端与所述第一电容的第二端连接，所述第一超导量子干涉仪和所述第三电容并联的第二端与所述第二电容的第二端连接。本申请可以调节量子比特电路中多个电容中的至少一个电容的参数，从而电容的设计较为灵活，空间局限性小，便于其他电路结构的设计和布置。

Description

一种量子计算电路及一种量子计算机

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子计算电路及一种量子计算机。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。

超导量子计算可以利用微纳加工技术将量子比特制备到衬底上，具有可集成、可扩展等优越性能。目前，量子计算电路中的量子比特常采用一个一端接地的电容，及与该电容并联连接的超导量子干涉仪，仅仅利用这种结构进行量子计算电路的设计、制造存在一定的空间局限性，例如，该结构中电容的参数较为固定，这容易影响其他电路结构的设计和布置。

实用新型内容

本申请的目的是提供一种量子计算电路及一种量子计算机，以解决现有技术中的不足，在本申请中的量子计算电路中采用第一电容、第二电容，以及将第一超导量子干涉仪和第三电容并联的一端连接第一电容，并联的另一端连接第二电容的结构，这种结构便于其他电路结构的设计和布置。

本申请的一个实施例提供了一种量子计算电路，包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，所述量子比特电路包括：

第一电容，所述第一电容的第一端接地；

第二电容，所述第二电容的第一端与所述第一电容的第一端共地；以及

第一装置，所述第一装置包括并联的第一超导量子干涉仪和第三电容，且所述第一超导量子干涉仪和所述第三电容并联的第一端与所述第一电容的第二端连接，所述第一超导量子干涉仪和所述第三电容并联的第二端与所述第二电容的第二端连接。

如上所述的量子计算电路，相邻的所述量子比特电路之间连接有频率可调谐的耦合电路。

如上所述的量子计算电路，所述耦合电路包括一端接地的第四电容，以及与所述第四电容并联的第二超导量子干涉仪。

如上所述的量子计算电路，所述第二超导量子干涉仪包括至少两个约瑟夫森结，且所述约瑟夫森结之间并联。

如上所述的量子计算电路，所述第二超导量子干涉仪中的约瑟夫森结的个数为奇数。

如上所述的量子计算电路，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。

如上所述的量子计算电路，所述量子计算电路还包括读取电路，所述读取电路与所述量子比特电路耦合。

如上所述的量子计算电路，所述读取电路包括一端接地的第五电容，以及与所述第五电容并联的电感。

如上所述的量子计算电路，所述读取电路与所述量子比特电路电容耦合。

如上所述的量子计算电路，所述第一电容的电容值C₁、所述第二电容的电容值C₂，以及所述第三电容的电容值C₃满足以下关系：

C₁＝C₂，且

本申请的一个实施例还提供了一种量子计算机，所述量子计算机至少设置有如上所述的量子计算电路。

与现有技术相比，本申请的量子计算电路，包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，所述量子比特电路包括第一电容、第二电容和第一装置，第一电容的第一端和第二电容的第一端共地，第一装置包括并联的第一超导量子干涉仪和第三电容，且所述第一超导量子干涉仪和所述第三电容并联的第一端与所述第一电容的第二端连接，并联的第二端与所述第二电容的第二端连接。在本申请的方案中，量子比特电路包含了多个电容，通过多个电容影响量子比特能级系统的非谐性，相比于现有技术中的量子计算电路，本申请的量子比特电路中电容的选择组合方式较为灵活，在量子比特能级系统的非谐性参数确定的情况下，可以根据需要调节多个电容中至少一个电容的参数，这种结构避免现有技术的量子计算电路中量子比特采用一个一端接地的电容及与该电容并联连接的超导量子干涉仪时所产生的空间局限性，因而，本申请的方案便于其他电路结构的设计和布置。

附图说明

图1为相关现有技术中一种量子计算电路的示意图；

图2为本申请实施例提供的一种量子计算电路的示意图。

具体实施方式

以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“背景技术”或“发明内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。

为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。

超导量子电路是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于基于现有的成熟集成电路工艺，基于超导量子电路的量子计算具有多数量子物理体系难以比拟的可扩展性。

图1为相关现有技术中一种量子计算电路的示意图。

参见图1所示，目前，常用的一种量子计算电路中，量子比特电路常采用一个一端接地的电容C_q，及与该电容C_q并联连接的超导量子干涉仪Squid的电路结构，电容C_q影响量子比特的非谐性，在进行量子电路设计时，量子比特的非谐性参数确定，电容C_q即确定，由于每个元件都会占据一定的空间，若我们仅考虑利用这种电路结构进行量子计算电路的设计和布置，即有可能导致一定的空间局限性，无法预留足够的空间给其他电路结构或元件，进而影响到其他电路结构的设计和布置。

为此，本申请提供一种量子计算电路及一种量子计算机，以解决现有技术中的不足，在本申请中的量子计算电路中的量子比特电路采用一端接地的第一电容和第二电容，以及将第一超导量子干涉仪和第三电容并联的一端连接第一电容的另一端，并且将并联的另一端连接第二电容的另一端的结构，这种结构中量子比特电路的电容组合方式较为灵活，在量子比特能级系统的非谐性参数确定的情况下，可以根据需要调节量子比特电路中多个电容的至少一个电容的参数，相对于现有技术中量子计算电路的结构形式，本申请提供的方案能够避免现有技术的量子计算电路中存在的空间局限性，便于其他电路结构的设计和布置。

图2为本申请实施例提供的一种量子计算电路的示意图。

参见图2所示，本申请的实施例提供了一种量子计算电路，它包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，相邻的所述量子比特电路之间耦合的方式可以是通过电容耦合或谐振电路耦合，所述量子比特电路包括：

第一电容C₁，所述第一电容C₁的第一端接地；

第二电容C₂，所述第二电容C₂的第一端与所述第一电容C₁的第一端共地；以及

第一装置，所述第一装置包括并联的第一超导量子干涉仪Sq1和第三电容 C₃，且所述第一超导量子干涉仪Sq1和所述第三电容C₃并联的第一端与所述第一电容C₁的第二端连接，所述第一超导量子干涉仪Sq1和所述第三电容C₃并联的第二端与所述第二电容C₂的第二端连接。

在本申请实施例提供的量子计算电路中，量子比特电路包含了多个电容，通过多个电容影响量子比特能级系统的非谐性，相比于现有技术中的量子计算电路，本申请的量子比特电路中电容的选择组合方式较为灵活，在量子比特能级系统的非谐性参数确定的情况下，可以根据需要调节量子比特电路中多个电容中的至少一个，例如调节电容参数，本申请实施例提供的量子计算电路能够预留足够的空间给其他电路结构或元件，避免了现有技术的量子计算电路中量子比特仅采用一个一端接地的电容及与该电容并联连接的超导量子干涉仪时所产生的空间局限性，因而，便于其他电路结构的设计和布置。

结合图2和图1所示，在本申请实施例中量子比特能级系统的非谐性参数与图1中量子比特的能级系统的非谐性参数相同的情况下，本申请实施例中的第一电容C₁、第二电容C₂和第三电容C₃，只要满足

相对于图 1中量子比特的结构，本申请实施例中的量子比特包括了多个电容，在进行量子芯片设计时，可以根据实际情况(例如，考虑读取谐振腔的尺寸等因素)对每个电容进行设计和布置，只要是第一电容C₁、第二电容C₂和第三电容C₃组合的等效电容与C_q相等即可，示例性的，所述第一电容的电容值C₁、所述第二电容的电容值C₂，以及所述第三电容的电容值C₃满足C₁＝C₂＝2C_q，且

此时，相对于图1中的电容C_q，基于本申请实施例所采用的结构在衬底(例如硅、蓝宝石等介电衬底)上构建量子计算电路，可以将第一电容C₁和第二电容C₂对应的极板的物理尺寸扩大，从而可以预留出较大的空间，方便其他电路结构的设计和布置。

基于本申请实施例所采用的结构在衬底(例如硅、蓝宝石等介电衬底)上构建量子计算电路，具体的，可以是基于现有的成熟集成电路工艺，在衬底上形成第一电容板、第二电容板，以及所述第一超导量子干涉仪，第一电容板和第二电容板不直接连接接地平面(GND)，而是与接地平面GND之间具有合适的间隙，间隙的物理尺寸根据量子计算电路的性能参数的需要进行设计确定，需要说明的，第一电容板与接地平面(GND)之间形成所述第一电容C₁，第二电容板与接地平面(GND)之间形成所述第二电容C₂，第一电容板和第二电容板之间形成所述第三电容C₃，根据量子计算电路的性能参数计算确定第一电容C₁、第二电容C₂和第三电容C₃的值进而计算确定出第一电容板和第二电容板的物理尺寸，所述第一超导量子干涉仪位于所述第一电容板和所述第二电容板之间且所述第一超导量子干涉仪的一端与所述第一电容板连接，另一端与所述第二电容板连接，第一电容板、第二电容板以及所述第一超导量子干涉仪被接地平面(GND)围绕，并通过暴露衬底表面的间隙与接地平面(GND)分离，衬底可以采用诸如硅或蓝宝石的介电衬底，示例性的，第一电容板、第二电容板，以及所述第一超导量子干涉仪和接地平面(GND)形成在硅衬底上，所述第一电容板、所述第二电容板和接地平面(GND)可以由在等于或低于临界温度的温度时展现超导特性的超导体材料形成，例如铝、铌或氮化钛等等，具体实施时不限于这几种，在等于或低于临界温度的温度时展现超导特性的材料均可用于形成所述第一电容板、所述第二电容板和接地平面(GND)。

在本申请提供的实施例中，第一电容也可以是多个电容元件串联、并联，或者部分串联部分并联后的等效电容，与之类似的，第二电容也可以是多个电容元件串联、并联，或者部分串联部分并联后的等效电容，电容元件的数量和电连接关系可以根据需要确定。

在一些实施方式中，所述量子计算电路中相邻的所述量子比特电路之间通过频率可调谐的耦合电路进行连接，频率可调谐的耦合电路便于实现对相邻量子比特电路之间耦合强度的调控，有助于实现双量子逻辑门的执行。例如，量子比特电路q1和量子比特电路q2处于相邻位置，该耦合电路分别与量子比特电路q1和量子比特电路q2实现耦合，从而产生了量子比特电路q1和量子比特电路q2之间的间接耦合，并且，通过调节耦合电路的频率，可以调节量子比特电路q1和量子比特电路q2之间的耦合强度。其中，作为示例性的，所述耦合电路包括一端接地的第四电容C₄，以及与所述第四电容C₄并联的第二超导量子干涉仪Sq2。在一些示例中，所述第二超导量子干涉仪Sq2包括至少两个约瑟夫森结，且所述约瑟夫森结之间并联，通过外加磁通能够对所述耦合电路的频率进行调节。在一些示例中，为获得非对称结构的第二超导量子干涉仪 Sq2以使耦合电路的频谱具有至少两个磁通量不敏感点，所述第二超导量子干涉仪Sq2中的约瑟夫森结的个数为奇数。相类似的，所述第一超导量子干涉仪 Sq1与所述第二超导量子干涉仪相类似的，包括至少两个约瑟夫森结，且所述约瑟夫森结之间并联，为获得非对称结构的第一超导量子干涉仪Sq1以使量子比特电路的频谱具有至少两个磁通量不敏感点，所述第一超导量子干涉仪Sq1 中的约瑟夫森结的个数也可以选择为奇数。

通过对量子比特电路q1和量子比特电路q2外加磁通，使得该外加的磁通直接影响量子比特电路的约瑟夫森能量，从而可以改变量子比特电路的频率，因而，可以便捷地通过调节通过第一超导量子干涉仪Sq1的磁通来调节量子比特电路的频率。在频率可调谐的耦合电路中，通过改变流经所述第二超导量子干涉仪Sq2中约瑟夫森结的电流产生的磁场，即可改变耦合结构的频率。基于此，即可以实现相邻位置的量子比特电路q1和量子比特电路q2的间接耦合，为实现双量子逻辑门奠定基础。

在一些实施方式中，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。

在一些实施方式中，所述量子计算电路还包括读取电路，所述读取电路与所述量子比特电路耦合，采用读取电路读取调控后的量子比特电路的量子态。其中，作为示例性的，所述读取电路包括一端接地的第五电容C₅，以及与所述第五电容C₅并联的电感。在一些示例中，所述读取电路与所述量子比特电路电容耦合。在本申请的实施例中，每个量子比特电路均有与其耦合的所述读取电路，多个所述读取电路的另一端与一共同的读取信号传输线耦合，读取信号传输线通过与每个量子比特对应的读取电路获取量子态的信息。

本申请的实施例还提供了一种量子计算机，所述量子计算机为超导体系，且所述量子计算机至少设置有如上所述的量子计算电路。

这里需要指出的是：以上量子计算机的实施例中涉及的量子计算电路与上述量子计算电路实施例中的结构类似，且具有同上述量子计算电路实施例相同的有益效果，因此不做赘述。对于本申请的量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述量子计算电路的描述而理解，为节约篇幅，这里不再赘述。

结合本申请文件的描述，与现有技术相比，本申请的量子计算电路，包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，所述量子比特电路包括第一电容C₁、第二电容C₂和第一装置，第一电容C₁的第一端和第二电容 C₂的第一端共地，第一装置包括并联的第一超导量子干涉仪Sq1和第三电容 C₃，且所述第一超导量子干涉仪Sq1和所述第三电容C₃并联的第一端与所述第一电容C₁的第二端连接，并联的第二端与所述第二电容C₂的第二端连接。在本申请的量子计算电路中，量子比特电路包含了多个电容，通过多个电容影响量子比特能级系统的非谐性，相比于现有技术中的量子计算电路，本申请的量子比特电路中电容的选择组合方式较为灵活，在量子比特能级系统的非谐性参数确定的情况下，可以根据需要调节多个电容中至少一个电容的参数，这种结构避免现有技术的量子计算电路中量子比特采用一个一端接地的电容及与该电容并联连接的超导量子干涉仪时所产生的空间局限性，因而，本申请的方案便于其他电路结构的设计和布置，例如，预留足够的空间以便于设计和布置读取电路以及量子比特电路的调控电路(如磁通调控电路、脉冲调控电路，图中未示出)等。在本申请提供的实施例中，可以包括磁通调控电路、脉冲调控电路和读取信号传输线，利用磁通调控电路上的磁通调控信号将量子比特的频率调整到工作频率，此时通过脉冲调控电路施加量子态调控信号对处于初始态的量子比特进行量子态调控，采用读取电路读取调控后的量子比特1的量子态，通过在与读取电路耦合的读取信号传输线上施加读取探测信号(例如，频率为 4－8GHz的微波信号)，通过解析经读取信号传输线输出的读取反馈信号(响应于读取探测信号的信号)确定量子比特所处于的量子态，磁通调控电路、脉冲调控电路和读取信号传输线在此不再赘述。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims

1.一种量子计算电路，其特征在于，包括多个量子比特电路，且相邻的所述量子比特电路之间耦合，所述量子比特电路包括：

第一电容，所述第一电容的第一端接地；

2.根据权利要求1所述的量子计算电路，其特征在于，相邻的所述量子比特电路之间连接有频率可调谐的耦合电路。

3.根据权利要求2所述的量子计算电路，其特征在于，所述耦合电路包括一端接地的第四电容，以及与所述第四电容并联的第二超导量子干涉仪。

4.根据权利要求3所述的量子计算电路，其特征在于，所述第二超导量子干涉仪包括至少两个约瑟夫森结，且所述约瑟夫森结之间并联。

5.根据权利要求4所述的量子计算电路，其特征在于，所述第二超导量子干涉仪中的约瑟夫森结的个数为奇数。

6.根据权利要求4或5所述的量子计算电路，其特征在于，所述约瑟夫森结为隧道结或者点接触。

7.根据权利要求1所述的量子计算电路，其特征在于，所述量子计算电路还包括读取电路，所述读取电路与所述量子比特电路耦合。

8.根据权利要求7所述的量子计算电路，其特征在于，所述读取电路包括一端接地的第五电容，以及与所述第五电容并联的电感。

9.根据权利要求7或8所述的量子计算电路，其特征在于，所述读取电路与所述量子比特电路电容耦合。

10.根据权利要求1－5、7－8中任一项所述的量子计算电路，其特征在于，所述第一电容的电容值C₁、所述第二电容的电容值C₂，以及所述第三电容的电容值C₃满足以下关系：

C₁＝C₂，且

11.一种量子计算机，其特征在于，所述量子计算机至少设置有权利要求1－10所述的量子计算电路。