CN217181559U - 量子芯片以及量子计算机 - Google Patents

Abstract

本申请提供了一种量子芯片以及量子计算机。所述量子芯片包括相对设置的第一衬底和第二衬底；所述第一衬底上形成有量子比特；所述第二衬底上形成有与所述量子比特相对设置的信号传输线；所述信号传输线和所述量子比特之间形成有耦合电容或耦合电感。本申请的量子芯片结构简单、加工难度小、加工流程简单，对工艺要求低，有利于量子芯片的扩展。

Description

量子芯片以及量子计算机

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子芯片以及量子计算机。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来,信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。

超导量子计算可以利用微纳加工技术将量子比特制备到衬底上，具有可集成、可扩展等优越性能。近年来超导量子计算得到了飞速发展，量子比特的数量大幅增长，单个衬底上集成数量有限，采用多层衬底形成立体结构的量子芯片技术越来越受欢迎，具体的，将多个量子比特和对应的信号传输线等电路结构分别集成在多层衬底上，并将多层衬底之间的电路结构用超导材料的金属件连通。可以想象的是，量子比特的数量越多，多层衬底件的金属件的数量对应增多，使得量子芯片的结构更加复杂，进而使得加工流程繁琐、加工难度大，对工艺要求高，不利于量子芯片的扩展。

实用新型内容

本申请的目的在于提供一种量子芯片以及量子计算机，以解决现有技术中的不足，本申请的量子芯片结构简单、加工难度小、加工流程简单，对工艺要求低，有利于量子芯片的扩展。

本申请技术方案如下：

本申请一方面提供了一种量子芯片，包括相对设置的第一衬底和第二衬底；所述第一衬底上形成有量子比特；所述第二衬底上形成有与所述量子比特相对设置的信号传输线；所述信号传输线和所述量子比特之间形成有耦合电容或耦合电感。

如上所述的量子芯片，可选的，所述量子比特包括第一超导量子干涉仪和第一电容极板，所述第一超导量子干涉仪与所述第一电容极板连接。

如上所述的量子芯片，可选的，所述第一电容极板的数量为一个，所述第一超导量子干涉仪的一端连接所述第一电容极板，另一端连接地。

如上所述的量子芯片，可选的，所述第一电容极板的数量为两个，所述第一超导量子干涉仪的两端分别连接一个所述第一电容极板。

如上所述的量子芯片，可选的，所述信号传输线包括第一传输线，所述第一传输线与所述量子比特形成第一耦合电感。

如上所述的量子芯片，可选的，所述第一耦合电感用于调节所述量子比特的磁通量。

如上所述的量子芯片，可选的，所述信号传输线包括第二电容极板，所述第二电容极板与所述量子比特形成第一耦合电容。

如上所述的量子芯片，可选的，所述第一耦合电容用于读取所述量子比特的哈密顿量。

如上所述的量子芯片，可选的，所述信号传输线还包括第二传输线，所述第二传输线连接所述第二电容极板。

如上所述的量子芯片，可选的，所述信号传输线包括第三电容极板，所述第三电容极板与所述量子比特形成第二耦合电容。

如上所述的量子芯片，可选的，所述第一耦合电容用于调控所述量子比特的哈密顿量。

如上所述的量子芯片，可选的，相邻的所述量子比特之间还形成有耦合结构。

如上所述的量子芯片，可选的，所述耦合结构的频率可调谐。

如上所述的量子芯片，可选的，所述耦合结构包括第二超导量子干涉仪和第四电容极板，所述第二超导量子干涉仪和第四电容极板连接。

如上所述的量子芯片，可选的，所述第四电容极板的数量为一个，所述第二超导量子干涉仪的一端连接所述第四电容极板，另一端连接地。

如上所述的量子芯片，可选的，所述第四电容极板的数量为两个，所述第二超导量子干涉仪的两端分别连接一个所述第四电容极板。

如上所述的量子芯片，可选的，所述信号传输线包括第三传输线，所述第三传输线与所述耦合结构形成第二耦合电感。

如上所述的量子芯片，可选的，所述第二耦合电感用于调节所述耦合结构的磁通量。

如上所述的量子芯片，可选的，所述量子比特的数量为多个，多个所述量子比特在所述第一衬底上阵列排布。

如上所述的量子芯片，可选的，还包括位于所述第一衬底和所述第二衬底之间的连接件。

如上所述的量子芯片，可选的，所述连接件电连接所述第一衬底的地和所述第二衬底的地。

本申请另一方面提供了一种量子芯片的制备方法，所述量子芯片包括相对设置的第一衬底和第二衬底，所述制备方法包括：

形成量子比特于所述第一衬底；

形成与所述量子比特相对的信号传输线于所述第二衬底；其中，所述信号传输线和所述量子比特之间形成有耦合电容或耦合电感。

本申请再一方面提供了一种量子计算机，所述量子计算机包括上述的量子芯片或根据上述的制备方法制备的量子芯片、以及与所述量子芯片连接的操控和读取装置。

与现有技术相比，本申请的量子芯片包括相对设置的第一衬底和第二衬底，其中，所述第一衬底上形成量子比特，所述第二衬底上形成有与所述量子比特相对设置的信号传输线；所述信号传输线和所述量子比特之间形成有耦合电容或耦合电感。通过电容耦合或者电感耦合的形式实现第一衬底的量子比特与第二衬底的信号传输线之间的信号传输，无需采用金属件实现量子比特与对应信号传输线之间的电连接。本申请的量子芯片结构简单、加工难度小、加工流程简单，对工艺要求低，有利于量子芯片的扩展。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的现有技术中一种量子芯片的结构示意图；

图2是本申请实施例提供的一种量子芯片的结构示意图；

图3是本申请实施例提供的量子比特与信号传输线之间耦合效果示意图；

图4是本申请实施例提供的一种第一衬底的结构示意图；

图5是本申请实施例提供的一种量子比特的结构示意图；

图6是本申请实施例提供的另一种量子比特的结构示意图；

图7是本申请实施例提供的一种第二衬底的结构示意图；

图8是本申请实施例提供的一种量子比特与第一信号传输线的对应结构示意图；

图9是本申请实施例提供的一种量子比特与第二电容极板的对应结构示意图；

图10是本申请实施例提供的一种第二衬底上第二信号传输线的结构示意图；

图11是本申请实施例提供的一种量子比特与第三电容极板的对应结构示意图；

图12是本申请实施例提供的一种耦合结构的结构示意图；

图13是本申请实施例提供的一种耦合结构与第三信号传输线的对应结构示意图；

图14是本申请实施例提供的另一种量子芯片的结构示意图。

附图标记说明：

1-第一衬底，2-第二衬底，3-连接件；

11-量子比特，12-耦合结构，21-信号传输线；

111-第一电容极板，112-第一超导量子干涉仪，121-第二超导量子干涉仪，122-第四电容极板；

211-第一传输线，212-第二电容极板，213-第二传输线，214-第三电容极板，215-第三传输线。

具体实施方式

以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“背景技术”或“申请内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。

为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。

超导量子计算是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于基于现有的成熟集成电路工艺，超导量子电路具有多数量子物理体系难以比拟的可扩展性。

近年来超导量子计算得到了飞速发展，量子比特的数量大幅增长，单个衬底上集成数量有限，采用多层衬底形成立体结构的量子芯片技术越来越受欢迎，具体的，将多个量子比特和对应的信号传输线等电路结构分别集成在多层衬底上，并将多层衬底之间的电路结构用超导材料的金属件连通，参见图1所示，上层衬底上集成有量子比特，下层衬底上集成信号传输线，每个量子比特与信号传输线之间需要通过若干金属件进行电连接，可以想象的是，量子比特的数量越多，多层衬底件的金属件的数量对应增多，而金属件采用倒装焊的工艺制备，当需要制备的金属件数量非常多时，芯片加工流程繁琐、加工难度大，对工艺要求高，不利于量子芯片的扩展。

为此，本申请提供一种量子芯片以及量子计算机，以解决现有技术的不足，能够通过电容耦合或者电感耦合的形式实现第一衬底的量子比特与第二衬底的信号传输线之间的信号传输，无需采用金属件实现量子比特与对应信号传输线之间的电连接。本申请的量子芯片结构简单、加工难度小、加工流程简单，对工艺要求低，有利于量子芯片的扩展。

如图2和图3所示，本申请实施例提供的一种量子芯片，包括相对设置的第一衬底1和第二衬底2；所述第一衬底1上形成有量子比特11；所述第二衬底2上形成有与所述量子比特11相对设置的信号传输线21；所述信号传输线21和所述量子比特11之间形成有耦合电容或耦合电感。

量子比特11是量子芯片的基本单元，每个量子比特11都需要若干个驱动信号进行调控或读取，每个驱动信号都通过对应的信号传输线21施加至量子比特11上，即量子芯片上包括量子比特11以及对应的信号传输线21。本实施例的量子芯片包括相对设置的第一衬底1和第二衬底2，在第一衬底1上形成量子比特11，并在第二衬底2上形成与信号传输线21，量子比特11和信号传输线21均为在衬底上通过半导体加工工艺制备的电路结构，通过将量子比特11与信号传输线21的电路结构相对设置，相对设置的两电路结构本身可以形成电容或电感，所以信号传输线21和所述量子比特11之间形成耦合电容或耦合电感，进而利用耦合电容或耦合电感的作用实现量子比特11与对应的信号传输线21之间的信号传输，无需采用倒装焊技术形成用于量子比特11与对应信号传输线21之间电连接的金属件。因此本申请的量子芯片结构简单，进而简化加工流程、降低加工难度和工艺要求，有利于量子芯片的扩展。

其中，图3中的电容C和电感L均为等效耦合电容和耦合电感的效果，并不代表需要在第一衬底1和第二衬底2之间设置具体的电容或电感元件。

如图4和图5所示，作为本申请实施例的一种实施方式，所述量子比特11包括第一超导量子干涉仪112和第一电容极板111，所述第一超导量子干涉仪112与所述第一电容极板111连接。量子比特11在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等多种，本实施例以超导量子电路为例，量子比特11包括第一超导量子干涉仪112和第一电容极板111。其中，第一超导量子干涉仪112为并联连接的约瑟夫森结组成的超导环，具备电感势能，第一电容极板111与第一衬底1的地(GND)之间形成第一电容效果，具备电容势能，与超导量子干涉仪形成LC振荡电路系统。进而利用LC振荡电路系统的多个能级表征量子比特11的本征态，用于量子计算。

结合图5和图6所示，作为本申请实施例的一种实施方式，所述第一电容极板111的数量可以为一个，也可以为两个。当所述第一电容极板111的数量可以为一个时，所述第一超导量子干涉仪112的一端连接所述第一电容极板111，另一端连接地(GND)。当所述第一电容极板111的数量为两个时，所述第一超导量子干涉仪112的两端分别连接一个所述第一电容极板111。

在LC振荡电路系统中，电路系统的一端通常作为信号输入端，用于接收信号，而电路系统的另一端通常接地(GND)，形成信号回路。本实施例由超导量子干涉仪以及第一电容极板111组成的LC振荡电路系统，其输入端通过电容耦合的方式接收各种信号，即第一超导量子干涉仪112的一端连接第一电容极板111，通过第一电容极板111与第二衬底2的信号传输线21之间形成的电容耦合接收信号；对应的，其输出端可以直接接地(GND)，也可以通过耦合的方式接地(GND)。当通过耦合的方式接地(GND)时，第一电容极板111的数量为两个，第一超导量子干涉仪112的另一端连接另外一个第一电容极板111，通过此第一电容极板111与第一衬底1的地(GND)之间形成的电容耦合接地(GND)。

其中，图5中所示的第一电容极板111的数量为一个，图6中所示的第一电容极板111的数量为两个。采用两个第一电容极板111时，第一超导量子干涉仪112与第一衬底1的地(GND)没有直接的物理接触，避免在量子芯片生产、测试过程中对地(GND)的操作而造成第一超导量子干涉仪112损坏的情况。

结合图7和图8所示，作为本申请实施例的一种实施方式，所述信号传输线21包括第一传输线211，所述第一传输线211与所述量子比特11形成第一耦合电感；所述第一耦合电感用于调节所述量子比特11的磁通量。

第一传输线211的位置与量子比特11的位置对应，具体的说，与第一超导量子干涉仪112在垂直方向上对应。其中，第一传输线211上靠近第一超导量子干涉仪112的一端接地(GND)，另一端断路，与量子比特11的第一超导量子干涉仪112形成第一耦合电感，通过第一传输线211断路的一端施加驱动信号，通过电感耦合的作用调节量子比特11，且量子比特11的第一超导量子干涉仪112是由并联连接的约瑟夫森结组成的超导环，因此可以调节量子比特11的磁通量，即LC振荡电路系统的电感势能。

再结合图7和图9所示，作为本申请实施例的一种实施方式，所述信号传输线21包括第二电容极板212，所述第二电容极板212与所述量子比特11形成第一耦合电容；所述第一耦合电容用于读取所述量子比特11的哈密顿量。

第二电容极板212的位置与量子比特11的位置对应，更具体的说，与第一电容极板111在垂直方向上对应。其中，第一超导量子干涉仪112的一端与第一电容极板111连接，第一电容极板111与第二电容极板212等同于电容的上下极板，可以形成第一耦合电容，用于对量子比特11的哈密顿量进行读取。

如图10所示，作为本申请实施例的一种实施方式，所述信号传输线21还包括第二传输线213，所述第二传输线213连接所述第二电容极板212。第二传输线213可以为设置在第二衬底2上的共面波导传输线，通过连接第二电容极板212与量子比特11进行电容耦合，对量子比特11的哈密顿量进行读取。

结合图7和图11所示，作为本申请实施例的一种实施方式，所述信号传输线21包括第三电容极板214，所述第三电容极板214与所述量子比特11形成第二耦合电容。所述第二耦合电容用于调控所述量子比特11的哈密顿量。

第二电容极板212的位置与量子比特11的位置对应，更具体的说，与第一电容极板111在垂直方向上对应。其中，第一电容极板111与第二电容极板212等同于电容的上下极板，可以形成第二耦合电容，用于对量子比特11的哈密顿量进行调控。需要补充的是，第二电容极板212上施加的是用于对量子比特11的哈密顿量进行调控的微波信号，将第二电容极板212设置在远离第一超导量子干涉仪112的一端与第一电容极板111形成第二耦合电容效果，可以降低对其他耦合电容或耦合电感的影响。

需要补充的是，其中，图8、图9和图11是为了说明第一衬底1上第一超导量子干涉仪112和第一电容极板111与第二衬底2上第一传输线211、第二电容极板212、第三电容极板214的相对位置，并不意味着所有的信号传输线21与量子比特11是在同一个衬底上的。

继续如图4所示，作为本申请实施例的一种实施方式，相邻的所述量子比特11之间还形成有耦合结构12。所述耦合结构12的频率可调谐。所述耦合结构12与两个所述量子比特11均耦合以实现相邻量子比特11的间接耦合，在一些实施方式中，所述耦合结构12可以采用电容、谐振腔等结构，也可以采用频率可调谐的耦合结构12。通过调节耦合结构12的工作频率，可以实现相邻两个量子比特11之间进行耦合作用或隔绝耦合作用。采用这种形式的耦合结构12，便于实现对相邻量子比特11之间耦合强度的调控，便于实现双量子逻辑门在量子芯片上的执行。

示例性的，如图12所示，所述耦合结构12包括第二超导量子干涉仪121和第四电容极板122，所述第二超导量子干涉仪121和第四电容极板122连接。耦合结构12的电路组成结构与量子比特11的电路组成结构相似，均采用超导量子干涉仪和电容极板构成LC振荡电路。

所述第四电容极板122的数量可以为一个，也可以为两个。当所述第四电容极板122的数量可以为一个时，所述第二超导量子干涉仪121的一端连接所述第一电容极板111，另一端连接地(GND)。当所述第四电容极板122的数量为两个时，所述第二超导量子干涉仪121的两端分别连接一个所述第一电容极板111。

需要补充的是，图12中示例的第四电容极板122数量为一个。采用两个第四电容极板122时，第二超导量子干涉仪121与第一衬底1的地(GND)没有直接的物理接触，避免在量子芯片生产、测试过程中对地(GND)的操作而造成第二超导量子干涉仪121损坏的情况。

结合图7、图12和图13所示，作为本申请实施例的一种实施方式，所述信号传输线21包括第三传输线215，所述第三传输线215与所述耦合结构12形成第二耦合电感。所述第二耦合电感用于调节所述耦合结构12的磁通量。

第三传输线215的位置与耦合结构12的位置对应，具体的说，与第二超导量子干涉仪121在垂直方向上对应。其中，第三传输线215上靠近第一超导量子干涉仪112的一端接地(GND)，另一端断路，与耦合结构12的第二超导量子干涉仪121形成第二耦合电感，通过第三传输线215断路的一端施加驱动信号，通过电感耦合的作用调节耦合结构12，且耦合结构12的第二超导量子干涉仪121是由并联连接的约瑟夫森结组成的超导环，因此可以调节耦合结构12的磁通量，实现耦合结构12的频率可调谐。

其中，图13是为了说明第一衬底1上第二超导量子干涉仪121与第二衬底2上第三传输线215的相对位置，并不意味着第三传输线215与耦合结构12是在同一个衬底上的。

作为本申请实施例的一种实施方式，所述量子比特11的数量为多个，多个所述量子比特11在所述第一衬底1上阵列排布。量子芯片的量子计算能力与量子芯片上的量子比特11的数量息息相关，可以想象的是，量子芯片上集成有非常多个量子比特11，将量子比特11在第一衬底1上呈阵列排布。在一些实施方式中，所述量子比特11呈阵列排布的基本单元为正方形或菱形，具体实施时，可以不限于此。

如图14所示，作为本申请实施例的一种实施方式，所述量子芯片还包括位于所述第一衬底1和所述第二衬底2之间的连接件3。所述连接件3电连接所述第一衬底1的地(GND)和所述第二衬底2的地(GND)。第一衬底1和第二衬底2上均形成有地(GND)，通过连接件3将第一衬底1的地(GND)和第二衬底2的地(GND)进行电连接，使得第一衬底1和第二衬底2的地(GND)相同，确保整个量子芯片的电路结构的稳定性和一致性。此外，连接件3还具有固定、支撑的作用，确保第一衬底1和第二衬底2的结构稳定性。

基于同一申请构思，本申请实施例提供一种量子计算机，所述量子计算机为超导体系，且所述量子计算机至少设置有本申请的实施例中所述的量子芯片或根据本申请实施例的制备方法制备的量子芯片、以及与所述量子芯片连接的操控和读取装置。这里需要指出的是：以上超导量子计算机中的量子芯片与上述结构类似，且具有同上述超导量子芯片实施例相同的有益效果，因此不做赘述。对于本申请超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。

上述描述仅是对本申请较佳实施例的描述，并非对本申请范围的任何限定，本申请领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (22)

1.一种量子芯片，其特征在于，包括相对设置的第一衬底和第二衬底；

所述第一衬底上形成有量子比特；

所述第二衬底上形成有与所述量子比特相对设置的信号传输线；

所述信号传输线和所述量子比特之间形成有耦合电容或耦合电感。

2.如权利要求1所述的量子芯片，其特征在于，所述量子比特包括第一超导量子干涉仪和第一电容极板，所述第一超导量子干涉仪与所述第一电容极板连接。

3.如权利要求2所述的量子芯片，其特征在于，所述第一电容极板的数量为一个，所述第一超导量子干涉仪的一端连接所述第一电容极板，另一端连接地。

4.如权利要求2所述的量子芯片，其特征在于，所述第一电容极板的数量为两个，所述第一超导量子干涉仪的两端分别连接一个所述第一电容极板。

5.如权利要求1所述的量子芯片，其特征在于，所述信号传输线包括第一传输线，所述第一传输线与所述量子比特形成第一耦合电感。

6.如权利要求5所述的量子芯片，其特征在于，所述第一耦合电感用于调节所述量子比特的磁通量。

7.如权利要求1所述的量子芯片，其特征在于，所述信号传输线包括第二电容极板，所述第二电容极板与所述量子比特形成第一耦合电容。

8.如权利要求7所述的量子芯片，其特征在于，所述第一耦合电容用于读取所述量子比特的哈密顿量。

9.如权利要求7所述的量子芯片，其特征在于，所述信号传输线还包括第二传输线，所述第二传输线连接所述第二电容极板。

10.如权利要求1所述的量子芯片，其特征在于，所述信号传输线包括第三电容极板，所述第三电容极板与所述量子比特形成第二耦合电容。

11.如权利要求10所述的量子芯片，其特征在于，所述第二耦合电容用于调控所述量子比特的哈密顿量。

12.如权利要求1所述的量子芯片，其特征在于，相邻的所述量子比特之间还形成有耦合结构。

13.如权利要求12所述的量子芯片，其特征在于，所述耦合结构的频率可调谐。

14.如权利要求13所述的量子芯片，其特征在于，所述耦合结构包括第二超导量子干涉仪和第四电容极板，所述第二超导量子干涉仪和第四电容极板连接。

15.如权利要求14所述的量子芯片，其特征在于，所述第四电容极板的数量为一个，所述第二超导量子干涉仪的一端连接所述第四电容极板，另一端连接地。

16.如权利要求14所述的量子芯片，其特征在于，所述第四电容极板的数量为两个，所述第二超导量子干涉仪的两端分别连接一个所述第四电容极板。

17.如权利要求13所述的量子芯片，其特征在于，所述信号传输线包括第三传输线，所述第三传输线与所述耦合结构形成第二耦合电感。

18.如权利要求17所述的量子芯片，其特征在于，所述第二耦合电感用于调节所述耦合结构的磁通量。

19.如权利要求1所述的量子芯片，其特征在于，所述量子比特的数量为多个，多个所述量子比特在所述第一衬底上阵列排布。

20.如权利要求1所述的量子芯片，其特征在于，还包括位于所述第一衬底和所述第二衬底之间的连接件。

21.如权利要求20所述的量子芯片，其特征在于，所述连接件电连接所述第一衬底的地和所述第二衬底的地。

22.一种量子计算机，其特征在于，所述量子计算机包括权利要求1-21任一项所述的量子芯片、以及与所述量子芯片连接的操控和读取装置。

Images