CN116151379A - 一种量子电路、量子计算方法及量子计算机 - Google Patents

Abstract

本申请公开了一种量子电路，包括：量子比特，包括电容性元件及至少三个约瑟夫森结，所述约瑟夫森结依次排布且均与所述电容性元件并联，每两个相邻的所述约瑟夫森结彼此并联形成围合区域；以及，与所述至少三个约瑟夫森结耦联的磁通调控信号线，用于施加磁信号至所述围合区域以调控所述量子比特的频率。本申请提供的量子电路的结构形式使量子比特的频谱形成至少三个峰值，因而，在量子电路执行量子计算时，量子比特的不同操作状态可以均调控至峰值的频率，以确保不同操作状态的量子比特均具有较佳的退相干性能。

Description

一种量子电路、量子计算方法及量子计算机

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子电路、量子计算方法及量子计算机。

背景技术

量子比特是利用电容和超导量子干涉装置(squid)构成的二能级系统，其中，超导量子干涉装置(squid)包含由两个约瑟夫森结并联形成的闭环结构，约瑟夫森结是包括两个电极以及将这两个电极分隔开的一个薄绝缘势垒层的器件，这两个电极的材料可以在该材料的临界温度特性时超导或在低于该临界温度特性时超导。这种结构形式的量子比特的频谱在一个周期内只有一个峰值点作为最佳工作点(sweet point)，而执行量子计算时，针对量子比特的操作复杂多样，要使各操作均能够在量子比特处于该最佳工作点执行，量子芯片的设计制造和操控则需要严格的限制。

发明创造内容

本申请的目的是提供一种量子电路、量子计算方法及量子计算机，以解决现有技术中的量子比特采用两个约瑟夫森结并联形成的超导量子干涉装置(squid)，导致量子比特的设计制造和操控局限性较大的问题。

本申请的一个实施例提供了一种量子电路，包括：

量子比特，包括电容性元件及至少三个约瑟夫森结，所述约瑟夫森结依次排布且均与所述电容性元件并联，每两个相邻的所述约瑟夫森结彼此并联形成围合区域；以及，与所述至少三个约瑟夫森结耦联的磁通调控信号线，用于施加磁信号至所述围合区域以调控所述量子比特的频率。

如上所述的量子电路，在一些实施方式中，任意两个相邻的约瑟夫森结的非对称度不低于0.2。

如上所述的量子电路，在一些实施方式中，所述磁通调控信号线包括与所述围合区域一一对应耦合的耦合段，且各所述耦合段依次串联。

如上所述的量子电路，在一些实施方式中，所述磁通调控信号线包括主线传输段和多个支线传输段，且各所述支线传输段均与所述主线传输段连接。

如上所述的量子电路，在一些实施方式中，各所述支线传输段的宽度成比例设置。

如上所述的量子电路，在一些实施方式中，各所述支线传输段与对应所述围合区域的距离成比例。

本申请的另一个实施例提供了一种量子计算方法，包括：

针对如上所述量子电路，确定所述量子比特的频谱；

利用所述磁通调控信号线施加磁信号将所述量子比特的频率调整为所述频谱的峰值；

在所述量子比特的频率处于所述峰值的状态下，配置针对所述量子比特的操作。

如上所述的量子计算方法，在一些实施方式中，所述在所述量子比特的频率处于所述峰值的状态下，配置针对所述量子比特的操作的步骤，包括：

在所述量子比特的频率处于所述第一峰值的状态下，配置针对所述量子比特的读取操作；

在所述量子比特的频率处于所述第二峰值的状态下，配置针对所述量子比特的CZ门操作；

在所述量子比特的频率处于所述第三峰值的状态下，配置针对所述量子比特的空闲操作。

如上所述的量子计算方法，在一些实施方式中，CZ门操作的两个量子比特间的频率差为200MHZ～300MHZ。

本申请的第三个实施例提供了一种量子计算机，包括如上所述量子电路。

与现有技术相比，本申请提供的量子电路中，量子比特具有依次排布且均与所述电容性元件并联的至少三个约瑟夫森结，且每两个相邻的约瑟夫森结彼此并联形成围合区域，通过磁通调控信号线施加磁性调控围合区域的磁通量可以改变量子比特的频率，这种结构形式使量子比特的频谱形成至少三个峰值，这使得量子电路执行量子计算时，量子比特所处频率有更多的选择，因而突破了现有技术中仅有一个峰值的限制，并且量子比特的不同操作状态可以均调控至不同峰值的频率，以确保不同操作状态的量子比特均具有较佳的退相干性能。

附图说明

图1为相关技术中的一种量子电路的结构示意图；

图2为相关技术中一种量子比特的频谱；

图3为本申请的一个实施例提供的量子比特的频谱和相关技术中量子比特的频谱的对比图；

图4为本申请的一个实施例提供的第一种量子电路的结构示意图；

图5为本申请的一个实施例提供的第二种量子电路的结构示意图；

图6为本申请的一个实施例提供的第三种量子电路的结构示意图。

附图标记说明：

1－量子比特，11－第一约瑟夫森结，12－第二约瑟夫森结，13－第三约瑟夫森结，6－第四约瑟夫森结，

2－磁通调控信号线，20－主线传输段，21－第一耦合段，22－第二耦合段，23－第三耦合段，24－第一支线传输段，25－第二支线传输段。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

量子比特为一个遵循量子力学规律的二能级系统，可以处于0和1的任意叠加状态，是量子计算的基本单元。许多物理系统已被建议作为量子比特的潜在的实施方式。然而，超导电路的可扩展性使得电路具有更多数量的相互作用的量子比特的可能性。超导电路的量子比特通常基于约瑟夫森结(Josephsonjunction，JJ)构建，约瑟夫森结是由例如薄的绝缘体耦合的两个超导体，对于这种超导体－绝缘体－超导体(SIS)的约瑟夫森结，最大允许的超电流是临界电流I_c，约瑟夫森能量Ej＝I_cΦ₀/2π(其中，Φ₀是磁通量子)。临界电流Ic由JJ面积和绝缘体厚度确定并通过样品制造固定。

在频率可调谐的Transmon方案中，量子比特通常采用在squid环路中使用一对约瑟夫森结的方案，Z信号线产生耦合到squid环路的磁场，调整通过squid环路的磁通量使约瑟夫森结的临界电流改变，可以实现对量子比特的频率控制，XY信号线针对特定频率的量子比特施加跃迁激发脉冲信号。一般量子比特的频率由以下表达式给出：

其中L是约瑟夫森结的非线性电感，C是并联电容。每个约瑟夫森结都有一个超导临界电流Ic，并且约瑟夫森电感与Ic相关，可以通过以下表达式：/>

其中/>

是磁通量子。结合这两个表达式，量子比特频率依比例近似为临界电流的平方根。

现有技术的方案存在限制，例如这种结构形式的量子比特的频谱在一个周期内只有一个峰值点作为最佳工作点(sweet point)。而执行量子计算时，针对量子比特的操作复杂多样，例如：读取操作，示意性的用函数F(f₁)_{a1，b1，c1…}表示，并定义F(f₁)_{a1，b1，c1…}＝0为此操作在此组电路设计参数和工作频率下的最佳优化，默认F(f₁)_{a1，b1，c1…}＝0在合理频率范围内(比如4GHz～8GHz)必有解；两量子比特逻辑门操作，该操作涉及两个量子比特，在此示意性的用函数G(f_2－1，f_2－2)_{a2，b2，c2…}表示，并定义G(f_2－1，f_2－2)_{a2，b2，c2…}＝0为此操作在此组电路设计参数和工作频率下的最佳优化，默认G(f_2－1，f_2－2)_{a2，b2，c2…}＝0在合理频率范围内(比如4GHz～8GHz)必有解；空闲操作(示意性的用以函H(f₃)_{a3，b3，c3…}表示，并定义H(f₃)_{a3，b3，c3…}＝0为此操作在此组电路设计参数和工作频率下的最佳优化，默认H(f₃)_{a3，b3，c3…}＝0在合理频率范围内(比如4GHz～8GHz)必有解；其中，前文描述的函数中的f₁、f_2－1、f_2－2、f₃表示量子比特在进行相应操作时所处的频率，a₁、b₁、c₁等表示读取操作涉及的除频率以外的相关因素，a₂、b₂、c₂等表示两量子比特逻辑门操作涉及的除频率以外的相关因素，a₃、b₃、c₃等表示空闲操作涉及的除频率以外的相关因素，要使各操作均能够在量子比特处于该最佳工作点执行，即要求f₁、f_2－1、f_2－2、f₃相同，且除频率以外的相关因素也需严格限制，从而需要对量子芯片的设计制造和操控进行严格的限制，这种限制甚至会导致工程上难以实现。

需要说明的是，a_i、b_i、c_i等相关因素，通常是指通常是量子芯片上的电路设计参数，比如量子比特的电容(对地电容，互容)，读取总线与读取谐振腔腔的耦合电感(自电感，互感)，读取谐振腔的阻抗，读取谐振腔的频率等。针对量子比特的操作，还可以是单量子比特逻辑门操作，或者其他类型的操作。

图1为相关技术中的一种量子电路的结构示意图。

图2为相关技术中一种量子比特的频谱。

参见图1所示，目前，常用的一种量子计算电路中，量子比特1常采用一个一端接地的电容C_q，及与该电容C_q并联连接的超导量子干涉电路Squid的电路结构，Squid包括并联的第一约瑟夫森结11和第二约瑟夫森结12，电容C_q影响量子比特的非谐性，在进行量子电路设计时，量子比特1的非谐性参数确定，电容C_q即确定。量子计算电路通过磁通调控信号线2施加外部磁场来调谐量子比特1包含的超导量子干涉电路Squid的磁通量进而实现频率调控。该结构形式的量子比特1的频谱如图2所示，一般在一个周期内只有一个峰值点作为最佳工作点(sweet point)，一旦理想的频率值确定，要使针对量子比特1的各操作均能够在量子比特1处于该最佳工作点执行，量子芯片的设计制造和操控则需要严格的限制，这种严格的限制甚至会导致无法实现。

图3为本申请的一个实施例提供的量子比特的频谱。

图4为本申请的一个实施例提供的第一种量子电路的结构示意图。

图5为本申请的一个实施例提供的第二种量子电路的结构示意图。

图6为本申请的一个实施例提供的第三种量子电路的结构示意图。

参照图3至图6的示意并结合图1和图2，概括性的，本申请的实施例提供了一种量子电路，包括：

量子比特1，包括电容性元件及至少三个约瑟夫森结，所述约瑟夫森结依次排布且均与所述电容性元件并联，每两个相邻的所述约瑟夫森结彼此并联形成围合区域；以及，与所述至少三个约瑟夫森结耦联的磁通调控信号线2，基于磁通调控信号线2上传输的电流I产生磁信号，该磁信号用于施加至所述围合区域以改变所述量子比特1的频率f。

现有技术中采用两个约瑟夫森结形成的squid构建量子比特1的结构，通常量子比特1的频谱只有一个峰值，量子比特1的设计、制备、调控的要求非常严格精确才可使执行量子计算时，在频率为特定数值的峰值的状态下执行针对量子比特1的操作。而在本申请实施例提供的量子电路中，量子比特1具有依次排布且均与所述电容性元件并联的至少三个约瑟夫森结，且每两个相邻的约瑟夫森结彼此并联形成围合区域，通过磁通调控信号线2施加磁信号调控围合区域的磁通量可以改变量子比特1的频率。参见图3中所示，图3中实线所示意的频谱(频率f-电路I变化图)，对比性的展示了包含squid的量子比特的频谱(虚线所示意的频谱)及包含五个约瑟夫森结的量子比特的频谱(实线所示意的频谱，区别在于约瑟夫森结的数量，其他因素相同)，本申请实施例提供的结构形式使量子比特1的频谱形成至少三个峰值，相比于现有技术，多个峰值提供了更多的选择，使得量子比特的设计、制备和调控时可以更加的灵活。

下面结合附图，对本申请的实施例进一步描述。

结合图4所示，在本申请的一些实施例中，量子比特1包括与电容性元件(图中未示意出)并联的三个约瑟夫森结，其中，第一约瑟夫森结11、第二约瑟夫森结12并联形成一个围合区域，第二约瑟夫森结12、第三约瑟夫森结13并联形成另一个围合区域，利用磁通调控信号线2施加的磁信号调整通过各围合区域的磁通量Φ₁、Φ₂，可以改变约瑟夫森结的临界电流，进而调整量子比特1的频率。

结合图5所示，在本申请的一些实施例中，量子比特1包括与电容性元件(图中未示意出)并联的四个约瑟夫森结，其中，第一约瑟夫森结11、第二约瑟夫森结12并联形成一个围合区域，第二约瑟夫森结12、第三约瑟夫森结13并联形成一个围合区域，第三约瑟夫森结13、第四约瑟夫森结14并联形成一个围合区域。为了独立的配置各所述约瑟夫森结与所述磁通调控信号线2的互感强度，所述磁通调控信号线2包括主线传输段20、第一耦合段21、第二耦合段22和第三耦合段23，第一耦合段21、第二耦合段22和第三耦合段23串联，且串联的一端与主线传输段20连接以接收电磁信号，各耦合段与各所述围合区域一一对应耦合设置，示例性的，第一耦合段21与由第一约瑟夫森结11和第二约瑟夫森结12并联形成的围合区域耦合，第二耦合段22与由第二约瑟夫森结12和第三约瑟夫森结13并联形成的围合区域耦合，第三耦合段23与由第三约瑟夫森结11和第四约瑟夫森结12并联形成的围合区域耦合。在这种结构形式中每个所述耦合段相对独立的与至少一个围合区域耦合，从而施加磁信号至对应的围合区域改变通过该围合区域的磁通量Φ₁、磁通量Φ₂、磁通量Φ₃、磁通量Φ₄。

结合图6所示，在本申请的一些实施例中，量子比特1包括与电容性元件(图中未示意出)并联的三个约瑟夫森结，其中，第一约瑟夫森结11、第二约瑟夫森结12并联形成一个围合区域，第二约瑟夫森结12、第三约瑟夫森结13并联形成另一个围合区域，且两个围合区域的面积不同。在本实施例中，所述磁通调控信号线2包括主线传输段20和第一支线传输段24及第二支线传输段25，第一支线传输段24及第二支线传输段25均与所述主线传输段20的一端连接，第一支线传输段24与由第一约瑟夫森结11和第二约瑟夫森结12并联形成的围合区域耦合，第二支线传输段25与由第二约瑟夫森结12和第三约瑟夫森结13并联形成的围合区域耦合，具体实施时，可以相对独立的配置各所述支线传输段的宽度，也可以相对独立的配置各所述支线传输段与对应所述围合区域的距离，例如成比例的设置。

需要说明的是，为了清楚的说明本申请的实施例，图4、图5和图6仅仅示意性的表示了量子比特1中的约瑟夫森结的组合形式及磁通调控信号线2，与约瑟夫森结并联的电容性元件及接地均省略表示。另外，可以理解的是，磁通调控信号线2的形状构造可以是直传输线形式，也可以考虑信号传输方向、及反射和损耗的影响，磁通调控信号线2选择圆滑的曲线，甚至是线圈，可以是单传输线，也可以是多传输线共同与约瑟夫森结的组合耦合。

在本申请的一些实施例中，为使得量子比特频谱曲线的波谷较缓，降低该处的磁通敏感程度，任意两个相邻的约瑟夫森结的非对称度不低于0.2，非对称度可以通过以下表达式给出：d＝(Ej1-Ej2)/(Ej1+Ej2)，其中，Ej1和Ej2分别为两个相邻的约瑟夫森结的能量。

结合图3至图6所示，本申请的实施例还提供了一种量子计算方法，包括以下步骤：

针对如上实施例所述量子电路，确定所述量子比特1的频谱；

利用所述磁通调控信号线2施加磁信号将所述量子比特1的频率调整为所述频谱的峰值；

在所述量子比特1的频率处于所述峰值的状态下，配置针对所述量子比特1的操作。

当量子比特的频率处于频谱的峰值处时，量子比特的磁通噪声敏感性较低进而具有较为优越的退相干性能，例如退相干时间较长。因此，基于本申请提供的量子计算方法，针对多个约瑟夫森结并联获得的量子比特，为具有的多个峰值配置量子比特的操作，确保所有操作均具有较优的性能。配置的量子比特的操作可以是单量子比特逻辑门操作、双量子比特逻辑门操作、量子比特的量子态读取操作、量子比特的空闲操作等。

在本申请的一些实施例中，所述在所述量子比特的频率处于所述峰值的状态下，配置针对所述量子比特的操作的步骤，包括：在所述量子比特的频率处于所述第一峰值的状态下，配置针对所述量子比特的读取操作；在所述量子比特的频率处于所述第二峰值的状态下，配置针对所述量子比特的CZ门操作；在所述量子比特的频率处于所述第三峰值的状态下，配置针对所述量子比特的空闲操作。在本申请的另一些实施例中，读取操作、CZ门操作、空闲操作对应的峰值的频率不相同，即可以选择频谱上不同的简并点。双量子比特逻辑门操作的对象涉及两个量子比特，此时该两个量子比特产生纠缠。CZ门(Controlled-Z)是一种特定的双量子比特逻辑门，它的作用是当控制量子比特处于1态时，对目标量子比特施加Z操作，CZ门操作的两个量子比特的频率一般要求存在200MHZ～300MHZ间隔，为了确保CZ门操作的两个量子比特的性能，在本申请的另一些实施例中，CZ门操作的两个量子比特间的频率差为200MHZ～300MHZ。

本申请的实施例还提供了一种量子计算机，包括如上实施例所述量子电路。

这里需要指出的是：以上量子计算机中的量子电路与上述量子电路实施例描述的结构类似，且具有同上述量子电路实施例相同的有益效果，因此不做赘述。对于本申请量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述量子电路实施例的描述而理解，为节约篇幅，这里不再赘述。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种量子电路，其特征在于，包括：

量子比特，包括电容性元件及至少三个约瑟夫森结，所述约瑟夫森结依次排布且均与所述电容性元件并联，每两个相邻的所述约瑟夫森结彼此并联形成围合区域；以及

与所述至少三个约瑟夫森结耦联的磁通调控信号线，用于施加磁信号至所述围合区域以调控所述量子比特的频率。

2.根据权利要求1所述的量子电路，其特征在于，任意两个相邻的约瑟夫森结的非对称度不低于0.2。

3.根据权利要求1所述的量子电路，其特征在于，所述磁通调控信号线包括与所述围合区域一一对应耦合的耦合段，且各所述耦合段串联。

4.根据权利要求1所述的量子电路，其特征在于，所述磁通调控信号线包括主线传输段和多个支线传输段，且各所述支线传输段均与所述主线传输段连接。

5.根据权利要求4所述的量子电路，其特征在于，各所述支线传输段的宽度成比例设置。

6.根据权利要求4所述的量子电路，其特征在于，各所述支线传输段与对应所述围合区域的距离成比例。

7.一种量子计算方法，其特征在于，包括：

针对权利要求1-6中任一项所述量子电路，确定所述量子比特的频谱；

利用所述磁通调控信号线施加磁信号将所述量子比特的频率调整为所述频谱的峰值；

在所述量子比特的频率处于所述峰值的状态下，配置针对所述量子比特的操作。

8.根据权利要求7所述的方法，其特征在于，所述在所述量子比特的频率处于所述峰值的状态下，配置针对所述量子比特的操作的步骤，包括：

在所述量子比特的频率处于所述第一峰值的状态下，配置针对所述量子比特的读取操作；

在所述量子比特的频率处于所述第二峰值的状态下，配置针对所述量子比特的CZ门操作；

在所述量子比特的频率处于所述第三峰值的状态下，配置针对所述量子比特的空闲操作。

9.根据权利要求7或8所述的方法，其特征在于，CZ门操作的两个量子比特间的频率差为200MHZ～300MHZ。

10.一种量子计算机，其特征在于，包括权利要求1-6中任一项所述量子电路。

Images