CN115994579A - 两比特门电路、超导芯片、量子计算系统及控制方法 - Google Patents

Abstract

本发明提供一种两比特门电路、超导芯片、量子计算系统及控制方法，包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；脉冲信号发生模块输入端分别连接微波信号和直流信号，输出端连接第一量子比特；耦合模块分别连接第一量子比特以及第二量子比特的控制端；其中，第一量子比特为第三激发态且第二量子比特为第零激发态的系统能级与第一量子比特为第二激发态且第二量子比特为第一激发态的系统能级对准；脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间。本发明通过使用特定的脉冲序列激活两比特门，与单比特门共用XY控制线，节约了室温下的微波器件和4K到mK温区的布线数量，完善了基于超导数字电路的普适门操作。

Description

两比特门电路、超导芯片、量子计算系统及控制方法

技术领域

本发明涉及量子计算领域，特别是涉及一种两比特门电路、超导芯片、量子计算系统及控制方法。

背景技术

超导量子比特一直以来被认为是一种实现大规模、高容错量子计算的极具希望的途径。随着量子比特数目逐渐增加，传统的基于微波的控制方式将会在比特数达到数千甚至更多时成为量子比特操控的主要限制，其带来的室温下巨大的硬件开销和低温下的布线热负载、延迟和功耗将会在量子比特操控过程带来诸多问题并制约量子比特数目的提升。因此，探索一种根本性的新控制体系是至关重要的。

单通量量子数字电路(Single Flux Quantum，SFQ)因其低功耗、低延迟、高可重复性、与超导量子比特工艺相兼容等优势，成为了解决大规模超导量子比特控制的一种重要方式。现有的技术分别通过集成在同一芯片上的DC/SFQ电路模块和置于4K温区的SFQ脉冲生成电路，实现了单通量量子数字电路(SFQ)控制单比特门。但对于利用单通量量子数字电路(SFQ)脉冲控制的两比特门，目前还缺乏优良的解决方案。

在已经提出的基于单通量量子数字电路(SFQ)控制的两比特门设想中，通常会采取以单通量量子数字电路(SFQ)输出直流信号来控制进行两比特门。这一方法优点是可以兼容现有的多种基于微波的调频实现的两比特门方案，并且可调频的量子比特也给系统带来更多的灵活性。但是该种方案同时存在诸多不足：

一是基于单通量量子数字电路(SFQ)电路的量子比特调频操作还未被证实。基于单通量量子数字电路(SFQ)电路生成的直流信号实质上是一种“伪直流”信号，其中的电流波动可能会使量子比特的频率振荡，大大缩短量子比特的退相干时间。

二是置于4K温区的单通量量子数字电路(SFQ)需要超导线将信号传输到mK温区的量子芯片上，在量子比特数目较多时，布线问题将大大限制量子比特数目的进一步拓展。

三是调频过程会存在串扰问题，调频操作的磁通会影响到两比特门以外的其他比特的状态，这一问题在大规模量子电路中不可忽视。

针对上述问题，本发明提供了一种基于SFQ脉冲驱动的两比特门方案，用于解决现有技术中随着量子比特数目增加，门操作过复杂、高磁通串扰、微波硬件消耗大、布线复杂等问题。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种两比特门电路、超导芯片、量子计算系统及控制方法，用于解决现有技术随着量子比特数目增加，门操作过复杂、高磁通串扰、微波硬件消耗大、布线复杂等问题。

为实现上述目的及其他相关目的，本发明提供一种两比特门电路，包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；

所述脉冲信号发生模块的第一输入端连接微波信号，第二输入端连接直流信号，输出端连接所述第一量子比特的控制端，基于所述直流信号为所述第一量子比特提供脉冲信号；所述脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间；

所述耦合模块的第一端连接所述第一量子比特的控制端，第二端连接所述第二量子比特的控制端，基于所述第一量子比特的信号驱动第二量子比特工作；所述第一量子比特、所述第二量子比特以及所述耦合模块构成能级系统；

其中，所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准；

所述第一跃迁频率为所述第一量子比特为第一激发态且所述第二量子比特为第一激发态的系统能级跃迁到所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级的频率；

所述第二跃迁频率为所述第一量子比特为第一激发态且所述第二量子比特为第零激发态的系统能级跃迁到所述第一量子比特为第二激发态且所述第二量子比特为第零激发态的系统能级的频率。

可选地，所述耦合模块设置为第一电容；所述第一电容的第一极板连接所述第一量子比特的控制端，第二极板连接所述第二量子比特的控制端。

可选地，所述脉冲信号发生模块将周期为T的微波信号转换输出为周期为T的脉冲序列。

可选地，所述脉冲信号发生模块包括第一电感、第二电感、第三电感、第一约瑟夫森结、第二约瑟夫森结、第三约瑟夫森结以及第二电容；所述第一电感的第一端连接所述微波信号，第二端连接所述第二电感的第一端和所述第一约瑟夫森结的第一端；所述第二电感的第二端接地；所述第一约瑟夫森结的第二端连接所述第二约瑟夫森结的第一端、所述第三电感的第一端以及所述直流信号；所述第三电感的第二端连接所述第三约瑟夫森结的第一端以及第二电容的第一极板；所述第二约瑟夫森结的第二端和所述第三约瑟夫森结的第二端均接地；所述第二电容的第二极板连接所述第一量子比特的控制端。

可选地，所述第一量子比特包括第四约瑟夫森结和第三电容；所述第四约瑟夫森结的第一端与所述第三电容的第一极板连接，并连接所述耦合模块的第一端；所述第四约瑟夫森结的第二端与所述第三电容的第二极板均接地。

可选地，所述第二量子比特包括第五约瑟夫森结和第四电容；所述第五约瑟夫森结的第一端与所述第四电容的第一极板连接，并连接所述耦合模块的第二端；所述第五约瑟夫森结的第二端与所述第四电容的第二极板均接地。

可选地，所述第二量子比特包括第六约瑟夫森结、第七约瑟夫森结、第五电容以及磁通偏置线；所述第六约瑟夫森结与所述第七约瑟夫森结并联形成环路；所述环路的第一端与所述第五电容的第一极板以及所述耦合模块的第二端连接，第二端与所述第五电容的第二极板均接地；所述磁通偏置线的输入端连接电流信号，输出端连接所述环路，基于所述电流信号的大小调节所述环路的磁通量大小以及所述第二量子比特的频率，用于实现所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准。

本发明提供一种超导芯片，至少包括：上述所述的两比特门电路。

本发明提供一种量子计算系统，至少包括：上述所述的两比特门电路。

本发明提供一种两比特门电路控制方法，基于上述所述的两比特门电路实现，包括：输入微波信号以及直流信号，基于所述直流信号以及微波信号为所述能级系统提供脉冲信号，使所述能级系统的比特状态改变；所述脉冲信号的频率设置在第一跃迁频率与第二跃迁频率之间。

可选地，当所述第二量子比特包括第六约瑟夫森结、第七约瑟夫森结、第五电容以及磁通偏置线；所述第六约瑟夫森结与所述第七约瑟夫森结并联形成环路；所述环路的第一端与所述第五电容的第一极板以及所述耦合模块的第二端连接，第二端与所述第五电容的第二极板均接地；所述磁通偏置线的输入端连接电流信号，输出端连接所述环路时，调节所述电流信号的大小用以改变所述环路的磁通量大小以及所述第二量子比特的频率，使得所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准。

如上所述，本发明的两比特门电路、超导芯片、量子计算系统及控制方法，具有以下有益效果：

1、本发明的两比特门电路、超导芯片、量子计算系统及控制方法提供了一种基于SFQ脉冲驱动的两比特门电路，在现有的单比特门技术共用XY线的基础上，通过使用特定的脉冲序列激活两比特门，并不需要改变XY的控制线设计也不需要额外加入XY控制线控制两比特门，节约了室温下的微波器件和4K到mK温区的布线数量，完善了基于超导数字电路的普适门操作，同时有利于减少门操作过程中调频带来的串扰，有利于基于超导数字电路的超导量子比特控制体系的建立，推动了最终基于SFQ数字逻辑的大规模、高容错量子计算的实现。

2、本发明的两比特门电路、超导芯片、量子计算系统，结构简单、功耗较低，能较好应用于量子计算领域中。

附图说明

图1显示为本发明的一种两比特门电路的结构示意图。

图2显示为本发明的另一种两比特门电路的结构示意图。

图3显示为本发明的能级系统的各能级结构示意图。

图4显示为本发明的两比特门电路的不同初态下布洛赫球面上的状态演化轨迹图

图5显示为不同次谐波驱动下本发明的CZ门保真度随第二量子比特的频率变化的曲线图

图6显示为不同次谐波驱动下本发明的累计相位随第二量子比特的频率变化的曲线图

图7显示为一种两比特门电路的结构示意图。

元件标号说明

1                       两比特门电路

11                      脉冲信号发生模块

12                      第一量子比特

13                      第二量子比特

14                      耦合模块

15                      第二量子比特

2                       两比特门电路

21                      DC/SFQ转换器

22                      分路器单元

23                      第一量子比特单元

24                      第二量子比特单元

25                      量子比特耦合单元

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1所示，本实施例提供了一种两比特门电路1，包括：脉冲信号发生模块11，第一量子比特12、第二量子比特13以及耦合模块14。

具体地，脉冲信号发生模块11的第一输入端连接微波信号，第二输入端连接直流信号Ib，输出端连接所述第一量子比特12的控制端，基于直流信号Ib为所述第一量子比特12提供脉冲信号。所述直流信号Ib为电流信号，在电流信号输入所述脉冲信号发生模块11时，将微波信号转换为脉冲信号。在本实施例中，脉冲信号发生模块11设置为单通量量子数字电路(Single Flux Quantum，SFQ)。

进一步地，所述脉冲信号发生模块11包括第一电感L1、第二电感L2、第三电感L3、第一约瑟夫森结J1、第二约瑟夫森结J2、第三约瑟夫森结J3以及第二电容C1。第一电感L1的第一端连接微波信号，第二端同时连接所述第二电感L2的第一端和第一约瑟夫森结J1的第一端；第二电感L2的第二端接地；第一约瑟夫森结J1的第二端同时连接第二约瑟夫森结J2的第一端、所述第三电感L3的第一端以及直流信号Ib；第三电感L3的第二端连接第三约瑟夫森结J3的第一端以及第二电容C2的第一极板；第二约瑟夫森结J2的第二端和所述第三约瑟夫森结J3的第二端都接地；第二电容C2的第二极板连接第一量子比特12的控制端。微波信号通过第二电容C2耦合到所述第一量子比特12中，脉冲信号发生模块11将周期为T，频率ωd的微波信号转换输出为周期为T，频率ω_d的脉冲信号。

具体地，耦合模块14设置为第一电容C1，即直接通过第一电容C1作为第一量子比特12和第二量子比特13之间耦合的连接点。作为示例，第一电容C1的第一极板连接第一量子比特12的控制端，第二极板连接所述第二量子比特13的控制端，基于所述第一量子比特的信号驱动第二量子比特工作。需要说明的是，通过单个电容耦合的方式由于耦合强度较小，不会使得第一量子比特12与第二量子比特13之间产生较大的泄露，能保证操作的保真度较好。实际上，耦合模块14还可以设置为包括但不限于谐振腔、量子比特门等耦合方式，通过多种耦合方式实现第一量子比特12与第二量子比特13之间的耦合作用。在本实施例中，为了进一步减少布线的复杂度、使得电路的面积能实现最小化，采取简单的电容耦合。

作为示例，第一量子比特12包括第四约瑟夫森结J3和第三电容C3；第四约瑟夫森结J4的第一端与第三电容C3的第一极板连接，并连接所述耦合模块14的第一端；所述第四约瑟夫森结J4的第二端与所述第三电容C3的第二极板都接地。

作为示例，第二量子比特13包括第五约瑟夫森结J5和第四电容C4；第五约瑟夫森结J5的第一端与第四电容C4的第一极板连接，并连接所述耦合模块14的第二端；所述第五约瑟夫森结J5的第二端与所述第四电容C4的第二极板都接地。

在另一实施例中(如图2所示)，第二量子比特13可设置为频率可调的，第二量子比特13包括第六约瑟夫森结J6、第七约瑟夫森结J7、第五电容C5以及磁通偏置线Z；所述第六约瑟夫森结J6与所述第七约瑟夫森结J7并联形成环路；所述环路的第一端与所述第五电容C5的第一极板以及所述耦合模块14的第二端连接，第二端与所述第五电容C5的第二极板都接地；所述磁通偏置线的输入端连接电流信号，输出端连接所述环路，基于所述电流信号的大小改变环路的磁通量大小。需要说明的是，所述电流信号设置为直流信号，通过环路的磁通量发生变化时，超导态的波函数环绕环路圈的相位将发生变化，进而改变所述第二量子比特的频率，用于所述第一量子比特12为第三激发态且所述第二量子比特13为第零激发态的系统能级与所述第一量子比特12为第二激发态且所述第二量子比特13为第一激发态的系统能级对准(即：|30＞能级与|21>能级对准)。

需要说明的是，如图3所示为能级系统的各能级结构。其中，g₁₂表示比特间的耦合强度(即公式(2)中所求)。α₁表示第一量子比特的非谐量。ω_A表示系统|20＞能级和|10＞能级间的频率差，ω_B表示系统|21>能级和|11>能级间的频率差。|nm>表示第一量子比特处于第n激发态，第二量子比特处于第m激发态时对应的系统能级。此处的系统为所述第一量子比特12、所述第二量子比特13以及所述耦合模块14构成能级系统。即：|30>能级与|21>能级对准即表示所述第一量子比特12为第三激发态且所述第二量子比特13为第零激发态的系统能级与所述第一量子比特12为第二激发态且所述第二量子比特13为第一激发态的系统能级对准。能级系统中的其他能级均采用相同的方式进行表示，此处不再一一赘述。

下面解释能级系统中|30>和|21>需对准的原因：由于高能级间的相互作用使两比特系统的|30>能级与|21>能级的能级之间互相排斥，消除了

跃迁和

跃迁间的简并性。需要说明的是，能级系统中|30>和|21>的能级对准，并不要求能级之间能完全对准，只需要能级的位置接近，实现近似对准就能保证通过脉冲序列控制两比特门电路状态发生改变，而不会出现能级干扰的问题。

由于能级系统的|30>能级与|21>能级之间距离非常接近，能级间互相排斥，因此能级系统的|10>和|20>之间的跃迁和能级系统的|11>和|21>之间的跃迁之间产生了Δ的差异值，其差异值可表示为：

其中，Δ表示能级系统的

跃迁与能级系统的

跃迁之间的差异值，ω_10,20表示能级系统的|10>跃迁到|20>的第一跃迁频率，

表示能级系统的|11>跃迁到|21>的第二跃迁频率。

在本实施例中，由于第一量子比特12与第二量子比特13之间通过第一电容C1进行电容耦合，此时第一量子比特12与第二量子比特13的耦合强度g₁₂满足如下关系：

其中，g₁₂为量子比特的耦合强度，C1为第一电容的电容值，C₁₂为第一量子比特12的电容值，C₁₃为第二量子比特13的电容值，ω₁为第一量子比特的频率值，ω₂为第二量子比特的频率值。

联合公式(1)和公式(2)，此时的能级系统的

跃迁与

跃迁之间的差异值Δ满足如下关系式：

其中Δ表示能级系统的

跃迁与

跃迁之间的差异值，g₁₂为量子比特的耦合强度，Δ_30,21表示|30>、|21>裸能级间的差值。

为了保证能级系统的|10>和|11>能级在脉冲时间内可以恢复到计算态(即：完成一个完整的振荡)，并获得不同的几何相位，即得到如图4所示的布洛赫球上的演化轨迹。也就是要求施加脉冲信号完成一次循环时，第一量子比特12和第二量子比特13在不同初态下被驱动后均能恢复到计算态，减小在其他态的残留，这就需要保证驱动作用在|10>和|11>态上时具有相同的周期，以实现当两种态下的几何相位差为±π时，完全由脉冲信号驱动的两量子比特CZ门。因此，脉冲信号的频率ω_d应设置在ω_10,20与

之间，即能级系统从|10>跃迁到|20>的第一跃迁频率与能级系统的|11>跃迁到|21>的第二跃迁频率之间。

结合图4，为了使第一量子比特12和第二量子比特13在不同初态下被驱动后均能恢复到初态，对脉冲信号的频率ω_d进行分析，使得最终满足图4所示的工作状态。具体地，所述脉冲信号的频率ω_d应设置在ω_10,20与

之间时，其位置满足以下关系式：

其中，Ω_n表示非共振SFQ脉冲驱动下的拉比频率，δ表示

的差值，ω_d表示脉冲信号的频率，ω_10,20表示系统|10>能级到|20>能级的跃迁频率，

表示系统|11>能级到

能级的跃迁频率；n表示驱动为ω_d/n的次谐波；Ω_10,20表示脉冲信号的频率为ω_10,20的拉比频率；

表示脉冲信号的频率为

的拉比频率；Δ表示能级系统的

跃迁与

跃迁之间的差异值。

分别对能级系统中{|10>,|20>}和

所构成的二能级系统进行分析，在以脉冲信号频率旋转的坐标系中，二能级系统的哈密顿量满足下式：

其中，H表示能级系统的哈密顿量，

是约化普朗克常数，σ_z和σ_y是泡利算符，

即：系统|10>能级到|20>能级的跃迁频率以及系统|11>能级到

能级的跃迁频率，ω_d为脉冲信号的频率，β_i是在二能级系统中脉冲信号的有效驱动强度，其变化是由于|21>和|30>间强烈的坠饰引起的；C2为脉冲信号发生模块11中的第二电容值，V(t)表示理想SFQ脉冲的电压函数，ω₁₂为第一量子比特12的频率值，C′＝C2+C3，C2和C3分别表示第二电容器和第三电容器的电容值。

基于以上的公式(4)、公式(5)、公式(6)，可知在T_d＝2π/Ω_n的驱动时间作用下，能级系统完成一次循环激发(回到激发前的初态)，或者说驱动时间内的演化算符的非对角项为0，驱动的作用效果只表现在相位上。也就是说，T_d＝2π/Ω_n的驱动时间作用下，相应的演化算符U(T_d)满足下式：

其中，U(2π/Ω_n)为T_d＝2π/Ω_n的驱动时间作用下的演化算符，Ω_n表示非共振SFQ脉冲驱动下的拉比频率，

ω_d为脉冲信号的频率，σ_z是泡利算符。

基于以上公式以及布洛赫球状态，分别考虑{|10>,|20>}和

两个二能级系统，在|11>、|10>上累计的相位差表示为：

其中，Θ表示在|11>、|10>上累计的相位差；θ₁₁表示系统|11>能级上累积的相位，θ₁₀表示系统|10>能级上累积的相位，δ为

的差值，ω_d表示脉冲信号的频率，

表示系统|11>能级到

能级的跃迁频率；Δ为能级系统的

跃迁与

跃迁之间的差异值，Ω_n表示非共振SFQ脉冲驱动下的拉比频率。

基于以上公式可知当Ω_n＝Δ时，即在T_d＝2π/Ω_n的驱动时间作用下，本实施例可以通过脉冲信号发生模块11发出的脉冲信号实现对两个量子比特的CZ门操作：两比特系统的状态会随脉冲信号发生模块11发出的脉冲信号相应发生改变，最终系统|11>能级和|10>能级的相位差为±π。

下面提供对本实施例的CZ门操作进行保真度计算的公式：

其中，F表示本实施例实际操作的保真度；

U₀表示本实施例计划进行的理想操作。在本实施例中，U₀＝diag(1,1,1,-1)表示CZ门操作。U表示SFQ脉冲序列作用后的实际演化算符。

由于CZ门的产生主要与第一量子比特12的高能级有关，因此保真度计算时考虑简化情况，即：仅考虑第一量子比特12的{g,e,f,d}四个能级，且将第二量子比特13视为简单的2能级系统。设置仿真参数代入公式(1)～(8)进行计算。在本实施例中，设置第一量子比特12的频率为5GHz，设置第二量子比特13的频率设置在4.1～4.2GHz之间，便于所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准。由于第一量子比特12与第二量子比特13之间的耦合模块为常开的状态，为了使两比特门之间的计算态泄露维持极低的水平，设置非谐量取-400MHz来保证第一量子比特12与第二量子比特13的基态频率尽可能失谐。与此同时，第一量子比特12与第二量子比特13之间的耦合强度过大会导致计算态泄露增加，但是耦合强度过小会导致门操作时间过长，耦合强度的设置需要平衡这两方面的影响。本实施例中选择8MHz的耦合强度。

结合图5、图6对不同次谐波驱动下的门保真度进行分析，如图5和如图6中，n表示驱动为ω_d/n的次谐波。如图5所示，不同次谐波驱动下系统可以实现不同时间长短的CZ门：脉冲信号为ω_d/2的次谐波时，在100ns内(94.4ns)能实现>99.9％的CZ门操作保真度；脉冲信号为ω_d/4的次谐波时，200ns内(180.1ns)实现99.95％的CZ门操作保真度。如图6所示，不同次谐波驱动下相位Θ会随第二量子比特13频率发生改变，系统可以在Θ＝π的位置用一个激发循环周期来实现CZ门操作，也可以在

的位置用2、3个激发循环周期来完成两比特操作。

本实施例还提供一种两比特门电路控制方法，基于上述的两比特门电路1实现，包括：输入微波信号以及直流信号Ib，基于所述直流信号Ib以及微波信号为所述能级系统提供脉冲信号，使所述能级系统的状态改变。

具体地，当直流信号输入时，所述脉冲信号发生模块11进入工作状态，将微波信号转换为脉冲信号。此时所述脉冲信号发生模块11将周期为T的微波信号转换输出为周期为T的脉冲信号。由于脉冲信号的频率ωd设置在第一跃迁频率与第二跃迁频率之间。所述第一跃迁频率为所述第一量子比特12为第一激发态且所述第二量子比特13为第一激发态的系统能级跃迁到所述第一量子比特12为第二激发态且所述第二量子比特13为第一激发态的系统能级的频率；所述第二跃迁频率为所述第一量子比特12为第一激发态且所述第二量子比特13为第零激发态的系统能级跃迁到所述第一量子比特12为第二激发态且所述第二量子比特13为第零激发态的系统能级的频率。由于第一量子比特12与第二量子比特13之间通过耦合进行相互作用，那么在脉冲信号发生模块11发出脉冲序列后，能级系统(即：第一量子比特12、第二量子比特13以及耦合单元14所构成的能级系统)的整体状态改变。即：本实施例的两比特门电路控制方法通过脉冲信号(即：单量子超导信号)对两比特受控相位门(CZ)进行操作，通过特定的能级结构——|21>能级和|30>能级近乎对准，实现几乎共振的脉冲信号激发系统的状态演化，在不同的态上累积不同的几何相位。本实施例仿真计算显示，由脉冲信号驱动的CZ门在100ns的门时间内可实现高于99.9％的保真度。

本实施例还提供了一种超导芯片，该超导芯片包括上述的两比特门电路1。在本实施例中，该超导芯片还设置有微波信号产生单元以及读取单元；微波信号产生单元连接两比特门电路1的脉冲信号发生模块11的第一输入端，进行微波信号的输入；读取单元分别连接两比特门电路1的第一量子比特12和第二量子比特13，将第一量子比特12和第二量子比特13的信号进一步的读取出来。

本实施例还提供了一种量子计算系统，该量子计算系统包括上述的两比特门电路1，基于上述的两比特门电路的量子状态执行量子计算。

对比例

如图7所示，对比例提供这样一种两比特门电路2，至少包括：DC/SFQ转换器21、分路器单元22、第一量子比特单元23、第二量子比特单元24、量子比特耦合单元25、第一耦合电容C_1c、第二耦合电容C_2c以及第三耦合电容C_3c。

具体地，DC/SFQ转换器21的第一输入端连接微波信号，第二输入端连接直流电，在所述直流电的偏置作用下，将微波信号转换输出为SFQ脉冲序列；分路器单元22的输入端所述DC/SFQ转换器21的输出端；输出端包括两路将所述SFQ脉冲序列复制成两路SFQ子脉冲序列，使得两路SFQ子脉冲序列与SFQ脉冲序列相同。第一量子比特单元23和第二量子比特单元24分别基于所述SFQ输出脉冲序列被调控，再通过量子比特耦合单元25的频率实现两比特门的操作。

进一步地，DC/SFQ转换器21包括第一电感L21、第二电感L22、第三电感L23、第一约瑟夫森结J211、第二约瑟夫森结J212和第三约瑟夫森结J213。第一电感L21的第一端连接微波信号，第二端连接第二电感L22的第一端和第一约瑟夫森结J211的第一端，第二电感L22的第二端接地；第一约瑟夫森结J211的第二端和第二约瑟夫森结J212的第一端、第三电感L23的第一端连接，且连接直流电信号；第三电感L23的第二端连接第三约瑟夫森结J213的第一端，第二约瑟夫森结J212的第二端和第三约瑟夫森结J213的第二端都接地。

进一步地，分路器单元22包括分路器、第四约瑟夫森结J221、第五约瑟夫森结J222，第六约瑟夫森结J223、第七约瑟夫森结J224、第一模Ni计数器和第二模Ni计数器。分路器的输入段连接DC/SFQ转换器21的输出端，分路器的第一输出端连接第四约瑟夫森结J221的第一端，第二输出端连接第五约瑟夫森结J222的第一端。第四约瑟夫森结J221的第一端连接第六约瑟夫森结J223的第一端，且第四约瑟夫森结J221与第六约瑟夫森结J223的连接节点输入第一偏置电路信号与第一模Ni计数器的输入端；第五约瑟夫森结J222的第一端连接第七约瑟夫森结J224的第一端，且第四约瑟夫森结J222与第六约瑟夫森结J224的连接节点输入第二偏置电路信号与第二模Ni计数器的输入端。第四约瑟夫森结J221的第二端、第五约瑟夫森结J222的第二端，第六约瑟夫森结J223的第二端以及第七约瑟夫森结J224的第二端均接地。

进一步地，第一量子比特单元23包括第八约瑟夫森结J231和第一一电容C11，第八约瑟夫森结J231和第一一电容C11并联形成第一环路。第一环路的第一端连接第一电容C1的第一极板，第一环路的第二端接地，第一模Ni计数器的输出端连接第一电容C1的第二极板。第二量子比特单元24包括第九约瑟夫森结J241和第一二电容C12，第九约瑟夫森结J241和第一二电容C12并联形成第二环路，第二环路的第一端连接第二电容C2的第一极板，第二环路的第二端接地，第二模Ni计数器的输出端连接第二电容C2的第二极板。

进一步地，量子比特耦合单元25包括第十约瑟夫森结J251，第十一约瑟夫森结J252，以及第一三电容C13。第十约瑟夫森结J251并联第十一约瑟夫森结J252形成第三环路，第二环路的第一端连接第一三电容C13的第一极板，第二端与第一三电容C13的第二极板同时接地。

进一步地，第一量子比特单元23的第一环路的第一端与量子比特耦合单元25的第三环路的第一端之间设置有第一耦合电容C_1c；第二量子比特单元24的第二环路的第一端与量子比特耦合单元25的第三环路的第一端之间设置有第二耦合电容C_2c；第一量子比特单元23的第一环路的第一端与第二量子比特单元24的第二环路的第一端之间设置有第三耦合电容C_3c。

本对比例通过分路器一个微波信号转换得到的SFQ脉冲序列复制成两路SFQ子脉冲序列，两路SFQ子脉冲序列处理得到SFQ输出脉冲序列，通过SFQ输出脉冲序列对第一量子比特和第二量子比特进行调控，然后通过调节耦合量子比特的控制电流实现片上两比特门系统的状态。

但是对比例依然是通过单通量量子数字电路SFQ分别对第一量子比特单元23和第二量子比特单元24进行操作，操作过程中不仅需要SFQ脉冲还需要多次调节直流信号，因此会引入大量的直流线以及相应的室温下的微波硬件，使得布线复杂，并且线路热负载、延迟和功耗等问题依然存在。除此之外，对比例本质上是通过直流信号来激活两比特门操作的，这会带来比特间的磁通串扰问题。而本实施例通过全SFQ脉冲驱动两比特门，使得控制两比特门电路的操作更简单，布线也更少，能在进一步降低磁通串扰的基础上，保证两比特门电路的高保真度，更加适配SFQ数字电路控制大规模量子电路的需要。

综上所述，本发明提供一种两比特门电路、超导芯片、量子计算系统及控制方法，包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；脉冲信号发生模块输入端分别连接微波信号和直流信号，输出端连接第一量子比特；耦合模块分别连接第一量子比特以及第二量子比特的控制端；其中，第一量子比特为第三激发态且第二量子比特为第零激发态的系统能级与第一量子比特为第二激发态且第二量子比特为第一激发态的系统能级对准；脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间。本发明通过使用特定的脉冲序列激活两比特门，与单比特门共用XY控制线，节约了室温下的微波器件和4K到mK温区的布线数量，完善了基于超导数字电路的普适门操作。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种两比特门电路，其特征在于，所述两比特门电路至少包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；

所述脉冲信号发生模块的第一输入端连接微波信号，第二输入端连接直流信号，输出端连接所述第一量子比特的控制端，基于所述直流信号为所述第一量子比特提供脉冲信号；所述脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间；

所述耦合模块的第一端连接所述第一量子比特的控制端，第二端连接所述第二量子比特的控制端，基于所述第一量子比特的信号驱动第二量子比特工作；所述第一量子比特、所述第二量子比特以及所述耦合模块构成能级系统；

其中，所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准；

所述第一跃迁频率为所述第一量子比特为第一激发态且所述第二量子比特为第一激发态的系统能级跃迁到所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级的频率；

所述第二跃迁频率为所述第一量子比特为第一激发态且所述第二量子比特为第零激发态的系统能级跃迁到所述第一量子比特为第二激发态且所述第二量子比特为第零激发态的系统能级的频率。

2.根据权利要求1所述的两比特门电路，其特征在于：所述耦合模块设置为第一电容；所述第一电容的第一极板连接所述第一量子比特的控制端，第二极板连接所述第二量子比特的控制端。

3.根据权利要求1所述的两比特门电路，其特征在于：所述脉冲信号发生模块将周期为T的微波信号转换输出为周期为T的脉冲信号。

4.根据权利要求1或3所述的两比特门电路，其特征在于：所述脉冲信号发生模块包括第一电感、第二电感、第三电感、第一约瑟夫森结、第二约瑟夫森结、第三约瑟夫森结以及第二电容；

所述第一电感的第一端连接所述微波信号，第二端连接所述第二电感的第一端和所述第一约瑟夫森结的第一端；

所述第二电感的第二端接地；

所述第一约瑟夫森结的第二端连接所述第二约瑟夫森结的第一端、所述第三电感的第一端以及所述直流信号；

所述第三电感的第二端连接所述第三约瑟夫森结的第一端以及第二电容的第一极板；所述第二约瑟夫森结的第二端和所述第三约瑟夫森结的第二端均接地；

所述第二电容的第二极板连接所述第一量子比特的控制端。

5.根据权利要求1所述的两比特门电路，其特征在于：所述第一量子比特包括第四约瑟夫森结和第三电容；所述第四约瑟夫森结的第一端与所述第三电容的第一极板连接，并连接所述耦合模块的第一端；所述第四约瑟夫森结的第二端与所述第三电容的第二极板均接地。

6.根据权利要求1所述的两比特门电路，其特征在于：所述第二量子比特包括第五约瑟夫森结和第四电容；所述第五约瑟夫森结的第一端与所述第四电容的第一极板连接，并连接所述耦合模块的第二端；所述第五约瑟夫森结的第二端与所述第四电容的第二极板均接地。

7.根据权利要求1所述的两比特门电路，其特征在于：所述第二量子比特包括第六约瑟夫森结、第七约瑟夫森结、第五电容以及磁通偏置线；

所述第六约瑟夫森结与所述第七约瑟夫森结并联形成环路；所述环路的第一端与所述第五电容的第一极板以及所述耦合模块的第二端连接，第二端与所述第五电容的第二极板均接地；所述磁通偏置线的输入端连接电流信号，输出端连接所述环路，基于所述电流信号的大小调节所述环路的磁通量大小以及所述第二量子比特的频率，用于实现所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准。

8.一种超导芯片，其特征在于：所述芯片至少包括如权利1～7中任一项所述的两比特门电路。

9.一种量子计算系统，其特征在于：所述量子计算系统至少包括如权利1～7中任一项所述的两比特门电路。

10.一种两比特门电路控制方法，基于如权利要求1～7中任一项所述的两比特门电路实现，其特征在于，所述两比特门电路控制方法包括：

输入微波信号以及直流信号，基于所述直流信号以及微波信号为所述能级系统提供脉冲信号，使所述能级系统的比特状态改变；所述脉冲信号的频率设置在第一跃迁频率与第二跃迁频率之间。

11.根据权利要求10所述的两比特门电路控制方法，其特征在于：当所述第二量子比特包括第六约瑟夫森结、第七约瑟夫森结、第五电容以及磁通偏置线；所述第六约瑟夫森结与所述第七约瑟夫森结并联形成环路；所述环路的第一端与所述第五电容的第一极板以及所述耦合模块的第二端连接，第二端与所述第五电容的第二极板均接地；所述磁通偏置线的输入端连接电流信号，输出端连接所述环路时，调节所述电流信号的大小以改变所述环路的磁通量大小以及所述第二量子比特的频率，使得所述第一量子比特为第三激发态且所述第二量子比特为第零激发态的系统能级与所述第一量子比特为第二激发态且所述第二量子比特为第一激发态的系统能级对准。

Images