CN114447554B - 具有耦合扩展的可调谐耦合器 - Google Patents

具有耦合扩展的可调谐耦合器 Download PDF

Info

Publication number
CN114447554B
CN114447554B CN202110109726.9A CN202110109726A CN114447554B CN 114447554 B CN114447554 B CN 114447554B CN 202110109726 A CN202110109726 A CN 202110109726A CN 114447554 B CN114447554 B CN 114447554B
Authority
CN
China
Prior art keywords
coupling element
tunable
constant
coupling
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110109726.9A
Other languages
English (en)
Other versions
CN114447554A (zh
Inventor
约翰内斯·海因索
C·奥克龙-科尔比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQM Finland Oy
Original Assignee
IQM Finland Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQM Finland Oy filed Critical IQM Finland Oy
Publication of CN114447554A publication Critical patent/CN114447554A/zh
Application granted granted Critical
Publication of CN114447554B publication Critical patent/CN114447554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/088—Tunable resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Lasers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Optical Communication System (AREA)

Abstract

提供一种可调谐耦合器，用于与至少第一量子比特(801，1501)形成能够控制的耦合。它包括第一恒定耦合元件(803，1506)和可调谐耦合元件(804，1509)。所述第一恒定耦合元件(803，1506)在远离所述可调谐耦合元件(804，1509)的第一末端处形成至少到所述第一量子比特(801，1501)的非电耦合接口。所述可调谐耦合元件(804，1509)定位为邻近在其第二末端处形成的到另一电路元件(802，805，1507)的非电耦合接口。

Description

具有耦合扩展的可调谐耦合器
技术领域
本发明总体上涉及量子计算技术。特别地，本发明涉及用于产生量子比特并在两个或更多个量子比特之间形成耦合的硬件。
背景技术
在量子计算中，使用术语“量子比特(qubit)”不仅来指代信息的基本单位，而且还指代用于存储一个量子比特的信息的信息存储元件，这已经变为普遍现象。作为示例，可以考虑具有一个或多个量子比特(即量子比特大小的信息存储元件)的超导存储电路。在这样的示例中，量子比特是非谐振荡器，诸如传输子(transmon)，并且它可以耦合到附近的读出谐振器，以促进读出存储在其中的量子比特的状态。
为了实现量子门，必要的是在量子比特之间存在可控的耦合，使得量子比特的状态可以以受控方式与彼此交互。在具有特性谐振频率的电量子比特的情况下，控制相邻量子比特之间耦合的一种相对简单的方法涉及频率调谐，以便将量子比特调谐到(或接近)谐振，以实现强耦合(接通-位置)和为小耦合而失调(断路-位置)。对于给定的浇口速度，这种装置对浇口接通-断开比赋予了上限。没有已知的可伸缩方法来抵消由于弱的始终接通交互作用而导致的空载量子比特的不希望的纠缠。
一种更通用的方法是在两个量子比特之间使用可调谐耦合元件，如例如在F.Yan等人的“用于实现高保真双量子比特门的可调谐耦合方案(Tunable Coupling Scheme forImplementing High-Fidelity Two-Qubit Gates)”，物理评论应用(Phys.Rev.Applied)，第一卷，第5号，第54062页，2018年11月(vol.10,no.5,p.54062,Nov.2018)。然而，使用可调谐耦合元件的已知方法涉及与距离和尺寸有关的缺点。不仅在每个单独的量子比特与可调谐耦合元件之间，而且量子比特它们本身之间也需要足够的电容，这主张保持量子比特相对靠近彼此。同时，短的量子比特到量子比特距离还增加了不希望的量子比特对之间以及量子比特和控制引线之间的耦合，从而引入串扰。短的量子比特到量子比特距离还限制了可用于其他所需组件(诸如读出谐振器)的空间量。
需要一种结构和功能解决方案，该解决方案使得能够在量子比特之间实现足够强但可控的耦合，同时消除不希望的串扰并在电路硬件的设计和实施方式中给予大的自由度。
发明内容
一个目的是提供一种装置，该装置使得能够在量子比特之间实现强但可控的耦合，同时消除不希望的串扰并在电路硬件的设计和实施方式中给予大的自由度。
本发明的目的是通过利用带有单独的耦合扩展器的可调谐(tunable)耦合器来实现量子比特之间的耦合，该量子比特之间可以进行耦合以实现量子计算中的门。
根据第一方面，提供一种可调谐耦合器，其用于与至少第一量子比特形成能够控制的耦合，该可调谐耦合器包括第一恒定耦合元件和可调谐耦合元件。在所述第一恒定耦合元件远离所述可调谐耦合元件的第一末端处，所述第一恒定耦合元件形成到至少所述第一量子比特的非电耦合接口。所述可调谐耦合元件定位为邻近在所述第一恒定耦合元件的第二末端处形成的到另一电路元件的非电耦合接口。
根据一个实施例，所述第一恒定耦合元件是波导。这涉及的优点是，可以利用第一恒定耦合元件的长度来使其他电路元件之间的距离足够长。
根据一个实施例，所述第一恒定耦合元件是波导谐振器。除了上述优点之外，这还涉及额外的优点，即第一恒定耦合元件的谐振特性可用于设定第一恒定耦合元件所参与的每个电磁耦合的强度。
根据一个实施例，所述第一恒定耦合元件是集总元件谐振器。这涉及的优点是，可以在非常宽的范围内选择第一恒定耦合元件的特性阻抗，从而使其能够介导量子比特之间的非常强的耦合。
根据一个实施例，所述第一恒定耦合元件是导体岛。这涉及的优点是，其尺寸特别可以与量子点量子比特一起非常有效地利用。
根据一个实施例，可调谐耦合器包括第二恒定耦合元件，在所述第二恒定耦合元件远离所述可调谐耦合元件的末端处，该第二恒定耦合元件形成到第二量子比特的非电耦合接口。然后，可调谐耦合元件可定位为邻近在所述第一恒定耦合元件和第二恒定耦合元件之间形成的非电耦合接口。这涉及的优点是，在第一恒定耦合元件和第二恒定耦合元件之间可以存在耦合，并且可调谐耦合元件可以用于影响该耦合的强度。
根据一个实施例，所述第二恒定耦合元件是以下之一：波导，波导谐振器，集总元件谐振器，导体岛(conductor island)。这些替代方案中的每一个都涉及上面相对于第一恒定耦合元件已经提到的类似优点。
根据一个实施例，所述第一恒定耦合元件和第二恒定耦合元件是波导，并且它们中的每一个在可调谐耦合元件在邻近其定位的相应末端处包括相应的耦合区域。第一恒定耦合元件和第二恒定耦合元件的相应耦合区域均包括与另一个耦合区域的第一边缘相邻的第一边缘和与可调谐耦合元件的相应边缘相邻的第二边缘。这涉及的优点是，可以高的精度和可再现性设计各个元件之间的耦合。
根据一个实施例，可调谐耦合元件占据环形二维区域的第一扇区，并且第一恒定耦合元件和第二恒定耦合元件的每个所述相应的耦合区域分别占据所述环形二维区域的相应的另一个扇区。所述另外的扇区于是可以是所述环形二维区域的相邻扇区。所述第一扇区和所述另外的扇区一起可以覆盖整个所述环形二维区域。这涉及的优点是，可以非常紧凑的尺寸和形状实现元件的期望特性。
根据一个实施例，可调谐耦合器包括连续的恒定耦合元件的链，所述第一恒定耦合元件是其中的一个，在所述链中的连续恒定耦合元件之间形成非电耦合接口。可调谐耦合器于是可以包括至少两个可调谐耦合元件，所述至少两个可调谐耦合元件中的每一个都与在所述链中的连续恒定耦合元件之间形成的所述非电耦合接口中的相应一个相邻。这涉及的优点是，可以使用上面解释说明的原理来设计甚至非常大的量子计算电路。
根据第二方面，提供一种量子计算电路，其包括上面解释说明类型的可调谐耦合器和至少一个量子比特，其中所述可调谐耦合器形成到所述至少一个量子比特的能够控制的耦合。
根据一个实施例，量子计算电路包括两个量子比特，使得所述可调谐耦合器在所述两个量子比特之间形成可控的耦合。这涉及的优点是，可以在所述两个量子比特之间形成精确可控的耦合，同时最小化串扰和对于现有技术解决方案而言典型的其他不利影响。
附图说明
其被包括以提供对本发明的进一步理解并构成本说明书的一部分的附图示出本发明的实施例，并且与说明书一起有助于解释说明本发明的原理。在附图中：
图1示出了两个量子比特之间的恒定耦合；
图2示出了在两个量子比特之间使用可调谐耦合元件；
图3以不同的图形表示形式示出了图2的原理；
图4示出了量子比特和电容耦合器的示例；
图5示出了X形量子比特和可调谐耦合元件的装置；
图6示出了X形量子比特和平板形可调谐耦合元件的布置；
图7示出了两个X形量子比特，其中它们之间具有不可调谐的耦合元件；
图8示出了使用可调谐和非可调谐耦合元件两者的示例；
图9示出了图8的原理的可能实施方式的示例；
图10示出了图8的原理的可能实施方式的另一示例；
图11示出了使用可调谐和非可调谐耦合元件两者的另一个示例；
图12示出了图11的原理的可能实施方式的示例；
图13示出了图8的原理的可能实施方式的示例；
图14示出了图13中所示的布置的一部分的一种可能的变型；以及
图15示出了图的原理到具有更大数量的量子比特的布置的通用化。
具体实施方式
图1是如何通过调谐量子比特来影响两个量子比特101和102之间的耦合的示例。假设量子比特101和102形成标准的两个量子比特门，则其接通和断路位置对应于量子比特之间的强耦合和弱耦合。在图1中，对于每个量子比特101和102具有专用的调谐输入，其可以用于改变相应的量子比特的谐振频率。对于断路位置，量子比特被失谐。这样的布置表现出以上在现有技术的描述中提到的不利特征。
图2是使用可调谐耦合元件203来影响两个量子比特201和202之间的耦合的示例。图3以示意性电路图的形式示出了该示例。图2的电容性耦合1C，C2和12分别显现为图3中所绘制的电容器C1C，C2C和C12。为图形清晰起见，图2中所示的调谐输入在图3中被省略。第一量子比特201与可调谐耦合元件203之间的失谐影响耦合1C。类似地，第二量子比特202与可调谐耦合元件203之间的失谐影响耦合C2。两个量子比特201和202的相互调谐影响耦合12。除了调谐之外，每对电路元件之间的物理距离也对其耦合具有重要影响。
重要的是要理解，对于图2中所示的装置的适当操作，量子比特201和202与可调谐元件203必须相对靠近彼此，使得除了电容1C和C2之外，还将具有足够大小的电容C12。这又导致不希望的量子比特对之间的耦合，并且控制引线在具有更多量子比特的系统中变得太大。
在以下许多附图中，加号(plus-sign)的简化形式用于量子比特(并且在某些情况下还用于可调谐耦合元件)。提供图4以给出并解释说明这种加号形式的电路元件在实践中看起来如何。图4是一块量子计算电路的顶视图，其中衬底(例如，诸如硅或蓝宝石)具有沉积在其表面上的导电和/或超导材料的层和图案。图4中的阴影线区域示出衬底表面的裸露部分，而实心白色区域示出导电和/或超导材料。
衬底的大部分表面填充有由超导材料制成的接地面401，并且该接地面401上以一定图案形成有小孔矩阵，以减小不希望的涡流的影响。超导材料的加号形式的区域402构成量子比特的电容部分，而以403示出的详细图案包括约瑟夫森结。示出了两个示例，示出量子计算电路中的另一电路元件如何形成到量子比特的非电耦合接口。在顶部处，叉形的区域404通过加号形式的区域402的顶部分支来实现电容耦合。在底部处，传输线405的端部形成到约瑟夫森结定位在那的量子比特的该部分的另一种非电耦合接口。
图5示出了如何可以在量子比特的阵列中利用以上参考图2和图3所解释说明的可调谐耦合元件用于量子比特到量子比特耦合的原理。在此，交叉阴影线(cross-hatched)的加号是量子比特，而其间的简单阴影线的加号是可调谐耦合元件。图6示出了另一示例，其中可调谐耦合元件不是加号形的而是简单的线状的，并且显现在它们影响其耦合的加号形量子比特的相互面对的分支附近。不管可调谐耦合元件的形状如何，量子比特之间的距离都不能增加，因为量子比特之间的距离增加会减小量子比特之间的直接电容(在图3中示出为C12)。结果，图5和图6两者中量子比特必须相对靠近彼此，这在量子比特之间引入串扰。紧密的间隔还限制在衬底表面上用于其他必要电路元件的空间量，其他必要电路元件诸如在图5和图6的示意图中未示出的读出谐振器。
相邻量子比特之间的距离也与可调谐耦合元件的大小和形状有关。当量子比特靠近彼此时，即使可调谐耦合元件为加号形(与量子比特它们本身相同的形状)，两个量子比特之间的直接电容也足够大。如图6中所示，使用线状或平板状的可调谐耦合元件，可以使量子比特甚至更靠近彼此。这意味着增加量子比特之间的耦合，从而导致更快的门，但代价是甚至更多的量子比特-量子比特串扰。
图7示出量子总线的概念，该量子总线本质上是扩展导体701，其端部各自形成到相应量子比特的非电耦合接口。这样的扩展导体701也可以称为恒定耦合元件，因为它是不可调谐的。在图形表示中，使用另一种简单的阴影线(稀疏，并向左倾斜)来强调与图5和图6中所示的可调谐耦合元件的区别。扩展导体701的左端形成到第一量子比特702的非电耦合接口，以及扩展导体701的右端形成到第二量子比特703的非电耦合接口。量子总线是增加两个量子比特之间的距离的一种方法，从而减少衬底表面上的串扰和拥挤问题，同时保持足够的量子比特到量子比特的电容耦合。
图8示出了用于与两个量子比特801和802(或之间)形成能够控制的耦合的可调谐耦合器的原理。可调谐耦合器包括第一恒定耦合元件803和可调谐耦合元件804。在图8的实施例中，可调谐耦合器还包括第二恒定耦合元件805。
第一恒定耦合元件803形成到第一量子比特801的非电耦合接口。在图8中的示意表示没有采取关于各个元件的物理轮廓的任何位置，但是可以假设到第一量子比特801的非电耦合接口形成在远离可调谐耦合元件804的第一恒定耦合元件的第一末端处。
在第一恒定耦合元件803的第二末端处形成到另一电路元件(这里：到第二恒定耦合元件805)的非电耦合接口，可调谐耦合元件804定位为邻近该非电耦合接口。该特征可以通过与图9和图10进行比较来更详细地考虑。
在图9中，两个量子比特801和802是加号形式的，中间的可调谐耦合元件804也是如此。恒定耦合元件803和805是线状或平板状的。图9中元件的相互布置的其他方面类似于上面参考图8描述的内容，但是可调谐耦合元件804不位于在第一恒定耦合元件803的第二末端处形成的到另一电路元件的非电耦合接口附近。而是，在图9中，可调谐耦合元件804位于第一恒定耦合元件803的“第二末端”(即，右端)与第二恒定耦合元件805的最近部分之间，并且填充两者之间的间隙。结果，在图9中存在恒定耦合元件803和805之间的相对弱的直接耦合。
在图10中，可调谐耦合元件804是线状或平板状的，并且定位为邻近在第一恒定耦合元件803的第二末端处形成的到另一电路元件的非电耦合接口。即，恒定耦合元件803的第一末端式其左端，在那形成到第一量子比特801的非电耦合接口。第一恒定耦合元件803的第二末端是其右端，在那在图10中形成到第二恒定耦合元件805的非电耦合接口。
在图10的实施例中，第二恒定耦合元件805在远离可调谐耦合元件804的第二恒定耦合元件805的末端处形成到第二量子比特802的非电耦合接口。可调谐耦合元件804定位为邻近在第一恒定耦合元件803和第二恒定耦合元件805之间形成的非电耦合接口。
在图8的上部部分中示意性地示出了各种元件之间的耦合。在此，我们可以与图10进行特别比较。存在直接的量子比特到量子比特的耦合810，但是由于图10中的量子比特801和802之间的相对大的距离，所以直接的量子比特到量子比特的耦合810相对弱。恰恰相反，相应元件对的紧密接近意味着存在许多可能相对强的耦合：第一量子比特801与第一恒定耦合元件803之间的耦合811，第一恒定耦合元件803与第二恒定耦合元件805之间的耦合812，以及第二耦合元件805和第二量子比特802之间的耦合813。相应的恒定耦合元件803和805与可调谐耦合元件804之间的耦合814和815的强度取决于可调谐耦合元件804如何被调谐。如果恒定耦合元件803和805是谐振器，那么它们也可以被调谐，这进一步影响耦合814和815的强度。如果恒定耦合元件803和805是耦合器岛(coupler islands)、短波导或它们本身不能被调谐的其他这样的元件，则由所有其他耦合导致生的有效耦合810将取决于如何对量子比特801、802和可调谐耦合元件804进行调谐。
图11和图12示出了另一实施例。与图8和图10相比，缺少第二恒定耦合元件805。而是，在图11和12中，在第一恒定耦合元件803的第二末端处形成到其的非电耦合接口的另一电路元件是第二量子比特802。在图11和图12的实施例中，由于相应元件对的紧密接近，存在两个可能相对强的耦合：第一量子比特801和第一恒定耦合元件803之间的耦合1101，以及第一恒定耦合元件803和第二量子比特802之间的耦合1102。第一恒定耦合元件803与可调谐耦合元件804之间的以及最后提到的与第二量子比特802之间的耦合1103和1104的强度取决于第一量子比特801、可调谐耦合元件804和第二量子比特802如何被调谐。
恒定耦合元件(如图12中的元件803)或恒定耦合元件链(如图10中的元件803和805)的作用是实现与图3中的C12相当的具有足够的有效量子比特到量子比特的耦合，即使量子比特801和802相对远地分开。可调谐耦合元件804不直接介导量子比特之间的耦合(如在图2、图3、图5和图6的实施例中那样)。相反，它介导两个恒定耦合元件之间的耦合(如图10中所示)，恒定耦合元件与量子比特中的一个之间的耦合(如图12中所示)，或者恒定耦合元件与一些其他类型的另外的电路元件之间的耦合。
上面相对于图8至图12描述的这种类型的恒定耦合元件可以被替代地称为耦合扩展器。与以前已知的解决方案相比，它们允许将量子比特分开放置得更远，从而这又为在量子比特之间到其他接地层的更大的接地面、过孔或凸点键合提供空间。量子比特之间的更多接地意味着较低的串扰。
上述描述的任何恒定耦合元件都可以是波导谐振器，这意味着所讨论的耦合元件具有的长度可与给定感兴趣频率(the frequency of interest)下的特征波长相当。波导特别适合用作适于传输子量子比特(transmon qubits)的恒定耦合元件。这是因为在谐振频率下，传输子量子比特的典型特征尺寸约为波长的二十分之一，而对于低串扰而言，两个传输子量子比特之间的建议最小距离约是传输子量子比特的特征尺寸的10倍。
如果波导的长度接近于感兴趣频率上的波长一半的整数倍，则波导(其用作恒定耦合元件，或换言之用作耦合扩展器)和量子比特之间的耦合强度会被增强。如果在这种情况下，波导(或其尺寸使其成为波导的恒定耦合元件)是波导谐振器。尽管这种较高的耦合强度允许更快的两个量子比特的门，但仅针对谐振频率增强了耦合。这种现象被称为频率分散，使电路设计对尺寸和制造中的不精确性更加敏感。
根据另一个实施例，任何恒定耦合元件可以是集总元件谐振器。除了像波导谐振器在谐振频率处的耦合增强外，集总元件谐振器还允许在更宽泛的多的范围内设计特性阻抗，从而使量子比特之间的耦合甚至更强。然而，除了强的频率分散外，集总元件谐振器的自谐振频率可能对附近其他电路元件的几何形状非常敏感，这可能会使量子计算电路的设计非常具有挑战性。
根据又一实施例，任何恒定耦合元件可以是导体岛。导体岛是具有微不足道的的自感并耦合到地的电路元件。导体岛特别适合用作量子点量子比特的恒定耦合元件，因为它们之间的实际距离可能比适于实际耦合元件几何形状的量子比特的典型谐振频率处的波长小得多。
图13示出了根据实施例的可调谐耦合器以及两个量子比特801和802。可调谐耦合器包括第一恒定耦合元件803，可调谐耦合元件804，和第二恒定耦合元件805。第一恒定耦合元件803在其远离可调谐耦合元件804的第一末端处形成到第一量子比特801的非电耦合接口。第二恒定耦合元件805在其远离可调谐耦合元件804的末端处形成到第二量子比特802的非电耦合接口。可调谐耦合元件804定位为邻近在第一恒定耦合元件803和第二恒定耦合元件805之间形成的非电耦合接口。换言之，最后提到的非电耦合接口位于最接近可调谐耦合元件804的第一恒定耦合元件803和第二恒定耦合元件805的那些末端之间。为了保持图形清晰起见，接地平面和调谐连接未在图13中示出。以虚线所示的电容器示出元件之间的电容耦合，其具有如上面图8中相同的附图标记。
在图13的实施例中，第一恒定耦合元件803和第二恒定耦合元件805中的每一个都是波导。它们中的每一个包括在可调谐耦合元件804邻近于其定位的该末端处的相应的耦合区域。这些耦合区域在图13中用附图标记1301和1302示出。它们的形式适合于一方面在两个恒定耦合元件803和805之间以及另一方面在它们中的每个与可调谐耦合元件804之间建立相应的电容耦合。特别地，第一恒定耦合元件和第二恒定耦合元件的相应耦合区域1301和1302均包括与另一个耦合区域的第一边缘相邻的第一边缘和与可调谐耦合元件804的相应边缘相邻的第二边缘。
对于图13中的可调谐耦合元件804以及耦合区域1301和1302而言使用大体上环形的几何形状。可调谐耦合元件804占据环形二维区域的第一扇区。第一恒定耦合元件803和第二恒定耦合元件805的相应耦合区域1301和1302中的每个占据所述环形二维区域的相应的另外的扇区。这些另外的扇区是所述环形二维区域的相邻扇区。所述第一扇区和所述另外的扇区一起覆盖整个所述环形二维区域。可以在相邻扇区的任何边缘处使用电容增强形式(如图13中的交错指)。
大体上环形的几何形状(如果使用)，则不必意味着圆形的环形形状，而是可以使用各种多边形形状。此外，即使在图13中在可调谐耦合元件804与相应的耦合区域1301和1302之间使用了交错的指型形式(其因此本身仅构成可以使用的电容增强形式的示例)，但这不是必需的特征。图4示出了替代实施例，其中环形六边形形式用于可调谐耦合元件804以及耦合区域1301和1302。此外，在图14的实施例中，除了在可调谐耦合元件804与每个单独的耦合区域1301和1302之间使用它们之外，在耦合区域1301和1302之间还使用了交错指型形式。在任何所涉及的区域之间不使用交错指型形式的情况下，也可以使用大体上环形的几何形状。
图15示出了如何在包括多个量子比特的量子计算电路中使用符合上述原理的可调谐耦合器的示例。作为示例，可以考虑量子比特1501至1505的最右列。在其右侧的可调谐耦合器包括连续的恒定耦合元件的链。最接近顶部量子比特1501的那个可以被称为第一恒定耦合元件1506。在所述链中的连续恒定耦合元件之间形成非电耦合接口：作为示例，跟随所述链，可以从第一恒定耦合元件1506跳过非电耦合接口到竖直指向的恒定耦合元件1507以及到另一恒定耦合元件1508。可调谐耦合器包括至少两个可调谐耦合元件，其中可调谐耦合元件1509和1510是示例。这些可调谐耦合元件中的每一个都与形成在所述链中的连续恒定耦合元件之间的所述非电耦合接口中的相应一个相邻。
如图15的示例中所示，可调谐耦合器中的至少一些恒定耦合元件可以构成共享总线，通过该共享总线可以进行到和从多个不同的量子比特的连接。
在不脱离所附权利要求的范围的情况下，可以对上述实施例进行变型和修改。例如，量子比特可以是对给定的耦合器阻抗具有足够的电压支持的任何类型的电量子比特，包括但不限于传输子和量子点量子比特。因此各种电容性和其他非电耦合方法对于本领域技术人员而言是已知的，并且它们可以代替已在上文中描述的内容或除了已在上文中描述的内容之外被使用。

Claims (12)

1.一种可调谐耦合器，其对至少第一量子比特（801、1501）与另一电路元件之间进行能够控制的耦合，包括：
第一恒定耦合元件（803，1506）；以及
可调谐耦合元件（804，1509）：
其特征在于，
所述第一恒定耦合元件（803，1506）在远离所述可调谐耦合元件（804，1509）的、所述第一恒定耦合元件（803，1506）的第一末端处形成至少到所述第一量子比特（801，1501）的非电耦合接口；以及
所述可调谐耦合元件（804，1509）位于在所述第一恒定耦合元件（803，1506）的第二末端处形成的到另一电路元件的非电耦合接口附近。
2.根据权利要求1所述的可调谐耦合器，其特征在于，所述第一恒定耦合元件（803，1506）是波导。
3.根据权利要求2所述的可调谐耦合器，特征在于，所述第一恒定耦合元件（803，1506）是波导谐振器。
4.根据权利要求1所述的可调谐耦合器，特征在于，所述第一恒定耦合元件（803，1506）是集总元件谐振器。
5.根据权利要求1所述的可调谐耦合器，特征在于，所述第一恒定耦合元件（803，1506）是导体岛。
6.根据前述权利要求中任一项所述的可调谐耦合器，特征在于，
可调谐耦合器包括第二恒定耦合元件（805）；
所述另一电路元件是第二量子比特（802）；
所述第二恒定耦合元件（805）在远离所述可调谐耦合元件（804）的、所述第二恒定耦合元件（805）的末端处形成到所述第二量子比特（802）的非电耦合接口；以及
所述可调谐耦合元件（804）位于在所述第一恒定耦合元件（803）和第二恒定耦合元件（805）之间形成的非电耦合接口附近。
7.根据权利要求6所述的可调谐耦合器，特征在于，所述第二恒定耦合元件（805）是以下之一：波导，波导谐振器，集总元件谐振器，导体岛。
8.根据权利要求1至3中任一项所述的可调谐耦合器，特征在于，
可调谐耦合器包括第二恒定耦合元件（805）；
所述另一电路元件是第二量子比特（802）；
所述第二恒定耦合元件（805）在远离所述可调谐耦合元件（804）的、所述第二恒定耦合元件（805）的末端处形成到所述第二量子比特（802）的非电耦合接口；以及
所述可调谐耦合元件（804）位于在所述第一恒定耦合元件（803）和第二恒定耦合元件（805）之间形成的非电耦合接口附近，
所述第一恒定耦合元件（803）和第二恒定耦合元件（805）是波导；
所述第一恒定耦合元件（803）和第二恒定耦合元件（805）中的每一个在可调谐耦合元件（804）邻近其定位的相应末端处包括相应的耦合区域（1301，1302）；以及
第一恒定耦合元件（803）和第二恒定耦合元件（805）的相应耦合区域（1301，1302）均包括与另一个耦合区域的第一边缘相邻的第一边缘和与可调谐耦合元件（804）的相应边缘相邻的第二边缘。
9.根据权利要求8所述的可调谐耦合器，其特征在于，
可调谐耦合元件（804）占据环形二维区域的第一扇区；
第一恒定耦合元件（803）和第二恒定耦合元件（805）中的所述相应耦合区域（1301，1302）中的每个占据所述环形二维区域的相应的另外扇区；
所述另外扇区是所述环形二维区域的相邻扇区；以及
所述第一扇区和所述另外扇区一起覆盖整个所述环形二维区域。
10.根据权利要求1-5中任一项所述的可调谐耦合器，其特征在于，
可调谐耦合器包括连续的恒定耦合元件的链，其中所述第一恒定耦合元件（1506）是所述恒定耦合元件中的一个，在所述链中的连续的恒定耦合元件之间形成非电耦合接口；以及
可调谐耦合器包括至少两个可调谐耦合元件，所述至少两个可调谐耦合元件的每个与在所述链中的连续的恒定耦合元件之间形成的所述非电耦合接口中的相应一个相邻。
11.一种量子计算电路，包括：
根据权利要求1至10中任一项所述的可调谐耦合器；以及
至少一个量子比特，其中所述可调谐耦合器形成到所述至少一个量子比特的能够控制的耦合。
12.根据权利要求11所述的量子计算电路，其特征在于，包括两个量子比特，使得所述可调谐耦合器在所述两个量子比特之间形成能够控制的耦合。
CN202110109726.9A 2020-10-30 2021-01-27 具有耦合扩展的可调谐耦合器 Active CN114447554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20204967.2 2020-10-30
EP20204967.2A EP3992867A1 (en) 2020-10-30 2020-10-30 Tunable coupler with coupling extension

Publications (2)

Publication Number Publication Date
CN114447554A CN114447554A (zh) 2022-05-06
CN114447554B true CN114447554B (zh) 2023-10-31

Family

ID=73043082

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120226238.1U Withdrawn - After Issue CN214477843U (zh) 2020-10-30 2021-01-27 可调谐耦合器及其量子计算电路
CN202110109726.9A Active CN114447554B (zh) 2020-10-30 2021-01-27 具有耦合扩展的可调谐耦合器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202120226238.1U Withdrawn - After Issue CN214477843U (zh) 2020-10-30 2021-01-27 可调谐耦合器及其量子计算电路

Country Status (9)

Country Link
US (1) US20220140001A1 (zh)
EP (1) EP3992867A1 (zh)
JP (1) JP2023546867A (zh)
KR (1) KR20230098205A (zh)
CN (2) CN214477843U (zh)
CA (1) CA3196631A1 (zh)
IL (1) IL302059A (zh)
TW (1) TW202236175A (zh)
WO (1) WO2022090621A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3992867A1 (en) * 2020-10-30 2022-05-04 IQM Finland Oy Tunable coupler with coupling extension
US20240095564A1 (en) * 2022-09-15 2024-03-21 International Business Machines Corporation Generating dc offsets in flux-tunable transmons with persistent current loops

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937694A (en) * 1987-06-29 1990-06-26 Weber Hans R Capacitor element with patterned electrode areas for capacitive measuring device
CN103582949A (zh) * 2011-06-14 2014-02-12 国际商业机器公司 用于量子信息处理的固定耦合量子系统的模块化阵列
WO2017105429A1 (en) * 2015-12-16 2017-06-22 Google Inc. Programmable universal quantum annealing with co-planar waveguide flux qubits
CN110738320A (zh) * 2019-10-11 2020-01-31 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机
WO2020036673A2 (en) * 2018-06-14 2020-02-20 Rigetti & Co., Inc. Modular quantum processor architectures
CN111598248A (zh) * 2020-05-18 2020-08-28 南京希凌陆信息科技有限公司 实现控制相位门的超导量子芯片和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619437B2 (en) * 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US10467544B2 (en) * 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
EP3992867A1 (en) * 2020-10-30 2022-05-04 IQM Finland Oy Tunable coupler with coupling extension
US11714142B2 (en) * 2020-12-11 2023-08-01 International Business Machines Corporation Flux line filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937694A (en) * 1987-06-29 1990-06-26 Weber Hans R Capacitor element with patterned electrode areas for capacitive measuring device
CN103582949A (zh) * 2011-06-14 2014-02-12 国际商业机器公司 用于量子信息处理的固定耦合量子系统的模块化阵列
WO2017105429A1 (en) * 2015-12-16 2017-06-22 Google Inc. Programmable universal quantum annealing with co-planar waveguide flux qubits
WO2020036673A2 (en) * 2018-06-14 2020-02-20 Rigetti & Co., Inc. Modular quantum processor architectures
CN110738320A (zh) * 2019-10-11 2020-01-31 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机
CN111598248A (zh) * 2020-05-18 2020-08-28 南京希凌陆信息科技有限公司 实现控制相位门的超导量子芯片和方法

Also Published As

Publication number Publication date
US20220140001A1 (en) 2022-05-05
JP2023546867A (ja) 2023-11-08
CA3196631A1 (en) 2022-05-05
TW202236175A (zh) 2022-09-16
CN114447554A (zh) 2022-05-06
KR20230098205A (ko) 2023-07-03
WO2022090621A1 (en) 2022-05-05
CN214477843U (zh) 2021-10-22
IL302059A (en) 2023-06-01
EP3992867A1 (en) 2022-05-04

Similar Documents

Publication Publication Date Title
KR102174976B1 (ko) 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링
CA3022039C (en) Coupling architectures for superconducting flux qubits
TWI714819B (zh) 共平面波導管通量量子位元
CN114447554B (zh) 具有耦合扩展的可调谐耦合器
CN110402446B (zh) 在堆叠量子计算设备中的集成电路元件
CN110796256B (zh) 一种量子芯片结构及制备方法
EP3516596B1 (en) Hybrid kinetic inductance devices for superconducting quantum computing
JP2022525910A (ja) 量子コンピューティング・デバイス用の調整可能な超伝導共振器のためのデバイス、方法、システム
CN210515357U (zh) 一种量子芯片结构
US20220138611A1 (en) Quantum processor unit architecture for quantum computing via an arbitrarily programmable interaction connectivity graph
CN113939833A (zh) 单线量子位控制
US20240022236A1 (en) Electronic circuit and calculator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant