CN112585626A - 用于量子计算芯片的引线接合串扰减少 - Google Patents

用于量子计算芯片的引线接合串扰减少 Download PDF

Info

Publication number
CN112585626A
CN112585626A CN201980054896.2A CN201980054896A CN112585626A CN 112585626 A CN112585626 A CN 112585626A CN 201980054896 A CN201980054896 A CN 201980054896A CN 112585626 A CN112585626 A CN 112585626A
Authority
CN
China
Prior art keywords
wire bond
conductor
vertical distance
orientation
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980054896.2A
Other languages
English (en)
Inventor
邵东兵
M·布林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN112585626A publication Critical patent/CN112585626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Electromagnetism (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种用于减少量子计算芯片中的串扰的引线接合的配置，包括将量子计算电路的第一导体与外部电路的第一导体耦合的第一引线接合。实施例还包括在该配置中的将量子计算电路的第二导体与外部电路的第二导体耦合的第二引线接合，其中第一引线接合和第二引线接合在第一导体的长度方向上以第一垂直距离分离。

Description

用于量子计算芯片的引线接合串扰减少
技术领域
本发明总体上涉及用于超导量子计算芯片上的引线接合的设备、制造方法和制造系统。更具体地，本发明涉及用于量子计算芯片的引线接合串扰减少的设备、方法和系统。
背景技术
在下文中，除非在使用时明确区分，否则词语或短语中的“Q”前缀指示该词语或短语在量子计算上下文中的引用。
分子和亚原子粒子遵循量子力学的定律，量子力学是探索物理世界如何在更基础的水平上工作的物理分支。在这个水平，粒子以奇怪的方式表现，同时呈现多于一个状态，并且与非常远的其他粒子相互作用。量子计算利用这些量子现象来处理信息。
我们现在使用的计算机被称为经典计算机(在本文中也称为“传统”计算机或传统节点，或“CN”)。传统计算机使用利用半导体材料和技术制造的传统处理器、半导体存储器和磁或固态存储设备，这被称为冯诺依曼架构。具体地，传统计算机中的处理器是二进制处理器，即，对以1和0表示的二进制数据进行操作。
量子处理器(q处理器)使用量子位器件(在本文中简称为“量子位”，多个“量子位”)的奇怪性质来执行计算任务。在量子力学工作的特定领域，物质粒子可以以多种状态存在，诸如“开”状态、“关”状态以及同时“开”和“关”状态。在使用半导体处理器的经典计算限于仅使用开和关状态(等效于二进制码中的1和0)的情况下，量子处理器利用物质的这些量子状态来输出可用于数据计算的信号。
传统计算机以位对信息进行编码。每个位可以取1或0的值，这些1和0用作最终驱动计算机功能的开/关开关。另一方面，量子计算机基于量子位，根据量子物理学的如下两个关键原理，量子位不同于经典位：叠加和纠缠。叠加意味着每个量子位可以同时表示1和0。纠缠意味着叠加的量子位可以以非经典方式彼此相关；也就是说，一个量子位的状态(是1或者0或者两者)可以取决于另一个量子位的状态，并且当它们纠缠时比当它们被单独处理时有关于两个量子位的更多的信息可以被确定。
使用这两个原理，量子位作为更复杂的信息处理器工作，使量子计算机能够以允许它们解决使用常规计算机难以处理的难题的方式起作用。IBM已经成功地构建并证明了使用超导量子位的量子处理器的可操作性(IBM是国际商业机器公司在美国和其他国家的注册商标)。
一种超导量子位包括一个约瑟夫逊结。约瑟夫逊结是通过用薄的非超导材料分离两个超导金属层而形成的。当使超导层中的金属变成超导时，例如通过将金属的温度降低到指定的低温温度，电子对可以从一个超导层通过非超导层隧穿到另一个超导层。在量子位中，约瑟夫逊结(其用作色散(dispersive)非线性电感器)与形成非线性微波振荡器的一个或多个电容性器件并联电耦合。振荡器具有由量子位电路中的电感和电容的值确定的谐振/跃迁频率。对术语“量子位”的任何引用是对采用约瑟夫逊结的超导量子位电路的引用，除非在使用时明确区分。
由量子位处理的信息以微波频率范围内的微波信号/光子的形式被承载或传输。信息在单个光子中被承载或传输。捕获、处理和分析微波信号，以便解密在其中编码的量子信息。读出电路是与量子位耦合的电路，以捕获、读取和测量量子位的量子状态。读出电路的输出是由q处理器可使用以执行计算的信息。
超导量子位具有两个量子态-|0>和|1>。这两个状态可以是原子的两个能态，例如，超导人工原子(超导量子位)的基态(|g>)和第一激发态(|e>)。其他示例包括核或电子自旋的自旋向上和自旋向下、晶体缺陷的两个位置和量子点的两个状态。由于系统具有量子性质，因此两个状态的任何组合都是允许的和有效的。
为了使用量子位的量子计算是可靠的，量子电路(例如量子位本身、与量子位相关联的读出电路、以及量子处理器的其他部分)必须不无意地改变量子位的状态，例如通过以任何显著的方式注入或耗散能量，或者影响量子位的|0>与|1>状态之间的相对相位。对利用量子信息操作的任何电路的这种操作约束使得在制造用于这种电路中的半导体和超导结构时需要特别考虑。
外部电路和q电路之间的连接线或引线接合，例如q电路的输入线或q电路的输出线或两者，在q电路和外部电路之间传输信号，反之亦然。串扰是在由相邻信号线承载的信号的频率范围内的信号的不期望的干扰或不期望的传输。外部电路和q电路上的导电垫之间的引线接合上的信号会对附近的引线接合产生串扰。这种串扰可能在微波频谱中。引线接合上的信号可以对应于由单个光子或仅几个光子承载或传输的信息。因此，量子计算芯片需要比传统计算机更高水平的灵敏度。由于本文所述的原因，当引线接合和信号涉及使用q电路的量子计算时，不期望附近的引线接合之间的串扰。因此，需要减少和/或减轻量子计算芯片中的附近的引线接合之间的串扰。
q电路中使用的波导结构被设计成限制微波信号并使电路的不同部分之间的串扰最小化。这可以例如通过将两个共面波导分离的足够大的接地平面来实现。片上波导可以终止于导电垫，外部电路可以使用引线接合从该导电垫连接。然而，在引线接合的位置处，不同信号线之间的额外耦合是可能的，这可能导致较大的(不期望的)串扰。
说明性实施例认识到，q电路被设计成最小化q电路上的串扰，但是引线接合之间的接地平面和/或屏蔽是困难的。此外，说明性实施例认识到，随着q电路上的量子位的数量增加，可以将量子位连接到外部电路的导体的数量也增加。在相同尺寸的芯片中制造更多数量的量子位导致芯片上的导体密度增加。因此，来自这些导体的引线接合变得在物理上更接近相同芯片上的其他引线接合。因此，引线接合变得更加拥挤，并且拥挤导致增加的引线接合间串扰。另外，说明性实施例认识到，增加q电路的尺寸以适应引线接合间隔导致低效率，并且由于大的q电路尺寸而导致成本增加。
因此，在本领域中需要解决上述问题。
发明内容
从第一方面来看，本发明提供了一种用于减少量子计算芯片中的串扰的引线接合的配置，包括：第一引线接合，其将量子计算电路的第一导体与外部电路的第一导体耦合；以及第二引线接合，其将量子计算电路的第二导体与外部电路的第二导体耦合，其中第一引线接合和第二引线接合在第一导体的长度方向上以第一垂直距离分离。
从另一方面来看，本发明提供了一种方法，包括：配置第一引线接合以将量子计算电路的第一导体与外部电路的第一导体耦合；以及配置第二引线接合以将量子计算电路的第二导体与外部电路的第二导体耦合，其中第一引线接合和第二引线接合在第一导体的长度方向上以第一垂直距离分离。
说明性实施例提供了用于量子计算芯片的引线接合串扰减少设备及其制造方法和系统。实施例构造了用于减少量子计算芯片中的串扰的引线接合的配置，以包括将量子计算电路的第一导体与外部电路的第一导体耦合的第一引线接合。实施例还包括在该配置中的将量子计算电路的第二导体与外部电路的第二导体耦合的第二引线接合，其中第一引线接合和第二引线接合在第一导体的长度方向上以第一垂直距离分离。
在一个实施例中，第二引线接合的定向与第一引线接合的定向成角度。
在另一个实施例中，第二引线接合的定向基本上与第一引线接合的定向正交。
在另一个实施例中，第二引线接合的定向基本上平行于第一引线接合的定向。
在另一个实施例中，该配置还包括将量子计算电路的第三导体与外部电路的第三导体耦合的第三引线接合，其中第二引线接合和第三引线接合以第二垂直距离分离。
在另一个实施例中，第一垂直距离和第二垂直距离相等。
在另一个实施例中，第三引线接合的定向与第二引线接合的定向成角度。
在另一个实施例中，第三引线接合的定向基本上类似于第一引线接合的定向。
在另一个实施例中，该配置还包括将量子计算电路的第四导体与外部电路的第四导体耦合的第四引线接合，其中第三引线接合和第四引线接合以第三垂直距离分离。
在另一个实施例中，第三垂直距离等于第一垂直距离和第二垂直距离之和。
在另一个实施例中，第三垂直距离等于第一垂直距离。
在另一个实施例中，第三垂直距离等于第二垂直距离。
在另一个实施例中，第四引线接合的定向与第三引线接合的定向成角度。
在另一个实施例中，第四引线接合的定向基本上平行于第二引线接合的定向。
一个实施例包括用于构建引线接合的配置的方法。
一个实施例包括用于构造或组装引线接合的配置的系统。
附图说明
在所附权利要求中阐述了被认为是本发明的特性的新颖特征。然而，通过参考以下结合附图对说明性实施例的详细描述，将最好地理解本发明本身及其优选使用模式、进一步的目的和优点，其中：
图1描绘了根据说明性实施例的q电路的示例引线接合间隔的示意图；
图2描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合；
图3描绘了根据另一说明性实施例的q电路和外部电路之间的一组示例性引线接合；
图4描绘了根据另一说明性实施例的q电路和外部电路之间的一组示例性引线接合；
图5描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合；
图6描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合；以及
图7描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。
具体实施方式
用于描述本发明的说明性实施例总体上处理和解决了上述量子计算芯片的引线接合之间的串扰问题。说明性实施例提供了增加引线接合分离距离，同时保持q电路尺寸，这解决了上述需要或问题。
在本文中描述的关于一个或多个频率发生的操作应当被解释为关于该一个或多个频率的信号发生。除非在使用时明确区分，否则所有对“信号”的引用均是对微波频率信号的引用。
一个实施例提供了一种用于增加q电路的引线接合分离距离的配置。另一个实施例提供一种用于增加引线接合分离配置的制造方法，使得该方法可以实现为软件应用。实现制造方法实施例的应用可以被配置成结合现有半导体制造系统(诸如光刻系统或电路组装系统)来操作。
为了描述的清楚，并且不暗示对其的任何限制，使用一些示例配置来描述说明性实施例。根据本公开，本领域普通技术人员将能够构思出用于实现所述目的所述构造的许多变化、适应和修改，并且这些都被认为在说明性实施例的范围内。
此外，在附图和说明性实施例中使用示例电阻器、电感器、电容器、波导和其他电路组件的简化图。在实际的制造或电路中，在不背离说明性实施例的范围的情况下，可以存在未在本文中示出或描述的附加结构或组件，或者与在本文中描述的结构或组件不同但用于类似功能的结构或组件。
此外，仅作为示例，关于具体的实际或假设的组件来描述说明性实施例。由各种说明性实施例描述的步骤可以适用于使用各种组件来制造电路，这些组件可以经设定目的或改变目的以在q电路内提供所描述的功能，并且这些适用预期在说明性实施例的范围内。
仅作为示例，关于某些类型的材料、电特性、步骤、数量、频率、电路、组件和应用来描述说明性实施例。这些和其他类似的制品的任何特定表现不旨在限制本发明。可以在说明性实施例的范围内选择这些和其他类似制品的任何适当表现。
本公开中的示例仅用于描述的清楚，而不限制于说明性实施例。在本文中列出的任何优点仅是示例，并且不旨在限制说明性实施例。通过特定的说明性实施例可以实现附加的或不同的优点。此外，特定的说明性实施例可具有上文列出优点中的一些、全部或不具有上文列出的优点。
参考图1，该图描绘了根据说明性实施例的q电路的示例引线接合间隔的示意图。配置100包括一组两个或更多个引线接合102、104。引线接合102、104将外部电路连接到q电路106。例如，引线接合102通过导电垫103B耦合到导体103A，并且引线接合104通过导电垫105B耦合到导体105A。导体103A、导体105A、垫103B和垫105B在衬底107上制造。如在所描绘的示例中所示，引线接合102的一部分与引线接合104的对应部分分离横向距离Δx和垂直距离Δy。
参考图2，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。配置200包括一组两个或更多个引线接合202、204、206、208……例如，引线接合202和204在导体的长度方向上以垂直交错的方式定位。交错导致引线接合202和204的对应部分彼此分离横向距离和垂直距离。因此，在现有技术中，在引线接合202和204的对应部分仅具有彼此的横向分离的情况下，交错布置导致大于横向距离的对角距离以分离引线接合202和204的相同对应部分。相邻引线接合的分离以横向距离和垂直距离两者发生。
参考图3，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。该图中的示例性结构300包括一组两个或多个引线接合302、304、306、308……相邻引线接合302、304的分离以第一垂直距离303A和第一横向距离303B发生。相邻引线接合304、306的分离以第二垂直距离305A和第二横向距离305B发生。相邻引线接合306、308的分离以第三垂直距离307A和第三横向距离307B发生。
在说明性实施例的范围内，可以以各种布置来布置引线接合。在一个实施例中，第一横向距离303B等于或不同于第二横向距离305B。在另一个实施例中，第一垂直距离303A等于或不同于第二垂直距离305A。在另一个实施例中，第三垂直距离307A等于或不同于第一垂直距离303A和第二垂直距离305A之和。在另一个实施例中，第三垂直距离307A等于或不同于第一垂直距离303A。
这些距离的示例不旨在是限制性的。根据本公开，本领域普通技术人员将能够设想配置引线接合之间的交错分离的许多其他方式，并且这些方式预期在说明性实施例的范围内。
参考图4，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。配置400包括引线接合402、404和外部电路406。引线接合404的定向不同于引线接合402的定向。引线接合402面向外部电路406并在第一方向上朝向其延伸。引线接合404面向外部电路406并在第二方向上朝向其延伸。在一种布置中，第二方向与第一方向基本相反。例如，第二方向与第一方向成180度±10度。
在说明性实施例的范围内，可以以各种其他布置来布置引线接合。在一个实施例中，除了相邻引线接合的不同定向之外，相邻引线接合的一种布置还包括垂直分离距离。
参考图5，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。配置500包括引线接合502、504和外部电路506。引线接合504的定向不同于引线接合502的定向。在一种布置中，引线接合504的定向基本上正交于引线接合502的定向。例如，引线接合504的定向与引线接合502的定向成90度±10度。
引线接合502和504可以以其他合适的角度相对于彼此定向，诸如30、45、60或135度，以给出一些非限制性示例。这种成角度的定向可以进一步包括或不包括引线接合502和504的对应部分之间的垂直距离。
参考图6，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。配置600包括引线接合602、604、606、608……相邻引线接合602、604的分离以第一横向距离和第一垂直距离发生。引线接合604的定向不同于引线接合602的定向。在一个实施例中，引线接合604基本上正交于引线接合602的定向。在另一个实施例中，引线接合604相对于引线接合602以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。
相邻引线接合604、606的分离以第二横向距离和第二垂直距离发生。引线接合606的定向不同于引线接合604的定向。在一个实施例中，引线接合606基本上正交于引线接合604的定向。在另一个实施例中，引线接合606相对于引线接合604以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。相邻引线接合606、608的分离以第三横向距离和第三垂直距离发生。在一个实施例中，第三垂直距离等于第一垂直距离和第二垂直距离之和。在说明性实施例的范围内，可以以各种其他布置来布置引线接合。例如，如图6所示，该布置的图案重复。
参考图7，该图描绘了根据说明性实施例的q电路和外部电路之间的一组示例性引线接合。配置700包括引线接合702、704、706、708、710……相邻引线接合702、704的分离以第一横向距离和第一垂直距离发生。引线接合704的定向不同于引线接合702的定向。在一个实施例中，引线接合704基本上正交于引线接合702的定向。在另一个实施例中，引线接合704相对于引线接合702以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。相邻引线接合704、706的分离以第二横向距离和第二垂直距离发生。引线接合706的定向不同于引线接合704的定向。在一个实施例中，引线接合706基本上正交于引线接合704的定向。在另一个实施例中，引线接合706相对于引线接合704以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。在另一个实施例中，引线接合706的定向基本上类似于引线接合702。
相邻引线接合708、706的分离以第三横向距离和第三垂直距离发生。引线接合708的定向不同于引线接合706的定向。在一个实施例中，引线接合708基本上正交于引线接合706的定向。在另一个实施例中，引线接合708相对于引线接合706以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。
相邻引线接合710、708的分离以第四横向距离和第四垂直距离发生。引线接合710的定向不同于引线接合708的定向。在一个实施例中，引线接合710基本上正交于引线接合708的定向。在另一个实施例中，引线接合710相对于引线接合708以另一个合适的角度定向，例如，以10度和170度之间的任何角度定向。在说明性实施例的范围内，可以以各种其他布置来布置引线接合。在一个实施例中，第一对相邻引线接合之间的横向距离等于或不同于第二对相邻引线接合之间的横向距离。在另一个实施例中，第一对相邻引线接合之间的垂直距离等于或不同于第二对相邻引线接合之间的垂直距离。
在另一个实施例中，基于相邻引线接合之间的预定横向距离和相邻引线接合之间的预定最小分离距离来计算用于确定相邻引线接合之间的垂直分离距离的方法。例如，预定横向距离的选择基于q芯片尺寸和期望的量子位数量。在一些实施例中，引线接合的预定最小分离距离被设置成使不同信号线之间的串扰最小化。在一个实施例中，预定最小分离距离的选择基于q芯片尺寸和期望的量子位数量。
相邻引线接合之间的分离的垂直距离是从预定横向距离和预定最小分离距离计算的。例如，图1中的横向距离Δx可以是预定横向距离。如图1所示，横向距离Δx和垂直距离Δy形成直角。在Δx和Δy之间的直角的斜边是相邻引线接合之间的最小分离距离。相邻引线接合之间的垂直距离可以基于预定横向距离、最小分离距离以及引线接合的布置的定向和配置来计算。例如，基于预定横向距离和相邻引线接合之间的最小分离距离，勾股定理可以用于计算图1所示的布置中的相邻引线接合之间的垂直距离。
在本文中参考相关附图描述本发明的各种实施例。在不脱离本发明的范围的情况下，可以设计出备选实施例。将引线接合的数量扩展到大于各种实施例中所示的数量的备选实施例预期在本发明的范围内。尽管在以下描述和附图中阐述了元件之间的各种连接和位置关系(例如上方、下方、相邻等)，但是本领域技术人员将认识到，当即使改变了定向也仍然保持所描述的功能时，在本文中描述的许多位置关系是与定向无关的。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明并不旨在在这方面进行限制。因此，实体的耦合可以是指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的示例，本说明书中提到在层“B”上方形成层“A”包括如下情况，其中一个或多个中间层(例如层“C”)在层“A”和层“B”之间，只要层“A”和层“B”的相关特性和功能基本上不被(多个)中间层改变。
以下定义和缩写用于解释权利要求和说明书。如在本文中使用的，术语“包括(comprise)”、“包括(comprising)”、“包括(include)”、“包括(including)”、“具有(has)”、“具有(having)”、“包含(contain)”、“包含(containing)”或其任何其他变型旨在涵盖非排他性包括。例如，包括一系列元素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些元素，而是可以包括未明确列出的或这种组合物、混合物、工艺、方法、制品或装置固有的其他元素。
另外，术语“说明性”在本文中用于表示“充当示例、实例或说明”。在本文中描述为“说明性”的任何实施例或设计不一定被解释为比其他实施例或设计更优选或有利。术语“至少一个”和“一个或多个”被理解为包括大于或等于一的任何整数，即一、二、三、四等。术语“多个”应理解为包括大于或等于二的任何整数，即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。
说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以包括或者可以不包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合其他实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的，而不管是否明确描述。
术语“约”、“基本上”、“大约”及其变型旨在包括与基于提交本申请时可用的设备的特定量的测量相关联的误差度。例如，“约”可以包括给定值的±8％或5％或2％的范围。
已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所公开的实施例。在不背离所描述的实施例的范围的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择在本文中使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术的技术改进，或使本领域其他普通技术人员能够理解在本文中描述的实施例。

Claims (25)

1.一种用于减少量子计算芯片中的串扰的引线接合的配置，包括：
第一引线接合，所述第一引线接合将量子计算电路的第一导体与外部电路的第一导体耦合；以及
第二引线接合，所述第二引线接合将所述量子计算电路的第二导体与所述外部电路的第二导体耦合，其中所述第一引线接合和所述第二引线接合在所述第一导体的长度方向上以第一垂直距离分离。
2.根据权利要求1所述的配置，其中所述第二引线接合的定向与所述第一引线接合的定向成角度。
3.根据权利要求2所述的配置，其中所述第二引线接合的所述定向与所述第一引线接合的所述定向基本上正交。
4.根据权利要求2所述的配置，其中所述第二引线接合的所述定向基本上平行于所述第一引线接合的所述定向。
5.根据前述权利要求中任一项所述的配置，还包括：
第三引线接合，所述第三引线接合将所述量子计算电路的第三导体与所述外部电路的第三导体耦合，其中所述第二引线接合和所述第三引线接合以第二垂直距离分离。
6.根据权利要求5所述的配置，其中所述第一垂直距离和所述第二垂直距离相等。
7.根据权利要求5所述的配置，其中所述第三引线接合的定向与所述第二引线接合的定向成角度。
8.根据权利要求5至7中任一项所述的配置，其中所述第三引线接合的所述定向基本上类似于所述第一引线接合的定向。
9.根据权利要求5所述的配置，还包括：
第四引线接合，所述第四引线接合将所述量子计算电路的第四导体与所述外部电路的第四导体耦合，其中所述第三引线接合和所述第四引线接合以第三垂直距离分离。
10.根据权利要求9所述的配置，其中所述第三垂直距离等于所述第一垂直距离和所述第二垂直距离之和。
11.根据权利要求9所述的配置，其中所述第三垂直距离等于所述第一垂直距离。
12.根据权利要求9所述的配置，其中所述第三垂直距离等于所述第二垂直距离。
13.根据权利要求9所述的配置，其中所述第四引线接合的定向与所述第三引线接合的定向成角度。
14.根据权利要求9所述的配置，其中所述第四引线接合的定向基本上平行于所述第二引线接合的定向。
15.根据前述权利要求中任一项所述的配置，其中所述第二导体是所述外部电路的所述第一导体的相邻导体。
16.根据权利要求5至15中任一项所述的配置，其中所述第三导体是所述外部电路的所述第二导体的相邻导体。
17.根据权利要求9至16中任一项所述的配置，其中所述第四导体是所述外部电路的所述第三导体的相邻导体。
18.一种方法，包括：
配置第一引线接合以将量子计算电路的第一导体与外部电路的第一导体耦合；以及
配置第二引线接合以将所述量子计算电路的第二导体与所述外部电路的第二导体耦合，其中所述第一引线接合和所述第二引线接合在所述第一导体的长度方向上以第一垂直距离分离。
19.根据权利要求18所述的方法，还包括：
配置第三引线接合以将所述量子计算电路的第三导体与所述外部电路的第三导体耦接，其中所述第二引线接合和所述第三引线接合以第二垂直距离分离。
20.根据权利要求19所述的方法，还包括：
配置第四引线接合以将所述量子计算电路的第四导体与所述外部电路的第四导体耦合，其中所述第三引线接合和所述第四引线接合以第三垂直距离分离。
21.根据权利要求20所述的方法，其中所述第三垂直距离等于所述第一垂直距离和所述第二垂直距离之和。
22.根据权利要求20所述的方法，其中所述第三垂直距离等于所述第一垂直距离。
23.根据权利要求18至22中任一项所述的方法，其中所述第二导体是所述外部电路的所述第一导体的相邻导体。
24.根据权利要求19至23中任一项所述的方法，其中所述第三导体是所述外部电路的所述第二导体的相邻导体。
25.根据权利要求20至24中任一项所述的方法，其中所述第四导体是所述外部电路的所述第三导体的相邻导体。
CN201980054896.2A 2018-08-27 2019-08-13 用于量子计算芯片的引线接合串扰减少 Pending CN112585626A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/114,124 US10833238B2 (en) 2018-08-27 2018-08-27 Wirebond cross-talk reduction for quantum computing chips
US16/114,124 2018-08-27
PCT/EP2019/071755 WO2020043489A1 (en) 2018-08-27 2019-08-13 Wirebond cross-talk reduction for quantum computing chips

Publications (1)

Publication Number Publication Date
CN112585626A true CN112585626A (zh) 2021-03-30

Family

ID=67659889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980054896.2A Pending CN112585626A (zh) 2018-08-27 2019-08-13 用于量子计算芯片的引线接合串扰减少

Country Status (5)

Country Link
US (2) US10833238B2 (zh)
EP (1) EP3844685A1 (zh)
JP (1) JP7410125B2 (zh)
CN (1) CN112585626A (zh)
WO (1) WO2020043489A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11762733B2 (en) * 2020-11-23 2023-09-19 Electronics And Telecommunications Research Institute Quantum computing system and operation method thereof
CN115409181B (zh) * 2021-05-28 2024-02-06 本源量子计算科技（合肥）股份有限公司 量子芯片的校准方法和装置、量子测控系统、量子计算机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253095A (zh) * 2013-06-27 2014-12-31 飞思卡尔半导体公司 具有减小耦合的引线接合壁的半导体封装
CN104396359A (zh) * 2012-05-31 2015-03-04 天工方案公司 用于提供用于集成电路模块的电磁干扰屏蔽的系统和方法
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108569A (en) 1998-05-15 2000-08-22 E. I. Du Pont De Nemours And Company High temperature superconductor mini-filters and mini-multiplexers with self-resonant spiral resonators
WO2003032021A2 (en) 2001-10-09 2003-04-17 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPIC) AND OPTICAL TRANSPORT NETWORKS EMPLOYING TxPICs
JP4533173B2 (ja) 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
JP5062508B2 (ja) * 2006-05-30 2012-10-31 公益財団法人国際超電導産業技術研究センター 超電導素子とその製造方法
US7667321B2 (en) 2007-03-12 2010-02-23 Agere Systems Inc. Wire bonding method and related device for high-frequency applications
JP2010010492A (ja) 2008-06-27 2010-01-14 Sony Corp 半導体装置および半導体集積回路
US20130161804A1 (en) 2011-12-21 2013-06-27 Clifford R. Fishley Integrated circuit (ic) leadframe design
US9178154B2 (en) 2012-10-09 2015-11-03 D-Wave Systems Inc. Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
US9129224B2 (en) 2013-07-24 2015-09-08 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
EP3828782A1 (en) 2014-02-28 2021-06-02 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US10268622B2 (en) 2016-01-29 2019-04-23 D-Wave Systems Inc. Systems and methods for increasing analog processor connectivity
US10347605B2 (en) * 2017-11-28 2019-07-09 International Business Machines Corporation System and method for routing signals in complex quantum systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104396359A (zh) * 2012-05-31 2015-03-04 天工方案公司 用于提供用于集成电路模块的电磁干扰屏蔽的系统和方法
CN104253095A (zh) * 2013-06-27 2014-12-31 飞思卡尔半导体公司 具有减小耦合的引线接合壁的半导体封装
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. BLANVILLAIN 等: "Suppressing On-Chip EM Crosstalk for Spin Qubit Devices", JOURNAL OF APPLIED PHYSICS, vol. 112, no. 6, 15 September 2012 (2012-09-15), pages 1 - 6, XP012166863, DOI: 10.1063/1.4752863 *

Also Published As

Publication number Publication date
JP7410125B2 (ja) 2024-01-09
JP2021535594A (ja) 2021-12-16
US10833238B2 (en) 2020-11-10
WO2020043489A1 (en) 2020-03-05
US20210151656A1 (en) 2021-05-20
US11038093B2 (en) 2021-06-15
US20200066961A1 (en) 2020-02-27
EP3844685A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
JP7212439B2 (ja) 超電導部分ｔｓｖを用いたトランスモン・キュービット用の後面結合
JP7515504B2 (ja) 量子コンピューティング・デバイス用の調整可能な超伝導共振器のためのデバイス、方法、システム
US11527697B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US11195982B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US11251355B2 (en) Resonance frequency adjustment for fixed-frequency qubits
EP3956825A1 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
CN113537500A (zh) 量子计算设备和系统
CN115438793B (zh) 一种量子芯片及其制备方法、量子计算机
US11038093B2 (en) Wirebond cross-talk reduction for quantum computing chips
US10833390B2 (en) Superconducting resonator to limit vertical connections in planar quantum devices
JP7315666B2 (ja) マイクロ波回路用の信号コネクタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination