JP2021535594A - 量子計算チップのためのワイヤボンド・クロストーク減少 - Google Patents

量子計算チップのためのワイヤボンド・クロストーク減少 Download PDF

Info

Publication number
JP2021535594A
JP2021535594A JP2021507764A JP2021507764A JP2021535594A JP 2021535594 A JP2021535594 A JP 2021535594A JP 2021507764 A JP2021507764 A JP 2021507764A JP 2021507764 A JP2021507764 A JP 2021507764A JP 2021535594 A JP2021535594 A JP 2021535594A
Authority
JP
Japan
Prior art keywords
wire bond
conductor
vertical distance
orientation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021507764A
Other languages
English (en)
Other versions
JP7410125B2 (ja
Inventor
シャオ、ドンビン
ブリンク、マーカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021535594A publication Critical patent/JP2021535594A/ja
Application granted granted Critical
Publication of JP7410125B2 publication Critical patent/JP7410125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Abstract

量子計算チップにおけるクロストークを減少させるためのワイヤボンドの構成は、量子計算回路の第１の導体を外部回路の第１の導体と連結する第１のワイヤボンドを含む。実施形態は、構成において、量子計算回路の第２の導体を外部回路の第２の導体と連結する第２のワイヤボンドであって、第１のワイヤボンドと第２のワイヤボンドとが、第１の導体の長さ方向に第１の垂直距離だけ分離される、第２のワイヤボンドをさらに含む。

Description

本発明は、概して、超伝導量子計算チップ上のワイヤボンドのためのデバイス、製造方法、および製造システムに関する。より詳細には、本発明は、量子計算チップのためのワイヤボンド・クロストーク減少のためのデバイス、方法、およびシステムに関する。
以下、単語または語句中の「Ｑ」という接頭語は、使用される場所が明示的に区別されない限り、量子計算の文脈におけるその単語または語句の参照を示している。
分子および素粒子は、物質界がより基礎的レベルでどのように動作するかを探究する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子が奇妙な挙動を示し、同時に１つより多くの状態をとり、非常に遠くの他の粒子と相互作用する。量子計算は、プロセス情報に対するこれらの量子現象を利用する。
我々が今日使用するコンピュータは、古典的なコンピュータ（本明細書では「従来の」コンピュータまたは従来のノード、即ち「ＣＮ」とも呼ばれる）として知られる。従来のコンピュータは、フォン・ノイマン式アーキテクチャというものにおいて、半導体材料および技術を用いて製造される従来のプロセッサ、半導体メモリ、ならびに磁気またはソリッドステート記憶デバイスを使用する。特に、従来のコンピュータにおけるプロセッサは、バイナリ・プロセッサであり、即ち、１および０で表されるバイナリ・データに対して動作する。
量子プロセッサ（ｑプロセッサ）は、計算タスクを実行するために量子ビット・デバイス（本明細書では簡潔に「キュービット」、複数の「キュービット」と呼ばれる）の変わった性質を使用する。量子力学が動作する特定の領域では、問題の粒子が、「オン」状態、「オフ」状態、ならびに同時に「オン」および「オフ」両方の状態などの、複数の状態で存在し得る。半導体プロセッサを用いた古典的な計算が、単なるオンおよびオフ状態（バイナリ・コードの１および０に相当する）を用いることに限定される場合、量子プロセッサは、データ計算において使用可能である出力信号に対して物質のこれらの量子状態を利用する。
従来のコンピュータは、ビットにおいて情報を符号化する。各ビットは、１または０の値をとり得る。これらの１および０は、コンピュータ機能を最終的に駆動するオン／オフ・スイッチとして機能する。一方、量子コンピュータは、キュービットに基づき、これは、量子物理学の２つの重要な原理、重ね合わせおよびもつれにより、古典的なビットとは異なる。重ね合わせは、各キュービットが、１および０の両方を同時に表し得ることを意味する。もつれは、重ね合わせにおけるキュービットが非古典的なやり方で互いに相互に関連付けられ得ること、即ち、１つの状態（それが１もしくは０またはその両方のいずれにせよ）が別の状態に依存し得ること、およびそれらが個々に扱われるときよりもそれらがもつれているときに、２つのキュービットについて確認され得る情報がより多く存在することを意味する。
これら２つの原理を用いて、キュービットは、より高度な情報のプロセッサとして動作して、従来のコンピュータを用いて処理しにくい難問を量子コンピュータが解決することができるように、量子コンピュータが機能することを可能にする。ＩＢＭ（Ｒ）は、超伝導キュービットを用いた量子プロセッサの操作性の構築および実証に成功した（ＩＢＭは、米国および他の国々におけるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である）。
超伝導キュービットは、ジョセフソン接合を含む。ジョセフソン接合は、２つの超伝導金属層を薄い非超伝導物質によって分離することによって形成される。超伝導層内の金属が、例えば特定の極低温度（cryogenic temperature）まで金属の温度を低下させることによって超伝導にされるとき、電子のペアが、１つの超伝導層から非超伝導層を通って他の超伝導層までトンネルし得る。キュービットにおいて、ジョセフソン接合は、分散性非線形インダクタとして機能し、非線形マイクロ波発振器を形成する１つまたは複数の容量デバイスと並列で電気的に連結される。発振器は、キュービット回路におけるインダクタンスおよびキャパシタンスの値によって判断される共振／遷移周波数を有する。「キュービット」という用語に対する任意の参照は、使用される場所が明示的に区別されない限り、ジョセフソン接合を使用する超伝導キュービット回路への参照である。
キュービットによって処理される情報は、マイクロ波周波数の範囲においてマイクロ波信号／光子の形態で搬送または送信される。情報は、単一光子で搬送または送信される。マイクロ波信号は、その中に符号化された量子情報を解読するためにキャプチャされ、処理され、分析される。読み出し回路は、キュービットの量子状態をキャプチャし、読み出し、測定するためにキュービットと連結される回路である。読み出し回路の出力は、計算を実行するためにｑプロセッサによって使用可能な情報である。
超伝導キュービットは、２つの量子状態、｜０＞および｜１＞を有する。これらの２つの状態は、原子の２つのエネルギー状態、例えば、超伝導人工原子（超伝導キュービット）の基底状態（｜ｇ＞）および第１の励起状態（｜ｅ＞）であり得る。他の例は、核スピンまたは電子スピンのスピンアップおよびスピンダウン、結晶欠陥の２つの位置、および量子ドットの２つの状態を含む。システムが量子性質のものであるため、２つの状態の任意の組み合わせが可能であり、有効である。
キュービットを用いた量子計算が信頼できるためには、量子回路、例えばキュービットそれ自体、キュービットに関連付けられた読み出し回路、および量子プロセッサの他の部分は、何らかの意味のあるやり方でエネルギーを注入すること、もしくは消散させることなどによって、意図せずキュービットの状態を変えてはならず、またはキュービットの｜０＞状態と｜１＞状態との間の相対位相に影響を及ぼしてはならない。量子情報で動作する任意の回路に対するこの動作制約は、そのような回路において使用される半導体および超伝導構造を製造する際に特別な考慮を必要とする。
外部回路とｑ回路との間の接続線またはワイヤボンド、例えば、ｑ回路への入力配線もしくはｑ回路からの出力配線、またはその両方は、ｑ回路と外部回路との間、およびその逆において信号を移送する。クロストークは、隣接信号線によって搬送される信号の周波数範囲における望ましくない干渉または不要な移送である。外部回路とｑ回路上の導電パッドとの間のワイヤボンド上の信号は、周辺のワイヤボンドに対してクロストークを発生させ得る。このクロストークは、マイクロ波周波数スペクトル内にあることがある。ワイヤボンド上の信号は、単一光子またはほんのわずかの光子によって搬送または送信される情報に対応し得る。よって、量子計算チップは、従来のコンピュータよりも大きなレベルの感度を必要とする。本明細書に説明される理由から、ワイヤボンドおよび信号がｑ回路を用いた量子計算に関係するとき、周辺のワイヤボンド間のクロストークは、望ましくない。したがって、量子計算チップにおいて周辺のワイヤボンド間のクロストークを減少または軽減あるいはその両方を行う必要がある。
ｑ回路において使用される導波菅構造は、マイクロ波信号を制限し、回路の異なる部分間のクロストークを最小化するように設計される。これは、例えば、２つのコプレーナ導波路を分離する十分に大きな接地面によって、実現され得る。オンチップ導波路は、導電パッドにおいて終わってもよく、外部回路は、導電パッドからワイヤボンドを用いて接続され得る。しかしながら、ワイヤボンドの位置において、異なる信号線間の追加の連結が可能であり、それが、より大きな（望ましくない）クロストークにつながることがある。
例示的実施形態は、ｑ回路がｑ回路上のクロストークを最小化させるように設計されるが、接地面または遮蔽あるいはその両方がワイヤボンド間においては難しいことを認識する。さらに、例示的実施形態は、キュービットの数がｑ回路上で増加するにつれて、キュービットがそこから外部回路に接続され得る導体の数も増加することを認識する。同じサイズのチップにおいて増加した数のキュービットを製造することによって、チップ上の導体密度が増加される。その結果、そのような導体からのワイヤボンドは、同一チップ上の他のワイヤボンドに物理的に近くなる。よって、ワイヤボンドはより密集することになり、密集することによって、ワイヤボンド間のクロストークが増加する結果となる。追加的に、例示的実施形態は、ワイヤボンド間隔に対して収容するｑ回路のサイズを増加させることが、大きなｑ回路サイズに起因する非効率性およびコスト増加をもたらす結果となることを認識する。
したがって、当技術分野において前述した問題に対処する必要がある。
第１の態様から見ると、本発明は、量子計算チップにおけるクロストークを減少させるためのワイヤボンドの構成であって、量子計算回路の第１の導体を外部回路の第１の導体と連結する第１のワイヤボンドと、量子計算回路の第２の導体を外部回路の第２の導体と連結する第２のワイヤボンドであって、第１のワイヤボンドと第２のワイヤボンドとが、第１の導体の長さ方向に第１の垂直距離だけ分離される、第２のワイヤボンドと、を備える、構成を提供する。
さらなる態様から見ると、本発明は、方法であって、量子計算回路の第１の導体を外部回路の第１の導体と連結するように第１のワイヤボンドを構成することと、量子計算回路の第２の導体を外部回路の第２の導体と連結するように第２のワイヤボンドを構成することであって、第１のワイヤボンドと第２のワイヤボンドとが、第１の導体の長さ方向に第１の垂直距離だけ分離される、第２のワイヤボンドを構成することと、を含む、方法を提供する。
例示的実施形態は、量子計算チップのためのワイヤボンド・クロストーク減少デバイス、ならびにそのための製造の方法およびシステムを提供する。実施形態は、量子計算チップにおけるクロストークを減少させるためのワイヤボンドの構成を、量子計算回路の第１の導体を外部回路の第１の導体と連結する第１のワイヤボンドを含むように構築する。実施形態は、構成において、量子計算回路の第２の導体を外部回路の第２の導体と連結する第２のワイヤボンドであって、第１のワイヤボンドと第２のワイヤボンドとが、第１の導体の長さ方向に第１の垂直距離だけ分離される、第２のワイヤボンドをさらに含む。
一実施形態では、第２のワイヤボンドの向きが、第１のワイヤボンドの向きから角度が付けられている。
別の実施形態では、第２のワイヤボンドの向きが、第１のワイヤボンドの向きに略直交する。
別の実施形態では、第２のワイヤボンドの向きが、第１のワイヤボンドの向きに略平行である。
別の実施形態では、構成が、量子計算回路の第３の導体を外部回路の第３の導体と連結する第３のワイヤボンドであって、第２のワイヤボンドと第３のワイヤボンドとが、第２の垂直距離だけ分離される、第３のワイヤボンドをさらに含む。
別の実施形態では、第１の垂直距離と第２の垂直距離とが等しい。
別の実施形態では、第３のワイヤボンドの向きが、第２のワイヤボンドの向きから角度が付けられている。
別の実施形態では、第３のワイヤボンドの向きが、第１のワイヤボンドの向きと実質的に類似している。
別の実施形態では、構成が、量子計算回路の第４の導体を外部回路の第４の導体と連結する第４のワイヤボンドであって、第３のワイヤボンドと第４のワイヤボンドとが、第３の垂直距離だけ分離される、第４のワイヤボンドをさらに含む。
別の実施形態では、第３の垂直距離が、第１の垂直距離および第２の垂直距離の合計と等しい。
別の実施形態では、第３の垂直距離が、第１の垂直距離と等しい。
別の実施形態では、第３の垂直距離が、第２の垂直距離と等しい。
別の実施形態では、第４のワイヤボンドの向きが、第３のワイヤボンドの向きから角度が付けられている。
別の実施形態では、第４のワイヤボンドの向きが、第２のワイヤボンドの向きに略平行である。
実施形態は、ワイヤボンドの構成を作り上げるための方法を含む。
実施形態は、ワイヤボンドの構成を構築するため、または組み立てるためのシステムを含む。
本発明に特有であると信じられる新規な特性が、添付の特許請求の範囲において述べられている。しかしながら、発明自体は、使用の好適なモード、さらなる目的、およびその利点と同様に、添付図面と併せて読まれるときに、以下の例示的な実施形態の詳細な説明に対する参照によって最もよく理解されるであろう。
例示的実施形態による、ｑ回路のための例としてのワイヤボンド間隔の概略図を示す。 例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。 別の例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。 別の例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。 例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。 例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。 例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。
本発明を説明するために使用される例示的実施形態は、概して、量子計算チップのためのワイヤボンド間のクロストークの上述した問題に対処し、解決する。例示的実施形態は、ｑ回路サイズを維持しつつ、ワイヤボンド分離距離を増加させることをもたらし、それが上述した必要性または問題に対処する。
周波数に関して発生すると本明細書に説明される動作は、その周波数の信号に関して発生すると解釈されるべきである。「信号」に対する全ての参照は、使用される場所が明示的に区別されない限り、マイクロ波周波数信号に対する参照である。
実施形態は、ｑ回路のための増加したワイヤボンド分離距離のための構成を提供する。別の実施形態は、方法がソフトウェア・アプリケーションとして実施され得るように、増加したワイヤボンド分離構成のための製造方法を提供する。製造方法の実施形態を実施するアプリケーションは、リソグラフィ・システムまたは回路アセンブリ・システムなどの、既存の半導体製造システムと併せて動作するように構成され得る。
説明を明確にするために、かつそれに対していかなる限定も示唆することなく、例示的実施形態は、いくつかの例としての構成を用いて説明される。本開示から、当業者は、説明される目的を達成するための説明される構成の多くの改変、適合、および修正に想到することが可能であり、同上のものが、例示的実施形態の範囲内で考慮される。
さらに、例としてのレジスタ、インダクタ、コンデンサ、導波管、および他の回路コンポーネントの簡略図が、図面および例示的実施形態において用いられる。実際の製造または回路において、図示され、もしくは本明細書に説明される追加の構造もしくはコンポーネント、または図示されるものとは異なるが本明細書に説明されるのと類似の機能のための構造もしくはコンポーネントが、例示的な実施形態の範囲から逸脱することなく存在し得る。
さらに、例示的実施形態が、特定の実際の、または仮想のコンポーネントに関して単に例として説明される。様々な例示的実施形態によって説明されるステップは、ｑ回路内で説明される機能を提供することを目的とし得る、または別の目的のために再利用し得る、多様なコンポーネントを用いて回路を製造するために適合され得る。このような適合は、例示的実施形態の範囲内で考慮される。
例示的実施形態は、単に例として、ある種類の材料、電気特性、ステップ、数値、周波数、回路、コンポーネント、およびアプリケーションに関して説明される。これらのおよび他の類似の人工物のいかなる特定の明示も、本発明に対する限定であるように意図されない。これらのおよび他の類似の人工物のいかなる適当な明示も、例示的実施形態の範囲内で選択され得る。
本開示における例は、説明を明確にするためだけに使用され、例示的実施形態に限定されない。本明細書に列挙されるいかなる利点も、単なる例であり、例示的実施形態に対する限定であるように意図されない。追加の利点または異なる利点は、特定の例示的実施形態によって実現され得る。さらに、特定の例示的実施形態は、上記に列挙された利点のうちのいくつかを有してもよく、全てを有してもよく、またはいずれも有さなくてもよい。
図１を参照すると、この図は、例示的実施形態による、ｑ回路のための例としてのワイヤボンド間隔の概略図を示す。構成１００は、２つ以上のワイヤボンド１０２、１０４のセットを含む。ワイヤボンド１０２、１０４は、外部回路をｑ回路１０６に接続する。例えば、ワイヤボンド１０２は、導電パッド１０３Ｂを介して導体１０３Ａに連結し、ワイヤボンド１０４は、導電パッド１０５Ｂを介して導体１０５Ａに連結する。導体１０３Ａ、導体１０５Ａ、パッド１０３Ｂ、およびパッド１０５Ｂは、基板１０７上に製造される。ワイヤボンド１０２の一部は、示される例において図示されるように、横方向距離Δｘおよび垂直距離Δｙだけ、ワイヤボンド１０４の対応する部分から分離される。
図２を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。構成２００は、２つ以上のワイヤボンド２０２、２０４、２０６、２０８．．．のセットを含む。例えば、ワイヤボンド２０２および２０４は、導体の長さ方向に、垂直方向の千鳥状（staggered manner）に配置される。千鳥状にすることによって、ワイヤボンド２０２および２０４の対応する部分が横方向距離および垂直距離だけ互いに分離される。したがって、ワイヤボンド２０２および２０４の対応する部分が、従来技術における互いからの横方向の分離のみを有する場合に、千鳥状の配置によって、横方向距離よりも大きな対角線距離がワイヤボンド２０２および２０４の同一の対応する部分を分離する。隣接ワイヤボンドの分離は、横方向距離および垂直距離の両方において発生する。
図３を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。この図中の例としての構成３００は、２つ以上のワイヤボンド３０２、３０４、３０６、３０８．．．のセットを含む。隣接ワイヤボンド３０２、３０４の分離は、第１の垂直距離３０３Ａおよび第１の横方向距離３０３Ｂにおいて発生する。隣接ワイヤボンド３０４、３０６の分離は、第２の垂直距離３０５Ａおよび第２の横方向距離３０５Ｂにおいて発生する。隣接ワイヤボンド３０６、３０８の分離は、第３の垂直距離３０７Ａおよび第３の横方向距離３０７Ｂにおいて発生する。
ワイヤボンドは、例示的実施形態の範囲内の多様な配列において配列され得る。一実施形態において、第１の横方向距離３０３Ｂは、第２の横方向距離３０５Ｂと等しいか、または異なる。別の実施形態において、第１の垂直距離３０３Ａは、第２の垂直距離３０５Ａと等しいか、または異なる。別の実施形態において、第３の垂直距離３０７Ａは、第１の垂直距離３０３Ａおよび第２の垂直距離３０５Ａの合計と等しいか、または異なる。別の実施形態において、第３の垂直距離３０７Ａは、第１の垂直距離３０３Ａと等しいか、または異なる。
これらの距離の例は、限定であるように意図されない。本開示から、当業者は、ワイヤボンド間の千鳥状の分離距離を構成する多くの他の方法に想到することが可能であり、同上のものが、例示的実施形態の範囲内で考慮される。
図４を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。構成４００は、ワイヤボンド４０２、４０４、および外部回路４０６を含む。ワイヤボンド４０４の向きは、ワイヤボンド４０２の向きとは異なる。ワイヤボンド４０２は、第１の方向において外部回路４０６に面し、外部回路４０６に向かって延びる。ワイヤボンド４０４は、第２の方向において外部回路４０６に面し、外部回路４０６に向かって延びる。１つの配列において、第２の方向は、実質的に第１の方向の反対方向である。例えば、第２の方向は、第１の方向から１８０度±１０度である。
ワイヤボンドは、例示的実施形態の範囲内の多様な他の配列で配列され得る。一実施形態において、隣接ワイヤボンドの１つの配列が、隣接ワイヤボンドの異なる向きに加えて、垂直分離距離を含む。
図５を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。構成５００は、ワイヤボンド５０２、５０４、および外部回路５０６を含む。ワイヤボンド５０４の向きは、ワイヤボンド５０２の向きとは異なる。１つの配列では、ワイヤボンド５０４の向きは、ワイヤボンド５０２の向きに略直交する。例えば、ワイヤボンド５０４の向きは、ワイヤボンド５０２の向きから９０度±１０度である。
ワイヤボンド５０２および５０４は、少数の非限定的な例を与えるために、互いに対して３０度、４５度、６０度、または１３５度などの他の適当な角度に向けられていてもよい。そのような角度が付けられた向きは、ワイヤボンド５０２および５０４の対応する部分の間に垂直距離をさらに含んでも含まなくてもよい。
図６を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。構成６００は、ワイヤボンド６０２、６０４、６０６、６０８．．．を含む。隣接ワイヤボンド６０２、６０４の分離は、第１の横方向距離および第１の垂直距離において発生する。ワイヤボンド６０４の向きは、ワイヤボンド６０２の向きとは異なる。一実施形態では、ワイヤボンド６０４は、ワイヤボンド６０２の向きに略直交する。別の実施形態では、ワイヤボンド６０４は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド６０２に対して別の適当な角度に向けられている。
隣接ワイヤボンド６０４、６０６の分離は、第２の横方向距離および第２の垂直距離において発生する。ワイヤボンド６０６の向きは、ワイヤボンド６０４の向きとは異なる。一実施形態では、ワイヤボンド６０６は、ワイヤボンド６０４の向きに略直交する。別の実施形態では、ワイヤボンド６０６は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド６０４に対して別の適当な角度に向けられている。隣接ワイヤボンド６０６、６０８の分離は、第３の横方向距離および第３の垂直距離において発生する。一実施形態では、第３の垂直距離は、第１の垂直距離および第２の垂直距離の合計と等しい。ワイヤボンドは、例示的実施形態の範囲内の多様な他の配列で配列され得る。例えば、配列のパターンは、図６に示されるように繰り返す。
図７を参照すると、この図は、例示的実施形態による、ｑ回路と外部回路との間のワイヤボンドの例としてのセットを示す。構成７００は、ワイヤボンド７０２、７０４、７０６、７０８、７１０．．．を含む。隣接ワイヤボンド７０２、７０４の分離は、第１の横方向距離および第１の垂直距離において発生する。ワイヤボンド７０４の向きは、ワイヤボンド７０２の向きとは異なる。一実施形態では、ワイヤボンド７０４は、ワイヤボンド７０２の向きに略直交する。別の実施形態では、ワイヤボンド７０４は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド７０２に対して別の適当な角度に向けられている。隣接ワイヤボンド７０４、７０６の分離は、第２の横方向距離および第２の垂直距離において発生する。ワイヤボンド７０６の向きは、ワイヤボンド７０４の向きとは異なる。一実施形態では、ワイヤボンド７０６は、ワイヤボンド７０４の向きに略直交する。別の実施形態では、ワイヤボンド７０６は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド７０４に対して別の適当な角度に向けられている。別の実施形態では、ワイヤボンド７０６の向きは、ワイヤボンド７０２に実質的に類似する。
隣接ワイヤボンド７０８、７０６の分離は、第３の横方向距離および第３の垂直距離において発生する。ワイヤボンド７０８の向きは、ワイヤボンド７０６の向きとは異なる。一実施形態では、ワイヤボンド７０８は、ワイヤボンド７０６の向きに略直交する。別の実施形態では、ワイヤボンド７０８は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド７０６に対して別の適当な角度に向けられている。
隣接ワイヤボンド７１０、７０８の分離は、第４の横方向距離および第４の垂直距離において発生する。ワイヤボンド７１０の向きは、ワイヤボンド７０８の向きとは異なる。一実施形態では、ワイヤボンド７１０は、ワイヤボンド７０８の向きに略直交する。別の実施形態では、ワイヤボンド７１０は、例えば１０〜１７０度の間の任意の角度で、ワイヤボンド７０８に対して別の適当な角度に向けられている。ワイヤボンドは、例示的実施形態の範囲内の多様な他の配列で配列され得る。一実施形態では、隣接ワイヤボンドの第１のペア間の横方向距離は、隣接ワイヤボンドの第２のペア間の横方向距離と等しいか、または異なる。別の実施形態では、隣接ワイヤボンドの第１のペア間の垂直距離は、隣接ワイヤボンドの第２のペア間の垂直距離と等しいか、または異なる。
別の実施形態では、隣接ワイヤボンド間の分離の垂直距離を判断する方法は、隣接ワイヤボンド間の所定の横方向距離および隣接ワイヤボンド間の所定の最小分離距離に基づいて計算される。例えば、所定の横方向距離の選択は、ｑチップのサイズおよび所望の数のキュービットに基づく。いくつかの実施形態では、ワイヤボンドの所定の最小分離距離は、異なる信号線間のクロストークを最小化するように設定される。一実施形態では、所定の最小分離距離の選択は、ｑチップのサイズおよび所望の数のキュービットに基づく。
隣接ワイヤボンド間の分離の垂直距離は、所定の横方向距離および所定の最小分離距離から計算される。例えば、図１における横方向距離Δｘは、所定の横方向距離であってもよい。図１に示されるように、横方向距離Δｘおよび垂直距離Δｙは、直角を形成する。ΔｘとΔｙとの間の直角の斜辺は、隣接ワイヤボンド間の最小分離距離である。隣接ワイヤボンド間の垂直距離は、所定の横方向距離、最小分離距離、ならびにワイヤボンドの配列の向きおよび構成に基づいて計算され得る。例えば、ピタゴラスの定理は、所定の横方向距離および隣接ワイヤボンド間の最小分離距離に基づいて、図１に示される配列における隣接ワイヤボンド間の垂直距離を計算するために使用され得る。
本発明の多様な実施形態は、関連する図面を参照して本明細書において説明される。代替的実施形態は、本発明の範囲から逸脱することなく考案され得る。ワイヤボンドの数を様々な実施形態に示される数よりも大きく拡張する代替的実施形態が、本発明の範囲内において考えられる。様々な接続および位置関係（例えば、上、下、隣接など）が、以下の説明および図面内の要素間において述べられているが、当業者は、向きが変更されても説明される機能性が維持されるときに、本明細書に説明される位置関係の多くが向きに独立していることを認識するであろう。これらの接続または位置関係あるいはその両方が、特段の指定がない限り、直接または間接であってもよく、本発明は、この点に関して限定であるように意図されない。その結果、要素の連結は、直接連結または間接連結のいずれかを指してもよく、要素間の位置関係は、直接または間接の位置関係であってもよい。間接的な位置関係の例として、レイヤ「Ｂ」上にレイヤ「Ａ」を形成することに対する本説明における参照は、レイヤ「Ａ」およびレイヤ「Ｂ」の関連特性および機能性が中間層によって実質的に変更されない限り、１つまたは複数の中間層（例えばレイヤ「Ｃ」）がレイヤ「Ａ」およびレイヤ「Ｂ」の間にある状況を含む。
以下の定義および略称は、特許請求の範囲および明細書の解釈のために使用されるものとする。本明細書において使用される、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「包含する」、もしくは「包含している」という用語、またはそれらの任意の他の変形は、非排他的包含を含むように意図される。例えば、要素のリストを含む合成物、混合物、プロセス、方法、製品、または装置は、必ずしもそれらの要素だけに限定されず、明示的に列挙されない他の要素、またはそのような合成物、混合物、プロセス、方法、製品、もしくは装置に固有の他の要素を含み得る。
追加的に、「例示的」という用語は、「例、事例、または例示として機能すること」を意味するように、本明細書において使用される。本明細書において説明されるいかなる実施形態または設計も、必ずしも他の実施形態または設計よりも好適または有利であると解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、即ち、１、２、３、４などを含むように理解される。「複数の」という用語は、２以上の任意の整数、即ち、２、３、４、５などを含むように理解される。「接続」という用語は、間接「接続」および直接「接続」を含み得る。
「一実施形態」、「実施形態」、「例示的実施形態」などへの明細書中の参照は、説明される実施形態が、特定の特徴、構造、または特性を含み得るが、あらゆる実施形態が当該特定の特徴、構造、または特性を含んでも含まなくてもよいことを示している。さらに、そのような語句は、必ずしも同一の実施形態に言及しているわけではない。さらに、特定の特徴、構造、または特性が、ある実施形態に関連して説明されるとき、それは、明示的に説明されるか否かに関わらず、他の実施形態に関連するそのような特徴、構造、または特性に影響を及ぼす当業者の知識の範囲内にあると考えられる。
「約」、「実質的に」、「おおよそ」という用語およびそれらの変形は、本出願の出願時点に入手可能な機器に基づく特定の数量の測定値に関連する誤差の程度を含むように意図される。例えば、「約」は、所与の値の±８％もしくは５％、または２％の範囲を含み得る。
本発明の多様な実施形態の説明は、例示の目的で提示されているが、網羅的であるように、または開示される実施形態に限定されるように意図されない。多くの修正および変形が、説明される実施形態の範囲から逸脱することなく当業者に明らかであろう。本明細書で使用される用語は、実施形態の原理、実用的な適用、もしくは市場で発見される技術を超える技術的改善を最もよく説明するため、または他の当業者が本明細書で説明された実施形態を理解することを可能にするために、選択された。

Claims (25)

  1. 量子計算チップにおけるクロストークを減少させるためのワイヤボンドの構成であって、
    量子計算回路の第１の導体を外部回路の第１の導体と連結する第１のワイヤボンドと、
    前記量子計算回路の第２の導体を前記外部回路の第２の導体と連結する第２のワイヤボンドであって、前記第１のワイヤボンドと前記第２のワイヤボンドとが、前記第１の導体の長さ方向に第１の垂直距離だけ分離される、前記第２のワイヤボンドと、
    を備える、構成。
  2. 前記第２のワイヤボンドの向きが、前記第１のワイヤボンドの向きから角度が付けられている、請求項１に記載の構成。
  3. 前記第２のワイヤボンドの前記向きが、前記第１のワイヤボンドの前記向きに略直交する、請求項２に記載の構成。
  4. 前記第２のワイヤボンドの前記向きが、前記第１のワイヤボンドの前記向きに略平行である、請求項２に記載の構成。
  5. 前記量子計算回路の第３の導体を前記外部回路の第３の導体と連結する第３のワイヤボンドであって、前記第２のワイヤボンドと前記第３のワイヤボンドとが、第２の垂直距離だけ分離される、前記第３のワイヤボンドをさらに備える、請求項１ないし４のいずれかに記載の構成。
  6. 前記第１の垂直距離と前記第２の垂直距離とが等しい、請求項５に記載の構成。
  7. 前記第３のワイヤボンドの向きが、前記第２のワイヤボンドの向きから角度が付けられている、請求項５に記載の構成。
  8. 前記第３のワイヤボンドの前記向きが、前記第１のワイヤボンドの向きと実質的に類似している、請求項５ないし７のいずれかに記載の構成。
  9. 前記量子計算回路の第４の導体を前記外部回路の第４の導体と連結する第４のワイヤボンドであって、前記第３のワイヤボンドと前記第４のワイヤボンドとが、第３の垂直距離だけ分離される、前記第４のワイヤボンドをさらに備える、請求項５に記載の構成。
  10. 前記第３の垂直距離が、前記第１の垂直距離および前記第２の垂直距離の合計と等しい、請求項９に記載の構成。
  11. 前記第３の垂直距離が、前記第１の垂直距離と等しい、請求項９に記載の構成。
  12. 前記第３の垂直距離が、前記第２の垂直距離と等しい、請求項９に記載の構成。
  13. 前記第４のワイヤボンドの向きが、前記第３のワイヤボンドの向きから角度が付けられている、請求項９に記載の構成。
  14. 前記第４のワイヤボンドの向きが、前記第２のワイヤボンドの向きに略平行である、請求項９に記載の構成。
  15. 前記第２の導体が、前記外部回路の前記第１の導体の隣接導体である、請求項１ないし１４のいずれかに記載の構成。
  16. 前記第３の導体が、前記外部回路の前記第２の導体の隣接導体である、請求項５ないし１５のいずれかに記載の構成。
  17. 前記第４の導体が、前記外部回路の前記第３の導体の隣接導体である、請求項９ないし１６のいずれかに記載の構成。
  18. 方法であって、
    量子計算回路の第１の導体を外部回路の第１の導体と連結するように第１のワイヤボンドを構成することと、
    前記量子計算回路の第２の導体を前記外部回路の第２の導体と連結するように第２のワイヤボンドを構成することであって、前記第１のワイヤボンドと前記第２のワイヤボンドとが、前記第１の導体の長さ方向に第１の垂直距離だけ分離される、前記第２のワイヤボンドを構成することと、
    を含む、方法。
  19. 前記量子計算回路の第３の導体を前記外部回路の第３の導体と連結するように第３のワイヤボンドを構成することであって、前記第２のワイヤボンドと前記第３のワイヤボンドとが、第２の垂直距離だけ分離される、前記第３のワイヤボンドを構成することをさらに含む、請求項１８に記載の方法。
  20. 前記量子計算回路の第４の導体を前記外部回路の第４の導体と連結するように第４のワイヤボンドを構成することであって、前記第３のワイヤボンドと前記第４のワイヤボンドとが、第３の垂直距離だけ分離される、前記第４のワイヤボンドを構成することをさらに含む、請求項１９に記載の方法。
  21. 前記第３の垂直距離が、前記第１の垂直距離および前記第２の垂直距離の合計と等しい、請求項２０に記載の方法。
  22. 前記第３の垂直距離が、前記第１の垂直距離と等しい、請求項２０に記載の方法。
  23. 前記第２の導体が、前記外部回路の前記第１の導体の隣接導体である、請求項１８ないし２２のいずれかに記載の方法。
  24. 前記第３の導体が、前記外部回路の前記第２の導体の隣接導体である、請求項１９ないし２３のいずれかに記載の方法。
  25. 前記第４の導体が、前記外部回路の前記第３の導体の隣接導体である、請求項２０ないし２４のいずれかに記載の方法。
JP2021507764A 2018-08-27 2019-08-13 量子計算チップのためのワイヤボンド・クロストーク減少 Active JP7410125B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/114,124 2018-08-27
US16/114,124 US10833238B2 (en) 2018-08-27 2018-08-27 Wirebond cross-talk reduction for quantum computing chips
PCT/EP2019/071755 WO2020043489A1 (en) 2018-08-27 2019-08-13 Wirebond cross-talk reduction for quantum computing chips

Publications (2)

Publication Number Publication Date
JP2021535594A true JP2021535594A (ja) 2021-12-16
JP7410125B2 JP7410125B2 (ja) 2024-01-09

Family

ID=67659889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021507764A Active JP7410125B2 (ja) 2018-08-27 2019-08-13 量子計算チップのためのワイヤボンド・クロストーク減少

Country Status (5)

Country Link
US (2) US10833238B2 (ja)
EP (1) EP3844685A1 (ja)
JP (1) JP7410125B2 (ja)
CN (1) CN112585626A (ja)
WO (1) WO2020043489A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11762733B2 (en) * 2020-11-23 2023-09-19 Electronics And Telecommunications Research Institute Quantum computing system and operation method thereof
CN115409181B (zh) * 2021-05-28 2024-02-06 本源量子计算科技（合肥）股份有限公司 量子芯片的校准方法和装置、量子测控系统、量子计算机

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108569A (en) 1998-05-15 2000-08-22 E. I. Du Pont De Nemours And Company High temperature superconductor mini-filters and mini-multiplexers with self-resonant spiral resonators
EP1436870A2 (en) 2001-10-09 2004-07-14 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPIC) AND OPTICAL TRANSPORT NETWORKS EMPLOYING TxPICs
JP4533173B2 (ja) 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
JP5062508B2 (ja) * 2006-05-30 2012-10-31 公益財団法人国際超電導産業技術研究センター 超電導素子とその製造方法
US7667321B2 (en) 2007-03-12 2010-02-23 Agere Systems Inc. Wire bonding method and related device for high-frequency applications
JP2010010492A (ja) 2008-06-27 2010-01-14 Sony Corp 半導体装置および半導体集積回路
US20130161804A1 (en) 2011-12-21 2013-06-27 Clifford R. Fishley Integrated circuit (ic) leadframe design
US9178154B2 (en) 2012-10-09 2015-11-03 D-Wave Systems Inc. Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
WO2015013532A1 (en) 2013-07-24 2015-01-29 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
US10496934B2 (en) 2014-02-28 2019-12-03 Rigetti & Co, Inc. Housing qubit devices in an electromagnetic waveguide system
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
US10268622B2 (en) 2016-01-29 2019-04-23 D-Wave Systems Inc. Systems and methods for increasing analog processor connectivity
US10347605B2 (en) * 2017-11-28 2019-07-09 International Business Machines Corporation System and method for routing signals in complex quantum systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S.BLANVILLAIN ET AL.: "Suppressing on-chip electromagnetic crosstalk for spin qubit devices", JOURNAL OF APPLIED PHYSICS, vol. 112, no. 6, JPN7023000878, 20 September 2012 (2012-09-20), US, pages 64315 - 1, ISSN: 0005007112 *

Also Published As

Publication number Publication date
US20200066961A1 (en) 2020-02-27
CN112585626A (zh) 2021-03-30
EP3844685A1 (en) 2021-07-07
JP7410125B2 (ja) 2024-01-09
WO2020043489A1 (en) 2020-03-05
US20210151656A1 (en) 2021-05-20
US10833238B2 (en) 2020-11-10
US11038093B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US11730066B2 (en) Systems and methods for superconducting devices used in superconducting circuits and scalable computing
JP7052042B2 (ja) 超伝導量子ビット回路のための低損失アーキテクチャ
JP6749382B2 (ja) 超伝導デバイスにおける磁束制御
JP2021526729A (ja) 垂直シリコン・オン・メタル超伝導量子干渉デバイス
JP2021504956A (ja) 共振器構造、共振器構造形成方法および共振器
JP7212439B2 (ja) 超電導部分ｔｓｖを用いたトランスモン・キュービット用の後面結合
JP2020511794A (ja) 積層型量子コンピューティングデバイスにおける回路要素の集積
US11727295B2 (en) Tunable superconducting resonator for quantum computing devices
KR20180102581A (ko) 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링
JP7410125B2 (ja) 量子計算チップのためのワイヤボンド・クロストーク減少
US11195982B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
JP2022522637A (ja) 固定周波数量子ビットの共振周波数調整
US11527697B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
JP2022528739A (ja) キュービット周波数同調構造およびフリップ・チップ量子コンピューティング・デバイスのための製造方法
US10833390B2 (en) Superconducting resonator to limit vertical connections in planar quantum devices
JP7315666B2 (ja) マイクロ波回路用の信号コネクタ
CN117500364A (zh) 一种量子芯片及量子计算机

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231221

R150 Certificate of patent or registration of utility model

Ref document number: 7410125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150