JP2022528739A - キュービット周波数同調構造およびフリップ・チップ量子コンピューティング・デバイスのための製造方法 - Google Patents

Abstract

量子コンピューティング・デバイスは、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを含む。１つまたは複数のキュービットのそれぞれが、関連する共振周波数を有する。量子コンピューティング・デバイスは、第２の基板および１つまたは複数のキュービットに対向する第２の基板上に配置された少なくとも１つの導電面を有する第２のチップをさらに含む。少なくとも１つの導電面が、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する。

Description

本発明は、一般に、超伝導デバイス、超伝導量子デバイスにおいてキュービット周波数を同調させるための製造方法、および製造システムに関する。より詳細には、本発明は、キュービット周波数同調構造（qubit frequency tuning structure）のためのデバイス、方法、およびシステム、ならびにフリップ・チップ量子コンピューティング・デバイス（flip chip quantum computing device）のための製造方法に関する。

以下、単語または語句中の「Ｑ」という接頭語は、使用される際に明示的に区別されない限り、量子コンピューティングの文脈におけるその単語または語句の参照を示している。

分子および素粒子は、物質界が基礎的なレベルでどのように動作するかを探究する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子が奇妙な挙動を示し、同時に１つより多くの状態をとり、非常に遠くの他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。

我々が今日使用するコンピュータは、古典コンピュータ（本明細書では「従来型」コンピュータまたは従来型ノード、即ち「ＣＮ」とも呼ばれる）といわれる。従来型コンピュータは、いわゆるフォン・ノイマン式アーキテクチャにおいて、半導体材料および技術を用いて製造される従来型プロセッサ、半導体メモリ、および磁気記憶デバイスまたはソリッド・ステート記憶デバイスを使用する。特に、従来型コンピュータにおけるプロセッサは、バイナリ・プロセッサであり、即ち、１および０で表されるバイナリ・データに対して動作する。

量子プロセッサ（ｑプロセッサ）は、量子もつれ状態のキュービット・デバイス（本明細書では簡潔に「キュービット」、複数の「キュービット」と呼ばれる）の変わった性質を用いて計算タスクを実行する。量子力学が作用する特定の領域では、問題の粒子が、「オン」状態、「オフ」状態、ならびに同時に「オン」および「オフ」両方の状態などの、複数の状態で存在し得る。半導体プロセッサを用いたバイナリ計算が、単にオンおよびオフ状態（バイナリ・コードの１および０に相当する）を用いることに限定されるところ、量子プロセッサは、これらの量子状態の有様を利用して、データ計算において使用可能な信号を出力する。

従来型コンピュータは、ビットで情報を符号化する。各ビットは、１または０の値をとり得る。これらの１および０は、コンピュータ機能を最終的に駆動するオン／オフ・スイッチとして機能する。一方、量子コンピュータは、キュービットに基づき、キュービットは、量子物理学の２つの重要な原理である重ね合わせおよびもつれに従って動作する。重ね合わせは、各キュービットが、１および０の両方を同時に表し得ることを意味する。

もつれは、重ね合わせ状態の複数のキュービットが、非古典的なやり方で相互に関連付けられ得ること、即ち、１つの状態（それが１もしくは０または両方のいずれにせよ）が、別の状態に依存し得ること、および２つのキュービットが個々に扱われるときよりもそれらがもつれているときに、２つのキュービットについて確認され得る情報がより多く存在することを意味する。

これらの２つの原理を用いて、キュービットは、より高度な情報のプロセッサとして動作して、従来型コンピュータを用いて処理し難い難問を量子コンピュータが解くことができるように、量子コンピュータが機能することを可能にする。ＩＢＭ（登録商標）は、超伝導キュービットを用いた量子プロセッサの操作性の構築および実証に成功した（ＩＢＭは、米国および他の国々におけるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である）。

超伝導キュービットは、ジョセフソン接合（Josephson junction）を含む。ジョセフソン接合は、超伝導トンネル接合であり、超伝導トンネル接合は、２つの薄膜超伝導金属層を非超伝導材料によって分離することによって形成される。超伝導層内の金属が、例えば金属の温度を指定された極低温まで低下させることによって、超伝導にされるとき、一対の電子が、１つの超伝導層から非超伝導層を通って他の超伝導層へトンネルし得る。キュービットにおいて、ジョセフソン接合は、分散型非線形インダクタとして機能し、非線形マイクロ波発振器を形成する１つまたは複数の容量性デバイスと並列で電気的に結合される。発振器は、キュービット回路におけるインダクタンスおよび静電容量の値によって決定される共振周波数（resonance frequency）／遷移周波数を有する。「キュービット」という用語に対するいかなる参照も、使用される場合が明示的に区別されない限り、ジョセフソン接合を利用する超伝導キュービット回路への参照である。

超伝導状態では、材料は、第１に、電流の通路に対して抵抗を示さない。抵抗がゼロに下がるとき、電流は、エネルギーを散逸することなく材料の内側で循環し得る。第２に、材料は、マイスナー効果（Meissner effect）を示し、即ち、それらが十分に弱いという条件で、外部磁場は、超伝導体を貫通しないが、その表面に残る。これらの特性の１つまたは両方が、材料によってもはや示されないとき、材料は、もはや超伝導ではなく通常状態にあるといわれる。

超伝導材料の臨界温度は、材料が超伝導の特徴を示し始める温度である。超伝導材料は、電流の流れに対して非常に低い抵抗またはゼロ抵抗を示す。臨界場は、所与の温度について最高磁場であり、その温度では材料は超伝導のままである。

超伝導体は、概して、２つのタイプのうちの１つに分類される。タイプＩの超伝導体は、臨界場において単一遷移を示す。臨界場に達するときに、タイプＩの超伝導体は、非超伝導状態から超伝導状態に遷移する。タイプＩＩの超伝導体は、２つの臨界場および２つの遷移を含む。下方臨界場において、または下方臨界場より下で、タイプＩＩの超伝導体は、超伝導状態を示す。上方臨界場より上で、タイプＩＩの超伝導体は、超伝導の特性を示さない。上方臨界場と下方臨界場との間では、タイプＩＩの超伝導体は、混合状態を示す。混合状態では、タイプＩＩの超伝導体は、不完全なマイスナー効果、即ち、特定の場所で量子化されたパケットにおいて外部磁場が超伝導材料を貫通することを示す。

キュービットによって処理される情報は、マイクロ波周波数の範囲でのマイクロ波信号／光子の形式で伝達され、または送信される。マイクロ波信号は、そこで符号化される量子情報を解読するためにキャプチャされ、処理され、分析される。読み出し回路は、キュービットの量子状態をキャプチャし、読み出し、測定するためにキュービットと連結される回路である。読み出し回路の出力は、計算を実行するためにｑプロセッサによって使用可能な情報である。

超伝導キュービットは、２つの量子状態、｜０＞および｜１＞を有する。これらの２つの状態は、原子の２つのエネルギー状態、例えば、超伝導人工原子（超伝導キュービット）の基底状態（｜ｇ＞）および第１の励起状態（｜ｅ＞）であり得る。他の例は、核スピンまたは電子スピンのスピンアップおよびスピンダウン、結晶欠陥の２つの配置、および量子ドットの２つの状態を含む。システムが量子性質のものであるため、２つの状態の任意の組み合わせが可能であり、有効である。

キュービットなどの超伝導デバイスは、超伝導材料および半導体材料を用いて既知の半導体製造技術で製造される。超伝導デバイスは、概して、異なる材料の１つまたは複数の層を用いて、デバイス特性および機能を実装する。材料の層は、超伝導性、導電性、半導電性、絶縁性、抵抗性、誘導性、容量性であってもよく、または任意の数の他の特性を有してもよい。材料の性質、材料の形状、サイズ、または配置、材料に隣接する他の材料、および多くの他の考慮事項を考慮すると、材料の異なる層は、異なる方法を用いて形成されなければならない場合がある。

超伝導デバイスは、平面であることが多く、即ち、超伝導体構造が、１つの平面上に製造される。非平面デバイスは、３次元（３Ｄ）デバイスであり、その場合、構造のいくつかは、所与の製造面より上または下に形成される。

いくつかのキュービットは、フリップ・チップ・ジオメトリを用いて製造される。フリップ・チップ・ジオメトリでは、キュービット・チップ（「Ｑチップ」とも呼ばれる）は、基板上にいくつかの個々のキュービットを有して製造され、１つまたは複数の接続を有するインターポーザ・チップが、別の基板上に製造される。半田バンプは、キュービット・チップまたはインターポーザ・チップあるいはその両方の第１の面上のチップ・パッド上に付着され、キュービット・チップまたはインターポーザ・チップは、その第１の面が下に向くように裏返しにされる。キュービット・チップおよびインターポーザ・チップは、整列され、バンプ結合され、それによって、半田バンプの半田が、キュービット・チップおよびインターポーザ・チップの電気接続を完成させる。

読み出し回路は、概して、共振器を用いて電磁共振（通常、マイクロ波または無線周波数共振）によってキュービットと結合される。読み出し回路内の共振器は、誘導性および容量性素子を含む。いくつかのキュービットが、固定周波数キュービット（fixed-frequency qubit）であり、即ち、それらの共振周波数は、変更可能ではない。他のキュービットは、周波数可変キュービット（frequency-tunable qubit）である。ｑプロセッサは、固定周波数キュービット、周波数可変キュービット、またはそれらの組み合わせを利用し得る。

例示的実施形態は、固定周波数キュービットが、ノイズに対する耐性を改善するために周波数が固定されるように設計されることを認識する。例示的実施形態は、チップ上の２つの結合したキュービットの共振周波数が、同一であるか、もしくは周波数の閾値帯の範囲内にあるとき、またはそれらのより高い遷移周波数が、共振しているか、もしくは共振に近いときに、クロストーク、量子デコヒーレンス、エネルギー崩壊、混合状態の生成、意図しない情報転送、量子状態漏出などの、負の影響が起こり得ることを認識する。例示的実施形態は、そのようなキュービットが、ゲートが動作しているキュービットの共振周波数のスペクトルについて厳重な要件を有する、交差共振ゲートなどのある量子ゲートの性能または効用にも負の影響を及ぼし得ることをさらに認識する。例示的実施形態は、固定周波数キュービットに基づく量子プロセッサにおける１つの課題が、隣接キュービット間の周波数密集または周波数衝突（frequency collision）であることをさらに認識する。

例示的実施形態は、固定周波数キュービットに基づく量子プロセッサにおける別の課題が、マイクロ波信号がオンになるときのインタラクション（オン・インタラクション強度）と、これらの信号が無効であるときの連結されたキュービット間のインタラクション（オフ・インタラクション強度）との間のオン／オフ比率が低いことであることを認識する。例示的実施形態は、固定周波数キュービットに基づく量子プロセッサにおけるさらに別の課題が、求められていないインタラクションを他の場所で作り出すことなく対象のゲートを有効にすることであることをさらに認識する。例示的実施形態は、固定周波数キュービットのための現在利用可能な製造方法において使用される製造および材料の欠陥が、所期の共振周波数からの逸脱につながることをさらに認識する。

したがって、当技術分野において前述した問題に対処する必要がある。

第１の態様から見ると、本発明は、量子コンピューティング・デバイスであって、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップであって、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、第１のチップと、第２の基板および１つまたは複数のキュービットに対向する第２の基板上に配置された少なくとも１つの導電面（conductive surface）を有する第２のチップであって、少なくとも１つの導電面が、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、第２のチップと、を備える、量子コンピューティング・デバイスを提供する。

さらなる態様から見ると、本発明は、量子コンピューティング・デバイスを提供する方法であって、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを形成することであって、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、第１のチップを形成することと、第２の基板および１つまたは複数のキュービットに対向する第２の基板上に配置された少なくとも１つの導電面を有する第２のチップを形成することであって、少なくとも１つの導電面が、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、第２のチップを形成することと、を含む方法を提供する。

さらなる態様から見ると、本発明は、量子コンピューティング・デバイスであって、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップであって、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、第１のチップと、第２の基板を有する第２のチップであって、第２の基板が、形成された凹部を有し、凹部の深さが、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた所望の共振周波数に対応する、第２のチップと、を備える、量子コンピューティング・デバイスを提供する。

さらなる態様から見ると、本発明は、リソグラフィ・コンポーネントを備える半導体製造システムであって、半導体製造システムが、量子コンピューティング・デバイスを製造するために少なくとも１つのダイ上で動作されるときに、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを形成することであって、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、第１のチップを形成することと、第２の基板および１つまたは複数のキュービットに対向する第２の基板上に配置された少なくとも１つの導電面を有する第２のチップを形成することであって、少なくとも１つの導電面が、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、第２のチップを形成することと、を含む動作を実行する、半導体製造システムを提供する。

例示的実施形態は、超伝導デバイス、ならびにそのための製造方法およびシステムを提供する。量子コンピューティング・デバイスの実施形態は、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを含む。実施形態では、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する。実施形態は、第２の基板および１つまたは複数のキュービットに対向する第２の基板上に配置された少なくとも１つの導電面を有する第２のチップをさらに含む。実施形態では、少なくとも１つの導電面が、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する。

別の実施形態では、導電面の少なくとも１つの寸法が、１つまたは複数のキュービットのそれぞれに関連付けられたパラメータの測定に基づく。

別の実施形態では、特定のキュービットに関連付けられた共振周波数が、測定されたパラメータに基づいて計算される予測共振周波数である。

別の実施形態では、パラメータは、１つまたは複数のキュービットに関連付けられた抵抗を含む。別の実施形態では、抵抗は、キュービットの接合の通常状態抵抗（normal-state resistance）である。別の実施形態では、接合は、キュービットのジョセフソン接合である。

別の実施形態では、少なくとも１つの寸法は、周波数調整値を達成するための静電容量変化に基づいて判断される。別の実施形態では、少なくとも１つの寸法は、導電面の形状または領域のうちの少なくとも１つを含む。

別の実施形態では、周波数調整値は、１つまたは複数のキュービットに関連付けられた共振周波数の間の周波数衝突を緩和するように判断される。

別の実施形態では、少なくとも１つの導電面は、接地面（ground plane）を含む。別の実施形態では、少なくとも１つの導電面は、超伝導材料または金属材料のうちの少なくとも１つから形成される。

別の実施形態では、第１のチップおよび第２のチップは、フリップ・チップ配列で配置される。別の実施形態では、第１のチップおよび第２のチップは、周波数同調範囲または同調感度のうちの少なくとも１つに基づいて所定の距離で結合される。

別の実施形態では、導電面は、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、銀、銅、白金、および金を含むセットから選択される少なくとも１つの構成要素からできている。別の実施形態では、第１の基板は、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つの構成要素からできている。

別の実施形態では、第２の基板は、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つの構成要素からできている。別の実施形態では、導電面は、超伝導材料である。別の実施形態では、少なくとも１つの寸法は、第２の基板に形成された凹部の深さを含む。

別の実施形態では、量子コンピューティング・デバイスは、第１の基板および第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップであって、１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、第１のチップを含む。実施形態では、量子コンピューティング・デバイスは、第２の基板を有する第２のチップであって、第２の基板が、形成された凹部を有し、凹部の深さが、１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた所望の共振周波数に対応する、第２のチップを含む。別の実施形態では、第１の基板は、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つのメンバからできている。

実施形態は、量子コンピューティング・デバイスを製造するための製造方法を含む。実施形態では、方法は、第１の層を付着することであって、少なくとも１つの導電面が、第１の層を含む、第１の層を付着することを含む。実施形態では、方法は、第１の層の一部を除去することを含む。

実施形態では、方法は、第２の基板上に第２の層を付着することであって、少なくとも１つの導電面が、第２の層を含む、第２の層を付着することを含む。実施形態では、第１の層および第２の層が接続される。実施形態では、第２の基板上の空間は、第１の層と第２の層との間に配置される。実施形態では、第２の基板の凹部は、第１の層と第２の層との間に配置される。

実施形態では、方法は、第２の基板の一部を除去することを含む。実施形態では、少なくとも１つの寸法は、第２の基板に形成された凹部の深さである。実施形態では、方法は、第２の基板において凹部をエッチングすることを含む。

実施形態は、量子コンピューティング・デバイスを製造するための製造システムを含む。

本発明に特有であると信じられる新規な特徴が、添付の特許請求の範囲において述べられている。しかしながら、発明自体は、使用の好適なモード、さらなる目的、およびその利点と同様に、添付図面と併せて読まれるときに、以下の例示的実施形態の詳細な説明に対する参照によって最もよく理解されるであろう。

例示的実施形態を用いて解決され得る問題を示す、例としてのフリップ・チップ量子コンピューティング・デバイスの断面図である。 例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのための例としてのキュービット周波数同調構造の断面図である。 例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのための別の例としてのキュービット周波数同調構造の断面図である。 例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造についての例としての接地面設計を示す図である。 例示的実施形態による、測定された接合抵抗に基づいてキュービットの予測周波数を計算するための例としてのグラフである。 例示的実施形態による、例としてのインターポーザ・チップ製造プロセス・ステップのブロック図である。 例示的実施形態による、別の例としてのインターポーザ・チップ製造プロセス・ステップのブロック図である。 例示的実施形態による、別の例としてのインターポーザ・チップ製造プロセス・ステップのブロック図である。 例示的実施形態による、別の例としてのインターポーザ・チップ製造プロセス・ステップのブロック図である。 例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造についての例としての可変接地面設計を示す図である。 例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造を製造する例としてのプロセスのフローチャートである。 例示的形態による、マルチ・キュービット・フリップ・チップ量子コンピューティング・デバイスのための例としてのキュービット周波数同調構造の断面図である。

本発明を説明するために使用される例示的実施形態は、概して、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造を提供することによって、上述した問題および他の関連する問題に対処し、解決する。例示的実施形態は、また、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造を製造するための製造方法およびシステムを提供する。

図１は、例示的実施形態を用いて解決され得る問題を示す、フリップ・チップ量子コンピューティング・デバイス１００の例としての断面図を示す。フリップ・チップ量子コンピューティング・デバイス１００は、キュービット基板１０３を有するキュービット・チップ１０２を含む。キュービット基板１０３は、キュービット基板１０３の第１の面上に形成されるキュービット１０４を含む。キュービット基板１０３は、極低温範囲において（閾値を超える）高熱伝導性を有する材料を含む。例えば、キュービット基板１０３は、７７Ｋから０．０１Ｋの温度範囲内での動作のために、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、またはダイヤモンドを用いて形成され得る。基板材料のこれらの例は、限定することを意図するものではない。本開示から、当業者は、基板を形成するのに適当な多くの他の材料に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

フリップ・チップ量子コンピューティング・デバイス１００は、インターポーザ基板（interposer substrate）１０７を含む、インターポーザ・チップ１０６をさらに含む。インターポーザ基板１０７は、極低温範囲において（閾値を超える）高熱伝導性を有する材料を含む。例えば、インターポーザ基板１０７は、７７Ｋから０．０１Ｋの温度範囲内での動作のために、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、またはダイヤモンドを用いて形成され得る。基板材料のこれらの例は、限定することを意図するものではない。本開示から、当業者は、基板を形成するのに適当な多くの他の材料に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

インターポーザ・チップ１０６は、インターポーザ基板１０７の第１の面上に形成される従来の接地面１０８を含む。特定の実施形態では、キュービット基板１０３およびインターポーザ基板１０７のうちの１つまたは複数が、シリコンまたは他の適当な基板材料から形成される。特定の実施形態では、接地面１０８は、超伝導材料、複数の超伝導材料、金属材料、またはそれらの組み合わせから形成される。実施形態では、キュービット１０４は、関連するキュービット共振周波数を有する。インターポーザ・チップ１０６の接地面１０８は、第１のバンプ・ボンド１１０Ａおよび第２のバンプ・ボンド１１０Ｂによってキュービット・チップ１０２に結合される。結合は、インターポーザ・チップ１０６とキュービット・チップ１０２との間に電気接続を形成する。実施形態では、接地面１０８は、７７Ｋから０．０１Ｋの温度範囲での動作のために、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、金、銀、銅、または白金のうちの少なくとも１つを用いて形成される。実施形態では、バンプ・ボンド１１０Ａ、１１０Ｂは、７７Ｋから０．０１Ｋの温度範囲での動作のために、インジウム、スズ、およびビスマスの合金を用いて形成される。接地面およびバンプ・ボンドの材料のこれらの例は、限定することを意図するものではない。本開示から、当業者は、第１の層を形成するのに適当な多くの他の材料に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

キュービット共振周波数は、製造中の、ジョセフソン接合（ＪＪ）インダクタンスにおける変動によって、制御が困難である。シャドー・エバポレーション（shadow evaporation）、例えば、ドーラン・ブリッジ技術（Dolan bridge technique）によって作られたジョセフソン接合は、本来、それらのジョセフソン・インダクタンスにおける変動を示す。理想的に設計され、および製造／処理される単一接合トランズモン・キュービットについて、各キュービットは、本来（例えば、１００ＭＨｚ～２０００ＭＨｚの変動を有する）異なる共振周波数を有し得る。そのような状態は、キュービット１０４と第２の連結されたキュービットとの間の周波数衝突など、交差共鳴もつれゲートを用いた固定周波数キュービットについての周波数衝突につながり得る。

例示的実施形態は、周波数衝突を防止することが、固定周波数超伝導キュービットについての困難な問題であり、チップ製造後にキュービット周波数を変更すること、または修正することが、従来の方法を用いては困難であることを認識する。キュービットの周波数は、ジョセフソン・インダクタンスとジョセフソン接合にわたる総静電容量との積の平方根に反比例する。したがって、周波数衝突に対処するための手法は、接合インダクタンスまたは接合にわたる（例えば接合に平行な）総静電容量を修正することによって、単一接合トランズモン・キュービット周波数を変更することを含む。

共振周波数を調整するために接合インダクタンスを調整する複数の手法が提案されているが、それぞれが制限および欠点を有する。例えば、インダクタンスを変更することは、精密に実行することが難しい。代替的には、周波数調整は、静電容量を変更することによって、例えば、有効誘電率を変更するように平面キャパシタの間隙において基板（例えば、シリコン（Ｓｉ）基板）をエッチングすることによって、実行され得る。しかしながら、そのようなエッチングは、非常に多くの製造プロセスにジョセフソン接合を露出する。さらに、エッチングおよび関連する処理は、追加の損失メカニズムを招き得る。さらに、エッチングおよび関連する処理は、典型的には、静電容量を減少させ、キュービット周波数を増加させるためにのみ使用されるが、静電容量を増加させ、対応してキュービット周波数を減少させるためには使用され得ない。

実施形態は、キュービット・チップおよびインターポーザ・チップを含むフリップ・チップ・ジオメトリにおける量子プロセッサのために提供される。キュービット・チップは、基板上に画定された１つまたは複数のキュービットを含む。インターポーザ・チップは、キュービットに対向して位置する導電材料（例えば、超伝導材料または金属材料あるいはその両方）から形成される導電領域を含み、導電領域は、１つまたは複数のキュービットの共振周波数を変更するために様々な形状および導電領域カバレッジを有することが可能である。実施形態では、各キュービットに対向する導電領域の寸法（例えば、導電領域または形状あるいはその両方）は、特定キュービットの共振周波数を変更して周波数を所望の値に同調させるように（例えば、周波数衝突を回避するために）、ジョセフソン接合抵抗の電気プロービングなどのキュービットの１つまたは複数の測定に基づいて、特定のキュービットについて具体的に設計される。

１つまたは複数の実施形態では、インターポーザ・チップの導電領域は、キュービットの周波数を所望の値に調整するために、寸法（dimension）、例えばサイズ、ジオメトリ、スタイル、またはグランドへの接続、あるいはそれらの組み合わせを変化させ得る。１つまたは複数の実施形態では、インターポーザ・チップの周波数調整の同調範囲および感度は、キュービット・チップとインターポーザ・チップとの間の分離距離に依存する。

実施形態は、静電容量調整によってフリップ・チップ・ジオメトリにおけるキュービットの単一接合キュービット周波数を修正するための新規な設計および製造方法を提供する。実施形態では、設計／製造システムは、従来プロセスを用いて１つまたは複数のキュービットを有するキュービット・チップを設計および製造し、キュービットの上に空の空間を有するインターポーザ・チップ設計テンプレートを生成する。

実施形態では、設計／製造システムは、例えば、超伝導遷移温度を超える各キュービットのジョセフソン接合（ＪＪ）抵抗を電気的にプロービングすることによって、キュービットのそれぞれのＪＪの通常状態抵抗を測定する。実施形態では、設計／製造システムは、測定されたＪＪ抵抗に基づいてキュービットの予測周波数を計算する。特定の実施形態では、設計／製造システムは、周波数に対するＪＪ抵抗に関連する近似曲線を用いて各キュービットの予測周波数を計算する。様々な実施形態が、キュービットの抵抗の測定について説明しているが、他の実施形態では、静電容量またはインダクタンスなどの１つまたは複数の他の適当なパラメータの測定が、使用され得る。

実施形態では、設計／製造システムは、各キュービットの予測周波数に基づいて起こり得る周波数衝突を判断し、起こり得る周波数衝突を回避または緩和するために各キュービットについての周波数調整を計算する。実施形態では、設計／製造システムは、計算された周波数調整を達成するために各キュービットに必要な静電容量変化を、本明細書で説明される等式を用いて計算し、計算された静電容量変化に対応する特定の接地面設計を判断する。実施形態では、設計／製造システムは、インターポーザ基板を製造し、インターポーザ基板上の設計に対応する接地面を製造する。

実施形態では、設計／製造システムは、所望の周波数調整、周波数同調範囲、および感度に基づいて、インターポーザ・チップとキュービット・チップとの間の分離間隙距離を判断する。実施形態では、設計／製造システムは、フリップ・チップ配列で所望のキュービット周波数を達成するための分離間隙距離においてインターポーザ・チップおよびキュービット・チップを結合する。特定の実施形態では、設計／製造システムは、インターポーザ・チップおよびキュービット・チップを結合する。一実施形態では、結合は、バンプ・ボンド・プロセスを用いて行われる。他の特定の実施形態では、インターポーザ・チップおよびキュービット・チップを結合する他の適当な方法が使用されてもよい。

別の実施形態は、方法がソフトウェア・アプリケーションとして実施され得るように、フリップ・チップ量子コンピューティング・デバイスについてのキュービット周波数同調構造のための製造方法を提供する。製造方法の実施形態を実施するアプリケーションは、リソグラフィ・システムなどの、既存の超伝導製造システムと併せて動作するように構成され得る。

説明を明確にするために、かつそれに対するいかなる限定も示唆することなく、例示的実施形態は、基板上に配列されるキュービットの例としての数を用いて説明される。実施形態は、例示的実施形態の範囲内で、異なる数のキュービット、異なる配列、キュービット以外の超伝導デバイス、超伝導体に基づかないキュービットの種類、またはそれらの何らかの組み合わせで実施され得る。実施形態は、量子コンピューティング・デバイスまたは超伝導素子のための周波数同調構造が所望される他の超伝導製造を同様に改善するために実施され得る。

さらに、例としての周波数同調構造の簡略化された図が、図面および例示的実施形態において用いられる。周波数同調構造の実際の製造において、図示されない、もしくは本明細書で説明されない追加の構造、または図示され本明細書に説明されるものとは異なる構造が、例示的実施形態の範囲から逸脱することなく存在し得る。同様に、例示的実施形態の範囲内で、例としての周波数同調構造において図示される、または説明される構造が、本明細書で説明されるのと類似の動作または結果をもたらすために、異なるように製造され得る。

例としての構造、層、および形態の２次元図面における異なる陰影部分は、本明細書で説明されるように、例としての製造において異なる構造、層、材料、および形態を表すように意図される。異なる構造、層、材料、および形態は、当業者に既知の適当な材料を用いて製造され得る。

本明細書で示される形状の特定の形状、場所、位置、または寸法は、そのような特徴が実施形態の特徴として明示的に説明されない限り、例示的実施形態に限定することを意図するものではない。形状、場所、位置、寸法、またはそれらの何らかの組み合わせは、図面および説明を明確にするためにのみ選択されており、例示的実施形態による目的を達成するために実際のリソグラフィにおいて使用され得る実際の形状、場所、位置、または寸法から誇張され、最小化され、または変更されている場合がある。

さらに、例示的実施形態は、単に例として、特定の実際の、または仮想の超伝導デバイス、例えばキュービットに関して説明される。様々な例示的実施形態によって説明されるステップは、多様な周波数同調構造を類似のやり方で製造するために適合されてもよく、そのような適合は、例示的実施形態の範囲内で考慮される。

実施形態は、ある用途において実施されるときに、製造プロセスに本明細書で説明されるあるステップを実行させる。製造プロセスのステップは、複数の図面に示されている。必ずしも全てのステップが、特定の製造プロセスになくてもよい。いくつかの製造プロセスは、例示的実施形態の範囲から逸脱することなく、ステップを異なる順序で実施し、あるステップを結合し、あるステップを除去もしくは置換し、またはステップのこれらのおよび他の操作の何らかの組み合わせを実行し得る。

例示的実施形態は、単なる例として、ある種類の材料、電気特性、構造、形態、層方位、方向、ステップ、動作、平面、寸法、大きな数、データ処理システム、環境、コンポーネント、およびアプリケーションに関して説明される。これらのおよび他の類似の人工物のいかなる特定の明示も、本発明に限定することを意図するものではない。これらのおよび他の類似の人工物のいかなる適当な明示も、例示的実施形態の範囲内で選択され得る。

例示的実施形態は、単なる例として特定の設計、アーキテクチャ、レイアウト、回路図、およびツールを用いて説明され、例示的実施形態に限定されない。例示的実施形態は、他の同等のまたは類似の目的の設計、アーキテクチャ、レイアウト、回路図、およびツールと併せて使用され得る。

実施形態によってもたらされ得る利点は、キュービット周波数同調構造が、キュービット共振周波数の増加および減少の両方を可能にするということである。実施形態によってもたらされ得る別の利点は、製造後、キュービット・チップ上で追加のプロセスが必要なく、それが接合損傷または故障のリスクをもたらさないということである。実施形態によってもたらされ得る別の利点は、キュービットにおける周波数変化の正確な制御を提供することである。

本開示における例は、説明を明確にするためにのみ使用され、例示的実施形態に限定されない。本明細書に列挙される任意の利点は、単なる例であり、例示的実施形態に限定することを意図するものではない。追加の利点または異なる利点は、特定の例示的実施形態によって実現され得る。さらに、特定の例示的実施形態は、上記に列挙された利点のうちのいくつかを有していてもよく、全てを有していてもよく、またはどれも有していなくてもよい。

図２を参照すると、この図は、例示的実施形態による、フリップ・チップ量子コンピューティング・デバイス２００のための例としてのキュービット周波数同調構造の断面図を示す。フリップ・チップ量子コンピューティング・デバイス２００は、キュービット基板２０３を有するキュービット・チップ２０２を含む。キュービット基板２０３は、キュービット基板２０３の第１の面上に形成されるキュービット２０４を含む。実施形態では、キュービット２０４は、関連するキュービット共振周波数を有する。キュービット基板２０３は、極低温範囲において（閾値を超える）高熱伝導性を有する材料を含む。例えば、キュービット基板２０３は、７７Ｋから０．０１Ｋの温度範囲内での動作のために、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、またはダイヤモンドを用いて形成され得る

フリップ・チップ量子コンピューティング・デバイス２００は、インターポーザ基板２０７を含むインターポーザ・チップ２０６をさらに含む。インターポーザ基板２０７は、極低温範囲において（閾値を超える）高熱伝導性を有する材料を含む。例えば、インターポーザ基板２０７は、７７Ｋから０．０１Ｋの温度範囲内での動作のために、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、またはダイヤモンドを用いて形成され得る。キュービットおよびインターポーザ基板材料のこれらの例は、限定することを意図するものではない。本開示から、当業者は、基板を形成するのに適当な多くの他の材料に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

インターポーザ・チップ２０６は、インターポーザ基板２０７の表面上に形成され、かつキュービット２０４を覆う開領域（例えば、非金属領域）を取り囲む、接地面部分２０８Ａおよび２０８Ｂを含む接地面を含むキュービット周波数同調構造を含む。開領域、形状、および超伝導金属カバレッジを変化させることによって、キュービット２０４の共振周波数は、キュービット２０４と別のキュービットとの間の周波数衝突を回避または緩和するように調整され得る。

インターポーザ・チップ２０６の接地面部分２０８Ａ、２０８Ｂは、所望の周波数調整、周波数同調範囲、および感度に基づいて、判断された分離間隙距離Ｄ１において第１のバンプ・ボンド２１０Ａおよび第２のバンプ・ボンド２１０Ｂによってキュービット・チップ２０２に結合される。特定の実施形態では、キュービット基板２０３およびインターポーザ基板２０７のうちの１つまたは複数が、シリコン材料から形成される。特定の実施形態では、接地面２０８Ａおよび２０８Ｂは、超伝導材料または金属材料から形成される。

実施形態では、接地面２０８Ａ、２０８Ｂは、７７Ｋから０．０１Ｋの温度範囲での動作のために、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、金、銀、銅、または白金のうちの少なくとも１つを用いて形成される。実施形態では、バンプ・ボンド２１０Ａ、２１０Ｂは、７７Ｋから０．０１Ｋの温度範囲での動作のために、インジウム、スズ、およびビスマスの合金を用いて形成される。接地面およびバンプ・ボンドの材料のこれらの例は、限定することを意図するものではない。本開示から、当業者は、第１の層を形成するのに適当な多くの他の材料に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

実施形態では、第１のキュービット２０４の共振周波数は、キュービット２０４のＪＪ抵抗の測定（例えば、プローブ測定）に基づいて予測され、キュービット２０４と他のキュービットとの間で起こり得る周波数衝突が判断される。実施形態では、起こり得る周波数衝突を回避するためにキュービット２０４に必要な周波数調整、および周波数調整を達成するためにキュービット２０４に必要な静電容量変化が、計算される。１つまたは複数の実施形態では、キュービット回路の各キュービットは、所望の量によってキュービットのそれぞれの周波数を調整するように構築されている、キュービット自体に関連付けられた接地面を有し得る。

図３を参照すると、この図は、例示的実施形態による、フリップ・チップ量子コンピューティング・デバイス３００のための別の例としてのキュービット周波数同調構造の断面図を示す。フリップ・チップ量子コンピューティング・デバイス３００は、キュービット基板３０３を有するキュービット・チップ３０２を含む。キュービット基板３０３は、キュービット基板３０３の第１の面上に形成されたキュービット３０４を含む。実施形態では、キュービット３０４は、関連するキュービット共振周波数を有する。

フリップ・チップ量子コンピューティング・デバイス３００は、インターポーザ基板３０７を含むインターポーザ・チップ３０６をさらに含む。図３の実施形態では、インターポーザ基板３０７の一部が、インターポーザ基板３０７の誘電物質を除去するために深さＤ３および幅ｗでエッチングされる。インターポーザ・チップ３０６は、インターポーザ基板３０７の表面上に形成され、かつキュービット３０４を影にする開領域（例えば、非金属領域）を取り囲む、接地面部分３０８Ａおよび３０８Ｂを含む接地面を含むキュービット周波数同調構造を含む。開領域、形状、および超伝導金属カバレッジを変化させることによって、キュービット３０４の共振周波数は、キュービット３０４と別のキュービットとの間の周波数衝突を回避または緩和するように調整され得る。

インターポーザ・チップ３０６の接地面部分３０８は、所望の周波数調整、周波数同調範囲、および感度に基づいて、判断された分離間隙距離Ｄ２で第１のバンプ・ボンド３１０Ａおよび第２のバンプ・ボンド３１０Ｂによってキュービット・チップ３０２に結合される。特定の実施形態では、キュービット基板３０３およびインターポーザ基板３０７のうちの１つまたは複数が、シリコン材料から形成される。特定の実施形態では、接地面３０８Ａおよび３０８Ｂは、超伝導材料または金属材料から形成される。

実施形態では、キュービット３０４および別のキュービットのそれぞれの共振周波数が、キュービット３０４および他のキュービットのそれぞれのＪＪ抵抗の測定に基づいて予測され、キュービット３０４と他のキュービットとの間で起こり得る周波数衝突が判断される。実施形態では、起こり得る周波数衝突を回避するためのキュービット３０４および他のキュービットのそれぞれについての周波数調整、ならびに周波数調整を達成するために必要とされる、キュービット３０４および他のキュービットのそれぞれに必要な静電容量変化が計算される。１つまたは複数の実施形態では、キュービット回路の各キュービットは、所望の量によってキュービットのそれぞれの周波数を調整するように構築されている、キュービット自体に関連付けられた接地面を有し得る。

図４を参照すると、この図は、例示的実施形態によるフリップ・チップ量子コンピューティング・デバイスについてのキュービット周波数同調構造のための例としての接地面設計を示す。斜視図４００は、第１のキュービット周波数同調構造４０２Ａおよび第２のキュービット周波数同調構造４０２Ｂを含む。第１のキュービット周波数同調構造４０２Ａは、キュービット・チップのキュービット基板上に形成するための第１のキュービット４０４と、インターポーザ・チップのインターポーザ基板上に形成するための第１の接地面設計４０６と、を含む。第１の接地面設計４０６は、超伝導材料または金属材料あるいはその両方などの導電材料の導電面として形成され、第１の接地面設計４０６の中の空所４０８を含む。例示された実施形態では、第１の接地面設計４０６および空所４０８は、矩形形状でできている。

第２のキュービット周波数同調構造４０２Ｂは、キュービット・チップのキュービット基板上に形成するための第２のキュービット４１０と、インターポーザ・チップのインターポーザ基板上に形成するための第２の接地面設計４１２と、を含む。第２の接地面設計４１２は、超伝導材料または金属材料あるいはその両方などの導電材料の導電面として形成され、矩形形状でできている。

例示された実施形態では、第１のキュービット周波数同調構造４０２Ａの第１の接地面設計４０６は、より少ない導電材料を含んで静電容量の減少をもたらし、第２のキュービット周波数同調構造４０２Ｂの第２の接地面設計４１２とは異なる形状でできている。それに応じて、第１の接地面設計４０６は、第２の接地面設計４１２によって第２のキュービット４１０に提供されるものとは異なる、第１のキュービット４０４の共振周波数に対する周波数同調を提供する。

図５を参照すると、この図は、例示的実施形態による、測定された接合抵抗に基づいてキュービットの予測周波数を計算するための例としてのグラフ５００を示す。図５は、予測キュービット周波数ｆ０１対キュービットのジョセフソン接合抵抗Ｒのグラフが、第１の曲線５０２および第２の曲線５０４を含むことを示す。実施形態によれば、キュービットのジョセフソン接合の抵抗が、（例えば、電気プロービングによって）測定されて、抵抗Ｒを取得する。測定された抵抗Ｒに基づいて、キュービットの予測共振周波数が、グラフ５００を用いて判断され得る。

図６を参照すると、この図は、例示的実施形態による、例としてのインターポーザ・チップ製造プロセス・ステップのブロック図を示す。製造システムは、本明細書で説明されるようなインターポーザ・チップ構成６００を作り出し、または操作する。実施形態は、製造システムに材料６０４を付着させ、それによって、インターポーザ基板６０２の第１の面上に接地面６０８を形成する。実施形態では、材料６０４は、粒子６０６の薄膜付着である。別の実施形態では、材料６０４は、スパッタリングによって付着される。付着方法のこれらの例は、限定することを意図するものではない。本開示から、当業者は、接地面を形成するのに適当な多くの他の方法およびプロセスに想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

図７を参照すると、この図は、例示的実施形態による、例としてのインターポーザ・チップ製造プロセス・ステップのブロック図を示す。実施形態は、製造システムに、インターポーザ基板７０２の第１の面上の接地面７０４から接地面部分７０４Ａ、７０４Ｂを形成させる。例えば、ミリング・デバイス７０６は、接地面７０４の一部を除去して接地面部分７０４Ａ、７０４Ｂを形成するように構成され得る。別の例として、反応性イオン・エッチングまたはウェット・エッチングなどのエッチングが、接地面部分７０４Ａ、７０４Ｂを形成するために使用され得る。接地面材料を除去することによって、インターポーザ・チップ構成７００のキャパシタ領域が減少し、それによって、対応するキュービットの有効な静電容量および共振周波数が変更される。

実施形態において、ミリング・デバイス７０６は、ダイヤモンド・ミリング・ビットを有するマイクロミリング・デバイスまたはレーザ・ミルである。ミリング・デバイスのこれらの例は、限定することを意図するものではない。本開示から、当業者は、インターポーザ基板上の接地面材料の一部を除去するのに適当な多くの他のミリング・デバイスに想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。さらに、本開示から、当業者は、インターポーザ基板上の接地面材料の一部を除去するのに適当な多くの他のデバイスおよび方法に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

図８を参照すると、この図は、例示的実施形態による、例としてのインターポーザ・チップ製造プロセス・ステップのブロック図を示す。実施形態は、製造システムに、インターポーザ基板８０２の第１の面において凹部８０８を形成させる。例えば、ミリング・デバイス８０４は、インターポーザ基板８０２の一部を除去して凹部８０８を形成するように構成され得る。別の例として、反応性イオン・エッチングまたはウェット・エッチングなどのエッチングが、凹部８０８を形成するために使用され得る。基板材料を除去することによって、インターポーザ・チップ構成８００の有効誘電率が減少し、それによって、対応するキュービットの有効な静電容量が減少し、共振周波数が増加する。

実施形態では、凹部８０８は、矩形断面を含む。実施形態では、凹部８０８は、接地面部分８０６Ａ、８０６Ｂの間に形成される。実施形態では、ミリング・デバイス８０４は、ダイヤモンド・ミリング・ビットを有するマイクロミリング・デバイスまたはレーザ・ミルである。ミリング・デバイスのこれらの例は、限定することを意図するものではない。本開示から、当業者は、インターポーザ基板の第１の面に凹部を形成するのに適当な多くの他のミリング・デバイスに想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。さらに、本開示から、当業者は、インターポーザ基板の第１の面に凹部を形成するのに適当な多くの他のデバイスおよび方法に想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

図９を参照すると、この図は、例示的実施形態による、例としてのインターポーザ・チップ製造プロセス・ステップのブロック図を示す。製造システムは、本明細書で説明されるインターポーザ・チップ構成９００を作り出し、または操作する。実施形態は、製造システムに材料９０６を付着させ、したがって、インターポーザ基板９０２の第１の面上に接地面９１０を形成する。実施形態では、接地面９１０は、接地面部分９０４Ａ、９０４Ｂを接続する。接地面材料を付着することによって、インターポーザ・チップ構成９００のキャパシタ領域が変化し、それによって、対応するキュービットの有効な静電容量および共振周波数が変化する。

実施形態では、材料９０６は、粒子９０８の薄膜付着である。別の実施形態では、材料９０６は、スパッタリングによって成膜される。成膜方法のこれらの例は、限定することを意図するものではない。本開示から、当業者は、接地面を形成するのに適当な多くの他の方法およびプロセスに想到することが可能であり、同じことが、例示的実施形態の範囲内で考慮される。

図１０を参照すると、この図は、例示的実施形態によるフリップ・チップ量子コンピューティング・デバイスについてのキュービット周波数同調構造のための例としての可変接地面設計を示す。斜視図１０００は、第１のキュービット周波数同調構造１００２Ａ、第２のキュービット周波数同調構造１００２Ｂ、第３のキュービット周波数同調構造１００２Ｃ、第４のキュービット周波数同調構造１００４Ａ、第５のキュービット周波数同調構造１００４Ｂ、第６のキュービット周波数同調構造１００４Ｃ、第７のキュービット周波数同調構造１００６Ａ、第８のキュービット周波数同調構造１００６Ｂ、および第９のキュービット周波数同調構造１００６Ｃを含む。キュービット周波数同調構造は、図６～９のプロセス・ステップを用いて形成され得る。

キュービット周波数同調構造１００２Ａ～１００２Ｃ、１００４～１００４Ｃ、および１００６Ａ～１００６Ｃのそれぞれが、キュービット・チップ上に形成するためのキュービットと、インターポーザ・チップ上に形成するための関連する接地面設計と、を含む。キュービット周波数同調構造１００２Ａ～１００２Ｃ、１００４Ａ～１００４Ｃ、および１００６Ａ～１００６Ｃのそれぞれが、異なる静電容量値を有し、関連するキュービットの共振周波数への対応する異なる周波数調整量を提供するように構成される、異なる接地面サイズおよび形状を有する。

キュービット周波数同調構造１００２Ａ～１００２Ｃは、その中に中央矩形空所を有する矩形接地面設計を有する。１００２Ａ～１００２Ｃのそれぞれの中の矩形空所は、異なるサイズおよび異なる導電材料領域でできており、異なる静電容量および関連するキュービットの周波数調整をもたらす。

キュービット周波数同調構造１００４Ａ～１００４Ｃは、外側矩形接地面と、外側矩形接地面の空所とともに配置され、外側矩形接地面に接続されていない内側矩形接地面とを有する。１００４Ａ～１００４Ｃのそれぞれの内側接地面は、異なるサイズおよび異なる導電材料領域でできており、異なる静電容量および関連するキュービットの周波数調整をもたらす。

キュービット周波数同調構造１００６Ａ～１００６Ｃは、外側矩形接地面と、外側矩形接地面の空所とともに配置され、外側矩形接地面の各縁に接続された内側矩形接地面とを有する。１００６Ａ～１００６Ｃのそれぞれの内側接地面は、異なるサイズおよび異なる導電材料領域でできており、異なる静電容量および関連するキュービットの周波数調整をもたらす。

図１１を参照すると、この図は、例示的実施形態による、フリップ・チップ量子コンピューティング・デバイスのためのキュービット周波数同調構造を製造する例としてのプロセス１１００のフローチャートを示す。１つまたは複数の実施形態において、プロセス１１００は、製造システムによって一部実施される。

ブロック１１０２において、ユーザは、既知のプロセスを用いて１つまたは複数のキュービットを有するキュービット・チップを設計する。ブロック１１０４において、ユーザは、キュービットの上に空の空間を有するインターポーザ・チップ・テンプレートを設計する。ブロック１１０６において、製造システムは、キュービット基板上に１つまたは複数のキュービットを含むキュービット・チップを製造する。

ブロック１１０８において、製造システムは、例えば、各キュービットのＪＪ抵抗を電気的にプロービングすることによって、キュービットのそれぞれのジョセフソン接合（ＪＪ）の抵抗を測定する。ブロック１１１０において、製造システムは、測定されたＪＪ抵抗に基づいて各キュービットの予測周波数を計算する。特定の実施形態において、設計／製造システムは、図５のグラフ５００などの、周波数に対するＪＪ抵抗に関連する近似曲線を用いて各キュービットの予測周波数を計算する。

ブロック１１１２において、製造システムは、各キュービットの予測周波数に基づいて、起こり得る周波数衝突を判断する。ブロック１１１４において、製造システムは、起こり得る周波数衝突を回避または緩和するために各キュービットについての周波数調整を計算する。ブロック１１１６において、製造システムは、計算された周波数調整を達成するために各キュービットに必要な静電容量変化を計算する。ブロック１１１８において、製造システムは、計算された静電容量変化に対応する特定のインターポーザ接地面設計を判断する。特定の実施形態では、製造システムは、図１０に示される接地面設計のうちの１つまたは複数などの、所望の静電容量変化を達成するように構成される予め定義された接地面設計を選択する。

ブロック１１２０において、製造システムは、インターポーザ・チップのためのインターポーザ基板を製造する。ブロック１１２２において、製造システムは、インターポーザ基板上の判断された接地面設計に対応する接地面を製造する。ブロック１１２４において、製造システムは、所望の周波数調整、周波数同調範囲、および感度に基づいて、インターポーザ・チップとキュービット・チップとの間の分離間隙距離を判断する。

ブロック１１２６において、製造システムは、フリップ・チップ配列で所望のキュービット周波数を達成するための、判断された分離間隙距離においてインターポーザ・チップおよびキュービット・チップを結合する。特定の実施形態において、製造システムは、バンプ・ボンド・プロセスを用いてインターポーザ・チップおよびキュービット・チップを結合する。他の特定の実施形態では、インターポーザ・チップおよびキュービット・チップを結合する他の適当な方法が使用されてもよい。その後、プロセス１１００は終了する。

図１２を参照すると、この図は、例示的形態による、マルチ・キュービット・フリップ・チップ量子コンピューティング・デバイス１２００のための例としてのキュービット周波数同調構造の断面図を示す。フリップ・チップ量子コンピューティング・デバイス１２００は、キュービット基板１２０２を有するキュービット・チップを含む。キュービット基板１２０２は、キュービット基板１２０２の第１の面上に形成される第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂを含む。実施形態では、第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂのそれぞれが、関連するキュービット共振周波数を有する。第１のキュービット・コンタクト１２０８Ａ、第２のキュービット・コンタクト１２０８Ｂ、および第３のキュービット・コンタクト１２０８Ｃは、キュービット基板１２０２の表面上に形成される。第１のキュービット１２０４Ａは、第１のキュービット・コンタクト１２０８Ａと第２のキュービット・コンタクト１２０８Ｂとの間に配置され、第２のキュービット１２０４Ｂは、第２のキュービット・コンタクト１２０８Ｂと第３のキュービット・コンタクト１２０８Ｃとの間に配置される。

フリップ・チップ量子コンピューティング・デバイス１２００は、インターポーザ基板１２０７を含むインターポーザ・チップ１２０６をさらに含む。インターポーザ・チップ１２０６は、インターポーザ基板１２０７の表面上に形成された接地面部分１２１０Ａ、１２１０Ｂ、および１２１０Ｃを含む、キュービット周波数同調構造を含む。第１の接地面部分１２１０Ａおよび第２の接地面部分１２１０Ｂは、部分的に第１のキュービット１２０４Ａの一部に重なり、第１の接地面部分１２１０Ａと第２の接地面部分１２１０Ｂとの間の開領域（例えば、非金属領域）が、第１のキュービット１２０４Ａを影にする。同様に、第２の接地面部分１２１０Ｂおよび第３の接地面部分１２１０Ｃは、部分的に第２のキュービット１２０４Ｂの一部に重なり、第２の接地面部分１２１０Ｂと第３の接地面部分１２１０Ｃとの間の開領域（例えば、非金属領域）が、第２のキュービット１２０４Ｂを影にする。接地面部分１２１０Ａ～１２１０Ｃのそれぞれの開領域、形状、および超伝導金属カバレッジを変化させることによって、第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂのそれぞれの共振周波数は、第１のキュービット１２０４Ａと第２のキュービット１２０４Ｂとの間の周波数衝突を回避または緩和するように調整され得る。

インターポーザ・チップ１２０６の第１の接地面部分１２１０Ａは、第１のバンプ・ボンド１２１２Ａによって第１のキュービット・コンタクト１２０８Ａに結合され、第２の接地面部分１２１０Ｂは、第２のバンプ・ボンド１２１２Ｂおよび第３のバンプ・ボンド１２１２Ｃによって第２のキュービット・コンタクト１２０８Ｂに結合される。第３の接地面部分１２１０Ｃは、第４のバンプ・ボンド１２１２Ｄによって第３のキュービット・コンタクト１２０８Ｃに結合される。特定の実施形態では、キュービット基板１２０２およびインターポーザ基板１２０７のうちの１つまたは複数が、シリコン材料から形成される。特定の実施形態では、接地面部分１２１０Ａ～１２１０Ｃは、超伝導材料または金属材料から形成される。

実施形態では、第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂのそれぞれの共振周波数が、第１のキュービット１２０４Ａおよび第２のキュービット１２０４ＢのそれぞれのＪＪ抵抗の測定に基づいて予測され、第１のキュービット１２０４Ａと第２のキュービット１２０４Ｂとの間で起こり得る周波数衝突が判断される。実施形態では、起こり得る周波数衝突を回避するための第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂのそれぞれについての周波数調整、ならびに周波数調整を達成するために必要な第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂのそれぞれに必要な静電容量変化が計算される。１つまたは複数の実施形態では、キュービット回路の各キュービット（例えば、第１のキュービット１２０４Ａおよび第２のキュービット１２０４Ｂ）は、所望の量によってキュービットのそれぞれの周波数を調整するように構築されている、キュービット自体に関連付けられた接地面を有し得る。

本発明の様々な実施形態は、関連する図面を参照して本明細書で説明される。代替的実施形態は、本発明の範囲から逸脱することなく考案され得る。様々な接続および位置関係（例えば、上部、底部、上方、下方、隣接など）が、以下の説明および図面内の要素間において述べられているが、当業者は、向きが変更されても説明される機能性が維持されるときに、本明細書で説明される位置関係の多くが方向に依存しないことを認識する。これらの接続または位置関係あるいはその両方が、特段の指定がない限り、直接または間接であってもよく、本発明は、この点に関して限定であることを意図するものではない。したがって、要素の連結は、直接連結または間接連結のいずれかを指してもよく、要素間の位置関係は、直接または間接の位置関係であってもよい。間接的な位置関係の例として、「Ｂ」層の上に「Ａ」層を形成することに対する本説明における参照は、「Ａ」層および「Ｂ」層の関連特性および機能性が中間層によって実質的に変更されない限り、１つまたは複数の中間層（例えば「Ｃ」層）が「Ａ」層と「Ｂ」層との間にある状況を含む。

以下の定義および略称は、特許請求の範囲および明細書の解釈のために使用されるものとする。本明細書において使用される、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「包含する」、もしくは「包含している」という用語、またはそれらの任意の他の変形は、非排他的包含を含むことを意図するものとする。例えば、要素のリストを含む合成物、混合物、プロセス、方法、製品、または装置は、必ずしもそれらの要素だけに限定されず、明示的に列挙されない他の要素、またはそのような合成物、混合物、プロセス、方法、製品、もしくは装置に固有の他の要素を含み得る。

追加的に、「例示的」という用語は、「例、事例、または例示として機能すること」を意味するように、本明細書において使用される。本明細書において「例示的」と説明されるいかなる実施形態または設計も、必ずしも他の実施形態または設計よりも好適または有利であると解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、即ち、１、２、３、４などを含むように理解される。「複数の」という用語は、２以上の任意の整数、即ち、２、３、４、５などを含むように理解される。「接続」という用語は、間接「接続」および直接「接続」を含み得る。

「一実施形態」、「実施形態」、「例としての実施形態」などに対する明細書中の参照は、説明される実施形態が、特定の特徴、構造、または特性を含み得るが、あらゆる実施形態がその特定の特徴、構造、または特性を含んでも含まなくてもよいことを示している。さらに、そのような語句は、必ずしも同一の実施形態を指していない。さらに、特定の特徴、構造、または特性が、実施形態に関連して説明されるとき、それは、明示的に説明されるか否かに関わらず、他の実施形態に関連するそのような特徴、構造、または特性に影響を及ぼす当業者の知識の範囲内にあると考えられる。

「約」、「実質的に」、「おおよそ」という用語およびそれらの変形は、本出願の出願時点に入手可能な機器に基づく特定の数量の測定値に関連する誤差の程度を含むことを意図するものとする。例えば、「約」は、所与の値の±８％、または５％、または２％の範囲を含み得る。

本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であること、または開示された実施形態に限定することを意図するものではない。多くの変更および変形が、説明される実施形態の範囲から逸脱することなく当業者に明らかであろう。本明細書で使用される用語は、実施形態の原理、実際の用途、もしくは市場で見いだされる技術を超える技術的改善を最もよく説明するため、または他の当業者が本明細書で説明された実施形態を理解することを可能にするために、選択された。

Claims (41)

1. 量子コンピューティング・デバイスであって、
   第１の基板および前記第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップであって、前記１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、前記第１のチップと、
   第２の基板および前記１つまたは複数のキュービットに対向する前記第２の基板上に配置された少なくとも１つの導電面を有する第２のチップであって、前記少なくとも１つの導電面が、前記１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた前記共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、前記第２のチップと、
   を備える、量子コンピューティング・デバイス。
2. 前記導電面の前記少なくとも１つの寸法が、前記１つまたは複数のキュービットのそれぞれに関連付けられたパラメータの測定に基づく、請求項１に記載の量子コンピューティング・デバイス。
3. 特定のキュービットに関連付けられた前記共振周波数が、測定された前記パラメータに基づいて計算される予測共振周波数である、請求項２に記載の量子コンピューティング・デバイス。
4. 前記パラメータが、前記１つまたは複数のキュービットに関連付けられた抵抗を含む、請求項２または３に記載の量子コンピューティング・デバイス。
5. 前記抵抗が、前記キュービットの接合の通常状態抵抗である、請求項４に記載の量子コンピューティング・デバイス。
6. 前記接合が、前記キュービットのジョセフソン接合である、請求項５に記載の量子コンピューティング・デバイス。
7. 前記少なくとも１つの寸法が、前記周波数調整値を達成するための静電容量変化に基づいて判断される、請求項１ないし６のいずれかに記載の量子コンピューティング・デバイス。
8. 前記少なくとも１つの寸法が、前記導電面の形状または領域のうちの少なくとも１つを含む、請求項１ないし７のいずれかに記載の量子コンピューティング・デバイス。
9. 前記周波数調整値が、前記１つまたは複数のキュービットに関連付けられた前記共振周波数の間の周波数衝突を緩和するように判断される、請求項１ないし８のいずれかに記載の量子コンピューティング・デバイス。
10. 前記少なくとも１つの導電面が、接地面を含む、請求項１ないし９のいずれかに記載の量子コンピューティング・デバイス。
11. 前記少なくとも１つの導電面が、超伝導材料または金属材料のうちの少なくとも１つから形成される、請求項１ないし１０のいずれかに記載の量子コンピューティング・デバイス。
12. 前記第１のチップおよび前記第２のチップが、フリップ・チップ配列で配置される、請求項１ないし１１のいずれかに記載の量子コンピューティング・デバイス。
13. 前記第１のチップおよび前記第２のチップが、周波数同調範囲または同調感度のうちの少なくとも１つに基づいて所定の距離で連結される、請求項１ないし１２のいずれかに記載の量子コンピューティング・デバイス。
14. 前記導電面が、アルミニウム、ニオブ、チタン、窒化チタン、パラジウム、銀、銅、白金、および金を含むセットから選択される少なくとも１つの構成要素からできている、請求項１ないし１３のいずれかに記載の量子コンピューティング・デバイス。
15. 前記第１の基板が、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つの構成要素からできている、請求項１ないし１４のいずれかに記載の量子コンピューティング・デバイス。
16. 前記第２の基板が、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つの構成要素からできている、請求項１ないし１５のいずれかに記載の量子コンピューティング・デバイス。
17. 前記導電面が、超伝導材料である、請求項１ないし１６のいずれかに記載の量子コンピューティング・デバイス。
18. 前記少なくとも１つの寸法が、前記第２の基板に形成された凹部の深さを含む、請求項１ないし１７のいずれかに記載の量子コンピューティング・デバイス。
19. 前記第２の基板が、形成された凹部を含み、前記凹部の深さが、前記１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた所望の共振周波数に対応する、請求項１ないし１８のいずれかに記載の量子コンピューティング・デバイス。
20. 量子コンピューティング・デバイスを提供する方法であって、
    第１の基板および前記第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを形成することであって、前記１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、前記第１のチップを形成することと、
    第２の基板および前記１つまたは複数のキュービットに対向する前記第２の基板上に配置された少なくとも１つの導電面を有する第２のチップを形成することであって、前記少なくとも１つの導電面が、前記１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた前記共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、前記第２のチップを形成することと、
    を含む、方法。
21. 前記導電面の前記少なくとも１つの寸法が、前記１つまたは複数のキュービットのそれぞれに関連付けられたパラメータの測定に基づく、請求項２０に記載の方法。
22. 特定のキュービットに関連付けられた前記共振周波数が、測定された前記パラメータに基づいて計算される予測共振周波数である、請求項２１に記載の方法。
23. 前記パラメータが、前記１つまたは複数のキュービットに関連付けられた抵抗を含む、請求項２１に記載の方法。
24. 前記抵抗が、前記キュービットの接合の通常状態抵抗である、請求項２２または２３に記載の方法。
25. 第１の層を付着することであって、前記少なくとも１つの導電面が、前記第１の層を含む、前記第１の層を付着することをさらに含む、請求項２０ないし２４のいずれかに記載の方法。
26. 前記第１の層の一部を除去することをさらに含む、請求項２５に記載の方法。
27. 前記第２の基板上に第２の層を付着することであって、前記少なくとも１つの導電面が、前記第２の層を含む、前記第２の層を付着することをさらに含む、請求項２５または２６に記載の方法。
28. 前記第１の層および前記第２の層が結合される、請求項２７に記載の方法。
29. 前記第２の基板上の空間が、前記第１の層と前記第２の層との間に配置される、請求項２７または２８に記載の方法。
30. 前記第２の基板の凹部が、前記第１の層と前記第２の層との間に配置される、請求項２７ないし２９のいずれかに記載の方法。
31. 前記第２の基板の一部を除去することをさらに含む、請求項２０ないし３０のいずれかに記載の方法。
32. 前記少なくとも１つの寸法が、前記第２の基板に形成された凹部の深さである、請求項２０ないし３１のいずれかに記載の方法。
33. 前記第２の基板において前記凹部をエッチングすることをさらに含む、請求項３２に記載の方法。
34. 量子コンピューティング・デバイスであって、
    第１の基板および前記第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップであって、前記１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、前記第１のチップと、
    第２の基板を有する第２のチップであって、前記第２の基板が、形成された凹部を有し、前記凹部の深さが、前記１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた所望の共振周波数に対応する、前記第２のチップと、
    を備える、量子コンピューティング・デバイス。
35. 前記第１の基板が、サファイア、シリコン、石英、砒化ガリウム、溶融シリカ、アモルファス・シリコン、およびダイヤモンドを含むセットから選択される少なくとも１つの構成要素からできている、請求項３４に記載の量子コンピューティング・デバイス。
36. リソグラフィ・コンポーネントを備える半導体製造システムであって、前記半導体製造システムが、量子コンピューティング・デバイスを製造するために少なくとも１つのダイ上で動作されるときに、
    第１の基板および前記第１の基板上に配置された１つまたは複数のキュービットを有する第１のチップを形成することであって、前記１つまたは複数のキュービットのそれぞれが、それぞれに関連する共振周波数を有する、前記第１のチップを形成することと、
    第２の基板および前記１つまたは複数のキュービットに対向する前記第２の基板上に配置された少なくとも１つの導電面を有する第２のチップを形成することであって、前記少なくとも１つの導電面が、前記１つまたは複数のキュービットのうちの少なくとも１つに関連付けられた前記共振周波数を、判断された周波数調整値に調整するように構成される少なくとも１つの寸法を有する、前記第２のチップを形成することと、
    を含む動作を実行する、半導体製造システム。
37. 前記導電面の前記少なくとも１つの寸法が、前記１つまたは複数のキュービットのそれぞれに関連付けられたパラメータの測定に基づく、請求項３６に記載の半導体製造システム。
38. 特定のキュービットに関連付けられた前記共振周波数が、測定された前記パラメータに基づいて計算される予測共振周波数である、請求項３７に記載の半導体製造システム。
39. 前記パラメータが、前記１つまたは複数のキュービットに関連付けられた抵抗を含む、請求項３７または３８に記載の半導体製造システム。
40. 前記抵抗が、前記キュービットの接合の通常状態抵抗である、請求項３９に記載の半導体製造システム。
41. 前記少なくとも１つの寸法が、前記周波数調整値を達成するための静電容量変化に基づいて判断される、請求項３６ないし４０のいずれかに記載の半導体製造システム。

Images