KR20210129186A - 양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기 - Google Patents

양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기 Download PDF

Info

Publication number
KR20210129186A
KR20210129186A KR1020217030848A KR20217030848A KR20210129186A KR 20210129186 A KR20210129186 A KR 20210129186A KR 1020217030848 A KR1020217030848 A KR 1020217030848A KR 20217030848 A KR20217030848 A KR 20217030848A KR 20210129186 A KR20210129186 A KR 20210129186A
Authority
KR
South Korea
Prior art keywords
resonator structure
gate
superconducting
resonator
coupling
Prior art date
Application number
KR1020217030848A
Other languages
English (en)
Inventor
션 하트
패트릭 구만
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20210129186A publication Critical patent/KR20210129186A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H01L27/18—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/008—Manufacturing resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/06—Cavity resonators
    • H01P7/065—Cavity resonators integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/088—Tunable resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Electronic Switches (AREA)

Abstract

초전도 결합 디바이스는 공진기 구조를 포함한다. 상기 공진기 구조는 제1의 디바이스에 결합되도록 구성된 제1 단부와 제2의 디바이스에 결합되도록 구성된 제2 단부를 갖는다. 게이트가 상기 공진기 구조의 일부분에 근접하여 위치된다. 상기 게이트는 게이트 전압을 수신하고 상기 게이트 전압에 기초하여 상기 공진기의 일부분의 동적 인덕턴스를 변화하도록 구성된다. 상기 동적 인덕턴스의 변화는 상기 공진기 구조가 상기 제1의 초전도 디바이스와 상기 제2의 초전도 디바이스 사이에서의 결합의 강도를 변화하도록 유도한다.

Description

양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기
[0001] 본 발명은 일반적으로 초전도체 양자 디바이스들에서 큐비트 결합을 튜닝하기 위한 초전도체 디바이스, 제조 방법 및 제조 시스템과 관련된다. 특히, 본 발명은 양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기들을 위한 디바이스, 방법 및 시스템과 관련된다.
[0002] 이하, 명세서의 단어 또는 문구에서 "Q" 접두어는 명백하게 구별되게 표시하지 않는 한 양자 컴퓨팅 컨텍스트에서 단어 또는 문구를 참조함을 표시한다.
[0003] 분자들과 아원자 입자들(Molecules and subatomic particles)은 양자역학의 법칙을 따르며, 양자역학은 물리 세계가 가장 근본적인 레벨들에서 어떻게 작동하는지를 탐구하는 물리학의 한 분야이다. 이 레벨에서 입자들은 둘 이상의 상태를 동시에 띠며 매우 멀리 있는 다른 입자와 상호작용하면서 이상한 방식으로 동작한다. 양자 컴퓨팅은 이러한 양자 현상을 이용하여 정보를 처리한다.
[0004] 오늘날 사용하는 컴퓨터들을 클래식 컴퓨터들(여기서는 "종래의" 컴퓨터들 또는 종래의 노드들. 또는"CN"이라고도 함)라고 한다. 종래의 컴퓨터는, Von Neumann 아키텍처로 알려져 있는, 반도체 재료들과 기술을 사용하여 제작된 종래의 프로세서, 반도체 메모리, 자기 또는 솔리드-스테이트 스토리지 디바이스를 사용한다. 특히 종래 컴퓨터들에서 프로세서들은 이진 프로세서들로서, 즉, 1과 0으로 표시된 이진 데이터에 대해 연산한다.
[0005] 양자 프로세서(q-processor)는 컴퓨터 작업들을 수행하기 위해 얽힌 큐비트 디바이스들(entangled qubit devices)(여기서는 간단히 "큐비트", 복수 "큐비트들" 모두를 가리킴)의 특이한 특성(odd nature)을 사용한다. 양자역학이 작동하는 특정한 영역에서, 재료의 입자들은, "온(on)" 상태, "오프(off)" 상태, 그리고 동시에 "온" 상태 및 "오프" 상태와 같은, 여러 상태들로 존재할 수 있다. 반도체 프로세서를 이용한 바이너리 컴퓨팅은 단지 온과 오프 상태(이진 코드의 경우 1과 0에 해당)만 사용하도록 제한되지만, 양자 프로세서는 재료의 이들 양자 상태들을 이용하여 데이터 컴퓨팅에 사용할 수 있는 신호를 출력한다.
[0006] 종래 컴퓨터는 정보를 비트들로 인코드 한다. 각 비트는 1 또는 0의 값을 취할 수 있다. 이들 1들과 0들은 궁극적으로 컴퓨터 기능을 구동하는 온/오프 스위치 역할을 한다. 반면에 양자 컴퓨터는 양자 물리학의 두 가지 핵심 원리인 중첩과 얽힘(superposition and entanglement)에 따라 작동하는 큐비트를 기반으로 한다. 중첩은 각 큐비트가 1과 0을 동시에 나타낼 수 있음을 의미한다. 얽힘은 하나의 중첩에 있는 큐비트들이 비-고전적 방식으로(in a non-classical way) 서로 상관될 수 있음을 의미하며, 즉, 하나의 상태(1 또는 0 또는 둘 모두)는 다른 하나의 상태에 따라 달라질 수 있고, 두 개의 큐비트들이 개별적으로 처리될 때보다 서로 얽혔을 때 두 개의 큐비트들에 관해 확인될(ascertained) 수 있는 정보가 더 많다.
[0007] 이들 두 개의 원리들을 사용하여, 큐비트들은 보다 정교한 정보의 프로세서들로서 작동하며, 이는 양자 컴퓨터들이 종래의 컴퓨터를 사용하여 다루기 곤란한 어려운 문제들을 해결할 수 있도록 해주는 방식으로 작동할 수 있게 한다. IBM은 초전도 큐비트를 사용하여 양자 프로세서의 작동 가능성을 성공적으로 구축하고 보여주었다(IBM은 미국 및 기타 국가에서 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다).
[0008] 큐비트들과 같은 초전도 디바이스들은 알려진 반도체 제조 기술들로 초전도 및 반도체 재료들을 사용하여 제조된다. 초전도 디바이스는 일반적으로 디바이스 속성들(device properties)과 기능을 구현하기 위해 서로 다른 재료들의 하나 또는 그 이상의 층들을 사용한다. 재료 층은 초전도성, 전도성, 반-전도성(semi-conductive), 절연성, 저항성, 유도성, 용량성 또는 기타 여러 속성들을 가질 수 있다. 재료들의 여러 층들은, 여러 방법들을 사용하여 형성될 수 있는데, 재료의 성질(the nature of the material), 재료의 모양, 크기 또는 배치, 재료에 인접한 다른 재료들 및 기타 여러 사항들을 고려하여, 형성될 수 있다.
[0009] 초전도 디바이스들은 종종 평면의(planar)디바이스들인데, 즉 초전도 구조들은 하나의 평면에 제조된다. 비-평면 디바이스는 3-차원(3D) 디바이스이고 이 경우 일부 구조들은 주어진 제조 평면 위 또는 아래에 형성된다.
[0010] q-프로세서는 하나 이상의 큐비트들의 세트로 구현된다. 큐비트들은 단일 제조 평면 상에서 동일-평면 디바이스들(co-planar devices)의 격자로 제조된다. 그러한 q-프로세서 구현은 일반적으로 표면 코드 체계(Surface Code Scheme: SCS) 또는 표면 코드 아키텍처(Surface Code Architecture: SCA)로 알려진 결함-허용 양자 아키텍처(a fault-tolerant quantum architecture)로 받아들여진다.
[0011] 본 발명의 예시적인 실시 예들은 초전도체 디바이스와 이를 위한 제조 방법 및 시스템을 제공한다. 일 실시 예의 초전도 결합 디바이스는 공진기 구조를 포함한다. 상기 실시 예에서, 상기 공진기 구조는 제1 디바이스에 결합되도록 구성된 제1 단부와 제2 디바이스에 결합되도록 구성된 제2 단부를 갖는다. 상기 실시 예는 상기 공진기 구조의 일부분에 근접하게 위치된 게이트를 더 포함한다. 상기 실시 예에서, 상기 게이트는 게이트 전압을 수신하고 상기 게이트 전압에 기초하여 상기 공진기의 일부분의 동적 인덕턴스(a kinetic inductance)를 변화하도록 구성되며, 상기 동적 인덕턴스의 변화(varying)는 상기 공진기 구조가 상기 제1 디바이스 및 상기 제2 디바이스 사이의 결합 강도를 변화하도록 유도한다.
[0012] 다른 실시 예에서, 상기 동적 인덕턴스의 변화는 상기 게이트가 상기 공진기 구조의 일부분의 초유체 밀도(a superfluid density)를 변화하도록 한 결과이다. 다른 실시 예에서, 상기 동적 인덕턴스의 변화가 상기 공진기 구조의 특성 주파수의 변화를 유도한다. 다른 실시 예에서, 상기 공진기 구조의 특성 주파수의 변화는 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도의 변화를 인에이블 한다.
[0013] 다른 실시 예에서, 상기 공진기 구조의 적어도 일부분은 매직 앵글의 뒤틀린 이중층 그래핀(magic angle twisted bilayer graphene), WTe2, Sn1-δ-xInxTe, 또는 다른 적합한 재료를 포함하는 초전도 재료로 형성된다. 다른 실시 예에서, 상기 게이트는 금속 재료 또는 초전도 재료로 형성된다.
[0014] 다른 실시 예에서, 상기 제1의 디바이스는 상기 공진기 구조의 상기 제1 단부에 용량적으로 결합되고, 상기 제2의 디바이스는 상기 공진기 구조의 상기 제2 단부에 용량적으로 결합된다.
[0015] 다른 실시 예는 상기 공진기 구조에 연결된 접지면을 더 포함한다. 다른 실시 예에서, 상기 접지면은 상기 공진기 구조의 션트 부분(a shunt portion)에 의해 상기 공진기 구조에 연결된다.
[0016] 다른 실시 예는 기판 구조(a substrate structure)를 더 포함하고, 상기 공진기 구조는 상기 기판 구조의 표면 상에 배치된다. 다른 실시 예는 상기 공진기 구조 상에 배치된 절연체를 더 포함하고, 상기 게이트는 상기 절연 구조 상에 배치된다.
[0017] 다른 실시 예는 상기 공진기 구조에 근접한 상기 기판의 표면 상에 배치된 접지면을 더 포함한다.
[0018] 다른 실시 예에 있어서, 상기 제1의 디바이스는 제1의 큐비트이고 상기 제2의 디바이스는 제2의 큐비트이다.
[0019] 다른 실시 예에 있어서, 상기 제1의 디바이스는 큐비트이고 상기 제2의 디바이스는 양자 컴퓨팅 디바이스의 판독 측정 회로를 포함한다.
[0020] 다른 실시 예에 있어서, 상기 제1의 디바이스는 제1의 트랜스몬이고 상기 제2의 디바이스는 제2의 트랜스몬이며, 상기 공진기 구조 및 상기 게이트는 상기 제1의 트랜스몬과 상기 제2의 트랜스몬 사이에서 튜닝가능 결합을 제공한다.
[0021] 일 실시 예는 상기 초전도 디바이스를 제조하기 위한 제조 방법을 포함한다.
[0022] 일 실시 예는 상기 초전도 디바이스를 제조하기 위한 제조 시스템을 포함한다.
[0023] 본 발명의 새로운 특징들은 첨부된 청구항들에 제시되어 있다. 그러나 선호되는 사용 방식, 추가적인 목적 및 장점뿐만 아니라, 본 발명 자체는 첨부된 도면과 함께 읽을 때 예시적 실시 예들에 대한 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 것이다.
[0024] 도 1은 일 예시적인 실시예를 사용하여 해결될 수 있는 문제를 예시하는 표면 코드 아키텍처(SCA)의 예를 도시한다;
[0025] 도 2는 일 예시적인 실시예에 따라 게이트-튜닝가능 공진기의 예를 도시한다;
[0026] 도 3은 일 예시적인 실시예에 따라 션트된(shunted) 게이트-튜닝가능 공진기의 예를 도시한다;
[0027] 도 4는 일 예시적인 실시예에 따라 SCA 배열에서 초전도 공진기들을 튜닝하는 구현의 예를 도시한다;
[0028] 도 5는 일 예시적인 실시예에 따라 게이트-튜닝가능 공진기 구조의 단면도를 도시한다;
[0029] 도 6은 다른 예시적인 실시예에 따라 게이트-튜닝가능 공진기 구조의 단면도를 도시한다;
[0030] 도 7은 다른 예시적인 실시예에 따라 게이트-튜닝가능 공진기 구조의 단면도를 도시한다;
[0031] 도 8은 일 예시적인 실시예에 따라 SCA 배열에서 초전도 공진기들을 튜닝하는 구현의 예를 도시한다;
[0032]본 발명을 설명하기 위해 사용된 예시적인 실시예들은 양자 컴퓨팅 디바이스들을 위한 튜닝가능한 초전도 공진기를 제공함에 의해서 위에서-설명한 문제들과 다른 관련 문제들을 일반적으로 해결한다. 상기 예시적인 실시예들은 또한 양자컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기를 제조하기 위한 제조 방법 및 시스템을 제공한다.
[0033] 도 1은 예시적인 실시예를 사용하여 해결될 수 있는 문제를 예시하는 표면 코드 아키텍처(SCA)의 예를 도시한다. SCA(100)와 같은 초전도 큐비트 아키텍처들은 평면 2-차원(2D) 그리드 상에 격자 형태로 다수의 큐비트들(102, 102A, 102B)를 배열한다(arrange). 상기 큐비트들은 서로 결합되고 공진 라인들(resonant lines)(104)("버스"라고 알려짐)을 사용하여 통신한다. 큐비트(102)의 양자 상태는 특정 큐비트들에 용량적으로 결합된 판독 라인들(read lines)(106)을 사용하여 판독된다.
[0034] 전형적으로, 판독 라인들(106)은 공진 라인들이고, 이들 공진 라인들에서 특정 큐비트의 큐비트 상태가 분산 판독(dispersive readout)을 사용하여 측정된다. 분산 판독은 공진기와의 분산 상호 작용을 사용하며, 상기 공진기에서 상호 작용은 분산 시프트를 초래하고, 상기 분산 시프트는 큐비트의 상태에 따라 공진기의 주파수가 변경되게 한다. 상기 공진기 주파수는 마이크로파 펄스로 감지되는데(interrogated), 일반적으로 접지 및 여기 상태들(the ground and excited states)에 대응하는 공진 주파수들의 중간점 근처의 주파수에서 감지된다. 반사된 신호의 위상과 진폭은 상기 큐비트의 상태를 구별하는 데 사용된다.
[0035] 그러나, 분산 판독을 사용하는 기존 아키텍처들은 큐비트들 사이의 마이크로파 혼선(cross-talk) 및/또는 주파수 충돌들로 인하여 양자 상태 측정들에서 성능 저하를 초래하고 이에 따라 양자 컴퓨터들의 성능이 저하된다.
[0036] 위와 같은 기존 아키텍처들의 문제점들을 해결하기 위해, 큐비트들 간 결합(coupling)의 튜닝을 허용하는 아키텍처들을 개발하려는 시도가 있었다. 실험적으로, 큐비트 결합을 튜닝하는 것은 이전에는 자속으로 회로 엘리멘트들을 컨트롤하는 것에 의존했다. 그러나, 이들 자속-튜닝가능 큐비트들은 자속 노이즈로 인한 일관성 시간 감소, 자속 미세 튜닝의 필요성, 온-칩 혼선에 대한 민감성(예: 최대 30%), 자속을 생성하는 데 필요한 전류로 인한 가열, 및 단축된 일관성 시간으로 인한 큐비트 성능 저하를 포함하는 여러 가지 단점들을 경험하였다. 최근의 일부 활동은 큐비트 결합의 전압-컨트롤된 튜닝을 개발하는 데 중점을 두었다. 전압-컨트롤된 튜닝을 개발하기 위한 최근 접근 방식은 게이트-튜닝된 반도체 스위치를 통해 접지된 트랜스몬들(grounded transmons) 2개를 컨트롤 가능하게 단락시키는 제안을 포함하고 있다. 다른 최근 접근법은 접지된 게이트몬들(grounded gatemons)의 결합을 변경하기 위해 반도체 나노와이어를 기초한 전압-컨트롤된 스위치를 사용하여 초전도 공동의 일 단(one end)을 컨트롤 가능하게 접지하는 것이다.
[0037] 큐비트 결합과 관련된 위에서-설명한 문제들을 해결하고 큐비트들 간의 감소된 마이크로파 혼선 및/또는 주파수 충돌들과 같은 이점들을 제공하기 위해 양자 컴퓨팅 장치들에 튜닝가능한 초전도 공진기들을 제공하는 해결책이 필요하다. 예를 들어, 그러한 해결책은 큐비트(102A)와 큐비트(102B) 사이의 마이크로파 혼선 및/또는 주파수 충돌들(108)을 감소시키거나 또는 제거하기 위해 판독 동안 또는 상기 큐비트들에 컨트롤 펄스들을 인가하는 동안 큐비트(102A)와 큐비트(102B) 사이의 결합을 컨트롤하는 것을 인에이블 할 것이다.
[0038] 일 실시예는 양자 컴퓨팅 장치들을 위한 튜닝가능 결합 아키텍처를 제공한다. 일 실시예는 게이트-튜닝가능 초전도 공진기(gate-tunable superconducting resonator)를 포함하며, 상기 게이트-튜닝가능 초전도 공진기에서 근접 게이트(a proximal gate)에 인가된 전압은 큐비트들에 결합된 공진기 구조의 일부분 또는 전체의 초유체 밀도(superfluid density)와 동적 인덕턴스(kinetic inductance)를 튜닝한다. 상기 동적 인덕턴스의 튜닝은 상기 공진기의 특성 주파수의 튜닝을 가져오고, 이는 큐비트들 사이에서의 결합의 강도의 조정(adjustment)을 인에이블 하는데, 그 결과, 예를 들어, 큐비트들 사이에서의 약한 결합으로부터 큐비트들 사이에서의 강한 결합으로의 조정을 허용한다.
[0039] 동적 인덕턴스는 이동 전하 캐리어들(mobile charge carriers)의 관성 질량의 표현(a manifestation of the inertial mass)으로서 인덕턴스와 동등(equivalent)하고, 초전도체들과 같은 고 캐리어 이동성 도체들(high carrier mobility conductors)에서 관찰된다. 동적 인덕턴스는 캐리어 밀도(또는 초유체 밀도)에 반비례하며 동적 인덕턴스가 증가하면, 캐리어 밀도는 감소한다.
[0040] 상기 실시 예에서, 금속 게이트의 게이트 전압을 변화하면 전하 밀도가 변화한다. 전하 밀도를 변화하면 동적 인덕턴스가 변화하고, 이에 대응하여 큐비트들을 결합하는 공진기의 특성 주파수가 변화한다. 공진기의 특성 주파수가 변화하면 큐비트들 사이에서의 결합 강도가 변화한다.
[0041] 하나 또는 그 이상의 실시 예들은 게이트 전압의 수정을 통해 최근접-이웃(nearest-neighbor) 큐비트들 사이에서 점진적으로 튜닝가능한 결합(gradually tunable coupling)을 제공한다. 다른 실시 예는 튜닝가능 판독 공진기들(tunable readout resonators)을 통해서 큐비트들로부터 멀티플렉스된 판독(multiplexed readout)을 제공한다. 또한, 다른 실시 예는 하나 또는 그 이상의 기타 큐비트들과 원치 않는 전이 주파수들을 갖는 큐비트의 결합을 차단(shut off)하거나 줄임(reduce)으로써 원치 않는 전이 주파수들을 갖는 큐비트들을 차단할 수 있는 능력을 공한다. 하나 또는 그 이상의 실시 예들은 더 빠른 게이트들과 큐비트들 사이에서의 튜닝가능 결합 강도를 갖는 새로운 양자 게이트 하드웨어 접근방식을 제공하기 위해 튜닝가능 초전도 공진기들의 사용을 제공한다.
[0042] 다른 실시 예는 튜닝가능 결합 공진기를 위한 제조 방법을 제공하며, 상기 방법은 소프트웨어 애플리케이션으로 구현될 수 있다. 제조 방법 실시 예의 애플리케이션 구현은 기존의 초전도체 제조 시스템-예를 들어, 리소그래피(lithography) 시스템-과 연계하여(conjunction) 작동하도록 구성될 수 있다.
[0043] 설명의 명확성을 위해, 그리고 설명에 대한 어떠한 제한도 암시하지 않고, 예시적인 실시예들은 격자로 배열된 예시적인 수의 큐비트들을 사용하여 설명된다. 일 실시예는, 상기 예시적인 실시예들의 범위 내에서, 다른 수의 큐비트들, 격자의 다른 배열들, 큐비트 이외의 초전도 디바이스, 초전도체들에 기초하지 않는 큐비트들의 유형들, 또는 이들의 일부 조합으로도 구현될 수 있다. 일 실시예는 초전도 엘리멘트들에 대한 튜닝가능한 결합이 요구되는 다른 초전도 디바이스 제조들을 유사하게 개선하기 위해 구현될 수 있다.
[0044] 또한, 예시적인 튜닝가능한 결합 공진기의 단순화된 다이어그램이 도면들 및 예시된 실시 예들에서 사용된다. 튜닝가능한 결합 공진기의 실제 제작에서, 여기에 도시되거나 설명되지 않은 추가 구조들 또는 여기에 도시되고 설명된 것과 다른 구조들이 예시된 실시예들의 범위를 벗어나지 않고 존재할 수 있다. 유사하게, 예시된 실시예들의 범위 내에서, 예시적인 튜닝가능 결합 공진기에서 도시되거나 설명된 구조는 여기에서 설명된 것과 유사한 동작 또는 결과를 산출하도록 다르게 제조될 수 있다.
[0045] 예시적인 구조들, 층들, 및 형성들의 2-차원 도면에서 다르게 음영 처리된 부분들은 본 명세서에 설명된 바와 같이 예시적인 제작에서 다른 구조들, 층들, 재료들 및 형성들을 나타내기 위한 것이다. 다른 구조들, 층들, 재료들 및 형성들은 당업자에게 공지된 적합한 재료들을 사용하여 제조될 수 있다.
[0046] 여기에 묘사된 형상의 특정 형상, 위치, 위치 또는 치수는 그러한 특성이 실시예의 특징으로서 명시적으로 설명되지 않는 한 도시된 실시예들을 제한하도록 의도된 것은 아니다. 모양, 위치, 위치, 치수 또는 이들의 일부 조합은 도면들 및 설명의 명확성을 위해서만 선택되며 도시된 실시예들에 따른 목적을 달성하기 위해 실제 리소그래피에서 사용될 수 있는 실제 모양, 위치, 위치 또는 치수로부터 과장되거나 최소화되거나 변경되었을 수 있다.
[0047] 더욱이, 예시된 실시예들은, 단지 예로서, 특정 실제 또는 가상의 초전도 디바이스, 예를 들어 큐비트와, 관련하여 설명된다. 다양한 예시적인 실시예들에 의해 설명된 단계들은 유사한 방식으로 다양한 튜닝가능 결합 공진기들을 제조하도록 구성될 수 있으며, 그러한 구성들은 예시된 실시예들의 범위 내에서 고려된다.
[0048] 어플리케이션에서 구현되는 실시예는 제조 프로세스가 여기에 설명된 특정 단계들을 수행하도록 한다. 제조 프로세스의 단계들은 여러 도면들에 묘사되어 있다. 특정 제조 프로세스에서 모든 단계들이 필요한 것은 아니다. 일부 제조 프로세스는 도시된 실시예의 범위를 벗어나지 않고 단계들을 다른 순서로 구현하거나, 특정 단계들을 결합하거나, 특정 단계들을 제거 또는 교체하거나, 이들 및 단계들의 다른 조작들의 일부 조합을 수행할 수 있다.
[0049] 도시된 실시예들은 특정 유형들의 재료들, 전기적 특성들, 구조들, 배열들, 층들의 배향들, 방향들, 단계들, 작업들, 평면들, 치수들, 개수, 데이터 처리 시스템들, 환경들, 컴포넌트들, 및 어플리케이션들과 관련하여 단지 예로서 설명된다. 이것들 및 기타 유사한 구조들의 임의의 특정 표현들 본 발명을 제한하도록 의도되지 않는다. 이것들 및 다른 유사한 구조들의 임의적인 적절한 표현은 도시된 실시예의 범위 내에서 선택될 수 있다.
[0050] 예시된 실시예들은 단지 예들로서 특정 설계들, 아키텍처들, 배치들, 개략도들 및 도구들을 사용하여 설명되며 예시된 실시예들로 국한되지 않는다. 예시된 실시예들은 다른 비교 가능하거나 유사한 목적의 설계들, 아키텍처들, 레이아웃들, 개략도들 및 도구들 함께 사용될 수 있다.
[0051] 본 명세서의 예들은 설명의 명확성을 위해서만 사용되며 예시된 실시예들에 국한되지 않는다. 여기에 열거된 모든 이점들은 단지 예들일 뿐이며 예시된 실시예들에 국한되는 것으로 의도되지 않는다. 특정의 예시된 실시예들에 의해 추가적인 또는 다른 이점들이 실현될 수 있다. 게다가, 특정의 예시된 실시예들은 위에 열거된 이점들 중 일부, 전부 또는 어떠한 이점들도 갖지 않을 수 있다.
[0052] 도 2를 참조하여, 이러한 도면은 예시적인 실시 예에 따라 게이트-튜닝가능 공진기의 예를 도시한다. 상면도(200)는 일 단에 결합 패드(204)에 연결되고 타 단에 접지 층(210)에 연결된 초전도 재료로 구성된 공진기 중심 도체(202)와 공진기(202)에 근접한 금속 게이트(206)을 갖는 튜닝가능 초전도 공진기 구조를 묘사한다.
[0053] 도 2에 예시된 특정한 실시 예에서, 공진기 중심 도체(202)가 구불구불한 구성(a meandering configuration)으로 도시되어 있다. 다른 특정한 실시 예들에서, 공진기 중심 도체(202)는 직선 구성 또는 임의의 다른 적합한 공진기 구성일 수 있다. 예시된 실시 예에서, 금속 게이트(206)는 평면 직사각형 모양을 가지며, 공진기 중심 도체(202)의 전체 길이에 실질적으로 근접하여 아래 위치에 위치된다. 다른 특정한 실시 예들에서, 금속 게이트(206)는 모든 적절한 모양, 사이즈 또는 구성을 가질 수 있다. 다른 실시 예들에서, 다른 게이트 및 큐비트 구조들이 사용될 수 있으며, 상기 게이트 구조는 전체 공진기 중심 도체(202)를 게이트할 수 있지 않고, 공진기 중심 도체(202)의 일부만 게이트 할 수 있다. 다른 실시 예들에서, 하나 이상의 큐비트는 그것의 길이를 따라 서로 다른 위치들에서 공진기 중심 도체(202)에 용량적으로(capacitively) 결합될 수 있다. 하나 또는 그 이상의 실시 예들에서, 공진기 중심 도체(202) 및 금속 게이트(206)는 절연 재료 또는 진공에 의해 분리된다. 일 실시 예에서, 금속 게이트(206)는 공진기의 전체 길이와 실제로 중첩되는 대신 그것의 일부만 중첩될 수 있다.
[0054] 일부 실시 예들에서, 접지 층(210)은 공진기가 동일 평면 도파관(coplanar waveguide)을 포함하는 방식으로 구성될 수 있다. 이 기하학적 구조에서, 상기 접지 층은 공진기 중심 도체(202)로부터 분리되는데, 공진기의 길이를 따라 변화하지 않는 거리만큼 어느 편에서나 분리된다. 상기 치수들(dimensions)은 일반적으로 1MHz-20GHz의 주파수 영역에서 임피던스가 50옴인 전송 라인의 설계 사양에 따라 결정된다. 도 2에 도시된 실시예에서, 상기 접지 층 기하학적 구조는 명확성을 위해 도시되지 않았다.
[0055] 특정한 실시 예들에서, 공진기 중심 도체(202), 결합 패드(204), 게이트(206), 또는 접지 층(210)이 형성될 수 있는 가능한 초전도 재료들에는 알루미늄, 인듐, 니오븀, 질화 니오븀, 질화 니오븀 티타늄, 니오븀 디셀레니드, 탄탈룸, 티타늄, 또는 몰리브덴 레늄이 포함된다. 특정한 실시 예들에서, 금속 게이트(206)가 형성될 수 있는 가능한 금속 또는 전도성 게이트 재료들에는 금, 백금, 팔라듐, 금의 합금들(예: 팔라듐의 금), 구리, 또는 흑연이 포함된다. 전술한 것은 가능한 초전도 재료들 및 금속 재료들의 비-배타적인 목록이며, 다른 실시 예들에서 다른 적합한 초전도 재료들 또는 금속 재료들이 사용될 수 있음을 이해해야 한다. 일부 실시 예들에서, 상기 공진기는 게이트-튜닝가능 초전도체 재료로 부분적으로만 구성될 수 있으며 상기 공진기의 기타 부분들은 게이트-튜닝가능이 아닌 재료들로 구성될 수 있다. 결합 패드(204)는 큐비트(208)를 공진기 중심 도체(202)에 용량적으로 결합하도록 구성된다.
[0056] 일 실시 예에서, 게이트 전압 Vgate가 금속 게이트(206)에 인가되면, 공진기 중심 도체(202) 내에서 캐리어 밀도에 컨트롤 가능한 변화를 일으키고, 그에 의해서 공진기 중심 도체(202)의 동적 인덕턴스에, 공진기 중심 도체(202)의 동적 인덕턴스 L k 가 캐리어 밀도 n S 에 반비례하는, 변화를 또한 일으킨다. 동적 인덕턴스 L k 에서 변화는 중심 도체(202)를 포함하는 공진기의 특성 주파수에서 변화(change)를 일으키고, 이는 큐비트(208)와 다른 디바이스 사이의 결합 강도를 또한 변화한다. 따라서, 상기 게이트 전압 Vgate는 동적 인덕턴스 L k 를 튜닝하기 위해 구성할 수 있고 그 결과 중심 도체(202)를 포함하는 공진기를 디튜닝(detuning)할 수 있고 큐비트(208)와 다른 디바이스 사이의 결합 강도를 변화할 수 있다.
[0057] 도 3을 참조하면, 이 도면은 예시적인 실시 예에 따라 션트된 게이트-튜닝가능 공진기(shunted gate-tunable resonator)의 예를 도시한다. 상면도(300)는 션트된 튜닝가능 초전도 공진기 구조를 도시하며, 상기 션트된 튜닝가능 초전도 공진기 구조는 공진기 중심 도체(302)를 갖는데, 상기 공진기 중심 도체(302)는 일 단에 제1의 결합 패드(304A)가 연결되고 타 단에 제2의 결합 패드(304B)가 연결되는 초전도체 재료로 구성된다. 공진기 중심 도체(302)는 션트 부분(312)에 연결되고, 션트 부분(312)는 공진기 중심 도체(302)를 접지 면(308)에 결합한다. 일 실시 예에서, 공진기 중심 도체(302)와 션트 부분(312)은 동일 초전도체 재료의 연속 조각(a continuous piece)으로 구성될 수 있다. 금속 게이트(306)는 션트 부분(312)에 근접한다. 일 특정한 실시 예에서, 접지면(308)은 초전도 재료로 형성된 초전도 접지면이다. 다른 실시 예들에서, 다른 게이트 및 큐비트 구조들이 사용될 수 있으며, 상기 게이트 구조는 공진기 중심 도체(302)의 전부 또는 일부분 및/또는 션트(312)의 전체 또는 일부분을 게이트 할 수 있다.
[0058] 일부 실시 예들에서, 접지 층(308)은 상기 공진기가 동일 평면의 도파관(a coplanar waveguide)을 포함한다. 이 기하학적 구조에서, 접지 층(308)은 션트(312)뿐만 아니라 공진기 중심 도체(302)로부터 분리되는데, 공진기의 길이를 따라 변화하지 않는 거리만큼 어느 편에서나 분리된다. 상기 치수들(dimensions)은 일반적으로 1MHz-20GHz의 주파수 영역에서 임피던스가 50옴인 전송 라인의 설계 사양에 따라 결정된다. 도 3에 도시된 실시예에서, 이 접지 층(308)의 기하학적 구조는 명확성을 위해 도시되지 않았다.
[0059] 도 3에 예시된 특정한 실시 예에서, 공진기 중심 도체(302)가 구불구불한 구성으로 도시되어 있다. 다른 특정한 실시 예들에서, 공진기 중심 도체(302)가 직선 구성 또는 임의의 다른 적합한 공진기 구성일 수 있다. 상기 예시된 실시 예에서, 금속 게이트(306)는 평면 직사각형 모양을 가지며, 션트 부분(312)의 전체 길이에 실질적으로 근접하여 위치된다. 다른 특정한 실시 예들에서, 금속 게이트(306)는 임의의 적절한 모양, 크기 또는 구성을 가질 수 있다. 하나 또는 그 이상의 실시 예들에서, 공진기 중심 도체(302) 및 금속 게이트(306)는 절연 재료 또는 진공에 의해 분리된다.
[0060] 제1 결합 패드(304A)는 제1 큐비트(310A)를 공진기 중심 도체(302)에 용량적으로 결합하도록 구성되고, 제2 결합 패드(304B)는 제2 큐비트(310B)를 공진기 중심 도체(302)에 용량적으로 결합하도록 구성된다. 일부 실시 예들에서, 제1 결합 디바이스 패드(304A)는 큐비트(310A)를 공진기 중심 도체(302)에 용량적으로 결합하도록 구성되고, 제2 연결 디바이스 패드(304B)는 판독 측정 회로와 같은 다른 디바이스에 용량적으로 결합하도록 구성된다. 일부 실시 예들에서, 제1 결합 패드(304A)는 큐비트(310A)를 공진기 중심 도체(302)에 용량적으로 결합하도록 구성되고, 제2 결합 패드(304B)는, 예를 들어, 와이어본드 또는 범프 본드를 사용하여, 판독 측정 회로에 직접 결합한다.
[0061] 일 실시 예에서, 일 실시 예에서, 게이트 전압 Vgate가 금속 게이트(306)에 인가되면, 공진기 중심 도체(302) 내에서 캐리어 밀도에 컨트롤 가능한 변화를 일으키고, 그에 의해서 공진기 중심 도체(302)의 동적 인덕턴스에, 공진기 중심 도체(302)의 동적 인덕턴스 L k 가 캐리어 밀도 n S 에 반비례하는, 변화를 또한 일으킨다. 동적 인덕턴스 L k 에서 변화는 중심 도체(302)를 포함하는 공진기의 특성 주파수에서 변화(change)를 일으키고, 이는 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 또한 변화한다. 따라서, 상기 게이트 전압 Vgate은 동적 인덕턴스 L k 를 튜닝하기 위해 구성할 수 있고 그 결과 중심 도체(302)를 포함하는 공진기를 디튜닝(detuning)할 수 있고 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 변화할 수 있다.
[0062] 도 4를 참조하면, 이 도면은 예시적인 실시 예에 따라 SCA 배열에서 초전도 공진기들을 튜닝하는 구현의 예를 도시한다. 상면도(400)는 평면 2-차원(2D) 그리드 상에 격자 형태의 다수의 큐비트들(402B)를 도시한. 상기 큐비트들은 서로 결합되고 공진 라인들(resonant lines)(404)("버스"라고 알려짐)을 사용하여 통신한다. 큐비트(402)의 양자 상태는 특정 큐비트들에 용량적으로 결합된 판독 라인들(read lines)(406, 406A)을 사용하여 판독된다. 판독 라인들 각각(406A)은 다양한 실시 예들과 관련하여 여기에 기술된 바와 같이 게이트-튜닝가능 공진기를 형성하기 위해 상기 판독 라인에 근접하게 배치된 금속 게이트(408)를 포함한다.
[0063] 상기 예시된 실시 예에서, 게이트 튜닝가능 공진기를 형성하는 판독 라인들 각각(406A)과 대응 금속 게이트(408)은 판독 라인(406)으로부터 특정 큐비트(402)의 컨트롤된 결합 및 분리를 허용하기 위해 개별적으로 컨트롤 가능한 게이트 전압을 수신하도록 구성된다. 하나 또는 그 이상의 실시 예들에서, 게이트-튜닝가능 공진기들의 개별적으로 게이트된 섹션들은 튜닝가능 판독(readout) 공진기들을 통해 큐비트들(406)의 멀티플렉스된(multiplexed) 판독 능력을 제공한다.
[0064] 도 5를 참조하여, 이 도면은 예시적인 실시 예에 따라 게이트-튜닝가능 공진기 구조(500)의 단면도를 도시한다. 구조(500)는 기판 구조(502)의 표면(예: 상부 표면) 상에 형성된 초전도 접지 면 부분들(504)을 갖는 기판 구조(502)를 포함한다. 특정한 실시 예들에서, 기판 구조(502)는 실리콘(Si) 또는 사파이어와 같은, 모든 적절한 기판 재료로 형성될 수 있다. 구조(500)에는 초전도 접지 면 부분들(504)에 근접한 기판 구조(502)의 표면 상에 배치된 공진기 중심 도체(506)가 추가로 포함된다. 공진기 중심 도체(506)와 초전도 접지 면 부분(504)은 함께 동일 평면의 도파관 공진기를 구성한다. 일부 실시 예들에서, 구조(500)에서 컴포넌트들의 치수들(dimensions)과 위치가 게이트(510)로 인한 정전용량을 고려하도록 설계될 수 있다.
[0065] 도 5의 예시된 실시 예에서, 공진기 중심 도체(506)는 초전도 재료로서 매직 앵글의 뒤틀린 이중층 그래핀(magic-angle twisted bilayer graphene: MATBG) 재료로 형성된다. 특정한 실시 예들에서, 상기 MATBG 재료는 0켈빈(K)와 1.7K 사이의 초전도체 임계 온도 Tc에 튜닝된다.
[0066] 구조(500)에는 공진기 중심 도체(506)와 금속 게이트(510)를 분리하는 절연층 또는 진공 영역(508)이 추가로 포함된다. 하나 또는 그 이상의 실시 예들에서, 구조(500)는 도 2-4와 관련하여 기술한 것과 같은 게이트-튜닝가능 공진기의 일 예이다. 하나 또는 그 이상의 실시 예들에서, 공진기 중심 도체(506)는 도 3의 제1의 큐비트(310A)와 제2의 큐비트(310B)와 같은 두 개의 초전도 디바이스들 사이에서 용량적으로 결합된다. 일부 실시 예들에서, 구조(500)는 구조(202), 구조(302), 및/또는 구조(306)를 통한 단면도를 나타낸다.
[0067] 일 실시 예에서, 게이트 전압 Vgate이 금속 게이트(510)에 인가되면, 공진기 중심 도체(506) 내의 캐리어 밀도에 컨트롤 가능한 변화를 일으키고, 그에 의해서 공진기 중심 도체(506)의 동적 인덕턴스에, 공진기 중심 도체(506)의 동적 인덕턴스 L k 가 캐리어 밀도 n S 에 반비례하는, 변화를 또한 일으킨다. 동적 인덕턴스 L k 에서 변화는 구조(500)에서 공진기의 특성 주파수에서 변화(change)를 일으키고, 이는 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 또한 변화한다. 따라서, 상기 게이트 전압 Vgate은 동적 인덕턴스 L k 를 튜닝하기 위해 구성할 수 있고 그 결과 구조(500)에서 공진기를 튜닝(tuning)할 수 있고 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 변화할 수 있다.
[0068] 도 6을 참조하면, 이 도면은 예시적인 실시 예에 따라 게이트-튜닝가능 공진기 구조(600)의 단면도를 도시한다. 구조(600)는 기판 구조(602)의 표면(예: 상부 표면) 상에 형성된 초전도 접지 면 부분들(604)을 갖는 기판 구조(602)를 포함한다. 특정한 실시 예들에서, 기판 구조(602)는 실리콘(Si) 또는 사파이어와 같은, 모든 적절한 기판 재료로 형성될 수 있다. 구조(600)에는 초전도 접지 면 부분들(604)에 근접한 기판 구조(602)의 표면 상에 배치된 초전도 재료로 형성된 공진기 중심 도체(606)가 더 포함된다. 공진기 중심 도체(606)와 초전도체 접지면 부분(604)은 함께 동일 평면의 도파관 공진기를 구성한다. 일부 실시 예들에서, 구조(600)에서 컴포넌트들의 치수들과 위치는 게이트(610)로 인한 정전용량을 고려하도록 설계될 수 있다.
[0069] 도 6의 예시된 실시 예에서, 공진기 중심 도체(606)는 초전도 재료로 텅스텐 다이텔루라이드(tungsten ditelluride)(WTe2) 재료로 형성된다. 특정한 실시 예들에서, WTe2 재료는 0 K와 0.61 K 사이의 초전도 임계 온도 Tc에 튜닝된다.
[0070] 구조(600)에는 공진기 중심 도체(606)와 금속 게이트(610)를 분리하는 절연층 또는 진공 영역(608)이 추가로 포함된다. 하나 또는 그 이상의 실시 예들에서, 구조(600)는 도 2-4와 관련하여 기술한 것과 같은 게이트-튜닝가능 공진기의 일 예이다. 하나 또는 그 이상의 실시 예들에서, 공진기 중심 도체(606)는 도 3의 제1 큐비트(310A)와 제2 큐비트(310B)와 같은 두 개의 초전도 디바이스들 사이에서 용량적으로 결합된다. 일부 실시 예들에서, 구조(600)는 구조(202), 구조(302), 및/또는 구조(306)를 통한 단면도를 나타낸다.
[0071] 일 실시 예에서, 게이트 전압 Vgate이 금속 게이트(610)에 인가되면, 공진기 중심 도체(606) 내의 캐리어 밀도에 컨트롤 가능한 변화를 일으키고, 그에 의해서 공진기 중심 도체(606)의 동적 인덕턴스에, 공진기 중심 도체(606)의 동적 인덕턴스 L k 가 캐리어 밀도 n S 에 반비례하는, 변화를 또한 일으킨다. 동적 인덕턴스 L k 에서 변화는 구조(600)에서 공진기의 특성 주파수에서 변화(change)를 또한 일으키고, 이는 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 또한 변화한다. 따라서, 상기 게이트 전압 Vgate은 동적 인덕턴스 L k 를 튜닝하기 위해 구성할 수 있고 그 결과 구조(600)에서 공진기를 튜닝(tuning)할 수 있고 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 변화할 수 있다.
[0072] 도 7을 참조하면, 이 도면은 다른 예시적인 실시 예에 따라 게이트-튜닝가능 공진기 구조(700)의 단면도를 도시한다. 구조(700)는 기판 구조(702)의 표면(예: 상부 표면) 상에 형성된 초전도 접지 면 부분들(704)을 갖는 기판 구조(702)를 포함한다. 특정한 실시 예들에서, 기판 구조(702)는 실리콘(Si) 또는 사파이어와 같은, 모든 적절한 기판 재료로 형성될 수 있다. 구조(700)에는 초전도 접지 면 부분들(704)에 근접한 기판 구조(702)의 표면 상에 배치된 초전도 재료로 형성된 공진기 중심 도체(706)가 추가로 포함된다. 공진기 중심 도체(706)와 초전도 접지 면 부분(704)은 함께 동일 평면의 도파관 공진기를 구성하다. 일부 실시 예들에서, 구조(700)에서 컴포넌트들의 치수들과 위치가 게이트(710)로 인한 정전용량을 고려하도록 설계될 수 있다.
[0073] 도 7의 예시된 실시 예에서, 공진기 중심 도체(706)는 초전도 재료로서 Sn1-δ-xInxTe 재료의 얇은 층으로 형성되어 있다.
[0074] 구조(700)에는 공진기 중심 도체(706)와 금속 게이트(710)를 분리하는 절연층 또는 진공 영역(708)이 추가로 포함된다. 하나 또는 그 이상의 실시 예들에서, 구조(700)는 도 2-4와 관련하여 기술한 것과 같은 게이트-튜닝가능 공진기의 일 예이다. 하나 또는 그 이상의 실시 예들에서, 공진기 중심 도체(706)는 도 3의 제1 큐비트(310A)와 제2 큐비트(310B)와 같은 두 개의 초전도 디바이스들 사이에서 용량적으로 결합된다. 일부 실시 예들에서, 구조(700)는 구조(202), 구조(302), 및/또는 구조(306)를 통한 단면도를 나타낸다.
[0075] 일 실시 예에서, 게이트 전압 Vgate이 금속 게이트(710)에 인가되면, 공진기 중심 도체(706) 내의 캐리어 밀도에 컨트롤 가능한 변화를 일으키고, 그에 의해서 공진기 중심 도체(706)의 동적 인덕턴스에, 공진기 중심 도체(706)의 동적 인덕턴스 L k 가 캐리어 밀도 n S 에 반비례하는, 변화를 또한 일으킨다. 동적 인덕턴스 L k 에서 변화는 구조(700)에서 공진기의 특성 주파수에서 변화(change)를 또한 일으키고, 이는 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 또한 변화한다. 따라서, 상기 게이트 전압 Vgate은 동적 인덕턴스 L k 를 튜닝하기 위해 구성할 수 있고 그 결과 구조(700)에서 공진기를 튜닝(tuning)할 수 있고 제1 큐비트(310A)와 제2 큐비트(310B) 사이의 결합 강도를 변화할 수 있다.
[0076] 도 8을 참조하면, 이 도면은 예시적인 실시 예에 따라 SCA 배열에서 초전도 공진기들을 튜닝하는 구현의 예를 도시한다. 상면도(800)는 평면 2-차원(2D) 그리드 상에 격자 형태의 다수의 큐비트들(802)를 도시한다. 큐비트(802)의 양자 상태는 특정 큐비트들에 용량적으로 결합된 판독 라인들(read lines)(806)을 사용하여 판독된다. 상기 큐비트들은 서로 결합되고 공진 라인들(resonant lines) (804)("버스"라고 알려짐)을 사용하여 통신한다. 공진 라인들 각각(804)은 다양한 실시 예들과 관련하여 여기에 기술된 바와 같이 게이트-튜닝가능 공진기를 형성하기 위해 상기 공진 라인에 근접하게 배치된 게이트(808)를 포함한다.
[0077] 상기 예시된 실시 예에서, 게이트 튜닝가능 공진기를 형성하는 공진 라인들 각각(804)과 대응 게이트(808)은 큐비트들의 쌍(802)의 컨트롤된 결합 및 분리를 허용하기 위해 개별적으로 컨트롤 가능한 게이트 전압을 수신하도록 구성된다. 하나 또는 그 이상의 실시 예들에서, 게이트-튜닝가능 공진기들의 개별적으로 게이트된 섹션들은 최근접-이웃 큐비트들 사이에서 점진적으로 결합을 튜닝하는 능력을 제공한다. 하나 또는 그 이상의 실시 예들에서, 게이트-튜닝가능 공진기들의 개별적으로 게이트된 섹션들은 원치 않는 전이 주파수들을 갖는 큐비트들을 차단하는 능력을 제공한다. 하나 또는 그 이상의 실시 예들에서, 게이트-튜닝가능 공진기들의 개별적으로 게이트된 섹션들은 큐비트들 사이에서 더 빠른 게이트들과 튜닝가능 결합 강도를 갖는 새로운(novel) 양자 게이트 하드웨어 접근방식을 제공한다.
[0078] 본 발명의 다양한 실시 예들이 관련된 도면들을 참조하여 설명된다.　본 발명의 범위를 벗어남이 없이 본 발명의　대안적인 실시예들이　고안될 수 있다.　다양한 연결들 및 위치 관계들(예를 들어, 위, 아래, 인접 등)는 다음 설명 및 도면에서 엘리멘트들 사이에 설명되지만, 당업자들은 여기서 설명된 많은 위치 관계들은 비록 방향이 변경되더라도 설명된 기능이 유지될 때 방향에 무관함을 인식할 것이다. 이들 연결들 및/도는 위치 관계들은, 달리 명시되지 않는 한, 직접적 또는 간접적일 수 있으며, 본 발명은 이와 관련하여 제한하려는 의도가 없다.　따라서 주체들의 결합은　직접적 또는 간접적인 결합을 의미할 수 있으며, 주체들 간의 위치 관계는 직접적 또는 간접적인 위치 관계일 수 있다.　간접 위치 관계의 예로서, 층"B"에 대해 층"A"를 형성하는 것에 대한 본 명세서의 참조들은 층"A"및 층"B"의 관련 특성들 및 기능들이 상기 중간 층(들)에 의해서 실질적으로 변경되지 않는 한 하나 또는 그 이상의 중간 층들이 층"A"및 층"B"사이에 존재하는 상황들을 포함한다.
[0079]　다음의 정의들 및 약어들은 명세서 및 청구 범위의 해석에 사용될 수 있다.　본 명세서에서 사용된 용어 "포함하다(comprise)", "포함하는 (comprising)", "포함한다(include)", "포함하는(including)", "갖는다(has)", "갖는(having)", "포함하다(contain)" 또는 "포함하는(containing)", 또는 이들의 다른 변형들은 비-배타적인 포함(a non-exclusive inclusion)을 커버하기 위한 것이다.　예를 들어, 엘리멘트들의 목록을 포함하는 구성, 혼합물, 공정, 방법, 물품 또는 장치는 반드시　그러한 엘리멘트들에만 제한되는 것은 아니며, 명시적으로 나열되지 않거나 또는 그러한 구성, 혼합물, 프로세스, 방법, 물품 또는 장치에 고유한 다른 엘리멘트들도 포함될 수 있다.
[0080]　또한, 용어 "예시적인"은 "예, 사례, 예시"라는 의미로 사용되었다. 본 명세서에서 "예시적인" 것으로 설명된 임의의 실시예 또는 설계는 반드시 다른 실시예 또는 설계에 비해 선호되거나 유리한 것으로 해석되어서는 안 된다.　"적어도 하나" 및 "하나 또는 그 이상"이라는 용어는 1　보다 크거나 같은　임의의　정수, 즉 1, 2, 3, 4 등을 포함　하는 것으로 이해될 수 있다. 용어 "복수"는 2보다 크거나 같은 정수, 즉 2, 3, 4, 5 등을 포함하는 것으로 이해될 수 있다. 용어 "연결"은　간접적인 "연결"과 직접적인 "연결"을　모두 포함할 수 있다.
[0081] "한 실시 예", "하나의 실시 예", "예시적 실시 예", 등에 대한 본 명세서의 참조들은 설명된 상기 실시 예가 특정 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 실시 예가 상기 특정 특징, 구조, 또는 특성을 포함할 수 있거나 또는 포함하지 않을 수도 있음을 표시한다. 더 나아가, 그러한 문구들은 반드시 동일 실시 예를 가리키는 것은 아니다. 또한, 특정 특징, 구조, 또는 특성이 하나의 실시 예와 관련하여 기술될 때, 그 것은 명시적으로 기술되었던지 또는 아니던 간에 다른 실시 예들과 관련하여 그러한 특징, 구조, 또는 특성에 영향을 주는 당업자의 지식 내에 있음이 제출된 것이다.
[0082] 용어들　"약",　"실질적으로", "대략" 및 이들의 변형들은 출원 당시에 이용 가능했던 장비에 기초한 특정 양의 측정과 연관된 오차의 정도를 포함하기 위해 의도된 것이다.　예를 들어, "약"은 주어진 값의 ± 8% 또는 5% 또는 2%의 범위를 포함할 수 있다.
[0083] 본 발명의 다양한 실시 예들에 대한 설명들은 예시의 목적들로 제공되는 것이며, 빠짐없이 총 망라하거나 개시된 실시 예들로 한정하려고 의도된 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자들에게 기술된 실시 예들의 범위와 정신을 벗어남이 없이 많은 수정들 및 변형들이 있을 수 있다는 것이 명백하다. 여기서 사용된 용어는 시장에서 발견된 기술들에 대한 본 발명의 실시 예들의 원리들, 실제 응용 또는 기술적 개선을 가장 잘 설명하기 위해, 또는 여기서 설명한 실시 예들을 이 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있도록 하기 위해 선택되었다.

Claims (25)

  1. 초전도 결합 디바이스에 있어서, 상기 초전도 결합 디바이스는:
    공진기 구조 - 상기 공진기 구조는 제1 디바이스에 결합되도록 구성된 제1 단부와 제2 디바이스에 결합되도록 구성된 제2 단부를 가짐-; 및
    상기 공진기 구조의 일부분에 근접하게 위치된 게이트를 포함하고,
    상기 게이트는 게이트 전압을 수신하고 상기 게이트 전압에 기초하여 상기 공진기의 일부분의 동적 인덕턴스(a kinetic inductance)를 변화하도록 구성되며, 상기 동적 인덕턴스의 변화(varying)는 상기 공진기 구조가 상기 제1 디바이스 및 상기 제2 디바이스 사이의 결합 강도를 변화하도록 유도하는
    초전도 결합 디바이스.
  2. 제1항에 있어서, 상기 동적 인덕턴스의 변화는 상기 게이트가 상기 공진기 구조의 일부분의 초유체 밀도(a superfluid density)를 변화하도록 한 결과인
    초전도 결합 디바이스.
  3. 이전 항들 중 어느 한 항에 있어서, 상기 동적 인덕턴스의 변화가 상기 공진기 구조의 특성 주파수의 변화를 유도하는
    초전도 결합 디바이스.
  4. 제 3항의 있어서. 상기 공진기 구조의 특성 주파수의 변화는 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도의 변화를 인에이블 하는
    초전도 결합 디바이스.
  5. 이전 항들 중 어느 한 항에 있어서, 상기 공진기 구조의 적어도 일부분은 매직 앵글의 뒤틀린 이중층 그래핀(magic angle twisted bilayer graphene), WTe2, Sn1-δ-xInxTe, 또는 다른 적합한 재료를 포함하는 초전도 재료로 형성되는
    초전도 결합 디바이스.
  6. 이전 항들 중 어느 한 항에 있어서, 상기 게이트는 금속 재료 또는 초전도 재료로 형성되는
    초전도 결합 디바이스.
  7. 이전 항들 중 어느 한 항에 있어서, 상기 제1의 디바이스는 상기 공진기 구조의 상기 제1 단부에 용량적으로 결합되고, 상기 제2의 디바이스는 상기 공진기 구조의 상기 제2 단부에 용량적으로 결합되는
    초전도 결합 디바이스.
  8. 이전 항들 중 어느 한 항에 있어서, 상기 초전도 결합 디바이스는 상기 공진기 구조에 연결된 접지면을 더 포함하는
    초전도 결합 디바이스.
  9. 제8항에 있어서, 상기 접지면은 상기 공진기 구조의 션트 부분(a shunt portion)에 의해 상기 공진기 구조에 연결되는
    초전도 결합 디바이스.
  10. 이전 항들 중 어느 한 항에 있어서, 상기 초전도 결합 디바이스는 기판 구조(a substrate structure)를 더 포함하고, 상기 공진기 구조는 상기 기판 구조의 표면 상에 배치되는
    초전도 결합 디바이스.
  11. 이전 항들 중 어느 한 항에 있어서, 상기 초전도 결합 디바이스는 상기 공진기 구조 상에 배치된 절연체를 더 포함하고, 상기 게이트는 상기 절연 구조 상에 배치되는
    초전도 결합 디바이스.
  12. 이전 항들 중 어느 한 항에 있어서, 상기 초전도 결합 디바이스는 상기 공진기 구조에 근접한 상기 기판의 표면 상에 배치된 접지면을 더 포함하는
    초전도 결합 디바이스.
  13. 이전 항들 중 어느 한 항에 있어서, 상기 제1의 디바이스는 제1의 큐비트이고 상기 제2의 디바이스는 제2의 큐비트인
    초전도 결합 디바이스.
  14. 이전 항들 중 어느 한 항에 있어서, 상기 제1의 디바이스는 큐비트이고 상기 제2의 디바이스는 양자 컴퓨팅 디바이스의 판독 측정 회로를 포함하는
    초전도 결합 디바이스.
  15. 이전 항들 중 어느 한 항에 있어서, 상기 제1의 디바이스는 제1의 트랜스몬이고 상기 제2의 디바이스는 제2의 트랜스몬이며, 상기 공진기 구조 및 상기 게이트는 상기 제1의 트랜스몬과 상기 제2의 트랜스몬 사이에서 튜닝가능 결합을 제공하는
    초전도 결합 디바이스.
  16. 방법에 있어서, 상기 방법은:
    공진기 구조의 제1 단부를 제1의 디바이스에 결합하는 단계;
    결합되도록 구성된 상기 공진기 구조의 제2 단부를 제2의 디바이스에 결합하는 단계;
    상기 공진기 구조의 일 부분에 근접하여 게이트를 위치시키는 단계(positioning);
    상기 게이트에 의해 게이트 전압을 수신하는 단계; 및
    상기 게이트 전압에 기초하여 상기 공진기의 일부분의 동적 인덕턴스를 변화하는 단계(varying)를 포함하고, 상기 동적 인덕턴스의 변화하는 단계는 상기 공진기 구조가 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도를 변화하도록 유도하는 단계를 포함하는
    방법.
  17. 제16항에 있어서, 상기 동적 인덕턴스를 변화하는 단계는 상기 게이트가 상기 공진기 구조의 일 부분의 초유체 밀도를 변화하는 단계의 결과인
    방법.
  18. 제16항 또는 제17항 중 어느 한 항에 있어서, 상기 동적 인덕턴스의 변화가 상기 공진기 구조의 특성 주파수의 변화를 유도하는
    방법.
  19. 제 18항의 있어서. 상기 공진기 구조의 특성 주파수의 변화는 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도의 변화를 인에이블 하는
    방법.
  20. 제16항 내지 제19항의 항들 중 어느 한 항에 있어서, 상기 공진기 구조의 적어도 일부분은 매직 앵글의 뒤틀린 이중층 그래핀, WTe2, Sn1-δ-xInxTe, 또는 다른 적합한 재료를 포함하는 초전도 재료로 형성되는
    방법.
  21. 리소그래피 컴포넌트를 포함하는 초전도체 제조 시스템에 있어서, 상기 초전도체제조 시스템은 초전도체 디바이스를 제조하기 위해 다이(die) 상에서 작동될 때 동작들을 수행하고, 상기 동작들은:
    공진기 구조의 제1의 단부를 제1의 디바이스에 결합하는 단계;
    결합되도록 구성된 상기 공진기 구조의 제2의 단부를 제2의 디바이스에 결합하는 단계;
    상기 공진기 구조의 일 부분에 게이트를 근접하게 위치시키는 단계.
    상기 게이트에 의해 게이트 전압을 수신하는 단계; 및
    상기 게이트 전압에 기초하여 상기 공진기의 일부분의 동적 인덕턴스를 변화하는 단계를 포함하고, 상기 동적 인덕턴스를 변화하는 단계는 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도를 상기 공진기 구조가 변화하도록 유도하는 단계를 포함하는
    초전도체 제조 시스템.
  22. 제21항에 있어서, 상기 동적 인덕턴스를 변화하는 단계는 상기 게이트가 상기 공진기 구조의 일부분의 초유체 밀도를 변화하는 단계의 결과인
    초전도체 제조 시스템.
  23. 제21항 또는 제22항 중 어느 한 항에 있어서, 상기 동적 인덕턴스를 변화하는 단계는 상기 공진기 구조의 특성 주파수를 변화하는 단계를 유도하는
    초전도체 제조 시스템.
  24. 제 23항의 있어서. 상기 공진기 구조의 특성 주파수를 변화하는 단계는 상기 제1의 디바이스와 상기 제2의 디바이스 사이에서 결합 강도를 변화하는 단계를 인에이블 하는
    초전도체 제조 시스템.
  25. 제21항 내지 제24항의 항들 중 어느 한 항에 있어서, 상기 공진기 구조의 적어도 일부분은 매직 앵글의 뒤틀린 이중층 그래핀, WTe2, Sn1-δ-xInxTe, 또는 다른 적합한 재료를 포함하는 초전도체 재료로 형성되는
    초전도체 제조 시스템.
KR1020217030848A 2019-04-02 2020-03-19 양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기 KR20210129186A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/373,334 US11727295B2 (en) 2019-04-02 2019-04-02 Tunable superconducting resonator for quantum computing devices
US16/373,334 2019-04-02
PCT/EP2020/057560 WO2020200801A1 (en) 2019-04-02 2020-03-19 Tunable superconducting resonator for quantum computing devices

Publications (1)

Publication Number Publication Date
KR20210129186A true KR20210129186A (ko) 2021-10-27

Family

ID=69903163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030848A KR20210129186A (ko) 2019-04-02 2020-03-19 양자 컴퓨팅 디바이스들을 위한 튜닝가능 초전도 공진기

Country Status (12)

Country Link
US (1) US11727295B2 (ko)
EP (1) EP3948698A1 (ko)
JP (1) JP7515504B2 (ko)
KR (1) KR20210129186A (ko)
CN (1) CN113646781A (ko)
AU (1) AU2020255132B2 (ko)
BR (1) BR112021019801A2 (ko)
CA (1) CA3135532A1 (ko)
IL (1) IL286404A (ko)
MX (1) MX2021012007A (ko)
SG (1) SG11202109828YA (ko)
WO (1) WO2020200801A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3819950B1 (en) * 2019-11-08 2023-08-02 Fundació Institut de Ciències Fotòniques A superconducting transition-edge thermal sensor
CN114720763B (zh) * 2021-01-06 2023-03-28 合肥本源量子计算科技有限责任公司 可调耦合器及其校准方法和装置、量子测控系统
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
JPWO2023095199A1 (ko) * 2021-11-24 2023-06-01
JPWO2023095287A1 (ko) * 2021-11-26 2023-06-01
US11777478B2 (en) 2021-12-10 2023-10-03 International Business Machines Corporation DC conversion of half- to quarter-wave resonators for crosstalk suppression in superconducting qubits
WO2023132045A1 (ja) * 2022-01-07 2023-07-13 富士通株式会社 量子デバイス及び量子デバイスの制御方法
CN114676843B (zh) * 2022-03-25 2023-09-22 电子科技大学 六方氮化硼色心量子比特与机械谐振器耦合装置及方法
WO2024127469A1 (ja) * 2022-12-12 2024-06-20 富士通株式会社 積層構造体、量子ビットデバイス、積層構造体の製造方法及び量子ビットデバイスの製造方法
CN116887663A (zh) * 2023-09-06 2023-10-13 量子科技长三角产业创新中心 一种超导量子电路及超导量子器件
CN118249063A (zh) * 2024-05-24 2024-06-25 山东云海国创云计算装备产业创新中心有限公司 环形器及量子计算机

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442871A (en) * 1987-08-10 1989-02-15 Toshiba Corp Superconducting element
DE3889263T2 (de) * 1987-08-24 1994-08-11 Semiconductor Energy Lab Elektronische Anordnungen unter Verwendung von supraleitenden Materialien.
JP3269720B2 (ja) 1993-11-30 2002-04-02 富士通株式会社 超伝導集積回路
JPH08279629A (ja) 1995-04-07 1996-10-22 Nippon Telegr & Teleph Corp <Ntt> 半導体結合超伝導素子
CA2333050A1 (en) 1998-06-17 1999-12-23 Isis Innovation Limited Superconductive tunnel junction device
US6597010B2 (en) 2001-03-09 2003-07-22 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic gates
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
DE10306076B4 (de) 2003-02-08 2005-02-17 Hahn-Meitner-Institut Berlin Gmbh Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
JP4152778B2 (ja) 2003-03-11 2008-09-17 富士通株式会社 超伝導システムおよび超伝導回路チップ
JP2005260025A (ja) 2004-03-12 2005-09-22 Nippon Telegr & Teleph Corp <Ntt> 磁束転送器
KR100629648B1 (ko) * 2005-04-06 2006-09-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2011129594A (ja) 2009-12-15 2011-06-30 Nec Corp 超伝導量子演算回路
KR101269207B1 (ko) 2010-01-25 2013-05-31 에스케이이노베이션 주식회사 내열성이 우수한 다층 다공막
US9379303B2 (en) 2011-06-14 2016-06-28 Glocbalfoundries Inc. Modular array of fixed-coupling quantum systems for quantum information processing
TW201312558A (zh) 2011-09-02 2013-03-16 Nat Univ Tsing Hua 石墨烯單三谷態量子位元器及其方法
KR102159059B1 (ko) 2012-05-21 2020-09-24 덴마크스 텍니스케 유니버시테트 초전도층 기판의 제조 방법
CN102969472B (zh) 2012-11-23 2015-01-07 东华大学 一种纳米涂层隔膜材料及其成型方法
US20160104073A1 (en) 2012-12-05 2016-04-14 The United States Of America As Represented By The Secretary Of Commerce Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
KR101298340B1 (ko) 2013-02-12 2013-08-20 삼성토탈 주식회사 유/무기 복합 코팅 다공성 분리막 및 이를 이용한 이차전지소자
US9691033B2 (en) 2013-03-20 2017-06-27 Newsouth Innovations Pty Limited Quantum computing with acceptor-based qubits
WO2016000836A1 (en) 2014-07-02 2016-01-07 University Of Copenhagen A semiconductor josephson junction and a transmon qubit related thereto
GB2531517A (en) 2014-10-20 2016-04-27 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
US9501748B2 (en) 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
CN107408224B (zh) 2015-02-27 2022-09-13 耶鲁大学 将平面量子位耦合至非平面共振器的技术以及相关系统
US9996801B2 (en) 2015-07-20 2018-06-12 University Of Maryland, College Park Microwave-free control of a superconductor-based quantum computer
CN105098125B (zh) 2015-09-11 2017-07-11 江西先材纳米纤维科技有限公司 氧化铝颗粒填充的复合多曲孔膜材料及其制备方法和应用
RU2609729C1 (ru) 2015-11-02 2017-02-02 Закрытое акционерное общество "Сверхпроводниковые нанотехнологии" Сверхпроводниковый однофотонный детектор с управляемым эффектом памяти
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10467544B2 (en) 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
US10042805B2 (en) 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
WO2017176936A1 (en) 2016-04-05 2017-10-12 Massachusetts Institute Of Technology Lithium metal electrodes and batteries thereof
US9647662B1 (en) 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
US10366340B2 (en) 2017-07-12 2019-07-30 Northrop Grumman Systems Corporation System and method for qubit readout
US10235634B1 (en) 2017-08-25 2019-03-19 Google Llc Magnetic flux control in superconducting device
US10468578B2 (en) 2018-02-20 2019-11-05 Intel Corporation Package substrates with top superconductor layers for qubit devices
US10803396B2 (en) 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US11621386B2 (en) * 2019-04-02 2023-04-04 International Business Machines Corporation Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device
US11587976B2 (en) * 2020-06-30 2023-02-21 International Business Machines Corporation Quantum device facilitating suppression of ZZ interactions between two-junction superconducting qubits

Also Published As

Publication number Publication date
CA3135532A1 (en) 2020-10-08
EP3948698A1 (en) 2022-02-09
SG11202109828YA (en) 2021-10-28
MX2021012007A (es) 2021-10-22
CN113646781A (zh) 2021-11-12
US20200320420A1 (en) 2020-10-08
US11727295B2 (en) 2023-08-15
AU2020255132B2 (en) 2023-04-06
JP2022525910A (ja) 2022-05-20
IL286404A (en) 2021-10-31
WO2020200801A1 (en) 2020-10-08
BR112021019801A2 (pt) 2021-12-07
AU2020255132A1 (en) 2021-09-30
JP7515504B2 (ja) 2024-07-12

Similar Documents

Publication Publication Date Title
AU2020255132B2 (en) Tunable superconducting resonator for quantum computing devices
US11683996B2 (en) Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device
KR102574940B1 (ko) 평면 양자 디바이스에서 스루-실리콘-비아 제조
US11527697B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
AU2020259830B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US11195982B2 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
CN112585626A (zh) 用于量子计算芯片的引线接合串扰减少
WO2024225957A1 (en) Design of a flip-chip assembly for high frequency applications

Legal Events

Date Code Title Description
A201 Request for examination