JP2021526729A - 垂直シリコン・オン・メタル超伝導量子干渉デバイス - Google Patents

垂直シリコン・オン・メタル超伝導量子干渉デバイス Download PDF

Info

Publication number
JP2021526729A
JP2021526729A JP2020560188A JP2020560188A JP2021526729A JP 2021526729 A JP2021526729 A JP 2021526729A JP 2020560188 A JP2020560188 A JP 2020560188A JP 2020560188 A JP2020560188 A JP 2020560188A JP 2021526729 A JP2021526729 A JP 2021526729A
Authority
JP
Japan
Prior art keywords
superconducting
layer
superconducting layer
crystalline silicon
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020560188A
Other languages
English (en)
Other versions
JP7256825B2 (ja
Inventor
ローゼンブラット、サミー
ハーツバーグ、ジャレッド、バーニー
トパログル、ラジット、オヌール
ブリンク、マーカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021526729A publication Critical patent/JP2021526729A/ja
Application granted granted Critical
Publication of JP7256825B2 publication Critical patent/JP7256825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/035—Measuring direction or magnitude of magnetic fields or magnetic flux using superconductive devices
    • G01R33/0354—SQUIDS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

垂直シリコン・オン・メタル超伝導量子干渉デバイスに関する技術、および該デバイスを製造する方法が提供される。関連する束制御およびバイアス回路も提供される。超伝導構造体は、第１の超伝導材料を含む第１の超伝導層を第１の結晶シリコン層と第２の結晶シリコン層との間に含むことができるシリコン・オン・メタル基板を備えることができる。超伝導構造体はさらに、第１のジョセフソン接合を含む第１のバイア、および第２のジョセフソン接合を含む第２のバイアを備えることができる。第１のバイアおよび第２のバイアは、第１の超伝導層と第２の超伝導材料を含む第２の超伝導層との間に形成することができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。

Description

本発明の主題実施形態（subject embodiment）は超伝導デバイス（superconducting device）に関し、より詳細には、量子干渉デバイス（quantum interference device）および該量子干渉デバイスを製造する方法に関する。
超伝導量子干渉デバイスは、超伝導回路において盛んに利用されている。しかしながら、ループ・エリアのサイズのため、超伝導量子干渉デバイスは大きなフットプリントを有する。さらに、超伝導量子干渉デバイスは、ループに対して直角な場だけしか検出することができず、いくつかの回路では、特にループが基板平面内にレイアウトされている場合に、このことが制限要因になることがある。
例えば、ザゴースキン（Zagoskin）ほか（米国特許第６，９７９，８３６号）は、「［ａ］例えばキュービットまたは超伝導スイッチとして動作することができる超伝導構造体（[a] superconducting structure that can operate, for example, as aqubit or a superconducting switch）」を論じている。Ａｂｓｔｒａｃｔを参照されたい。ザゴースキンほかは、「接合［］は結晶粒界接合であることが望ましい（junction [ ] is preferably a grain boundary junction）」とも論じている。例えば第１１列の６２行目を参照されたい。さらに、ザゴースキンほかは、「・・・［ａ］非従来型の２つの超伝導体間の接合［］などの結晶粒界接合・・・（...a grain boundary junction, such as [a] junction [ ] between two unconventional superconductors...）」と論じている。第１３列の９〜１１行目を参照されたい。ザゴースキンほかでは、絶縁材料が、「酸化アルミニウム（Ａｌ２Ｏ３）および二酸化ケイ素（ＳｉＯ２）」である。第１６列の６０および６１行目を参照されたい。しかしながら、酸化アルミニウムおよび二酸化ケイ素絶縁体は、量子コンピューティング用途において、低損失要件のため、十分な性能を提供することができない。さらに、非従来型の超伝導体は、追加のコストおよび製造複雑さに寄与する。
したがって、当技術分野では、上記の課題を解決することが求められている。
第１の態様から見ると、本発明は、超伝導構造体であって、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル（silicon-on-metal）基板であり、第１の超伝導層が第１の超伝導材料を含む、シリコン・オン・メタル基板と；第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアであり、第１のバイアが第１のジョセフソン接合を含み、第２の超伝導層が第２の結晶シリコン層の上にあり、第２の超伝導層が第２の超伝導材料を含む、第１のバイアと；第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアであり、第２のバイアが第２のジョセフソン接合を含み、ここで、第２の結晶シリコン層の規定されたエリアの周囲の電気ループが、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含む、第２のバイアとを備える超伝導構造体を提供する。
別の態様から見ると、本発明は、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板であり、第１の超伝導層が第１の超伝導材料を含む、シリコン・オン・メタル基板を形成すること；第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアであり、第１のバイアが第１のジョセフソン接合を含み、第２の超伝導層が第２の結晶シリコン層の上にあり、第２の超伝導層が第２の超伝導材料を含む、第１のバイアを形成すること；ならびに第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアであり、第２のバイアが第２のジョセフソン接合を含み、ここで、第２の結晶シリコン層の規定されたエリアの周囲の電気ループが、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含む、第２のバイアを形成することを含む方法を提供する。
本発明の１つまたは複数の実施形態の基本的理解を提供するため、以下に概要を示す。この概要が、鍵となる要素もしくは決定的に重要な要素を識別すること、または特定の実施形態の範囲もしくは特許請求の範囲を示すことは意図されていない。この概要の唯一の目的は、後に示すより詳細な説明の序文として、発想を、簡略化された形で示すことである。本明細書に記載された１つまたは複数の実施形態では、垂直シリコン・オン・メタル超伝導量子干渉デバイスを容易にするシステム、コンピュータ実施方法、方法、装置、デバイスもしくはコンピュータ・プログラム製品またはこれらの組合せが提供される。垂直シリコン・オン・メタル超伝導量子干渉デバイス用の関連する束制御（flux control）およびバイアス回路も提供される。
一実施形態によれば、超伝導構造体は、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むことができるシリコン・オン・メタル基板を備えることができる。第１の超伝導層は第１の超伝導材料を含むことができる。超伝導構造体はさらに、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアを備えることができる。第１のバイアは第１のジョセフソン接合を含むことができる。第２の超伝導層は第２の結晶シリコン層の上にあることができ、第２の超伝導材料を含むことができる。超伝導構造体はさらに、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアを備えることができる。第２のバイアは第２のジョセフソン接合を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。
一例において、第２の超伝導層の第１の側面はシリコン・オン・メタル基板の第１の縁と同一平面をなすことができ、第２の超伝導層の第２の側面はシリコン・オン・メタル基板の第２の縁と同一平面をなすことができる。いくつかの実施態様によれば、第２の超伝導層の形状は、電気ループの規定された形状に基づいて選択することができる。
いくつかの実施態様によれば、超伝導構造体は、第２の結晶シリコン層を貫いて延びることができる第１のトレンチであり、第１のジョセフソン接合を含む第１のバイアから第１の距離のところにあり、第１のバイアに隣接した第１のトレンチを備えることができる。超伝導構造体はさらに、第２の結晶シリコン層を貫いて延びる第２のトレンチであり、第２のジョセフソン接合を含む第２のバイアから第２の距離のところにあり、第２のバイアに隣接した第２のトレンチを備えることができる。これらの実施態様に関して、第１のトレンチおよび第２のトレンチは、超伝導構造体を１つまたは複数の回路から電気的に分離することができる。
いくつかの実施態様によれば、超伝導構造体は、第１の超伝導層のところにある第１の外部電気接続端子と、第２の超伝導層のところにある第２の外部電気接続端子とを備えることができる。いくつかの実施態様において、超伝導構造体は、第２の結晶シリコン層の上の結合コンデンサ（coupling capacitor）であり、電気ループからの第１の距離のところにあり、外部電気接続のための相互接続の近くにある結合コンデンサを備えることができる。
他の実施態様において、超伝導構造体は、第２の超伝導層から垂直に延びることができる第１のループ・コンタクトを備えることができる。第１のループ・コンタクトは、電気接続のための第１の端子を提供することができる。超伝導構造体はさらに、第２の結晶シリコン層の上の、第１のループ・コンタクトの反対側にある第２のループ・コンタクトを備えることができる。第２のループ・コンタクトは、電気接続のための第２の端子を提供することができる。
いくつかの実施態様によれば、超伝導構造体は、第２の結晶シリコン層の少なくとも一部分の上のワイヤであり、電気ループに対して平行なワイヤを備えることができる。いくつかの実施態様によれば、超伝導構造体は、第１の結晶シリコン層の少なくとも一部分の上のワイヤであり、電気ループに対して平行なワイヤを備えることができる。他の実施態様において、超伝導構造体は、第１の超伝導層の上の平行な２本以上のワイヤを備えることができる。２本以上のワイヤは平行な電気ループを形成することができる。
別の実施形態は、方法に関係することができ、この方法は、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板を形成することを含むことができる。第１の超伝導層は第１の超伝導材料を含むことができる。この方法はさらに、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアを形成することを含むことができる。第１のバイアは第１のジョセフソン接合を含むことができる。第２の超伝導層は第２の結晶シリコン層の上にあることができ、第２の超伝導層は第２の超伝導材料を含むことができる。さらに、この方法は、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアを形成することを含むことができる。第２のバイアは第２のジョセフソン接合を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。
一例において、この方法は、シリコン・オン・メタル基板の第１の縁と同一平面をなす第２の超伝導層の第１の側面、およびシリコン・オン・メタル基板の第２の縁と同一平面をなす第２の超伝導層の第２の側面をエッチングすることを含むことができる。
別の例において、この方法は、第２の結晶シリコン層を貫く第１のトレンチであり、第１のジョセフソン接合を含む第１のバイアから第１の距離のところにあり、第１のバイアに隣接した第１のトレンチを形成することを含むことができる。この例に関してさらに、この方法は、第２の結晶シリコン層を貫く第２のトレンチであり、第２のジョセフソン接合を含む第２のバイアから第２の距離のところにあり、第２のバイアに隣接した第２のトレンチを形成することを含むことができる。
いくつかの実施態様において、この方法は、第１の超伝導層のところにある第１の外部電気接続および第２の超伝導層のところにある第２の外部電気接続のうちの少なくとも一方を提供することを含むことができる。いくつかの実施態様によれば、この方法は、電気ループに対して平行なワイヤを提供することを含むことができる。このワイヤは、電気ループを通り抜ける磁束の制御のために第２の結晶シリコン層の上に提供すること、または電気ループを通り抜ける磁束の制御のために第１の結晶シリコン層の上に提供することができる。それに加えて、またはその代わりに、この方法は、第１の超伝導層の上の平行な２本以上のワイヤであり、平行な電気ループを形成した２本以上のワイヤを提供することを含むことができる。
本明細書に提供された別の実施形態は超伝導デバイスであり、この超伝導デバイスは、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板を備えることができる。第１の超伝導層は第１の超伝導材料を含むことができる。超伝導デバイスはさらに、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアを備えることができる。第１のバイアは第１のジョセフソン接合を含むことができる。第２の超伝導層は第２の結晶シリコン層の上にあることができ、第２の超伝導材料を含むことができる。さらに、超伝導デバイスは、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアを備えることができる。第２のバイアは第２のジョセフソン接合を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。
一実施態様において、超伝導デバイスはさらに、第２の結晶シリコン層を貫いて延びる第１のトレンチであり、第１のジョセフソン接合を含む第１のバイアから第１の距離のところにあり、第１のバイアに隣接した第１のトレンチを備えることができる。さらに、超伝導デバイスは、第２の結晶シリコン層を貫いて延びる第２のトレンチであり、第２のジョセフソン接合を含む第２のバイアから第２の距離のところにあり、第２のバイアに隣接した第２のトレンチを備えることができる。
いくつかの実施態様によれば、超伝導デバイスは、第２の超伝導層から垂直に延びることができる第１のループ・コンタクトを備えることができる。第１のループ・コンタクトは、電気接続のための第１の端子を提供することができる。さらに、超伝導デバイスは、第２の結晶シリコン層の上の、第１のループ・コンタクトの反対側にある第２のループ・コンタクトを備えることができる。第２のループ・コンタクトは、電気接続のための第２の端子を提供することができる。
いくつかの実施態様によれば、超伝導デバイスは、第１の超伝導層の上の平行な２本以上のワイヤを備えることができる。２本以上のワイヤは平行な電気ループを形成することができる。
別の実施形態は、超伝導構造体に関し、この超伝導構造体は、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板を備えることができる。第１の超伝導層は第１の超伝導材料を含むことができる。超伝導構造体はさらに、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した第１のバイアを備えることができる。第１のバイアは第１のジョセフソン接合を含むことができる。第２の超伝導層は第２の結晶シリコン層の上にあることができ、第２の超伝導材料を含むことができる。さらに、超伝導構造体は、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあり、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した第２のバイアを備えることができる。第２のバイアは第２のジョセフソン接合を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。
本明細書に記載された別の実施形態は超伝導デバイスに関し、この超伝導デバイスは、第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板を備えることができる。第１の超伝導層は第１の超伝導材料を含むことができる。超伝導デバイスはさらに第１のバイアおよび第２のバイアを備えることができる。第１のバイアは、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあることができ、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触することができる。第１のバイアは第１のジョセフソン接合を含むことができる。第２の超伝導層は第２の結晶シリコン層の上にあることができ、第２の超伝導材料を含むことができる。第２のバイアは、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間にあることができ、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触することができる。第２のバイアは第２のジョセフソン接合を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。超伝導デバイスはさらに、第２の結晶シリコン層を貫いて延びることができる第１のトレンチであり、第１のジョセフソン接合を含む第１のバイアから第１の距離のところにあり、第１のバイアに隣接した第１のトレンチと、第２の結晶シリコン層を貫いて延びることができる第２のトレンチであり、第２のジョセフソン接合を含む第２のバイアから第２の距離のところにあり、第２のバイアに隣接した第２のトレンチとを備えることができる。
一例において、超伝導デバイスは、第１の超伝導層のところにある第１の外部電気接続端子と、第２の超伝導層のところにある第２の外部電気接続端子とを備えることができる。別の例において、超伝導デバイスは、第１の超伝導層の上の平行な２本以上のワイヤを備えることができ、２本以上のワイヤは平行な電気ループを形成する。
次に、添付図面を参照して、本発明の実施形態を、単なる例として説明する。
本明細書に記載された１つまたは複数の実施形態による、第１のウェーハおよび第２のウェーハが形成された、製造プロセス中のシリコン・オン・メタル基板の一実施形態の構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、第１のウェーハに接着するために第２のウェーハが配置された、製造プロセス中の図１のシリコン・オン・メタル基板の構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、第２のウェーハを第１のウェーハに付着させた、製造プロセス中の図２のシリコン・オン・メタル基板の構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、第２のウェーハの厚さが低減された、製造プロセス中の図３のシリコン・オン・メタル基板の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、電気ループが形成された、製造プロセス中の超伝導量子干渉デバイスの構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、１つまたは複数のトレンチがエッチングされた、製造プロセス中の図５の超伝導量子干渉デバイスの構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイスの電気ループの例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイスの電気ループの第１の実施形態の構造の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイスの電気ループの第２の実施形態の構造の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、第２の超伝導層の１つまたは複数の部分が除去された、製造プロセス中の別の超伝導量子干渉デバイスの構造の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、頂部および底部超伝導層を通して超伝導量子干渉デバイスを接続するためのバイアス回路の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図１１のバイアス回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを利用してトランスモン・キュービット（transmon qubit）を形成するための別のバイアス回路の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図１３のバイアス回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための別のバイアス回路の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図１５のバイアス回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための別のバイアス回路の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図１７のバイアス回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第１の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第２の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの頂部超伝導層による制御のための束制御回路の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図２１の束制御回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの底部超伝導層による束制御のための束制御回路の別の実施形態の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図２３の束制御回路の例示的で非限定的な側断面図である。 本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第３の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第４の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第５の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、多数の（平行）ワイヤを用いた束制御の実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの束制御のための多数のワイヤを使用した束制御回路の実施形態の例示的で非限定的な上面図である。 本明細書に記載された１つまたは複数の実施形態による、図２９の束制御回路の第１の断面線における例示的で非限定的な側横断図である。 本明細書に記載された１つまたは複数の実施形態による、図２９の束制御回路の第２の断面線２における例示的で非限定的な側横断図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを使用した同調可能なトランスモン・キュービットの実施形態の例示的で非限定的な電気概略図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを製造するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの第２の超伝導層を形成するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを電気的に分離するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのためのバイアス回路を提供するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための束制御回路を提供するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための束制御回路用の多数の平行ワイヤを提供するための例示的で非限定的な方法の流れ図である。 本明細書に記載された１つまたは複数の実施形態を容易にすることができる例示的で非限定的な動作環境のブロック図である。
以下の詳細な説明は例示だけが目的であり、以下の詳細な説明が、実施形態および実施形態の用途もしくは使用あるいはその両方を限定することは意図されていない。さらに、上記の「背景技術」もしくは「発明の概要」または「発明を実施するための形態」に示された明示または暗示の情報によって拘束されることも意図されていない。
次に、図面を参照して１つまたは複数の実施形態を説明する。全体を通じて、同じ要素を指すために同じ参照符号が使用されている。以下の説明では、説明の目的上、１つまたは複数の実施形態のより完全な理解を提供するために、多数の特定の詳細が示される。しかしながら、さまざまなケースにおいて、それらの特定の詳細なしで１つまたは複数の実施形態を実施することができることは明白である。
本明細書では、垂直シリコン・オン・メタル超伝導量子干渉デバイス（ＳＱＵＩＤと略記される）が提供される。本明細書ではさらに、垂直シリコン・オン・メタル超伝導量子干渉デバイスのための関連する束制御（磁束制御とも呼ばれる）およびバイアス回路が提供される。さまざまな態様は、１つまたは複数の垂直ジョセフソン接合デバイスを使用することにより、超伝導量子干渉デバイスのフットプリントを低減させることができる。さらに、本明細書で論じられているとおり、電気ループは、その大部分が、基板に対して直角の平面に存在しうる。電気ループがＳＱＵＩＤを含む場合、電気ループをＳＱＵＩＤループと呼ぶこともできる。
図１は、本明細書に記載された１つまたは複数の実施形態による、第１のウェーハ１０２および第２のウェーハ１０４が形成された、製造プロセス中のシリコン・オン・メタル基板１００の一実施形態の構造の例示的で非限定的な側断面図を示す。
第１のウェーハ１０２は第１のシリコン層を含むことができる。一実施態様によれば、第１のシリコン層を第１の結晶シリコン層１０６とすることができる。第１のウェーハ１０２はさらに、超伝導体（例えば第１の超伝導金属１０８）を含むことができ、この超伝導体は、第１の結晶シリコン層１０６に付着させることができる。この超伝導体層は、第１の結晶シリコン層１０６上に堆積させることができる（例えばスパッタリング、蒸着、原子層堆積、電気めっきまたは他の堆積技法）。
第２のウェーハ１０４は第２のシリコン層を含むことができる。第２のシリコン層は第２の超伝導層とすることができ、第２の超伝導層は、結晶シリコン層（例えば第２の結晶シリコン層１１０）とすることができる。
さらに、第２のウェーハ１０４も、超伝導体（例えば第２の超伝導金属１１２）を含むことができ、この超伝導体は、第２の結晶シリコン層１１０に付着させることができる。第１のウェーハ１０２と同様に、第２の超伝導体層も、第２の結晶シリコン層１１０上に堆積させることができる（例えばスパッタリング、蒸着、原子層堆積、電気めっきまたは他の堆積技法）。第１の超伝導金属１０８と第２の超伝導金属１１２とに対して利用する超伝導材料は、同じ超伝導材料、類似の超伝導材料または異なる超伝導材料とすることができる。
図２は、本明細書に記載された１つまたは複数の実施形態に従って、第１のウェーハ１０２に接着するために第２のウェーハ１０４が配置された、製造プロセス中の図１のシリコン・オン・メタル基板１００の構造の例示的で非限定的な側断面図を示す。さらに、図３は、本明細書に記載された１つまたは複数の実施形態によって、第２のウェーハ１０４を第１のウェーハ１０２に付着させた、製造プロセス中の図２のシリコン・オン・メタル基板１００の構造の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
図２に示されているとおり、第２のウェーハ１０４を回転させて、第１の超伝導金属１０８と第２の超伝導金属１１２とが互いに向かい合わせ（例えばフェース・ツー・フェース）になるようにすることができる。例えば、第２のウェーハ１０４を裏返して第１のウェーハ１０２の上に置くことができる。このようにすると、第１の超伝導金属１０８と第２の超伝導金属１１２とを互いに整列させることができる。
図３に示されているように、基板（例えば第１のウェーハ１０２および第２のウェーハ１０４）を互いに対して押しつけることができる。いくつかの実施態様によれば、熱を加えて、２つの基板を１つに接着することができる。しかしながら、いくつかの実施態様によれば、熱が利用されない。第１のウェーハ１０２と第２のウェーハ１０４を接着したとき、または接着した後に、第１の超伝導金属１０８と第２の超伝導金属１１２は第１の超伝導層３０２を形成することができる。第１の超伝導層３０２は、第１のウェーハ１０２と第２のウェーハ１０４の接着に基づいて単一の超伝導層とすることができ、このようにしてシリコン・オン・メタル基板１００が形成される。
図４は、本明細書に記載された１つまたは複数の実施形態による、第２のウェーハ１０４の厚さが低減された、製造プロセス中の図３のシリコン・オン・メタル基板１００の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
第２の結晶シリコン層１１０（絶縁体または頂部絶縁体と呼ぶことができる）を、規定された高さまで薄くすることができる。したがって、第２の結晶シリコン層１１０を薄くしたとき、または薄くした後に、第１の結晶シリコン層１０６と第２の結晶シリコン層１１０とは異なる高さを有することができる。
この第２の結晶シリコン層１１０の薄層化を可視化するために、第２の結晶シリコン層１１０が第１の高さ３０４を有する図３を参照されたい。図４に示されているように、第２の結晶シリコン層１１０を第２の高さ４０２まで薄くすることまたは低減させることができる。
第２の結晶シリコン層１１０を薄くするため、露出したシリコン表面（例えば頂面４０４）を研削することができる。いくつかの実施態様によれば、第１のウェーハ１０２と第２のウェーハ１０４を接着する前に第２の結晶シリコン層１１０を薄くすることができる。しかしながら、いくつかの実施態様では、第１のウェーハ１０２と第２のウェーハ１０４を接着したときに、または接着した後に、第２の結晶シリコン層１１０を薄くすることができる。
いくつかの実施態様によれば、薄くした後に頂面４０４を研磨することができる。限定はされないが、化学機械研磨（ＣＭＰ）を含むさまざまな研磨技法を利用することができる。ＣＭＰは、表面を平滑化する目的に利用することができる研磨プロセスである。例えば、ＣＭＰは、化学スラリ形成物および機械研磨プロセスを利用して平滑な表面を得ることができる。示されているように、ＣＭＰは、第２のウェーハ１０４の頂面４０４を横切る平坦な表面を生み出すことができる。頂面４０４の研磨は任意である。しかしながら、いくつかのケースでは、リソグラフィのために研磨した方がよいことがありうる。
一実施態様によれば、例示的で非限定的な約１００ｎｍから約１００μｍまでの間の厚さ範囲まで、第２の結晶シリコン層１１０を薄くすることができる。しかしながら、他の厚さ範囲を、開示された態様と一緒に利用することもできる。
図５は、本明細書に記載された１つまたは複数の実施形態に従って、電気ループが形成された、製造プロセス中の超伝導量子干渉デバイス５００の構造の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
第２の結晶シリコン層１１０を薄くしたとき、または薄くした後に、第２の結晶シリコン層１１０に１つまたは複数のバイアをエッチングすることができる。例えば、超伝導量子干渉デバイス５００の規定されたエリアに、第１のバイア５０２および第２のバイア５０４を形成することができる。
第１のバイア５０２および第２のバイア５０４はそれぞれジョセフソン接合を含むことができる。例えば、第１のバイア５０２は第１のジョセフソン接合５０６を含むことができ、第１のジョセフソン接合５０６は、第１の超伝導体層５０８、トンネル障壁層５１０および第２の超伝導層５１２を含むことができる。第１のジョセフソン接合５０６は楕円形のエリア５１４によって識別される。さらに、第２のバイア５０４は第２のジョセフソン接合５１６を含むことができ、第２のジョセフソン接合５１６は、第１の超伝導体層５１８、トンネル障壁層５２０および第２の超伝導層５２２を含むことができる。示されているように、第１のジョセフソン接合５０６および第２のジョセフソン接合５１６は垂直ジョセフソン接合とすることができる。
いくつかの実施態様によれば、第２の超伝導層５１２に対して利用される超伝導材料を利用して、第１のバイア５０２を頂面４０４まで埋めることができ、第２の超伝導層５２２に対して利用される超伝導材料を利用して、第２のバイア５０４を頂面４０４まで埋めることができる。
第２の結晶シリコン層１１０の頂面４０４に第２の超伝導層５２２を堆積させることができる。第２の超伝導層５２２は超伝導金属を含むことができ、この超伝導金属は、第１のバイア５０２、第２のバイア５０４、第１のジョセフソン接合５０６、第２のジョセフソン接合５１６もしくは第１の超伝導層３０２またはこれらの組合せに対して利用されている金属と同じ金属、類似の金属または異なる金属とすることができる。さらに、第２の超伝導層５２２をパターニングおよびエッチングすることもできる。第２の超伝導層５２２（頂部コンタクト）および第１の超伝導層３０２（例えば底部コンタクト）を利用して、例えば超伝導量子干渉デバイス５００の特性を制御することができる。
第１のジョセフソン接合５０６を含む第１のバイア５０２、第２のジョセフソン接合５１６を含む第２のバイア５０４、第１の超伝導体層（例えば第１の超伝導層３０２）および第２の超伝導体層（例えば第２の超伝導層５２２）から、電気ループを形成することができる。したがって、このループは、超伝導材料によって形成することができる。この電気ループは、超伝導電流の循環を可能にすることができる。
電気ループ内に、第２の結晶シリコン層１１０の１つのエリア（例えば規定されたエリア５２４）を画定することができる。例えば、第１のジョセフソン接合５０６を含む第１のバイア５０２、第２のジョセフソン接合５１６を含む第２のバイア５０４、第１の超伝導体層（例えば第１の超伝導層３０２）および第２の超伝導体層（例えば第２の超伝導層５２２）によって取り囲まれた第２の結晶シリコン層１１０のエリアを、規定されたエリア５２４とすることができる。
図６は、本明細書に記載された１つまたは複数の実施形態に従って、１つまたは複数のトレンチがエッチングされた、製造プロセス中の図５の超伝導量子干渉デバイス５００の構造の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
示されているように、第２の結晶シリコン層１１０を貫く第１のトレンチ６０２が、第１のジョセフソン接合５０６を含む第１のバイア５０２から第１の距離のところに、第１のバイア５０２に隣接して、エッチングされる（例えば形成される）ことができる。さらに、第２の結晶シリコン層１１０を貫く第２のトレンチ６０４が、第２のジョセフソン接合５１６を含む第２のバイア５０４から第２の距離のところに、第２のバイア５０４に隣接して、エッチングされる（例えば形成される）ことができる。第１のトレンチ６０２および第２のトレンチ６０４を利用して、周囲の領域もしくは他の回路またはその両方から超伝導量子干渉デバイス５００を電気的に分離することができる。１つまたは複数のトレンチ（例えば第１のトレンチ６０２および第２のトレンチ６０４）がシリコン・オン・メタル基板１００を貫通するように、第２の結晶シリコン層１１０をパターニングおよびエッチングすることができる。
図７は、本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイス５００の電気ループ７００の例示的で非限定的な電気概略図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
説明の目的上、電気ループ７００の左側は第１のバイア５０２を表し、「Ｘ」は第１のジョセフソン接合５０６の位置を示し、電気ループ７００の右側は第２のバイア５０４を表し、「Ｘ」は第２のジョセフソン接合５１６の位置を示す。電気ループ７００の底部は第１の超伝導層３０２（例えば底部コンタクト）を表し、電気ループ７００の頂部は第２の超伝導層５２２（例えば頂部コンタクト）を表す。したがって、このループは、超伝導材料によって形成することができる。
超伝導量子干渉デバイス５００は、２つ以上のジョセフソン接合および囲われたループを含むことができる。このループに、２つの電位間のバイアスをかけることができる。例えば、第１の端子（例えば第２の超伝導層５２２）に第１の電位（Ｖ１）を印加することができ、第２の端子（例えば第１の超伝導層３０２）に第２の電位（Ｖ２）を印加することができる。したがって、ループの前後の電位差はＶ１−Ｖ２であり、この電位差は静的に印加することができ、または高周波数で印加するなど、動的に印加することもできる。
ループを流れる全超伝導電流は、第１のジョセフソン接合５０６を流れる第１の電流と第２のジョセフソン接合５１６を流れる第２の電流の和（Ｉｃ１＋Ｉｃ２）である。この電流は第１の端子（Ｖ１）から第２の端子（Ｖ２）に流れることができる。ループの平面に対して垂直に磁場を加えると、ループを通り抜ける磁束が生まれ、２つの電気端子間を流れる超伝導電流は変化しうる。紙面（およびループ）から出てくる向きの紙面（およびループ）に対して垂直な磁束がφ１である。
図８は、本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイス５００の電気ループの第１の実施形態８００の構造の例示的で非限定的な上面図を示す。図９は、本明細書に記載された１つまたは複数の実施形態による、図５の超伝導量子干渉デバイス５００の電気ループの第２の実施形態９００の構造の例示的で非限定的な上面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
図８および図９は、構造体の頂部金属（例えば第２の超伝導層５２２）および底部金属（例えば第１の超伝導層３０２）に対する接触をどのように実施するのかについては示していないことに留意されたい。さらに、「Ｘ」によって印がつけられた２つのエリアは、バイア内の対応するそれぞれのジョセフソン接合の位置を示す。したがって、「Ｘ」によって印がつけられたエリアの下は、トンネル障壁（例えばトンネル障壁層５１０、トンネル障壁層５２０）が存在する場所である。「Ｘ」は、超伝導量子干渉デバイス５００の構造の部分を形成しないが、本明細書に提供されたさまざまな態様を説明するために示されている。
示されているように、図７の第１の実施形態７００では、第２の超伝導層５２２が、１つまたは複数のバイア（例えば第１のバイア５０２および第２のバイア５０４）の上の部分を含む頂部層が実質的に同じ形状、幅および長さである構成を含むことができる。しかしながら、第２の超伝導層５２２が「ダンベル」型の形状に形成された図９の第２の実施形態９００など、他の構成を利用することもできる。この第２の実施形態では、第２の超伝導層５２２の１つまたは複数のバイア間の部分が、第２の超伝導層５２２の１つまたは複数のバイアの上の他の部分よりも細い（例えば他の部分ほど幅が広くない）。
したがって、図８および図９に示されているように、電気ループは異なる形状を有することができる。断面内にトンネル障壁を含む１つまたは複数のジョセフソン接合は、規定された寸法を有するように設計することができることに留意されたい。しかしながら、電気ループの他の要素は変更することができる。さらに、１つまたは複数のトンネル障壁を規定された寸法に維持したまま、さまざまな態様に基づく電気ループの形状の他の変更を使用することもできる。
再び図６を参照すると、第１のバイア５０２と第１のトレンチ６０２の間に第２の結晶シリコン層１１０の第１のエリア６０６および第２の超伝導層５２２の第１のセクション６０８があり、第２のバイア５０４と第２のトレンチ６０４の間に第２の結晶シリコン層１１０の第２のエリア６１０および第２の超伝導層５２２の第２のセクション６１２があるように示されているが、開示された態様はこの実施態様だけに限定されない。
図１０は、本明細書に記載された１つまたは複数の実施形態による、第２の超伝導層の１つまたは複数の部分が除去された、製造プロセス中の別の超伝導量子干渉デバイス１０００の構造の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
図１０の実施形態では、第１のバイア５０２と第１のトレンチ６０２の間の第２の超伝導層５２２の第１のセクション６０８および第２のバイア５０４と第２のトレンチ６０４の間の第２の超伝導層５２２の第２のセクション６１２を除去することができる。したがって、第１のバイア５０２および第２のバイア５０４の両側に張り出た第２の超伝導層５２２のエリアを除去することができる。したがって、頂部超伝導金属（例えば第２の超伝導層５２２）は、バイア（例えば第１のバイア５０２および第２のバイア５０４）を超えて延びない。図１０の例では、第１のバイア５０２（例えば第１のジョセフソン接合５０６）および第２のバイア５０４（例えば第２のジョセフソン接合５１６）の隣に、両側面のシリコン（例えば第２の結晶シリコン層１１０の第１のエリア６０６および第２のエリア６１０）が残っていることに留意されたい。
さらに、開示された態様は、図６および図１０に示された例だけに限定されない。いくつかの実施態様では、第１のバイア５０２と第１のトレンチ６０２の間の第２の結晶シリコン層１１０の第１のエリア６０６および第２のバイア５０４と第２のトレンチ６０４の間の第２の結晶シリコン層１１０の第２のエリア６１０も除去することができる。例えば、実質的に同時に、第１のセクション６０８と第１のエリア６０６とを除去することができ、第２のセクション６１２と第２のエリア６１０とを除去することができる。したがって、１つまたは複数のバイア（例えば第１のバイア５０２および第２のバイア５０４）の対応するそれぞれの縁と同一平面をなすように、第２の超伝導層と、第２の結晶シリコン層１１０の対応するそれぞれの部分とをエッチングすることができる。
この実施態様によれば、１つまたは複数のジョセフソン接合の対応するそれぞれの側面（例えば１つの側面）を露出させることができる。例えば、第１のトレンチ６０２によって第１のジョセフソン接合５０６の１つの側面を露出させることができ、第２のトレンチ６０４によって第２のジョセフソン接合５１６の１つの側面を露出させることができる。
シリコン（例えば第２の結晶シリコン層１１０の第１のエリア６０６もしくは第２のエリア６１０またはその両方）を保持することの利点は、１つまたは複数のジョセフソン接合（例えば第１のジョセフソン接合５０６および第２のジョセフソン接合５１６）を含む構造体（例えば電気ループ）を空気にさらさないことを含む。シリコンを保持することの別の利点は、１つもしくは複数のジョセフソン接合または電気ループの他の要素あるいはその両方が、酸化されることもしくは化学的に修飾されることまたはその両方が実施されることが防止されることでありうる。
いくつかの実施態様によれば、チップ上に多数の超伝導量子干渉デバイスを配置することができる。したがって、それらの超伝導量子干渉デバイスの電位が同じでない場合に、超伝導量子干渉デバイスの周囲の対応するそれぞれのエリア（例えば第１のトレンチ６０２および第２のトレンチ６０４）をエッチングすることによって、１つまたは複数の超伝導量子干渉デバイスを互いに電気的に分離することができる。それに加えて、またはその代わりに、本明細書で論じたとおり、頂部端子（例えば第２の超伝導層５２２）と底部端子（例えば第１の超伝導層３０２）は異なる端子として論じられる。しかしながら、一方の端子を、他の回路との共通端子とすることができる。例えば、端子を、残りの回路の接地端子とすることができ、したがってその端子は残りの回路から電気的に分離されない。しかしながら、それらの回路を互いから分離するため、超伝導量子干渉デバイスの両側に、エッチングされたエリアが形成される。
図１１は、本明細書に記載された１つまたは複数の実施形態による、頂部および底部超伝導層を通して超伝導量子干渉デバイスを接続するためのバイアス回路１１００の例示的で非限定的な上面図を示す。図１２は、本明細書に記載された１つまたは複数の実施形態による、図１１のバイアス回路１１００の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
超伝導量子干渉デバイスが周囲の回路から分離された実施形態では、底部コンタクト（例えば第１の超伝導層３０２）を分離するために、底部コンタクトの周囲の材料をエッチングによって除くことができる。しかしながら、材料がエッチングされた（例えば除去された）後も、頂部コンタクト（例えば第２の超伝導層５２２）が存在する全ての場所の下には、対応する底部コンタクトが存在する。例えば、底部コンタクトにアクセスするためには、デバイスが、頂部コンタクト（例えば第２の超伝導層５２２）から底部コンタクトまで（例えば第２の結晶シリコン層１１０を貫いて）エッチングされていなければならない。
図１１の破線１１０２は図１２の側断面図のエリアを表し、このエリアは電気ループの中央を通っている。したがって、図１２に示されているように、頂面４０４の第２の超伝導層５２２は、底面に、対応する第１の超伝導層３０２を有する。トレンチ（例えば第１のトレンチ６０２）がエッチングされた後、第１の超伝導層３０２は、第１の超伝導層部分１２０２（第１のトレンチ６０２の左に示されている）および第２の超伝導層部分１２０４（第１のトレンチ６０２の右に示されている）として示されている２つの部分を有する。
図１３は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを利用してトランスモン・キュービットを形成するための別のバイアス回路１３００の例示的で非限定的な上面図を示す。図１４は、本明細書に記載された１つまたは複数の実施形態による、図１３のバイアス回路１３００の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
図１３の第１の矢印１３０２は、超伝導量子干渉デバイスの方（例えば破線１１０２の下方）を指しており、第２の矢印１３０４は、相互接続または読出し共振器（readout resonator）の方を指している。超伝導量子干渉デバイスを用いたトランスモンは、分路静電容量（shunting capacitance）を提供するため端部にワイヤリング（wiring）または平行板を使用することができ、また、異なる長さ（のワイヤまたは平行板）を使用した共振器との非対称容量結合を使用することができる。図１３および１４の例では、結合コンデンサ１３０６を介したキュービットの底部ワイヤと相互接続または読出し共振器との間の結合がより強い。この実施形態では、（例えば第２の超伝導層５２２と第２の結晶シリコン層１１０の下の第１の超伝導層３０２との間の）分路コンデンサ（shunting capacitor）をジョセフソン接合とともに備えるトランスモン・キュービットを形成することができる。いくつかの実施形態では、２つのジョセフソン接合とともにこの分路コンデンサを利用することができる。
分路コンデンサは、図１１の破線１１０２の下部から始まり、ループから遠ざかる方向に延び、図１３の破線１３０８の上部に入り、破線１１０２に沿って分路コンデンサを別の回路から切り離すエッチングがなされた場所で終わる。したがって、例示的な実施形態では、静電容量を異なるものにするために、第２の超伝導層の（１４０２に示された）部分を除去することができる。したがって、超伝導量子干渉デバイス側の近くには、その上方に対応する第２の超伝導層を持たない第１の超伝導層３０２のエリアが存在する。このようにすると、第１のトレンチ６０２の超伝導量子干渉デバイス側において、頂部コンタクト（例えば第２の超伝導層５２２）と第１の超伝導層３０２は異なる長さを有することができる。
図１５は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための別のバイアス回路１５００の例示的で非限定的な上面図を示す。図１６は、本明細書に記載された１つまたは複数の実施形態による、図１５のバイアス回路１５００の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
バイアス回路１５００は、終端の形状が変更された変形実施形態である。分路コンデンサを平行板コンデンサにすることができ、平行板コンデンサは、さまざまな形状（例えば長方形、円形、線状など）を有することができる。頂部層（例えば第２の超伝導層５２２）の形状を変更することにより、２つの異なる層を利用してコンデンサを形成することができる。形状をわずかに違えることによって、外部回路に対する異なる結合を可能にすることができる。
この例では、超伝導量子干渉デバイスを用いたトランスモンが、静電容量のために端部にワイヤリングまたは平行板を使用することができ、また、異なる長さ（のワイヤまたは平行板）を使用した共振器との非対称容量結合を使用することができる。図１５および図１６の例では、結合コンデンサ１３０６を介したキュービットの底部ワイヤと相互接続または読出し共振器との間の結合がより強い。全静電容量を増大させるため、分路コンデンサは、頂部と底部の両方が長方形として示されている。
図１７は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための別のバイアス回路１７００の例示的で非限定的な上面図を示す。図１８は、本明細書に記載された１つまたは複数の実施形態による、図１７のバイアス回路１７００の例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
バイアス回路１７００は、超伝導量子干渉デバイス実施形態に対して利用することができ（例えばキュービットとしての使用に対しては必ずしも必要ではなく）、したがって超伝導量子干渉デバイス向けの実施形態である。このケースでは、ループをバイアスするためのワイヤへのコンタクトを形成するために、頂部ワイヤと底部ワイヤとを分離することができる。これは、ボンディング（例えばワイヤ・ボンド、バンプ・ボンド）またはプロービング（probing）によって達成することができる。
ボンディングもしくはプロービングまたはその両方のためのパッドを提供するために、ワイヤ（例えば金属片１７０２であって、これは超伝導金属とすることができる）を堆積させることができる。矢印１７０４は、ボンディングもしくはプロービングまたはその両方のためのパッドの方を指している。バイアスのためにその上にプローブを直接に置くことができるように１つまたは複数の場所の幅が広くなっているなど、金属片１７０２はさまざまな構成で形成することができる。
いくつかの実施態様によれば、（第２の結晶シリコン層１１０の）シリコン１７０６は、酸化に対する表面保護のため、示されたセクションの上に残留することができる。さらに、底部ループ・コンタクト１７０８および頂部ループ・コンタクト１７１０が提供される。したがって、頂部層（例えば第２の超伝導層５２２）へのアクセスおよび底部層（例えば第１の超伝導層３０２または第２の超伝導金属１１２）へのアクセスが存在することができる。このようにすると、底部ループ・コンタクト１７０８および頂部ループ・コンタクト１７１０に電気バイアス（例えば超伝導量子干渉デバイスの２つの端子間のバイアス）をかけることができる。
図１９は、本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第１の実施形態１９００の例示的で非限定的な電気概略図を示す。図２０は、本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第２の実施形態２０００の例示的で非限定的な電気概略図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
束制御を有効にするため、ワイヤに電流を流した場合、その電流は、ワイヤの周囲に磁場を発生させる。ワイヤからの距離が規定された場合、磁場は所与の大きさ（普通は所与の距離に対して一定の大きさ）を有する。磁場の大きさは、ループの周囲の円に沿って一定でありうる。ワイヤを横切る断面を見ると、ワイヤの中心の周りの円は、その円に沿って流れる磁場を有するであろう。その磁場の近くに平面がある場合には、磁場の一部が遮断されうる（例えば、磁場の一部がその平面に遮られる。平面に対して垂直な磁場の成分は、当業者にとって意味のある量である）。磁束制御を有効にするための１つの手法は、その平面の隣のワイヤに電流を流すことである。例えば、左側で垂直でありうる超伝導量子干渉デバイス・ループが存在し、座標Ｘ、ＹおよびＺを有するワイヤ１９０２が存在する。超伝導量子干渉デバイス・ループはその大部分が、座標系のＸＺ平面に含まれる。ワイヤ１９０２はＸＹ平面に完全に含まれうる。図１９では、超伝導量子干渉デバイス・ループの近くに、Ｙ方向にずれてワイヤ１９０２が描かれている。したがって、（例えば第２の超伝導層５２２の近くにある）超伝導量子干渉デバイス・ループの頂部に対して平行なワイヤ１９０２の部分は、ＳＱＵＩＤループのそのエリアを通り抜ける磁場を発生させる。これは、ＳＱＵＩＤループを通り抜ける磁束の源となり、このことは、ワイヤをそこに置く目的となるであろう。図２０は、超伝導量子干渉デバイス・ループの底部の近くにワイヤ２００２が描かれた同様の状況を示している。
示されているとおり、ワイヤ（例えばワイヤ１９０２、ワイヤ２００２）を通る電流（Ｉ）は、ワイヤの周囲に円形の磁場を生み出す。ワイヤからの磁場は、超伝導量子干渉デバイス・ループを通り抜け、超伝導量子干渉デバイスを通り抜ける磁束φ１を生み出す。ワイヤの水平部分は、超伝導量子干渉デバイス・ループの頂部の水平な辺に対して平行だが、異なるＹ座標のところに位置する。図２０ならびに後続の図２３および図２４に示されているように、ワイヤの水平部分を、超伝導量子干渉デバイス・ループの底部の水平な辺に対して平行とすることもできる。
図２１は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの頂部超伝導層による制御のための束制御回路２１００の例示的で非限定的な上面図を示す。図２２は、本明細書に記載された１つまたは複数の実施形態による、図２１の束制御回路２１００の線２１０２における例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
示されているように、超伝導量子干渉デバイス・ループに対して平行とすることができる金属層（例えばワイヤ２１０４）を配置することができる。図２２に示されているように、ワイヤ２１０４は、第２の超伝導層５２２の頂部に対して平行であり、第２の超伝導層５２２の頂部に最も近い。ワイヤ２１０４は、第２の超伝導層５２２内に作成することができる。したがって、超伝導量子干渉デバイスの制御は頂部超伝導体によってなされる。これは、ＳＱＵＩＤループを通り抜ける磁束を適用する１つの手法であろう。
図２３は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの底部超伝導層による束制御のための束制御回路２３００の別の実施形態の例示的で非限定的な上面図を示す。図２４は、本明細書に記載された１つまたは複数の実施形態による、図２３の束制御回路２３００の線２３０２における例示的で非限定的な側断面図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
示されているように、ワイヤ２３０４は、第１の結晶シリコン層１０６の近くにおいて超伝導量子干渉デバイス・ループに対して平行とすることができる。ワイヤ２３０４を利用して、ＳＱＵＩＤループを通り抜ける磁束を発生させることができる。
本発明を説明するため、図２３の上面図は、ワイヤ２３０４の上の第２の結晶シリコン層１１０を示していないが、側断面図は、ワイヤ２３０４の上の第２の結晶シリコン層１１０を示していることに留意されたい。しかしながら、いくつかの実施態様によれば、ワイヤ２３０４の上から第２の結晶シリコン層１１０を除去することができる。第２の結晶シリコン層１１０を保持することの利益は、酸化もしくは要素の露出またはその両方からからデバイスを保護することでありうる。第２の結晶シリコン層１１０を除去することの利益はデバイス製造の単純化を含む。これは、第２の結晶シリコン層１１０を下方へエッチングすることができ、ワイヤ２３０４を完全に露出させることができることによる。
図２５は、本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第３の実施形態２５００の例示的で非限定的な電気概略図を示す。図２６は、本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第４の実施形態２６００の例示的で非限定的な電気概略図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
図１９および図２０に示されているような曲がりを有するワイヤの代わりに、超伝導量子干渉デバイス・ループの水平辺に対して平行なポーティング（porting）を維持しながら、ワイヤ（例えば図２５のワイヤ２５０２および図２６のワイヤ２６０２）をまっすぐなワイヤにすることができる。水平ワイヤ（例えばワイヤ２５０２、ワイヤ２６０２）は、依然として、超伝導量子干渉デバイス・ループの水平辺と同じ高さ（Ｚ座標）にあるが、Ｙ方向にずらされている。
図２７は、本明細書に記載された１つまたは複数の実施形態による、単一のワイヤを用いた束制御の第５の実施形態２７００の例示的で非限定的な電気概略図を示す。ワイヤ２７０２は電流Ｉを運び、磁場を生み出すことができる。この実施形態では、ループに対して平行なワイヤ２７０２の水平部分（Ｘ）と垂直部分（Ｚ）の両方が、ループを通り抜ける磁束を発生させることができる。
ワイヤ２７０２からの磁場は、超伝導量子干渉デバイス・ループを通り抜け、超伝導量子干渉デバイスを通り抜ける磁束φ１を生み出す。ワイヤの垂直および水平辺はそれぞれ、超伝導量子干渉デバイス・ループの垂直辺および水平辺に対して平行であり、Ｙ座標だけが（紙面の奥の方へ）ずらされている。
図２８は、本明細書に記載された１つまたは複数の実施形態による、多数の（平行）ワイヤを用いた束制御の実施形態２８００の例示的で非限定的な電気概略図を示す。
３本のワイヤ、すなわち第１のワイヤ２８０２、第２のワイヤ２８０４および第３のワイヤ２８０６が示されている。それぞれのワイヤは電流を運び、対応するそれぞれの磁場を生み出す。したがって、第１のワイヤ２８０２は第１の電流を運び、第１の磁場を生み出し、第２のワイヤ２８０４は第２の電流を運び、第２の磁場を生み出し、第３のワイヤ２８０６は第３の電流を運び、第３の磁場を生み出す。
多数のワイヤからの全磁場は足し合わされる。ワイヤからの磁場は超伝導量子干渉デバイス・ループを通り抜け、超伝導量子干渉デバイスを通り抜ける磁束φ１を生み出す。多数のワイヤは、同じ電流を運ぶ単一のワイヤが生み出すことができる磁場よりも大きな磁場を発生させることができる。ワイヤ（例えば第１のワイヤ２８０２、第２のワイヤ２８０４および第３のワイヤ２８０６）はＹ方向にずらされていることに留意されたい。
図２９は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの束制御のための多数のワイヤを使用した束制御回路２９００の実施形態の例示的で非限定的な上面図を示す。図３０は、本明細書に記載された１つまたは複数の実施形態による、図２９の束制御回路２９００の断面線２９０２における例示的で非限定的な側横断図を示す。図３１は、本明細書に記載された１つまたは複数の実施形態による、図２９の束制御回路２９００の第２の断面線２ ２９０４における例示的で非限定的な側横断図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
超伝導量子干渉デバイスの制御は、追加の束を超伝導量子干渉デバイスに適用するための、平行なループを形成する平行な多数のワイヤ（例えば第１のワイヤ２８０２、第２のワイヤ２８０４および第３のワイヤ２８０６）によって実施することができる。さらに、超伝導量子干渉デバイスの周囲の領域のエッチング（例えば底部ワイヤの整形）を最後のステップとすることができる。
図３２は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを使用した同調可能なトランスモン・キュービットの実施形態３２００の例示的で非限定的な電気概略図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
（同調可能な）トランスモン・キュービットを形成するため、（超伝導量子干渉デバイスと並列の）コンデンサ３２０２によって超伝導量子干渉デバイス・ループに分路を設けることができる。トランスモン・キュービットを形成するためには、ジョセフソン接合と並列の全静電容量が特定の値を有するべきである。コンデンサ３２０２は、図１３および図１４に示されているような実質的に平行な細長いワイヤを利用することによって、または図１５および図１６に示されているような（全静電容量を増大させるためにより大きな面積を有する）実質的に平行な板を利用することによって実施することができる。
超伝導量子干渉デバイス・ループの２つの接合（例えば第１のジョセフソン接合５０６、第２のジョセフソン接合５１６）は同じ臨界電流または異なる臨界電流を有することができ、このことは、デバイスを、対称なまたは非対称な超伝導量子干渉デバイスにする。上で論じたとおり、磁束を用いて、超伝導量子干渉デバイスに束バイアスをかけることができる。いくつかの実施態様によれば、このトランスモン・キュービットを、他のキュービットおよび外部回路（読出し／書込み）に結合することができる。
本明細書で論じたとおり、いくつかの実施態様によれば、従来の超伝導量子干渉デバイスとは異なる向きに配置された垂直超伝導量子干渉デバイスが提供され、この垂直超伝導量子干渉デバイスは、異なる結合およびバイアス幾何構造を可能にし、従来の超伝導量子干渉デバイスに比べて最小限のフットプリントを占有する。近くの／ローカルの超伝導ワイヤおよび相互接続によってデバイスを磁気的に制御する能力も提供される。さらに、従来の超伝導量子干渉デバイスとの比較では、基板に対して平行な場を使用または検出することができる。
さらに、表面に直交する超伝導量子干渉デバイス・ループが堆積された誘電体を利用することができ、したがってキュービットとして有用でない従来の技法との比較において、結晶誘電体は、キュービットに対する優れた損失特性および回路性能を可能にする。
図３３は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを製造するための例示的で非限定的な方法３３００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
方法３３００は、３３０２で、第１の結晶シリコン層（例えば第１の結晶シリコン層１０６）と第２の結晶シリコン層（例えば第２の結晶シリコン層１１０）との間に第１の超伝導層（例えば第１の超伝導層３０２）を含むシリコン・オン・メタル基板を形成することを含む。第１の超伝導層は第１の超伝導材料を含むことができる。第２の超伝導層の形状は、電気ループの規定された形状に基づいて選択することができる。
さらに、方法３３００は、３３０４で、第１のバイア（例えば第１のバイア５０２）および第２のバイア（例えば第２のバイア５０４）を形成することを含む。第１のバイアは、第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間に、第１の超伝導層の第１のセクションおよび第２の超伝導層の第１の部分と接触した状態で形成することができる。第１のバイアは、第１のジョセフソン接合（例えば第１のジョセフソン接合５０６）を含むことができる。さらに、第２の超伝導層は、第２の結晶シリコン層の上にあることができ、第２の超伝導材料を含むことができる。
第２のバイアは、第１の超伝導層の第２のセクションと第２の超伝導層の第２の部分との間に、第１の超伝導層の第２のセクションおよび第２の超伝導層の第２の部分と接触した状態で形成することができる。第２のバイアは、第２のジョセフソン接合（例えば第２のジョセフソン接合５１６）を含むことができる。第２の結晶シリコン層の規定されたエリアの周囲の電気ループは、第１のジョセフソン接合を含む第１のバイア、第２のジョセフソン接合を含む第２のバイア、第１の超伝導層および第２の超伝導層を含むことができる。
図３４は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスの第２の超伝導層を形成するための例示的で非限定的な方法３４００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
この方法の３４０２で、シリコン・オン・メタル基板の第１の縁と同一平面をなす第２の超伝導層の第１の側面をエッチングすることができ、第２の超伝導層の第２の側面は、シリコン・オン・メタル基板の第２の縁と同一平面をなすことができる。例えば、第２の超伝導層の第１の側面は、図６に示されている第１のバイアの左まで外方向に延びる第２の超伝導層の第１の部分とすることができる。さらに、第２の超伝導層の第２の側面は、図６に示されている第１のバイアの右まで外方向に延びる第２の超伝導層の第２の部分とすることができる。
一例によれば、第１の縁を、図６に示されている第１のトレンチ（例えば第１のトレンチ６０２）と同一平面をなす第２の超伝導層の第１の側面とすることができる。第２の超伝導層の第２の縁は、図６に示されている第２のトレンチ（例えば第２のトレンチ６０４）と同一平面をなす第２の超伝導層の第２の側面とすることができる。
別の例では、図１０に示されているように、第１の縁を、第１のバイアと同一平面をなす第２の超伝導層の第１の側面および第２のバイアと同一平面をなす第２の超伝導層の第２の縁とすることができる。この例によれば、第１のバイアと第１のトレンチの間の第２の超伝導層の第１のセクション（例えば第１のセクション６０８）、および第２のバイアと第２のトレンチの間の第２の超伝導層の第２のセクション（例えば第２のセクション６１２）を除去することができる。
図３５は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスを電気的に分離するための例示的で非限定的な方法３５００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
３５０２で、第２の結晶シリコン層を貫く第１のトレンチ（例えば第１のトレンチ６０２）であり、第１のジョセフソン接合を含む第１のバイアから第１の距離のところにあり、第１のバイアに隣接した第１のトレンチを形成することができる。いくつかの実施態様によれば、第１の距離は、第１のジョセフソン接合と第１のトレンチの間のシリコン（例えば第２の結晶シリコン層１１０）の少なくとも一部分を含むことができる。しかしながら、他の実施態様によれば、第１のジョセフソン接合と第１のトレンチの間にシリコンが存在しない（例えば第１のジョセフソン接合の側面が露出している）。
さらに、３５０４で、第２の結晶シリコン層を貫く第２のトレンチ（例えば第２のトレンチ６０４）であり、第２のジョセフソン接合を含む第２のバイアから第２の距離のところにあり、第２のバイアに隣接した第２のトレンチを形成することができる。いくつかの実施態様によれば、第２の距離は、第２のジョセフソン接合と第２のトレンチの間のシリコン（例えば第２の結晶シリコン層１１０）の少なくとも一部分を含むことができる。しかしながら、他の実施態様によれば、第２のジョセフソン接合と第２のトレンチの間にシリコンが存在しない（例えば第２のジョセフソン接合の側面が露出している）。
図３６は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのためのバイアス回路を提供するための例示的で非限定的な方法３６００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
方法３６００の３６０２で、第１の超伝導層のところにある第１の外部電気接続および第２の超伝導層のところにある第２の外部電気接続のうちの少なくとも一方を提供することができる。例えば、第１の超伝導層と第２の超伝導層の両方を通る電気バイアスを提供することができる。別の例では、第２の結晶シリコン層の上の電気ループから第１の距離のところの外部電気接続のための相互接続の近くに、結合コンデンサ（例えば結合コンデンサ１３０６）を置くことができる。
図３７は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための束制御回路を提供するための例示的で非限定的な方法３７００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
方法３７００の３７０２で、電気ループに対して平行なワイヤを提供することができる。例えば、超伝導量子干渉デバイスの電気ループを通り抜ける磁束の制御のために、第２の結晶シリコン層の上にワイヤ（例えばワイヤ２１０４）を提供することができる。その代わりに、またはそれに加えて、超伝導量子干渉デバイスの電気ループを通り抜ける磁束の制御のために、第１の結晶シリコン層の上にワイヤ（例えばワイヤ２３０４）を提供することもできる。
図３８は、本明細書に記載された１つまたは複数の実施形態による、超伝導量子干渉デバイスのための束制御回路用の多数の平行ワイヤを提供するための例示的で非限定的な方法３８００の流れ図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。
方法３８００の３８０２で、第１の超伝導層の上の平行な２本以上のワイヤ（例えば第１のワイヤ２８０２、第２のワイヤ２８０４、第３のワイヤ２８０６）を提供することができる。この２本以上のワイヤは平行な電気ループを形成することができる。それぞれのワイヤはそれ自体の電流を運び、磁場を生み出す。したがって、第１のワイヤは第１の電流を運ぶことができ、第１の磁場を生み出し、第２のワイヤは第２の電流を運ぶことができ、第２の磁場を生み出し、第３のワイヤは第３の電流を運ぶことができ、第３の磁場を生み出す。
本開示の例示的な１つまたは複数の実施形態においては、文脈からそうでないことが明らかである場合を除いて、開示された実施形態もしくは態様またはその両方が、開示された他の実施形態もしくは態様またはその両方を排除すること、または、デバイスもしくは構造体またはその両方がその図示された要素に対して排他的であることを推定すべきではない。一般に、本開示の範囲は、適当な場合の示された他の実施形態からの追加による示された実施形態の変更、適当な場合の示された実施形態の間のもしくは示された２つの実施形態間のインターオペラビリティ（interoperability）、ならびに、適当な場合の１つの実施形態から別の実施形態への構成要素の追加もしくは示された実施形態からの構成要素の削除、適当な場合の集約機能を達成する単一のデバイスへの要素（または実施形態）の集約、または適当な場合の単一のデバイスの機能の多数のデバイスへの分散化を包含する。さらに、本明細書に明示的には示されていないが、当技術分野で知られている、または本明細書に開示された文脈を通じて当業者にとって明白になった、本明細書に示されたデバイスもしくは要素、またはデバイス、構造体もしくはそれらのサブセットによって上記のように変更されたデバイスもしくは要素、の組込み、結合または変更も本開示の範囲に含まれるとみなされる。
説明を単純にするため、コンピュータ実施方法は、一連の動作として示され、説明される。主題である革新は、示された動作によって、もしくは動作の順序によって、またはその両方によって限定されるものではなく、例えば、動作は、さまざまな順序でもしくは同時に、またはその両方で実施することができ、本明細書に示されていない他の動作および本明細書に記載されてない他の動作とともに実施することができることを理解または認識すべきである。さらに、開示された主題に従ってコンピュータ実施方法を実施するのに、示された全ての動作が必要であるというわけではない。さらに、代替として、状態図または事象によって、コンピュータ実施方法を、相互関係にある一連の状態として表すことができることを当業者は理解または認識するであろう。さらに、以下に開示されるコンピュータ実施方法および本明細書の全体を通して開示されるコンピュータ実施方法は、そのようなコンピュータ実施方法をコンピュータに移送および転送することを容易にするために、製品に格納することができることも認識すべきである。本明細書で使用されるとき、製品という用語は、コンピュータ可読デバイスまたはストレージ媒体からアクセス可能なコンピュータ・プログラムを包含することが意図されている。
開示された主題のさまざまな態様に対する背景を提供するため、図３９および以下の議論は、開示された主題のさまざまな態様を実施することができる適当な環境の一般的な説明を提供することが意図されている。図３９は、本明細書に記載された１つまたは複数の実施形態を容易にすることができる例示的で非限定的な動作環境のブロック図を示す。簡潔にするため、本明細書に記載された他の実施形態で使用されている同じ要素の繰返しの説明は省く。図３９を参照すると、本発明のさまざまな態様を実施するための適当な動作環境３９００はさらに、コンピュータ３９１２を含むことができる。コンピュータ３９１２はさらに、処理ユニット３９１４、システム・メモリ３９１６およびシステム・バス３９１８を含むことができる。システム・バス３９１８は、限定はされないが、システム・メモリ３９１６を含むシステム構成要素を処理ユニット３９１４に結合する。処理ユニット３９１４は、使用可能なさまざまなプロセッサのうちの任意のプロセッサとすることができる。デュアル・マイクロプロセッサおよび他のマルチプロセッサ・アーキテクチャを処理ユニット３９１４として使用することもできる。システム・バス３９１８は、限定はされないが、インダストリアル・スタンダード・アーキテクチャ（ＩＳＡ）、マイクロチャネル・アーキテクチャ（ＭＣＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（ＩＤＥ）、ＶＥＳＡローカル・バス（ＶＬＢ）、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスト・グラフィクス・ポート（ＡＧＰ）、Ｆｉｒｅｗｉｒｅ（ＩＥＥＥ １３９４）、およびスモール・コンピュータ・システムズ・インタフェース（ＳＣＳＩ）を含む使用可能なさまざまなバス・アーキテクチャのうちの任意のバス・アーキテクチャを使用した、メモリ・バスもしくはメモリ・コントローラ、周辺バスもしくは外部バス、またはローカル・バス、あるいはこれらの組合せを含む、いくつかのタイプのバス構造のうちの任意のバス構造とすることができる。システム・メモリ３９１６はさらに、揮発性メモリ３９２０および不揮発性メモリ３９２２を含むことができる。不揮発性メモリ３９２２には基本入出力システム（ＢＩＯＳ）が記憶されており、ＢＩＯＳは、始動中などにコンピュータ３９１２内の要素間で情報を転送するための基本ルーチンを含む。例として、不揮発性メモリ３９２２は、限定はされないが、リード・オンリー・メモリ（ＲＯＭ）、プログラム可能なＲＯＭ（ＰＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリまたは不揮発性のランダム・アクセス・メモリ（ＲＡＭ）（例えば強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリ３９２０はさらに、ランダム・アクセス・メモリ（ＲＡＭ）を含むことができ、このＲＡＭは外部キャッシュ・メモリとして機能する。例として、限定はされないが、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）およびＲａｍｂｕｓダイナミックＲＡＭなど、多くの形態のＲＡＭが使用可能である。
コンピュータ３９１２はさらに、取外し可能／非取外し可能な揮発性／不揮発性コンピュータ・ストレージ媒体を含むことができる。図３９は例えばディスク・ストレージ３９２４を示している。ディスク・ストレージ３９２４はさらに、限定はされないが、磁気ディスク・ドライブ、フロッピー・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュ・メモリ・カードまたはメモリ・スティックのようなデバイスを含むことができる。ディスク・ストレージ３９２４はさらに、他のストレージ媒体とは別個の、または他のストレージ媒体と組み合わされた、限定はされないが、コンパクト・ディスクＲＯＭデバイス（ＣＤ−ＲＯＭ）、ＣＤレコーダブル・ドライブ（ＣＤ−Ｒドライブ）、ＣＤリライタブル・ドライブ（ＣＤ−ＲＷドライブ）またはディジタル・バーサタイル・ディスクＲＯＭドライブ（ＤＶＤ−ＲＯＭ）などの光学ディスク・ドライブを含む、ストレージ媒体を含むことができる。システム・バス３９１８へのディスク・ストレージ３９２４の接続を容易にするため、通常は、インタフェース３９２６などの取外し可能なまたは非取外し可能なインタフェースが使用される。図３９はさらに、適当な動作環境３９００の中で説明した基本コンピュータ・リソースとユーザとの間の媒介物として機能するソフトウェアを示している。このようなソフトウェアはさらに、例えばオペレーティング・システム３９２８を含むことができる。ディスク・ストレージ３９２４に記憶することができるオペレーティング・システム３９２８は、コンピュータ３９１２のリソースの制御および割当てを実行するように機能する。システム・アプリケーション３９３０は、例えばシステム・メモリ３９１６またはディスク・ストレージ３９２４に記憶されたプログラム・モジュール３９３２およびプログラム・データ３９３４を介したオペレーティング・システム３９２８によるリソースの管理を利用する。本発明は、さまざまなオペレーティング・システムまたはオペレーティング・システムの組合せを用いて実施することができることを認識すべきである。ユーザは、入力デバイス３９３６を介してコンピュータ３９１２にコマンドまたは情報を入力する。入力デバイス３９３６は、限定はされないが、マウス、トラックボール、スタイラス、タッチ・パッド、キーボード、マイクロホン、ジョイスティック、ゲーム・パッド、サテライト・ディッシュ、スキャナ、ＴＶチューナ・カード、ディジタル・カメラ、ディジタル・ビデオ・カメラ、ウェブ・カメラなどのポインティング・デバイスを含む。これらの入力デバイスおよびその他の入力デバイスは、インタフェース・ポート３９３８を介し、システム・バス３９１８を通して処理ユニット３９１４に接続する。インタフェース・ポート３９３８は、例えばシリアル・ポート、パラレル・ポート、ゲーム・ポートおよびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力デバイス３９４０は、入力デバイス３９３６と同じタイプのポートのうちのいくつかのポートを使用する。したがって、例えば、ＵＳＢポートを使用して、コンピュータ３９１２に入力を提供すること、およびコンピュータ３９１２からの情報を出力デバイス３９４０に出力することができる。とりわけモニタ、スピーカおよびプリンタのような、専用アダプタを必要とするいくつかの出力デバイス３９４０があることを示すために、出力アダプタ３９４２が提供されている。例として、出力アダプタ３９４２は、限定はされないが、出力デバイス３９４０とシステム・バス３９１８の間の接続方法を提供するビデオ・カードおよびサウンド・カードを含む。リモート・コンピュータ３９４４など、他のデバイスもしくはデバイス・システムまたはその両方は、入力機能および出力機能を提供することに留意すべきである。
コンピュータ３９１２は、ネットワーク化された環境内で、リモート・コンピュータ３９４４などの１つまたは複数のリモート・コンピュータへの論理接続を使用して動作することができる。リモート・コンピュータ３９４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ・ベースの機器、ピア・デバイスまたは他の一般的なネットワーク・ノードなどであることができ、通常はさらに、コンピュータ３９１２に関して説明した要素のうちの多くの要素または全ての要素を含むことができる。簡潔にするため、リモート・コンピュータ３９４４にはメモリ・ストレージ・デバイス３９４６だけが示されている。リモート・コンピュータ３９４４は、ネットワーク・インタフェース３９４８を介してコンピュータ３９１２に論理的に接続されており、次いで通信接続３９５０を介して物理的に接続されている。ネットワーク・インタフェース３９４８は、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）、セル方式ネットワークなどの有線もしくは無線通信ネットワークまたはその両方を包含する。ＬＡＮ技術は、ファイバ・ディストリビューテッド・データ・インタフェース（ＦＤＤＩ）、カッパ・ディストリビューテッド・データ・インタフェース（ＣＤＤＩ）、Ｅｔｈｅｒｎｅｔ、トークン・リングなどを含む。ＷＡＮ技術は、限定はされないが、ポイント・ツー・ポイント・リンク、回線交換ネットワーク、例えば統合サービス・ディジタル・ネットワーク（ＩＳＤＮ）およびその変形物、パケット交換ネットワーク、ならびにディジタル加入者線（ＤＳＬ）を含む。通信接続３９５０は、ネットワーク・インタフェース３９４８をシステム・バス３９１８に接続するのに使用されるハードウェア／ソフトウェアを指す。図を分かりやすくするために、通信接続３９５０はコンピュータ３９１２の内側に示されているが、通信接続３９５０をコンピュータ３９１２の外側に置くこともできる。単なる例示目的だが、ネットワーク・インタフェース３９４８に接続するためのハードウェア／ソフトウェアはさらに、通常の電話機グレードのモデム、ケーブル・モデムおよびＤＳＬモデムを含むモデム、ＩＳＤＮアダプタならびにＥｔｈｅｒｎｅｔカードなどの内部および外部技術を含むことができる。
本発明は、インテグレーションの可能な技術的詳細レベルにおいて、システム、方法、装置もしくはコンピュータ・プログラム製品、またはこれらの組合せを含むことができる。コンピュータ・プログラム製品は、本発明の諸態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読ストレージ媒体を含むことができる。コンピュータ可読ストレージ媒体は、命令実行デバイスが使用するための命令を保持および記憶することができる有形のデバイスとすることができる。コンピュータ可読ストレージ媒体は例えば、限定はされないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイスまたはこれらの適当な組合せとすることができる。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的なリストはさらに、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、消去可能なプログラマブル・リード・オンリー・メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・オンリー・メモリ（ＣＤ−ＲＯＭ）、ディジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、機械的にコード化されたデバイス、例えばパンチカードまたはその上に命令が記録された溝の中の一段高くなった構造体、およびこれらの適当な組合せを含みうる。本明細書で使用されるコンピュータ可読ストレージ媒体は、それ自体が一過性の信号、例えば電波もしくは他の自由に伝搬する電磁波、ウェーブガイドもしくは他の伝送体内を伝搬する電磁波（例えば光ファイバ・ケーブル内を通る光パルス）、または導線を通して伝送される電気信号であると解釈されるべきではない。
本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から対応するそれぞれのコンピューティング／処理デバイスにダウンロードすることができ、またはネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークもしくは無線ネットワークまたはそれらの組合せを介して外部コンピュータもしくは外部ストレージ・デバイスにダウンロードすることができる。このネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータもしくはエッジ・サーバ、またはこれらの組合せを含むことができる。それぞれのコンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、コンピュータ可読プログラム命令をネットワークから受け取り、それらのコンピュータ可読プログラム命令を、対応するそれぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に記憶するために転送する。本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データもしくは集積回路用の構成データとすることができ、またはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋または他の同種のものなどのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同種のプログラミング言語などの手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれた、ソース・コードもしくはオブジェクト・コードとすることもできる。このコンピュータ可読プログラム命令は、その全体をユーザのコンピュータ上で実行することができ、一部をユーザのコンピュータ上で実行することができ、独立型ソフトウェア・パッケージとして実行することができ、一部をユーザのコンピュータ上で、一部をリモート・コンピュータ上で実行することができ、または全体をリモート・コンピュータもしくはサーバ上で実行することができる。上記の最後のシナリオでは、リモート・コンピュータを、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続することができ、またはこの接続を、外部コンピュータに対して（例えばインターネット・サービス・プロバイダを使用してインターネットを介して）実施することができる。いくつかの実施形態では、本発明の諸態様を実施するために、例えばプログラム可能論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）またはプログラム可能論理アレイ（ＰＬＡ）を含む電子回路が、このコンピュータ可読プログラム命令の状態情報を利用してその電子回路をパーソナライズすることにより、このコンピュータ可読プログラム命令を実行することができる。
本明細書では、本発明の諸態様が、本発明の実施形態に基づく方法、装置（システム）およびコンピュータ・プログラム製品の流れ図もしくはブロック図またはその両方の図を参照して説明される。それらの流れ図もしくはブロック図またはその両方の図のそれぞれのブロック、およびそれらの流れ図もしくはブロック図またはその両方の図のブロックの組合せは、このコンピュータ可読プログラム命令によって実施することができることが理解される。これらのコンピュータ可読プログラム命令は、機械を形成する汎用コンピュータ、専用コンピュータまたは他のプログラム可能データ処理装置のプロセッサに、それらのコンピュータまたは他のプログラム可能データ処理装置のプロセッサによって実行されるこれらの命令が、これらの流れ図もしくはブロック図またはその両方の図のブロックに指定された機能／動作を実施する手段を生成するような態様で提供することができる。これらのコンピュータ可読プログラム命令はさらに、特定の方式で機能するようにコンピュータ、プログラム可能データ処理装置もしくは他のデバイスまたはこれらの組合せに指図することができるコンピュータ可読ストレージ媒体に、その中に命令が記憶されたコンピュータ可読ストレージ媒体が、これらの流れ図もしくはブロック図またはその両方の図のブロックに指定された機能／動作の態様を実施する命令を含む製造物品を含むような態様で記憶することができる。コンピュータ可読プログラム命令はさらに、コンピュータ、他のプログラム可能装置または他のデバイス上で一連の動作ステップを実行させて、コンピュータによって実施されるプロセスを生み出すために、このコンピュータ、他のプログラム可能データ処理装置または他のデバイス上に、このコンピュータ、他のプログラム可能装置または他のデバイス上で実施されるこれらの命令が、これらの流れ図もしくはブロック図またはその両方の図のブロックに指定された機能／動作を実施するような態様でロードすることができる。
添付図中の流れ図およびブロック図は、本発明のさまざまな実施形態に基づくシステム、方法およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能および動作を示す。この点に関して、それらの流れ図またはブロック図のそれぞれのブロックは、指定された論理機能を実施する１つまたは複数の実行可能命令を含む、命令のモジュール、セグメントまたは部分を表しうる。いくつかの代替実施態様では、これらのブロックに示された機能を、図に示された順序とは異なる順序で実施することができる。例えば、連続して示された２つのブロックを、実際には、実質的に同時に実行することができ、または、含まれる機能によってはそれらのブロックを逆の順序で実行することもできる。それらのブロック図もしくは流れ図またはその両方の図のそれぞれのブロック、ならびにそれらのブロック図もしくは流れ図またはその両方の図のブロックの組合せを、指定された機能もしくは動作を実行しまたは専用ハードウェアとコンピュータ命令の組合せを実施するハードウェアベースの専用システムによって実施することができることにも留意すべきである。
以上に、１台のコンピュータ上もしくは複数のコンピュータ上またはその両方でランするコンピュータ・プログラム製品のコンピュータ実行命令の一般的な文脈で主題を説明したが、他のプログラム・モジュールと組み合わせて本発明を実施することもできることを当業者は認識するであろう。一般に、プログラム・モジュールは、特定のタスクを実行し、もしくは特定の抽象データ型を実装し、またはその両方を実行する、ルーチン、プログラム、コンポーネント、データ構造などを含む。さらに、本発明のコンピュータ実施方法は、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピューティング・デバイス、メインフレーム・コンピュータ、コンピュータ、ハンドヘルド・コンピューティング・デバイス（例えばＰＤＡ、電話機）、マイクロプロセッサ・ベースのまたはプログラム可能な家庭用または産業用電子機器などを含む、他のコンピュータ・システム構成を用いて実施することもできることを当業者は認識するであろう。示された態様は、通信ネットワークを通してリンクされた遠隔処理デバイスによってタスクが実行される分散コンピューティング環境で実施することもできる。しかしながら、全部ではないにせよ、本発明の一部の態様を、独立型コンピュータ上で実施することもできる。分散コンピューティング環境では、ローカル・メモリ・ストレージ・デバイスとリモート・メモリ・ストレージ・デバイスの両方にプログラム・モジュールを置くことができる。
本出願で使用されるとき、用語「構成要素」、「システム」、「プラットホーム」、「インタフェース」などは、１つもしくは複数の特定の機能を有するエンティティであって、コンピュータもしくはオペレーショナル・マシン（operational machine）に関係したエンティティを指すことができ、またはそのようはエンティティを含むことができ、またはその両方であることができる。本明細書に開示されたエンティティは、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアであることができる。例えば、構成要素は、限定はされないが、プロセッサ上でランしているプロセス、プロセッサ、オブジェクト、実行可能物（executable）、実行スレッド、プログラムもしくはコンピュータ、またはこれらの組合せであることができる。例として、サーバ上でランしているアプリケーションとサーバの両方が構成要素であることがある。プロセスもしくは実行スレッドまたはその両方の中に、１つまたは複数の構成要素が存在することができ、構成要素は、１台のコンピュータ上に限局されていること、もしくは２つ以上のコンピュータ間に分散化されていること、またはその両方であることができる。別の例では、さまざまなデータ構造がその上に記憶されたさまざまなコンピュータ可読媒体から、対応するそれぞれの構成要素を実行することができる。構成要素は、ローカル・プロセスもしくはリモート・プロセスまたはその両方を介して、例えば１つまたは複数のデータ・パケット（例えば、ローカル・システム内で、分散システム内で、および／または、他のシステムとのインターネットなどのネットワークを介して、信号を介して別の構成要素と相互作用する、ある構成要素からのデータ）を有する信号に従って通信することができる。別の例として、構成要素は、電気または電子回路によって操作される機械部品によって提供される特定の機能を有する装置であることができ、この電気または電子回路は、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって操作される。このような場合、プロセッサは、装置内または装置外に置くことができ、ソフトウェア・アプリケーションまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。別の例として、構成要素は、機械部品を含まない電子構成要素を介して特定の機能を提供する装置であることができ、それらの電子構成要素は、電子構成要素の機能を少なくとも部分的に与えるソフトウェアまたはファームウェアを実行するためのプロセッサまたは他の方法を含むことができる。一態様では、構成要素が、例えばクラウド・コンピューティング・システム内で、仮想機械を介して電子構成要素をエミュレートすることができる。
さらに、用語「または」は、排他的な「または」ではなく包括的な「または」を意味することが意図されている。すなわち、特段の記載がある場合、または文脈から明白である場合を除き、「ＸがＡまたはＢを使用する」は、自然な包括的置換（natural inclusive permutation）のうちのいずれかを意味することが意図されている。すなわち、ＸがＡを使用する場合、ＸがＢを使用する場合、またはＸがＡとＢの両方を使用する場合、「Ｘが、ＡまたはＢを使用する」は、上記のいずれの事例の下でも満たされる。さらに、特段の記載がある場合、または単数形を指示していることが文脈から明白である場合を除き、本明細書および添付図面で使用される冠詞「ａ」および「ａｎ」は、一般に、「１つまたは複数」を意味すると解釈すべきである。本明細書で使用されるとき、用語「例」もしくは「例示的な」またはその両方は、例、事例または例示として役に立つものであることを意味するために利用される。誤解を避けるために言うと、本明細書に開示された主題はこのような例によって限定されない。さらに、「例」もしくは「例示的な」またはその両方として本明細書に記載された任意の態様または設計を、他の態様または設計よりも好ましいまたは有利であると解釈する必要は必ずしもなく、あるいは、そのような態様または設計が、当業者に知られている等価の例示的な構造体および技法を排除することも意味しない。
本明細書で使用されるとき、「プロセッサ」という用語は、限定はされないが、シングルコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を有するシングルコア・プロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を有するマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を有するマルチコア・プロセッサ、パラレル・プラットホーム、および分散共用メモリを有するパラレル・プラットホームを含む、実質的に任意のコンピューティング処理ユニットまたはデバイスを指しうる。さらに、プロセッサは、本明細書に記載された機能を実行するように設計された集積回路、特定用途向け集積回路（ＡＳＩＣ）、ディジタル信号処理プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）、ディスクリート・ゲートまたはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、またはこれらの任意の組合せを指しうる。さらに、プロセッサは、空間使用を最適化し、またはユーザ機器の性能を強化するために、限定はされないが、分子ベースおよび量子ドット・ベースのトランジスタ、スイッチおよびゲートなどのナノスケール・アーキテクチャを利用することができる。プロセッサを、コンピューティング処理ユニットの組合せとして実施することもできる。本明細書では、「ストア」、「ストレージ」、「データ・ストア」、「データ・ストレージ」、「データベース」、などの用語、ならびに構成要素の動作および機能に関連する実質的に任意の他の情報ストレージ構成要素が、「メモリ」またはメモリを含む構成要素として具体化された「メモリ構成要素」（エンティティ）を指すために利用される。本明細書に記載されたメモリもしくはメモリ構成要素またはその両方は、揮発性メモリもしくは不揮発性メモリであることができ、または揮発性メモリと不揮発性メモリの両方を含むことができることを認識すべきである。例として、不揮発性メモリは、限定はされないが、リード・オンリー・メモリ（ＲＯＭ）、プログラム可能なＲＯＭ（ＰＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリまたは不揮発性のランダム・アクセス・メモリ（ＲＡＭ）（例えば強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリはＲＡＭを含むことができ、ＲＡＭは、例えば外部キャッシュ・メモリとして機能することができる。例として、限定はされないが、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）およびＲａｍｂｕｓダイナミックＲＡＭ（ＲＤＲＡＭ）など、多くの形態のＲＡＭが使用可能である。さらに、本明細書のシステムまたはコンピュータ実施方法の開示されたメモリ構成要素は、限定はされないが、これらのタイプのメモリおよび他の適当なタイプのメモリを含むことが意図されている。
以上に説明したことは、システムおよびコンピュータ実施方法の単なる例を含む。当然ながら、本発明を説明するために、構成要素またはコンピュータ実施方法の考えうるあらゆる組合せを記載することは不可能だが、本発明の他の多くの組合せおよび置換が可能であることを当業者は理解することができる。さらに、詳細な説明、特許請求の範囲、付録および図面において用語「含む」、「有する」、「所有する」などが使用される範囲で、このような用語は、用語「備える」が、請求項中で転換語（transitional word）として使用されているときに解釈されるのと同様に、包括的であることが意図されている。さまざまな実施形態の以上の説明は例示のために示したものであり、以上の説明が網羅的であること、または、以上の説明が、開示された実施形態だけに限定されることは意図されていない。当業者には、記載された実施形態の範囲を逸脱しない多くの変更および変形が明らかとなろう。本明細書で使用した用語は、実施形態の原理、実用的用途、もしくは市販されている技術にはない技術的改良点を最もよく説明するように、または本明細書に開示された実施形態を当業者が理解できるように選択した。

Claims (17)

  1. 超伝導構造体であって、
    第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板であり、前記第１の超伝導層が第１の超伝導材料を含む、前記シリコン・オン・メタル基板と、
    前記第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、前記第１の超伝導層の前記第１のセクションおよび前記第２の超伝導層の前記第１の部分と接触した第１のバイアであり、前記第１のバイアが第１のジョセフソン接合を含み、前記第２の超伝導層が前記第２の結晶シリコン層の上にあり、前記第２の超伝導層が第２の超伝導材料を含む、前記第１のバイアと、
    前記第１の超伝導層の第２のセクションと前記第２の超伝導層の第２の部分との間にあり、前記第１の超伝導層の前記第２のセクションおよび前記第２の超伝導層の前記第２の部分と接触した第２のバイアであり、前記第２のバイアが第２のジョセフソン接合とを含み、ここで、前記第２の結晶シリコン層の規定されたエリアの周囲の電気ループが、前記第１のジョセフソン接合を含む前記第１のバイア、前記第２のジョセフソン接合を含む前記第２のバイア、前記第１の超伝導層および前記第２の超伝導層を含む、
    を備える超伝導構造体。
  2. 前記第２の超伝導層の第１の側面が前記シリコン・オン・メタル基板の第１の縁と同一平面をなし、前記第２の超伝導層の第２の側面が前記シリコン・オン・メタル基板の第２の縁と同一平面をなす、請求項１に記載の超伝導構造体。
  3. 前記第２の超伝導層の形状が、前記電気ループの規定された形状に基づいて選択される、請求項１または２に記載の超伝導構造体。
  4. 前記第２の結晶シリコン層を貫いて延びる第１のトレンチであり、前記第１のジョセフソン接合を含む前記第１のバイアから第１の距離のところにあり、前記第１のバイアに隣接した前記第１のトレンチと、
    前記第２の結晶シリコン層を貫いて延びる第２のトレンチであり、前記第２のジョセフソン接合を含む前記第２のバイアから第２の距離のところにあり、前記第２のバイアに隣接した前記第２のトレンチと
    をさらに備える、請求項１ないし３のいずれかに記載の超伝導構造体。
  5. 前記第１のトレンチおよび前記第２のトレンチが、前記超伝導構造体を１つまたは複数の回路から電気的に分離している、請求項４に記載の超伝導構造体。
  6. 前記第１の超伝導層のところにある第１の外部電気接続端子と、
    前記第２の超伝導層のところにある第２の外部電気接続端子と
    をさらに備える、請求項１ないし５のいずれかに記載の超伝導構造体。
  7. 前記第２の結晶シリコン層の上の結合コンデンサであり、前記電気ループからの第１の距離のところにあり、外部電気接続のための相互接続の近くにある前記結合コンデンサ
    をさらに備える、請求項１ないし６のいずれかに記載の超伝導構造体。
  8. 前記第２の超伝導層から垂直に延びる第１のループ・コンタクトであり、電気接続のための第１の端子を提供する前記第１のループ・コンタクトと、
    前記第２の結晶シリコン層の上の、前記第１のループ・コンタクトの反対側にある第２のループ・コンタクトであり、前記電気接続のための第２の端子を提供する前記第２のループ・コンタクトと
    をさらに備える、請求項１ないし７のいずれかに記載の超伝導構造体。
  9. 前記第２の結晶シリコン層の少なくとも一部分の上のワイヤであり、前記電気ループに対して平行な前記ワイヤ
    をさらに備える、請求項１ないし８のいずれかに記載の超伝導構造体。
  10. 前記第１の結晶シリコン層の少なくとも一部分の上のワイヤであり、前記電気ループに対して平行な前記ワイヤ
    をさらに備える、請求項１ないし９のいずれかに記載の超伝導構造体。
  11. 前記第１の超伝導層の上の平行な２本以上のワイヤであり、平行な電気ループを形成した前記２本以上のワイヤ
    をさらに備える、請求項１ないし１０のいずれかに記載の超伝導構造体。
  12. 方法であって、
    第１の結晶シリコン層と第２の結晶シリコン層との間に第１の超伝導層を含むシリコン・オン・メタル基板であり、前記第１の超伝導層が第１の超伝導材料を含む、前記シリコン・オン・メタル基板を形成すること、
    前記第１の超伝導層の第１のセクションと第２の超伝導層の第１の部分との間にあり、前記第１の超伝導層の前記第１のセクションおよび前記第２の超伝導層の前記第１の部分と接触した第１のバイアであり、前記第１のバイアが第１のジョセフソン接合を含み、前記第２の超伝導層が前記第２の結晶シリコン層の上にあり、前記第２の超伝導層が第２の超伝導材料を含む、前記第１のバイアを形成すること、ならびに
    前記第１の超伝導層の第２のセクションと前記第２の超伝導層の第２の部分との間にあり、前記第１の超伝導層の前記第２のセクションおよび前記第２の超伝導層の前記第２の部分と接触した第２のバイアであり、前記第２のバイアが第２のジョセフソン接合を含む、前記第２のバイアを形成し、ここで、前記第２の結晶シリコン層の規定されたエリアの周囲の電気ループが、前記第１のジョセフソン接合を含む前記第１のバイア、前記第２のジョセフソン接合を含む前記第２のバイア、前記第１の超伝導層および前記第２の超伝導層を含む、前記第２のバイアを形成すること
    を含む方法。
  13. 前記シリコン・オン・メタル基板の第１の縁と同一平面をなす前記第２の超伝導層の第１の側面、および前記シリコン・オン・メタル基板の第２の縁と同一平面をなす前記第２の超伝導層の第２の側面をエッチングすること
    をさらに含む、請求項１２に記載の方法。
  14. 前記第２の結晶シリコン層を貫く第１のトレンチであり、前記第１のジョセフソン接合を含む前記第１のバイアから第１の距離のところにあり、前記第１のバイアに隣接した前記第１のトレンチを形成すること、および
    前記第２の結晶シリコン層を貫く第２のトレンチであり、前記第２のジョセフソン接合を含む前記第２のバイアから第２の距離のところにあり、前記第２のバイアに隣接した前記第２のトレンチを形成すること
    をさらに含む、請求項１２または１３に記載の方法。
  15. 前記第１の超伝導層のところにある第１の外部電気接続および前記第２の超伝導層のところにある第２の外部電気接続のうちの少なくとも一方を提供すること
    をさらに含む、請求項１２ないし１４のいずれかに記載の方法。
  16. 前記電気ループに対して平行なワイヤであり、前記電気ループを通り抜ける磁束の制御のために前記第２の結晶シリコン層の上に提供された、または前記電気ループを通り抜ける磁束の制御のために前記第１の結晶シリコン層の上に提供された前記ワイヤを提供すること
    をさらに含む、請求項１２ないし１５のいずれかに記載の方法。
  17. 前記第１の超伝導層の上の平行な２本以上のワイヤであり、平行な電気ループを形成した前記２本以上のワイヤを提供すること
    をさらに含む、請求項１２ないし１６のいずれかに記載の方法。
JP2020560188A 2018-06-12 2019-06-10 垂直シリコン・オン・メタル超伝導量子干渉デバイス Active JP7256825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/006,436 2018-06-12
US16/006,436 US10615223B2 (en) 2018-06-12 2018-06-12 Vertical silicon-on-metal superconducting quantum interference device
PCT/EP2019/065068 WO2019238600A1 (en) 2018-06-12 2019-06-10 Vertical silicon-on-metal superconducting quantum interference device

Publications (2)

Publication Number Publication Date
JP2021526729A true JP2021526729A (ja) 2021-10-07
JP7256825B2 JP7256825B2 (ja) 2023-04-12

Family

ID=66951904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560188A Active JP7256825B2 (ja) 2018-06-12 2019-06-10 垂直シリコン・オン・メタル超伝導量子干渉デバイス

Country Status (5)

Country Link
US (3) US10615223B2 (ja)
EP (1) EP3807935B1 (ja)
JP (1) JP7256825B2 (ja)
CN (1) CN112219281B (ja)
WO (1) WO2019238600A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019160573A2 (en) 2017-05-16 2019-08-22 PsiQuantum Corp. Superconducting signal amplifier
WO2019160572A2 (en) 2017-05-16 2019-08-22 PsiQuantum Corp. Gated superconducting photon detector
US10566516B2 (en) 2017-07-28 2020-02-18 PsiQuantum Corp. Photodetector with superconductor nanowire transistor based on interlayer heat transfer
US10374611B2 (en) 2017-10-05 2019-08-06 PsiQuantum Corp. Superconducting logic components
US10461445B2 (en) 2017-11-13 2019-10-29 PsiQuantum Corp. Methods and devices for impedance multiplication
CN111989686B (zh) 2018-01-22 2023-12-29 D-波系统公司 用于提高模拟处理器的性能的系统和方法
WO2019157077A1 (en) 2018-02-06 2019-08-15 PsiQuantum Corp. Superconducting photon detector
US10879905B2 (en) 2018-02-14 2020-12-29 PsiQuantum Corp. Superconducting field-programmable gate array
US11313719B2 (en) 2018-05-01 2022-04-26 PsiQuantum Corp. Photon number resolving superconducting detector
US10803396B2 (en) * 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US10984857B2 (en) * 2018-08-16 2021-04-20 PsiQuantum Corp. Superconductive memory cells and devices
US10573800B1 (en) 2018-08-21 2020-02-25 PsiQuantum Corp. Superconductor-to-insulator devices
CN112956129A (zh) * 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US11101215B2 (en) 2018-09-19 2021-08-24 PsiQuantum Corp. Tapered connectors for superconductor circuits
US11719653B1 (en) 2018-09-21 2023-08-08 PsiQuantum Corp. Methods and systems for manufacturing superconductor devices
US10944403B2 (en) 2018-10-27 2021-03-09 PsiQuantum Corp. Superconducting field-programmable gate array
US11501196B2 (en) * 2018-11-26 2022-11-15 International Business Machines Corporation Qubit tuning by magnetic fields in superconductors
US11289590B1 (en) 2019-01-30 2022-03-29 PsiQuantum Corp. Thermal diode switch
US11569816B1 (en) 2019-04-10 2023-01-31 PsiQuantum Corp. Superconducting switch
US11009387B2 (en) * 2019-04-16 2021-05-18 PsiQuantum Corp. Superconducting nanowire single photon detector and method of fabrication thereof
US12039465B2 (en) 2019-05-31 2024-07-16 D-Wave Systems Inc. Systems and methods for modeling noise sequences and calibrating quantum processors
JP7579273B2 (ja) 2019-06-11 2024-11-07 ディー－ウェイブ システムズ インコーポレイテッド 超伝導装置用の入力／出力システム及び方法
US11380731B1 (en) 2019-09-26 2022-07-05 PsiQuantum Corp. Superconducting device with asymmetric impedance
US11585695B1 (en) 2019-10-21 2023-02-21 PsiQuantum Corp. Self-triaging photon detector
US11994426B1 (en) 2019-11-13 2024-05-28 PsiQuantum Corp. Scalable photon number resolving photon detector
AU2022289736A1 (en) 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits
US12185644B2 (en) 2021-12-28 2024-12-31 International Business Machines Corporation Quantum circuit with trench capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194482A (ja) * 1983-04-19 1984-11-05 Nippon Telegr & Teleph Corp <Ntt> トンネル接合型ジヨセフソン素子
US9455391B1 (en) * 2015-05-19 2016-09-27 The United States Of America As Represented By Secretary Of The Navy Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration
WO2017116442A1 (en) * 2015-12-30 2017-07-06 Google Inc. Fabrication of interlayer dielectrics with high quality interfaces for quantum computing devices
WO2018030977A1 (en) * 2016-08-08 2018-02-15 Intel Corporation Josephson junctions formed by partially subtractive fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220959A (en) * 1979-03-23 1980-09-02 Sperry Corporation Josephson tunnel junction with polycrystalline silicon, germanium or silicon-germanium alloy tunneling barrier
DE69210938T2 (de) * 1991-10-18 1997-01-16 Shinko Elec Ind Supraleitende Quanteninterferenz-Einrichtung
AU6674794A (en) 1993-05-14 1994-12-12 University Of British Columbia, The Fabrication of oxide superconductor devices by impurity ion implantation
US6979836B2 (en) 2001-08-29 2005-12-27 D-Wave Systems, Inc. Superconducting low inductance qubit
US7261776B2 (en) 2004-03-30 2007-08-28 American Superconductor Corporation Deposition of buffer layers on textured metal surfaces
US20080032501A1 (en) 2006-07-21 2008-02-07 Honeywell International Inc. Silicon on metal for mems devices
US7932515B2 (en) * 2008-01-03 2011-04-26 D-Wave Systems Inc. Quantum processor
US9678175B2 (en) * 2010-07-26 2017-06-13 Radiation Monitoring Devices, Inc. Eddy current detection
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
JP6360499B2 (ja) * 2013-01-18 2018-07-18 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 少なくとも１つの囲いを有する超伝導デバイスを製造するための方法
US9520547B2 (en) 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9710758B2 (en) * 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
CN107408224B (zh) * 2015-02-27 2022-09-13 耶鲁大学 将平面量子位耦合至非平面共振器的技术以及相关系统
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US20170186935A1 (en) 2015-12-29 2017-06-29 Intermolecular, Inc. Low Temperature Deposition of Silicon Containing Layers in Superconducting Circuits
US10651362B2 (en) * 2017-09-26 2020-05-12 Microsoft Technology Licensing, Llc Method of forming superconducting apparatus including superconducting layers and traces
US10256392B1 (en) * 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
US10497746B1 (en) * 2018-05-25 2019-12-03 International Business Machines Corporation Three-dimensional integration for qubits on crystalline dielectric

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194482A (ja) * 1983-04-19 1984-11-05 Nippon Telegr & Teleph Corp <Ntt> トンネル接合型ジヨセフソン素子
US9455391B1 (en) * 2015-05-19 2016-09-27 The United States Of America As Represented By Secretary Of The Navy Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration
WO2017116442A1 (en) * 2015-12-30 2017-07-06 Google Inc. Fabrication of interlayer dielectrics with high quality interfaces for quantum computing devices
WO2018030977A1 (en) * 2016-08-08 2018-02-15 Intel Corporation Josephson junctions formed by partially subtractive fabrication

Also Published As

Publication number Publication date
US20210057484A1 (en) 2021-02-25
US20190378874A1 (en) 2019-12-12
EP3807935A1 (en) 2021-04-21
CN112219281B (zh) 2024-06-18
JP7256825B2 (ja) 2023-04-12
CN112219281A (zh) 2021-01-12
WO2019238600A1 (en) 2019-12-19
US20200152696A1 (en) 2020-05-14
EP3807935B1 (en) 2025-04-23
US10833121B2 (en) 2020-11-10
US11700777B2 (en) 2023-07-11
US10615223B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP2021526729A (ja) 垂直シリコン・オン・メタル超伝導量子干渉デバイス
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US11005022B2 (en) Vertical transmon qubit device with microstrip waveguides
US10840296B2 (en) Three-dimensional integration for qubits on crystalline dielectric
US20190267692A1 (en) Stripline and microstrip transmission lines for qubits
WO2019032115A1 (en) QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS
WO2019032114A1 (en) QUANTIC BIT DEVICES HAVING CONTAMINATED CONDUCTOR CIRCUIT ELEMENTS
WO2019117929A1 (en) Wafer-scale manufacturing of josephson junctions for qubits
US11088311B2 (en) Three-dimensional integration for qubits on multiple height crystalline dielectric
JP7418092B2 (ja) トレンチ形成されたキュービットのための電気リード線
US20220199507A1 (en) Multi-layered packaging for superconducting quantum circuits
JP7410125B2 (ja) 量子計算チップのためのワイヤボンド・クロストーク減少
AU2021399002B2 (en) Protection of interconnects and devices in a packaged quantum bit structure
JP2021518654A (ja) 縦型トランスモン・キュービット・デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230331

R150 Certificate of patent or registration of utility model

Ref document number: 7256825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150