CN116670694A - 量子计算系统中量子计算模块与非量子处理模块间的互连 - Google Patents

Abstract

可以实施本专利文献中公开的技术以在基于超导量子位和用于连接多级低温系统内的硬件组件的特殊互连设计的可扩展计算系统中将量子计算、经典量子位控制/读出和经典数字计算进行组合，以提供量子计算模块与其控制器之间的快速通信，同时允许高效管理与其他模块的布线。

Description

量子计算系统中量子计算模块与非量子处理模块间的互连

优先权要求和相关申请

本专利文献要求申请人SeeQC,Inc.(芯科量子公司)于2020年10月14日在美国专利商标局提交的题为“INTERCONNECTION BETWEEN QUANTUM COMPUTING MODULE ANDNONQUANTUM PROCESSING MODULES IN QUANTUM COMPUTING SYSTEMS”的美国临时专利申请第63/091455号的优先权和权益(代理人档案号133858-8002.US00)，其全部公开内容通过引用并入作为本专利文献的一部分。

技术领域

本专利文献涉及包括使用量子力学器件或电路的量子状态执行信息处理或计算的量子计算模块的计算或信息处理系统。

背景技术

经典数字计算机，包括通用数字计算机和高性能数字超级计算机，基于布尔逻辑执行计算。近几十年来，基于布尔逻辑的计算技术已经使广泛的工业和技术发生了革命性巨变，但是在执行高度复杂或大量的计算时也表现出一定的局限性，诸如化学化合物或生物结构的结构和性质的分子建模、密码学、或者用于天气预报、气候变化等的复杂系统的建模。已经研究了各种新的计算技术来补充或替代基于布尔逻辑的数字计算。

量子力学系统可以用于构建用于复杂信息处理的新计算系统。适用于量子计算的量子系统具有表现出不同量子状态的子系统集合，其中子系统由于量子相干(包括长距离量子相干)而彼此关联或“纠缠”。在量子计算机的各种实施方式中，子系统集合中的每个子系统可以是表现出两个或更多个不同量子状态以用作基本量子器件的量子系统，并且信息可以通过不同基本量子器件的量子状态的叠加和相关来表示、存储、处理和传输。这种基本量子器件的一个示例是称为量子比特(“量子位”)的双态器件。量子位的实施方式的一些示例包括：由IBM、Google、Intel和其他公司开发的基于超导约瑟夫逊结(Josephsonjunction)的超导量子位，由Honeywell和IonQ开发的基于激光束产生的电磁俘获场的离子阱器件，基于半导体的量子点，以及其他能够进行量子计算操作的器件。

发明内容

可以实施本专利文献中公开的技术，以在基于使用约瑟夫逊结的超导量子位的可扩展计算系统中将量子计算和经典数字计算进行组合，所述约瑟夫逊结表现出低耗散长相干时间，并且可以利用成熟的集成电路制造技术来制造。众所周知，由于提供和维护超导量子位器件或系统的各种要求而需要复杂和庞大的低温系统以及使用特殊的超导材料，使得基于超导量子位的量子计算机变得复杂。认识到可扩展商业应用的这些技术复杂性和挑战，所公开的技术提供了混合量子经典计算架构和配置，其策略性地划分和组合用于量子计算的硬件和用于经典数字计算的硬件，并且以特定方式将这样的硬件组件放置在多级低温系统内，以产生用于商业应用的可扩展混合量子经典计算系统。所公开的技术可以通过使用用于连接多级低温系统内的硬件组件的特殊互连设计来实施。

在一个方面，可以实施所公开的技术以提供一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统。该系统包括：低温恒温器系统，被构造成包括可用来提供低低温温度和多个较高低温温度的不同低温级；以及量子计算模块，被低温恒温器系统封闭在低低温温度下，量子计算模块包括被构造成支持多个量子位电路的第一集成芯片。每个量子位电路被构造为处于低低温温度下的超导电路，以作为量子力学系统表现出不同的量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致多个量子位电路的不同量子状态的叠加或相关。该系统包括量子位管理电路模块，被低温恒温器系统封闭，位于与量子计算模块相邻，并且被耦合以维持在低温温度；多个量子位控制电路，由第二集成芯片支持，并且被构造成将控制信号分别引导至多个量子位电路以控制多个量子位电路；以及多个量子位读出电路，由第二集成芯片支持，并且被构造成分别输出来自多个量子位电路的读出信号，读出信号分别表示多个量子位电路的量子状态，多个量子位控制电路和多个量子位读出电路被构造成包括处于低低温温度下的超导电路，并且可用来基于数字处理并以非量子经典方式利用控制信号和读出信号进行操作，并且其中，第二集成芯片接合到第一集成芯片以形成多芯片模块，从而在其间传送控制信号和读出信号。该系统还包括：多个电路模块，被低温恒温器系统封闭在较高低温温度下，并且被构造成结合控制信号和读出信号与量子位管理电路模块进行通信；多个导电凸块，被形成为将第一集成芯片和第二集成芯片彼此接合；以及多个导电线，耦合在量子位管理电路模块与处于低温恒温器系统的较高温度级的多个电路模块中的至少一个电路模块之间，以在其间提供通信并传送信号。

在另一方面，可以实施所公开的技术以提供一种用于至少部分基于使用量子位的量子状态的量子计算来进行信息处理的方法。该方法包括：操作包括多个量子位电路的量子计算模块，多个量子位电路可用来作为量子力学系统表现出不同的量子状态，以导致多个量子位电路之间的量子力学交互，从而导致多个量子位电路的不同量子状态的叠加或相关；使得多个量子位控制电路将控制信号分别引导至多个量子位电路以控制多个量子位电路；操作多个量子位读出电路以分别输出来自多个量子位电路的读出信号，读出信号分别表示多个量子位电路的量子状态；将多个量子位电路、多个量子位控制电路和多个量子位读出电路热耦合到公共低温级；经由电容性耦合或电感性耦合来耦合多个量子位电路、多个量子位控制电路和多个量子位读出电路，以将来自多个量子位控制电路的控制信号分别应用于多个量子位电路；以及使用耦合在量子位管理电路模块与一个或多个电路模块之间的多个导电线来传输与操作多个量子位电路、多个量子位控制电路和多个量子位读出电路相关的信息，其中，与耦合到多个量子位电路、多个量子位控制电路和多个量子位读出电路的公共低温级的温度相比，一个或多个电路模块处于一个或多个较高温度下。

在又一方面，可以实施所公开的技术，以提供一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统。该系统包括：低温恒温器系统，被构造成包括可用来提供低低温温度和多个较高低温温度的不同低温级；以及量子计算模块，被低温恒温器系统封闭在低低温温度下。量子计算模块包括被构造为支持多个量子位电路的第一集成芯片，并且每个量子位电路被构造为处于低低温温度下的超导电路，以作为量子位表现出不同量子状态，并且与其他量子位电路进行量子力学交互，以导致多个量子位电路的不同量子状态和部分的相关(叠加或纠缠)。该系统包括：量子位管理电路模块，被低温恒温器系统封闭，位于与量子计算模块相邻，并且与之耦合以维持在与量子计算模块相同的低低温温度，量子位管理电路被构造成包括第二集成芯片，多个量子位控制电路，由第二集成芯片支持，并且被构造成将控制信号分别引导至多个量子位电路以控制多个量子位电路，以及多个量子位读出电路，由第二集成芯片支持，并且被构造成分别输出来自多个量子位电路的读出信号。读出信号分别表示多个量子位电路的量子状态，并且多个量子位控制电路和多个量子位读出电路被构造成包括处于低低温温度下并且可用来以非量子经典方式基于数字处理利用控制信号和读出信号进行操作的超导电路，并且其中，第二集成芯片接合到第一集成芯片以形成多芯片模块，以在其间传送控制信号和读出信号。该系统还包括：多个电路模块，被低温恒温器系统封闭在多个较高低温温度下，并且被构造成结合控制信号和读出信号与量子位管理电路模块进行通信；多个导电凸块，被形成为连接第一集成芯片和第二集成芯片，其至少一部分形成量子位管理电路模块与量子计算模块之间的导电路径，用于传送控制信号和读出信号的一部分，而不使用量子位管理电路模块与量子计算模块之间的其他布线；以及多个电导线，被耦合在量子位管理电路模块与至少一个电路模块之间，以在其间提供通信和传送信号。

该方面和其他方面及其实施方式在附图、说明书和权利要求书中有更详细的描述。

附图说明

图1A、图1B、图1C、图1D和图1E示出了基于所公开的技术的量子计算系统和用于连接多级低温系统内不同硬件模块的互连设计的示例。

图2、图3A、图3B和图3C示出了互连导线和电气隔离结构的示例。

图4A、图4B和图4C示出了用于经由超导凸块而机械连接和电气连接的量子位管理电路模块和量子计算模块的MCM结构的一部分的示例。

图4D示出了曲线图的示例，示出了图4A、图4B和图4C中描绘的三者中的每一者的条状线(分别为曲线1-曲线3)之间的仿真耦合结果。

图5A示出了MCM器件的示例，示出了具有不对称通量偏置馈线的量子位管理电路模块和量子计算模块的更详细布局。

图5B示出了MCM器件的示例，示出了具有对称通量偏置馈线的量子位管理电路模块和量子计算模块的更详细布局。

图5C示出了实施用于量子位管理电路模块和量子计算模块的MCM模块的另一示例，其中每个量子位的读出谐振器位于量子位管理电路模块上。

图6和图7示出了JPM-SFQ比较器MCM的示例。

图8示出了经由无源传输线(passive transmission line，PTL)和重叠电容器在量子位与SFQ芯片之间进行电容性耦合的示例。

图9示出了量子位与SFQ芯片之间的电容性耦合的示例。

具体实施方式

本文公开的用于具有基于超导体的量子计算模块(例如，超导约瑟夫逊结)的计算或信息处理系统的技术可以通过以下方式来实施：以允许系统可扩展用于复杂计算应用的方式，通过在不同低温温度下的各个低温级将这种系统策略性地划分成不同的量子和经典数字计算模块、器件或组件以在那些低温级实现超导条件，来将量子计算模块或器件与经典数字计算模块或器件进行组合。所公开的技术的这些实施方式可以用于简化和减少在使用超导量子计算器件的各种量子计算机系统中通常使用的复杂且庞大的低温系统，并且减少用于链接不同计算或处理模块的复杂超导线缆系统的使用或使用水平。所公开的技术的实施方式可以被设计成允许在制造基于超导约瑟夫逊结的量子计算机系统的关键模块或器件时使用集成电路(integrated circuit，IC)制造工艺和设备进行商业上可扩展的制造。本专利文献中公开的技术可以被实施以提供用于连接多级低温系统内的硬件组件的特殊互连设计，从而提供量子计算模块与其控制器之间的快速通信，同时允许高效管理与其他模块的布线。

图1A、图1B、图1C、图1D和图1E示出了用于实施基于所公开的技术的量子计算系统以及用于连接多级低温系统内的不同硬件模块的互连设计的示例。

图1A示出了用于为商业应用产生可扩展的混合量子经典计算系统的量子计算系统110的示例。顾名思义，量子计算系统110包括多个量子位电路，并且基于量子位电路的量子状态执行计算操作，并且经由通信链路或网络120与外部计算机或计算系统130通信。通信链路和网络120可以包括其中信号以电磁信号(包括例如由电导线携带的电信号和/或光信号)形式传送的电路。在操作中，量子计算系统110从一个或多个外部计算机或计算系统130接收计算请求或任务，执行所请求的计算操作，并且将计算结果发送回一个或多个发出请求的外部计算机或计算系统130。量子计算系统110与外部计算机或计算系统130之间的通信和/或交互经由通信链路或网络120进行，并且可以构成量子计算系统110的操作中在时间上最长的通信周期，并且被标记为长通信链路或回路。如下面进一步解释的，量子计算系统110被构造成划分不同的内部计算模块，使得那些内部计算模块经由内部较短的通信链路或回路，诸如具有中等时间延迟的中等通信链路或回路以及具有最短时间延迟的快速通信链路或回路，进行通信。

量子计算系统110包括多级低温系统，以在不同位置提供不同的低温级、并且维持在不同的低温温度，以将不同的模块或器件保持在它们相应的期望温度下(例如，所示的T₁、T₂、T₃和T₄)。在一些实施方式中，不同的低温级可以被设计成产生从几毫开尔文到几十开尔文的温度。该示例系统110包括量子计算模块102，量子计算模块102包括多个量子位电路或器件作为量子量子位集合，以经由它们相应的量子位状态执行期望的量子计算操作。在许多实施方式中，量子计算模块102接合或耦合到处于低低温温度T₁下的低温级，以确保量子位电路或器件处于期望的超导条件下，并且处于噪声水平和干扰水平足够低的可接受的量子计算操作条件下。量子位管理电路模块104被提供来与量子计算模块102通信，以向量子计算模块102的各个量子位电路或器件提供控制信号并读出各个量子位电路或器件，并且可以通过使用非量子力学处理电路(诸如数字电路或模拟电路或数字电路和模拟电路的组合)来实施。量子位管理电路模块104可以利用超导电路来实施，并且耦合到处于低温温度T₂下的低温级，低温温度T₂在一些实施方式中可以与低低温温度T₁不同，或者在其他实施方式中可以与温度T₁相同。如下面进一步解释的，在一些设计中，量子计算模块102和量子位管理电路模块104可以被接合以共享公共的低温级，使得两个模块保持在相同的低温温度。量子位管理电路模块104可以被构造成包括：(1)量子位控制电路，用于将控制信号分别引导至量子位电路以控制量子位电路，以及(2)量子位读出电路，用于分别输出来自量子位电路的读出信号。在该示例中，量子计算模块102和量子位管理电路模块104一起形成量子计算系统110的“心脏”或“核心”，部分是因为量子计算操作是基于从量子位管理电路模块104到量子位电路的控制信号而在量子计算模块102内执行的，并且量子位电路的读出是由量子位管理电路模块104执行的。量子计算模块102与量子位管理电路模块104之间的通信在这种通信的质量和速度方面对于量子计算操作是必需的。相应地，在实施方式中，量子计算模块102和量子位管理电路模块104可以被放置或定位成物理上彼此靠近或相邻，以缩短两个模块102和104之间的信号路径，并减少对这种通信的任何干扰或噪声。此外，通过有意的设计，量子位管理电路模块104的功能或操作可以限于与量子计算模块102所执行的量子计算有关的某些核心功能或操作，使得量子位管理电路模块104可以实现短或快的响应或处理时间，以确保量子计算模块102处的快速输入/输出信号传送。对于量子位管理电路模块104的这种有意减少功能的设计考虑也是基于这样的期望：鉴于量子位管理电路模块104与量子计算模块102的紧密接近、量子位管理电路模块104对量子计算模块102的噪声或干扰、以及在量子位管理电路模块104和相邻的量子计算模块102处都维持适当低温条件的需要，减少量子位管理电路模块104对其周围环境的功耗和能量耗散。基于上述和其他考虑，两个模块102和104之间的互连和信号路径被设计成形成用于量子计算系统110的具有最短时间延迟的快速通信链路或回路。例如，在一些实施方式中，量子计算模块102可以包括支持一个或多个量子位电路的至少一个集成芯片，并且量子位管理电路模块104可以形成在另一集成芯片上，该另一集成芯片通过超导凸块、电容性耦合或经由真空的磁性耦合机械地和电气地直接耦合到具有量子位电路的集成芯片以作为多芯片模块，以在其间传送控制信号和读出信号。由两个模块102和104形成的这种多芯片模块可以耦合到处于低低温温度T₁下的同一低温级。这种设计在商业上可能是重要的，因为由两个模块102和104形成的多芯片模块的芯片制造是可扩展的平台，以允许在量子计算模块102中制造和包括大范围的量子位电路，并且类似地，量子位管理电路模块104也可以基于存在的量子位电路的数量来缩放。

图1A中的量子计算系统110还包括数字处理模块108，数字处理模块108经由量子位管理电路模块104为量子计算系统110提供与量子计算模块102所执行的量子计算有关的特定信号和数据处理功能或操作。在这点上，数字处理模块108形成量子计算系统110内的用于非量子计算和/或处理功能的核心处理模块，因此被设计成具有比量子位管理电路模块104复杂得多的电路和更高的处理能力。具体地，不能内置到量子位管理电路模块104中的某些功能和/或处理操作可以被包括在数字处理模块108的电路中。此外，数字处理模块108还经由通信链路或网络120充当量子计算系统110与一个或多个外部计算机或计算系统130之间的接口。这样，数字处理模块108被设计成还包括与量子计算系统110和外部计算机或计算系统130之间的通信和交互相关联的处理功能。因此，不同于量子位管理电路模块104的放置和设计，数字处理模块108被设计成量子计算系统110的量子计算模块102的复杂且有能力的经典对应物及协同处理器。封装到数字处理模块108中的增加的功能和/或处理操作和处理能力增加了数字处理模块108的电路的复杂性和尺寸，并且进一步增加了数字处理模块108的功耗和能量耗散。因此，期望将数字处理模块108放置成在物理上远离量子计算模块102及其相邻的邻居量子位管理电路模块104，以减少数字处理模块108可能强加到量子计算模块102上的噪声和干扰。数字处理模块108可以被设计成具有各种功能和能力，包括例如量子计算系统110的纠错功能以及量子计算系统110内的非量子计算和/或处理功能，包括例如与由量子位管理电路模块104执行的对量子计算模块102的控制和读出以及由量子计算模块102执行的对量子计算的数据的管理有关的功能。在一些实施方式中，数字处理模块108可以耦合到处于比量子计算模块102(在T₁)和量子位管理电路模块104(在T₁或T₂)的温度更高的温度T₄下的低温级。数字处理模块108可以被设计成包括超导电路，并且被封闭在量子计算系统110的多级低温系统中。

用于将数字处理模块108放置成远离量子位管理电路模块104的有意设计导致数字处理模块108与量子位管理电路模块104之间的信号路径或链路更长。在多级低温系统的外壳内，这种信号路径或链路可以通过使用超导导线或线缆来形成。值得注意的是，这种信号路径或链路的较长长度可能导致一定程度的信号退化，并且用于解决这个问题的一个选项是在数字处理模块108与量子位管理电路模块104之间添加一个或多个互连中继器或信号调节电路106，以调节信号。像多级低温系统内的其他模块一样，每个互连中继器或信号调节电路106可以接合或耦合到处于比量子位管理电路模块104的温度(在T₁或T₂)高且比数字处理模块108的温度(在T₄)低的温度T₃下的低温级。例如，数字信号调节电路模块106可以包括调节控制信号或读出信号的超导电路。

在一些实施方式中，量子计算系统110还可以包括多级低温系统或低温恒温器系统外部的数字处理子系统109，以与数字处理模块108进行通信，从而执行与支持量子或量子经典算法的执行和/或与一个或多个其他计算机或网络130的通信相关联的操作。这在图1C和图1D的示例中示出。低温恒温器系统外部的该数字处理子系统109可以包括一个或多个CMOS数字处理器、一个或多个现场可编程门阵列(field-programmable gate array，FPGA)、或者一个或多个专用集成电路(application specific integrated circuit，ASIC)、或者一个或多个中央处理单元(central processing unit，CPU)。

由量子计算模块102执行的量子处理是量子计算系统110的核心，并且量子计算模块102与系统110的其余部分之间的信号传送和通信在系统110的总体计算速度和性能中扮演重要角色。量子计算模块102与系统110的其余部分之间的信号传送和通信的时延是要优化的重要参数，以便为商业应用实现可扩展的混合量子经典计算系统。在操作期间，信息在量子计算模块102与量子计算系统110中执行的计算中所涉及的其他处理模块和计算实体之间进行传递。如图所示，在量子计算模块102与系统110中的非量子模块和其他模块之间形成不同的通信链路和/或反馈回路。在图1A中被标记为短回路的最快链路/回路在量子计算模块102与量子位管理电路模块104之间。可以将该链路/回路同量子计算模块102与数字处理模块108之间形成的通信链路/回路进行比较，后者经历更长的时延，因为1)这些模块之间的通信必须穿越更长的距离，包括通过量子位管理模块104进行传递，量子位管理模块104可以在量子计算模块102与数字处理模块108之间的数据周期上执行其自己的操作，以及2)数字处理模块108一般执行更复杂的处理操作。因此，在图1A中，102与108之间的通信被标记为中等通信链路/回路。在量子计算模块102与外部的计算机或计算系统130之间出现甚至更长的时延，在图1A中被标记为长通信链路/回路，这同样是由于与中等链路/回路相比增加的距离(涵盖短回路和中等回路的通信路径和可能操作两者加上通信链路或网络120)和处理操作复杂性。

因此，图1A中的量子计算系统110的示例包括特殊设计特征，用于提供组合通过量子计算部分(例如，量子计算模块102)和非量子经典处理部分(例如，量子位管理电路模块104和数字处理模块108)进行的处理功能和/或操作的混合计算环境，并且鉴于将量子位管理电路模块104放置成物理上靠近量子计算模块102放置、同时使量子计算模块102与数字处理模块108隔开距离的有意设计，在量子位管理电路模块104与数字处理模块108之间策略性地划分和分配不同数量和类型的非量子经典处理部分的处理功能和/或操作。

在一些实施方式中，数字处理模块108可以被设计成包括两个或更多个不同的处理模块，以优化数字处理模块108的计算速度和性能。例如，数字处理模块108可以进一步分成一系列模块，如图1B所示，其中低温系统的不同温度级容纳一个或多个这样的模块。一般来说，图1A中的量子计算系统110的设计允许优化低温系统内每个模块的放置，以便平衡其关于低时延(这偏好紧密接近量子模块102)和应对处理操作期间的耗散的能力(这偏好被放置得更远离量子模块102的较高温度级)的特定需求，以及有效利用低温系统的体积。

图1C示出了用于在图1A的系统110中的不同模块处执行某些处理操作的示例，具体示出了数字处理模块108中的处理操作、在比数字处理模块108的温度更高的温度下操作的附加数字处理模块109中的处理操作、以及量子位管理电路模块104中的处理操作。作为具体示例，图1C示出了，鉴于来自量子位管理电路模块104的量子位读出，将由附加数字处理模块109基于来自数字处理模块108的信息而产生的期望的量子门序列发送到数字处理模块108并由数字处理模块108处理，以产生SFQ控制脉冲图案。量子位管理电路模块104接收这样的SFQ控制脉冲图案，以将接收到的SFQ控制脉冲图案和/或通量偏置应用于量子模块102，从而将相关量子位设置成该量子门序列。这是用于实施图1A中的中等通信回路，即包括与量子位管理模块104或者模块102与108之间的任何互连模块106的链路的量子计算模块102与数字处理模块108之间的通信，的示例。图1C进一步示出了用于实施量子位管理模块104与量子计算模块102之间的短通信回路的示例，在该段通信回路中，从对量子计算模块102进行读出而获得的量子位读出由量子位管理模块104进行数字处理，并且经处理的信息进一步由量子位管理电路模块104用来将SFQ控制脉冲图案和/或通量偏置应用于量子模块102。

在各种实施方式中，量子计算模块102和非量子经典处理部分(例如，量子位管理电路模块104和数字处理模块108)被构造成包括耦合到多级低温系统的不同低温级的超导电路或器件，并且超导互连导线112、114和116被提供并维持在不同位置的温度，以在不同模块或级之间传送信号。用于量子计算系统110的多级低温系统可以以各种配置实施，包括操作原理基于氦-3和氦-4的混合的多级稀释致冷器，以提供处于不同的分级低温温度下的不同低温级。在一些实施方式中，低温恒温器系统可以包括核去磁致冷器或绝热去磁致冷器。

量子计算系统110内的模块可以以各种配置实施。例如，量子计算模块102中的量子位的每个量子位电路可以包括超导约瑟夫逊结电路或不同于约瑟夫逊结电路的开关超导电路。例如，量子位管理电路模块104可以被实施为包括超导约瑟夫逊结电路或单通量量子(single flux quantum，SFQ)逻辑电路、或量子通量变参元件(parametron)电路(诸如绝热量子通量变参元件电路)、或纳米导线开关、或超导铁磁晶体管、或超导自旋电子器件、或场效应超导器件。数字处理模块108可以被实施为包括SFQ电路、现场可编程门阵列(FPGA)或者一个或多个专用集成电路(ASIC)。

在图1A的系统中，光通信链路可以用于信号的传送，以作为某些导电导线或线缆的替代，或者作为与导电导线或线缆相结合的附加链路。光通信链路可以提供更快的数据传输并增加通信带宽。例如，可以在具有最高温度级的低温级(例如，图1A中的模块108)与室温级之间使用光通信。在实施方式中，在这样的级或电路模块中提供光发送器器件和光接收器器件，以实现在位于低温恒温器系统的最高温度下的低温级与室温电子器件之间对光信号的发送和接收，以在其间提供通信。在一些实施方式中，这种光通信链路可以在模块108与CMOS FPGA子系统之间实施。

图1D示出了基于图1A中的设计的能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的量子计算系统的示例。该示例中的低温恒温器系统被构造成并可用来提供处于20mK、0.1K、0.7K和3K的不同温度下的不同低温级。不同低温级处的不同电路模块通过超导导线(诸如NbTi/Kapton(铌钛/卡普顿)条)互连。被低温恒温器系统封闭的量子计算模块包括被构造成支持量子位电路的第一集成芯片。每个量子位电路被构造为超导电路，以作为量子位表现出不同的量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关。量子位管理电路104模块位于与量子计算模块102相邻，并且被耦合以维持在与量子计算模块相同的低低温温度。量子位管理电路包括：第二集成芯片；量子位控制电路，由第二集成芯片支持并被构造成将控制信号分别引导至量子位电路以控制量子位电路；以及量子位读出电路，由第二集成芯片支持并被构造成分别输出来自量子位电路的多个读出信号。在操作中，读出信号分别表示量子位电路的量子状态，量子位控制电路和量子位读出电路被构造成包括超导电路，并且可用来以非量子经典方式基于数字处理操作控制信号和读出信号。值得注意的是，第二集成芯片接合到第一集成芯片以形成多芯片模块(multichip module，MCM)来传送控制信号和读出信号。

图1E示出了用于实施链接图1A、图1C或图1D中的示例中的经典电路和量子电路的不同硬件组件的互连的示例。图1E中的系统示例包括标记为“经典处理器芯片”的至少一个经典非量子数字处理模块108、作为互连电路或模块106的一部分的至少一个SFQ中继器、作为量子位管理电路模块104的一部分的至少一个经典超导控制器，经典超导控制器控制具有多个量子位电路或器件的量子计算处理器或模块102。

图1E中的互连被设计成包括用于连接经典电路104、106和108以及量子计算处理器或模块102的超导连接节点或垫140和超导连接线缆150。如图所示，超导连接节点或垫140可以被实施为与一个或多个待连接的硬件组件(102、104、106、108)直接接触的超导凸块，并且可以用于提供硬件组件与超导线缆之间的连接。如参照图1A所解释的，量子计算模块102和量子位管理电路模块104可以被放置成彼此相邻，以允许它们之间的用于快速模块间通信的短连接路径，并且可以热耦合到处于同一低低温温度下的同一低温级。值得注意的是，作为量子位管理电路模块104的一部分的经典超导控制器与量子处理器芯片102之间的通信链路或回路应当是快速通信链路或回路，并且超导凸块可以用于互连两个模块102和104，以实现用于量子计算操作和读出的快速信息交换。在一些实施方式中，包含经典控制器芯片的量子位管理电路模块104可以被放置在量子计算模块102正上方或正下方的低温冷却器的冷却板上，以减少对量子计算模块102内部的量子位电路或器件的量子计算操作的噪声和干扰。在一些实施方式中，超导凸块可以以栅栏或壁的形式配置或使用，其产生了将条状线或微带线或其他片上传输线以及量子位或多个量子位的系统彼此分隔开的隔间(compartment)，以便减少超导电子元件或系统之间的相互串扰并提高谐振器的品质因数。

除了量子计算模块102与量子位管理电路模块104之间的直接电气连接之外，非接触连接可以用于实现快速通信，包括例如量子位与无源传输线之间的差分电容性耦合以及磁性耦合，两者均提供没有直接连接的通信链路，并且允许补偿作为制造工艺的结果的模块102和104与其他组件之间的几何错位。

量子计算模块102内部的量子位电路或器件的量子计算操作不同于基于确定性图灵机以及“0”状态和“1”状态的布尔位的经典计算机，并且使用量子力学现象(诸如“0”量子位状态和“1”量子位状态的叠加、量子位之间的纠缠以及非确定性测量结果的概率振幅之间的干涉)来执行计算操作。量子计算模块102内部的超导量子位可以通过超导约瑟夫逊结来实施。约瑟夫逊结是一种由表现出相关或相干状态的弱耦合的超导体组成的系统，并且其性能类似于允许构建量子非简谐波振荡器的非线性电感器。该非简谐波振荡器的两个离散的能级状态和它们的量子叠加被用来创建量子位。使用约瑟夫逊结，可以构建几个版本的超导量子位，诸如transmon、xmon、quantronim、fluxonium等。

通过将微波信号应用于量子位来控制量子位的状态。在各种实施方式中，微波信号发生器可以是室温器件，而包括量子位的量子电路在非常低的低温温度下操作，以便减少量子位的不期望的去相干。具体地，向量子位电路提供微波信号所需的布线可能涉及维持在从室温到量子电路所处的低温级的最低温度的不同温度的不同段，因此可能导致或引入不期望的电噪声或过度的热负荷。用于相当大量的量子位电路的这种布线可能占据大量空间。这些因素可能导致量子位量子状态的不期望的去相干，并且为扩大量子计算机带来重大问题。为了克服这个问题，可以使用各种技术来控制如图1A-图1E所示的完全集成的低温混合量子经典处理器中的量子位，包括例如超导量子位与经典超导数字逻辑家族的集成，诸如由Quentin P.Herr和Anna Y.Herr在题为“Ultra-low-power superconductorlogic”的文章(J.Appl.Phys.109，103903(2011))中公开的互易量子逻辑(reciprocal-quantum-logic，RQL)，由O.Chen、R.Cai、Y.Wang、F.Ke、T.Yamae、R.Saito、N.Takeuchi和N.Yoshikawa在题为“Adiabatic Quantum-Flux-Parametron:Towards BuildingExtremely Energy-Efficient Circuits and Systems”的文章(Sci.Rep.9,10514(2019))中公开的使用绝热量子通量变参元件(adiabatic quantum-flux-parametron，AQFP)，或者由O.A.Mukhanov在题为“Energy-Efficient Single Flux Quantum Technology”的文章(IEEE Trans.Appl.Supercond.21,760(2011))中公开的使用单通量量子(SFQ)技术。作为图1A-图1E中系统的互连设计的一部分，量子位的控制可以经由SFQ系统来实施，以通过施加SFQ脉冲序列来控制量子位的状态，而不需要微波信号的常规使用，如美国专利第9,425,804号中所公开的。也可以实施发明人为Quentin P.Herr、Ofer Naaman和Anna Y.Herr且受让人为Northrop Grumman Systems的美国专利申请公开US2015/0263736A1，“Systems andmethods for applying flux to a quantum-coherent superconducting circuit”中的用于将通量施加到量子相干超导电路的技术。量子位的读出可以通过量子电动力学测量来实施，在发明人为Robert Francis McDermott等人且申请人为萨尔大学、雪城大学和威斯康星校友研究基金会的美国专利第9,692,423号，“System and method for circuitquantum electrodynamics measurement”中公开了量子电动力学测量。低温CMOS(cryoCMOS)技术也可以在图1A-图1E系统中实施，用于控制超导量子位。参见：E.Charbon、F.Sebastiano、A.Vladimirescu、H.Homulle、S.Visser、L.Song和R.M.Incandela在Technical Digest-International Electron Devices Meeting中的题为“Cryo-CMOS forquantum computing”的文章(IEDM(2017),pp.1–13(doi:10.1109/IEDM.2016.7838410))中公开的示例，以及J.C.Bardin等人在他们的题为“A 28nm Bulk-CMOS 4-to-8GHz 2mWCryogenic Pulse Modulator for Scalable Quantum Computing”的文章(IEEE J.Solid-St.Circuits 54,3043–3060(2019))中公开的示例。这些参考文献通过引用并入，作为本专利文献的公开内容的一部分。

图1A-图1E中系统的实际实施方式要求仔细设计处于低低温温度(例如，几毫开尔文温度)的量子计算模块102的量子电路与处于较高温度(包括液氦温度)的经典处理电路之间的互连或接口。图1E的示例中的互连包括将量子计算模块102和量子位管理电路模块104彼此相邻地放置在稀释致冷器的同一低温级上，而不在模块102和104之间使用任何超导线缆或导线150。相反，超导凸块或垫140用于将两个模块102和104物理联接或连结在一起。两个模块102和104之间的信号路径可以以各种方式实施，包括经由通过模块102和104之间的超导凸块或垫140形成的导电路径的信号传送，或者经由模块102和104之间的电容性和/或磁性耦合的信号传送。两个模块102和104之间的信号路径被设计成最小化信号传输时间(例如，通过减少或消除模块102和104之间的布线数量)并在系统中形成快速通信链路或回路，如上面参照图1E所解释的。

在两个模块102和104由两个IC芯片支持的实施方式中，两个芯片可以彼此堆叠并键合以形成作为集成单元耦合到同一低温低温级的多芯片模块(MCM)，因此两个模块102和104在同一低低温温度下操作。超导凸块或垫140可以用作两个IC芯片的或者模块102和104的连结的一部分。图1E的示例中的互连还实施了超导凸块或垫140和超导线缆或导线150的组合，其中超导凸块或垫140在超导线缆或导线150的端子处使用，用于将导线端子连接到器件。例如，在图1E中，量子位管理电路模块104被示为经由超导线缆或导线150连接到互连电路或模块106(诸如数字信号调节电路模块)，其中两组超导凸块或垫140用于将每个超导线缆或导线150的两个末端端子联接到量子位管理电路模块104和对应的互连电路或模块106上的接触点。超导凸块或垫140和超导线缆或导线150的这种使用可以应用于针对其他模块的连接，诸如数字处理模块108与对应的互连电路或模块106之间的连接，以及互连电路或模块106的不同级或数字信号调节电路模块之间的连接。如图所示，这种具有超导凸块或垫140的超导线缆或导线150构成了如上面参照图1A所解释的中等通信链路和回路的一部分。

图2示出了在图1E中示出的互连150的一个实施方式中的具有超导条状线和超导接触凸起的柔性带状线缆200的一部分的示例。该示例性柔性带状线缆200包括导电线缆210，导电线缆210是超导条状线或微带线(由例如铌或铌钛以及其他合适的导电金属材料制成)，其由柔性非导电柔性基底或卷带220(诸如Kapton卷带)支持或与之接合。超导线缆200还包括导电凸块212，导电凸块212用于将线缆210连接到位于图1A-图1E中的固态(通常是硅)芯片或模块102、104、106和108上的(多个)电子电路。该凸块212对应于图1E中的凸块140。超导线缆200还包括通常用作接地电极的超导金属化物(metallization)230。使用高带宽超导线缆可以允许以最小的热导率在不同温度级之间(例如，在稀释致冷器中的3K级与20mK级之间)发送微波信号和单通量量子(SFQ)脉冲。具体地，铌钛的热导率非常低，并且对于50μm宽的微带线，所估计的热负荷约为40μW。已知的是，由于线缆中的色散和衰减，SFQ脉冲将无法在最高温度级与最低温度级之间的大距离内保持完整。因此，将使用稀释致冷器中通常存在的3K级、700mK级、100mK级和20mK级之间的较短线缆段，即3K至700mK之间的线缆段#1、700mK至100mK之间的线缆段#2和100mK至20mK之间的线缆段#3。超导线缆和中间中继器的组合可以用于实现布线密度的显著增加，从而有利地减少低温恒温器内这种布线所需的体积或空间。

适合于实施所公开的技术的超导线缆的附加示例包括引脚芯片键合(pin-chipbonding)，引脚芯片键合使用矩形同轴带状线缆为在单个硅或蓝宝石芯片上制造的大型超导量子位阵列提供完全垂直的互连，其中在室温下和在低至约10mK的低温温度下，信号传输从DC到大约10GHz。用于实施这种引脚芯片键合的一个示例可以在2020年的QuantumPhysics中，作者为M.Mariantoni和A.V.Bardysheva的文章“High-Density Qubit Wiring:Pin-Chip Bonding for Fully Vertical Interconnects”(arxiv.org/pdf/1810.08580.pdf和arxiv.org/abs/1810.08580)中找到，这是一篇8页的文献，并且通过引用并入本文，作为本专利文献的公开内容的一部分。

为了最小化如图2所示的线缆段中的色散和衰减，在其他线缆实施方式中，可以使用超导接触垫或凸块，将每个线缆段凸块键合(bump-bond)到具有电子超导电路的电路模块或芯片，电子超导电路诸如量子位管理电路模块104和互连电路或模块106(其包括例如SFQ脉冲再生器/中继器)中的经典控制电路。用于量子位管理模块104的经典控制器芯片和量子芯片102可以被放置在稀释致冷器的冷却级，并且可以使用MCM技术经由两个芯片上的超导接触垫(凸块)直接进行凸块键合。超导接触垫(凸块)可以被构造成包括铟，铟在力学上是软的并且具有3.4K的超导转变温度。替代地，非超导凸块键合也可以用于连结经典控制器芯片104和量子芯片102，并且经典芯片104可以进一步经由超导或非超导线缆(同轴或带状线缆)连接到其他经典芯片。

在一些实施方式中，带状线缆可以通过连接到特殊的阻抗转换器晶圆或芯片(例如，从50到20Ohm)而被连接，该阻抗转换器晶圆或芯片进而被凸块键合到经典芯片。量子芯片可以使用微波波导或其他类型的量子链路连接到其他量子芯片，不破坏芯片之间的量子相干。每个芯片(量子和经典)的两面都可以用于形成电路。这些电路可以使用(例如，超导)硅通孔(through-silicon via，TSV)和凸块键合来互连。

前述的直接凸块键合具有多个优点，并且用于以下目的：(1)在量子芯片102与经典控制器芯片104之间建立机械连接；(2)最小化对量子芯片102的噪声影响，并且最小化经典控制器芯片104与量子芯片102之间的通信时间；(3)在芯片102与104之间设置指定的且均匀的(跨芯片距离相同)距离，以便建立两个芯片上的电路之间的可再现的且不可改变的操作期间耦合电容和互感；(4)在两个芯片102和104上的接地之间提供电流连接，以在它们之间形成公共接地；(5)提供信号线的电流连接，以在芯片102与104之间形成超导无损回路。这些回路可以用于递送恒定或可切换的电流，包括用于为量子位和量子位之间的耦合器提供磁通量偏置的电流；(6)在芯片之间提供电流连接，以用于在芯片之间传输SFQ脉冲；(7)提供电流连接以形成包括两个芯片上的元件的单个超导电路。

公共接地以及超导凸块140的布置和设计可以以阵列、栅栏、壁等方式进行。参照图3A，示出了包括传输线结构1001和驻留在金属化物1002上的凸块140的芯片1000(通常由硅制成)的一部分的示意性透视图；金属化物1002中的一些可以连接到芯片1000的接地面，而其他金属化物1002可以连接到芯片1000上的电路的其他部分。在又一应用(包括使用TSV和凸块键合时的应用)中，可以不存在金属化物1002。

凸块140产生栅栏140’，栅栏140’改善了传输线结构1001之间的电磁隔离并减少了它们之间的串扰。在一些实施方式中，代替多个凸块140，栅栏可以被制成连续的壁140”，如图3B中针对相同类型的传输线结构所示意性示出的。此外，在各种实施方式中，栅栏140’或壁140”可以位于量子芯片102或经典芯片104上。

图3C示出了一个示例，其中，超导栅栏140’或壁140”用于形成3D隔间300，每个隔间包括一个或多个量子位、经典电路203和超导金属化物201’，这在图3C中被示意性地示为MCM结构的一部分的横截面。这种设置导致量子位彼此之间更好的电磁隔离(换句话说，减少了串扰)，并且增加了合并量子位或连接到量子位的谐振器的品质因数。这通过图4D中呈现的仿真结果进行进一步解释。

图4A示意性地示出了具有两个芯片301和302的合适的MCM结构的示例的一部分的横截面，这两个芯片经由凸块140机械连接和电气连接。顶部芯片301具有超导薄膜形式的金属化物201’。底部芯片302具有传输线202和多个部分的金属化物201’，该金属化物201’用作传输线202的接地面。作为示例，示出了图3A-图3C中的传输线1001和图4A-图4C中的传输线202；一般来说，其他电路(经典电路和量子电路)或电路元件可以由部件1001和202来表示。将两个传输线202分隔开的金属化物201’的中心部分经由凸块140连接到顶部芯片上的金属化物201’。

图4B示出了具有与图4A类似的结构的另一示例，但是进行了修改：缺少了将底部芯片上的金属化物201’的中心部分连接到其在顶部芯片上的对应物201’的凸块140。图4C示出了具有传输线202和金属化物201’而没有任何凸块140的底部芯片的一部分的横截面。

图4D示出了针对上述三种情况中的每种情况的传输线202之间的仿真耦合的结果。图4D中的曲线1至曲线3分别对应于图4A、图4B和图4C中描绘的情况。从这些曲线图中可以推断出，对于图4A所示的结构，获得了最小的耦合(最佳结果)，其中，传输线202被凸块140生成的栅栏彼此分隔开。在更复杂的电路中，具体地，在量子电路被栅栏140’或连续的壁140”彼此分隔开的情况下，将实现类似的情况，即，串扰减少。

出于一个或多个原因，前述的MCM形式的经典控制器芯片104和量子芯片102的耦合在一些实施方式中会是有利的：(i)上述芯片到芯片的键合允许经典控制芯片104和量子芯片102使用可能彼此不太兼容的不同技术来制成。这些芯片104和102的单独制造允许芯片104和102各自利用最先进的制造技术以高质量制成；(ii)通过实验确定，如果经典控制电路104和量子电路102都被制造在同一芯片上，则量子芯片102可能遭受来自经典控制芯片104的准粒子中毒，这导致增强去相干；(iii)室温电子器件与MCM之间、或者中继器与MCM之间的输入输出信号可以通过将适当的线缆连接到经典控制芯片104来实现，这减少了来自设置的高温级的电气噪声对量子芯片102的影响。

图5A和图5B示出了为芯片102和104实施这种MCM的示例。如图所示，顶部量子芯片102包含量子位电路和读出谐振器。底部经典芯片104包括SFQ电路和馈线，以耦合到每个量子位的量子位谐振器。电流偏置线I_BQ或I_F用于向每个量子位提供通量偏置电流。可以通过跨越经典芯片104与量子芯片102之间的间隙的电感性耦合来提供该通量偏置电流，如电流偏置线I_BQ所示。替代地，电流偏置线可以通过(多个)凸块140从经典芯片104延伸到量子芯片102，使得耦合到量子位以提供通量偏置的电感器驻留在具有量子位的量子芯片102上，如电流偏置线I_F所示。电流偏置线I_F可以如图5A所示不对称地配置，或者如图5B所示对称地配置。超导铟凸块140还连接两个芯片102和104的接地面。MCM模块的其他配置也是可能的。

图5C示出了用于实施芯片104和102的MCM组件的另一示例，其中，每个量子位的读出谐振器位于经典芯片104上，这与如上所述的量子位和读出谐振器一起集成在量子芯片102上的配置相反。在各种实施方式中，超导量子位可以耦合到电磁谐振器，以用于基于量子位的状态(基态或激发态)引起电磁谐振器的谐振模式的偏移来进行读出。量子位和读出谐振器都可以是平面的并被制造在同一芯片上，如Wallraff,A.、Schuster,D.I.、Blais,A.、Frunzio,L.、Huang,R.S.、Majer,J.、Kumar,S.、Girvin,S.M.和Schoelkopf,R.J.在Nature,431(7005),162–167(2004)中题为“Strong coupling of a single photon to asuperconducting qubit using circuit quantum electrodynamics”的文章中所公开的。替代地，各种量子电路设计试图通过将量子位耦合到3D谐振模式来利用在无损真空中具有尽可能多的电磁场密度，3D谐振模式诸如是Paik,H.、Schuster,D.I.、Bishop,L.S.、Kirchmair,G.、Catelani,G.、Sears,A.P.、Johnson,B.R.、Reagor,M.J.、Frunzio,L.、Glazman,L.I.、Girvin,S.M.、Devoret,M.H.和Schoelkopf,R.J在Physical ReviewLetters,107(24),240501(2011)中题为“Observation of High Coherence in JosephsonJunction Qubits Measured in a Three-Dimensional Circuit QED Architecture“的文章中所描述的3D腔或谐振器的3D谐振模式。

用于实施图5C中的设计的一种方式是为每个电路设计平面、二维(2D)配置的量子位和读出谐振器两者，同时在不同的基底上制造每个量子位及其对应的读出谐振器，并且将它们封装和堆叠在MCM中，使得它们处于沿着Z轴由芯片间距离d分隔开的不同XY平面中。在这种设计中，虽然个体元件(例如，每个量子位及其对应的读出谐振器)是各自完全驻留在其自己的基底上的2D组件，但是通过以三维(3D)方式耦合不同的2D组件或电路，以使得耦合模式是平面量子位电路与相匹配的平面读出谐振器之间的平面外耦合，由此增加了器件或模块的集成密度。这种配置组合了堆叠在3D配置中的2D组件，因此可以被称为“2.5D”架构。在这种“2.5D”设计下，平面读出谐振器完全存在于经典芯片上，因此独立于包括对应的量子位的量子芯片，在经典芯片的平面上表现出2D模式。当使平面读出谐振器接近MCM中的量子芯片时，有小的平面外组件提供量子位与其对应的读出谐振器之间的耦合，尽管读出谐振器模式的大部分仍然在经典芯片的平面中是2D的。这种设计是有利的，因为2D电路或组件制造简单、设计灵活和/或增加了集成密度。

具体地，图5C中的示例示意性地示出了量子量子位芯片102中的transmon量子位电容性地耦合到经典芯片104中对应的读出谐振器，其中，耦合发生在被芯片间距离d分隔开的两个电容器垫之间。读出谐振器可以被实施为例如曲折共面波导(meanderedcoplanar waveguide，CPW)谐振器或集总元件谐振器。其他量子位变体诸如fluxonium、C型分流通量量子位(C-shunted flux qubit，CSFQ)、库珀对盒子(Cooper Pair Box)或沿着电荷/通量谱的其他量子位。另外，跨越间隙的耦合本质上可以是电容性的或电感性的。

用于分别支持芯片102中的量子位和芯片104中的读出谐振器的两个基底可以通过凸块键合140连接。在量子位与读出谐振器之间的耦合是经由电容性或电感性耦合的实施方式中，可以实施这些键合140以提供纯机械的连接或接合，这意味着量子位可以与谐振器接地面电气隔离，因此被称为“浮动量子位”。替代地，凸块键合可以在两个基底上的接地面之间提供超导连接，使得每个量子位是“接地量子位”。在各种实施方式中，经典控制器芯片104可以包括适合于芯片104与量子芯片102之间快速信息交换的电子电路。图6示出了包含经典控制器芯片104和量子芯片102的MCM的示例。在图6中，量子位和读出谐振器被制造在顶部量子芯片102上。约瑟夫逊光电倍增器(Josephson photomultiplier，JPM)和反射测量端口被制造在底部经典控制器芯片104上。JPM耦合到具有数字触发输入和数字结果输出的SFQ比较器。例如，比较器可以被实施为主要在SFQ模数转换器中使用的标准SFQ电路元件。JPM和量子位的所有通量线都在经典控制器芯片104上。还增加了读出(readout，RO)端口来利用微波测量读出谐振器。图7中的示例示出了JPM-SFQ比较器电路的更详细布局。如图7右侧所示，由底部比较器结形成了回路，以便将通量转换成电流。该回路耦合到具有互感M_C的JPM电感器。另一小型结J_Q被增加到回路中，以便清除由于切换而留在回路中的任何残余通量。来自电流源I_B1和I_B2的两个偏置电流用于调谐两个比较器结的相位。

图8示出了用于改善经典SFQ芯片104与属于量子芯片102的量子位之间的电容性耦合的电路设计的示例。图8示意性地示出了上述电容性耦合。来自经典芯片104的SFQ信号经由驱动器401、无源传输线(PTL)402、以及由PTL的一部分与量子位202的一部分的重叠区域A产生的电容器500传递到量子位。这个电容器500的电容C_m与面积A成比例，因此与PTL402延伸到量子位的适当部分中的距离d成比例。由于技术条件的非理想再现性，该距离d可能在一次制造运行到另一次制造运行之间发生变化，这导致耦合电容的不期望变化δC_m∝δd。

图9示出了图8的替代实施方式，以克服图8设计中的上述缺点。图9中的设计使用两个无源传输线(PTL)402来提供电容性耦合，以减少图8的设计中由PTL 402与量子位的适当部分之间的错位导致的电容性耦合的变化。图9使用由重叠区域A₁和A₂形成的两个电容器的电容性耦合。在量子芯片202中具有导电平面的两个PTL 402中，其中，总耦合电容C_m是由重叠区域A₁和A₂表示的两个电容器的总和，因此，无论实际位置d₁、d₂如何，总耦合电容C_m由于以下关系都将得以维持：C_m∝A₁+A₂∝d₁+d₂；δC_m∝δ(d₁+d₂)＝0。图9中耦合设计的优点是在不同运行中制造的器件的耦合电容的可再现性，这对于建立可再现的量子位控制是重要的。

所公开的量子计算系统的上述示例为不同模块提供了独特的互连设计，以允许基于新系统设计和新互连设计的切实可行的和可扩展的实施方式，这减少或消除了室温与量子芯片所处的冷却级之间的直接布线连接。复用电路和解复用电路可以被放置在量子位管理模块和数字处理模块上，以允许每个信号线携带去往/来自量子阵列中的多个量子位的信号，从而减少模块之间所需的布线量。所公开的系统设计和互连将会允许量子计算系统针对不同的应用以不同的量子计算能力进行缩放。在实施方式中，量子位控制可以通过SFQ控制来实施，并且通过利用操作在不同低温温度的合适互连将SFQ控制芯片放置成紧密接近于量子电路芯片来实施，所述不同低温温度例如从经典非量子处理电路或模块的液态氦温度到一个或多个量子电路或处理器的几毫开尔文温度。

本专利文献中公开的各种特征的实施方式可以基于本专利文献中公开的内容，同时考虑到以下出版的参考文献中的各种技术特征，这些参考文献通过引用并入本文，作为本专利文献的公开内容的一部分：

1.Oleg A.Mukhanov的“Energy-Efficient Single Flux Quantum Technology”，IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY，第21卷，第3期，2011年6月。

2.Charbon等人的“Cryo-CMOS for Quantum Computing”，IEEE，2016。

3.Leonard Jr等人的“Design and Characterization of a 28-nm Bulk-CMOSCryogenic Quantum Controller Dissipating Less Than 2mW at 3K”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，第54卷，第11期，2019年11月。

4.Bardin等人的“Digital Coherent Control of a Superconducting Qubit”，PHYSICAL REVIEW APPLIED 11,014009(2019)。

虽然本专利文献包含许多细节，但是这些细节不应被解释为对任何主题或可能要求保护的范围的限制，而是应被解释为对特定技术的特定实施例可能特有的特征的描述。在本专利文献中在单独实施例的上下文中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独实施或以任何合适的子组合来实施。此外，尽管特征可能在上面被描述为在某些组合中起作用，并且甚至最初被如此要求保护，但是来自所要求保护的组合的一个或多个特征在一些情况下可以从该组合中删除，并且所要求保护的组合可以针对子组合或子组合的变体。

仅描述了少数实施方式和示例，并且可以根据本专利文献中描述和说明的内容做出其他实施方式、增强和变化。

Claims (25)

1.一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统，包括：

低温恒温器系统，被构造成包括可用来提供低低温温度和多个较高低温温度的不同低温级；

量子计算模块，被所述低温恒温器系统封闭在所述低低温温度下，所述量子计算模块包括被构造成支持多个量子位电路的第一集成芯片，其中，每个量子位电路被构造为处于所述低低温温度下的超导电路，以作为量子力学系统表现出不同的量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致所述多个量子位电路的不同量子状态的叠加或相关；

量子位管理电路模块，被所述低温恒温器系统封闭，位于与所述量子计算模块相邻，并且被耦合以维持在低温温度；多个量子位控制电路，由第二集成芯片支持，并且被构造成将控制信号分别引导至所述多个量子位电路以控制所述多个量子位电路；以及多个量子位读出电路，由所述第二集成芯片支持，并且被构造成分别输出来自所述多个量子位电路的读出信号，所述读出信号分别表示所述多个量子位电路的量子状态，所述多个量子位控制电路和所述多个量子位读出电路被构造成包括处于所述低低温温度下的超导电路，并且可用来基于数字处理并以非量子经典方式利用所述控制信号和读出信号进行操作，并且其中，所述第二集成芯片接合到所述第一集成芯片以形成多芯片模块，从而在其间传送控制信号和读出信号；

多个电路模块，被所述低温恒温器系统封闭在所述较高低温温度下，并且被构造成结合所述控制信号和读出信号与所述量子位管理电路模块进行通信；

多个导电凸块，被形成为将所述第一集成芯片和所述第二集成芯片彼此接合；以及

多个导电线，耦合在所述量子位管理电路模块与处于所述低温恒温器系统的较高温度级的所述多个电路模块中的至少一个电路模块之间，以在其间提供通信并传送信号。

2.根据权利要求1所述的系统，其中：

所述多个导电凸块将提供所述第一集成芯片与所述第二集成芯片之间的机械接合，并且不电气连接到所述第一集成芯片或所述第二集成芯片中的电路；并且

所述量子计算模块和所述量子位管理电路模块彼此耦合，以经由导电耦合或电感性耦合来交换信息。

3.根据权利要求1所述的系统，其中，所述多个导电凸块被连接成使得所述多个导电凸块中的至少部分导电凸块在所述量子位管理电路模块与所述量子计算模块之间形成导电路径，以用于传送所述控制信号和读出信号中的一部分，而不使用所述量子位管理电路模块与所述量子计算模块之间的其他布线。

4.根据权利要求1所述的系统，其中，所述多个导电凸块包括多个导电隔离凸块，所述多个导电隔离凸块被定位成形成将所述多个导电线分隔开的隔离栅栏，以减少所述多个导电线之间的串扰。

5.根据权利要求1所述的系统，其中，所述量子计算模块包括多个导电隔离凸块，所述多个导电隔离凸块被定位成形成将所述多个量子位电路分隔开的隔离栅栏，以减少其间的串扰并减小所述多个量子位电路的去相干。

6.根据权利要求1所述的系统，还包括多个导电隔离壁，所述多个导电隔离壁被定位成形成将所述多个导电线分隔开的隔离壁，以减少所述多个导电线之间的串扰。

7.根据权利要求1所述的系统，其中，所述量子计算模块包括多个导电隔离壁，所述多个导电隔离壁将所述多个量子位电路分隔开，以减少其间的串扰并减小所述多个量子位电路的去相干。

8.根据权利要求1所述的系统，其中，所述量子位管理电路模块和量子计算模块被构造成包括电容性耦合电路，以实现所述量子位管理电路模块与量子计算模块之间的电容性耦合，从而提供与多个导电凸块所形成的导电路径分离的信号传送。

9.根据权利要求1所述的系统，其中，所述量子位管理电路模块和量子计算模块被构造成包括磁性耦合电路，以实现所述量子位管理电路模块与量子计算模块之间的磁性感应耦合，从而提供与多个导电凸块所形成的导电路径分离的信号传送。

10.根据权利要求1所述的系统，还包括柔性非导电材料，所述多个导电线形成在所述柔性非导电材料上并且彼此隔开，使得所述柔性非导电材料和所述多个导电线形成连接所述多个电路模块中的至少一个电路模块和所述量子位管理电路模块的柔性带。

11.根据权利要求1所述的系统，其中：

每个量子位电路包括处于所述低低温温度下的超导约瑟夫逊结电路。

12.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括不同于约瑟夫逊结电路的超导开关电路。

13.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括约瑟夫逊结电路。

14.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括单通量量子(SFQ)逻辑电路。

15.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括量子通量变参元件电路。

16.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括纳米线开关。

17.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括超导铁磁晶体管。

18.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括超导自旋电子器件。

19.根据权利要求1所述的系统，其中：

所述量子位管理电路模块包括场效应超导器件。

20.根据权利要求1所述的系统，还包括：

多个光学发送器和接收器器件，用以实现在处于所述低温恒温器系统的最高温度的低温级与室温电子器件之间发送和接收光学信号，以在其间提供通信。

21.根据权利要求1所述的系统，其中，所述量子位管理电路模块和所述量子计算模块被维持在相同的低低温温度。

22.根据权利要求1所述的系统，其中：

所述量子计算模块还包括多个读出谐振器，所述多个读出谐振器由所述第一集成芯片支持，并且被构造成分别与所述多个量子位电路进行交互，以产生量子位电路读出信号；并且

所述多个量子位读出电路由所述第二集成芯片支持，并且被构造成分别与由所述第一集成芯片支持的所述多个读出谐振器进行交互，以分别接收所述量子位电路读出信号并分别输出所述读出信号。

23.根据权利要求1所述的系统，其中：

由所述第二集成芯片支持的所述多个量子位读出电路被构造成包括多个读出谐振器，所述多个读出谐振器由所述第二集成芯片支持，并且被构造成分别与由所述第一集成芯片支持的所述多个量子位电路进行交互，以产生量子位电路读出信号；并且

由所述第二集成芯片支持的所述多个量子位读出电路被构造成分别与所述多个读出谐振器进行交互，以分别接收所述量子位电路读出信号并分别输出所述读出信号。

24.一种用于至少部分基于使用量子位的量子状态的量子计算来进行信息处理的方法，包括：

操作包括多个量子位电路的量子计算模块，所述多个量子位电路可用来作为量子力学系统表现出不同的量子状态，以导致所述多个量子位电路之间的量子力学交互，从而导致所述多个量子位电路的不同量子状态的叠加或相关；

使得多个量子位控制电路将控制信号分别引导至所述多个量子位电路以控制所述多个量子位电路；以及

操作多个量子位读出电路以分别输出来自所述多个量子位电路的读出信号，所述读出信号分别表示所述多个量子位电路的量子状态，

将所述多个量子位电路、所述多个量子位控制电路和所述多个量子位读出电路热耦合到公共低温级；

经由电容性耦合或电感性耦合来耦合所述多个量子位电路、所述多个量子位控制电路和所述多个量子位读出电路，以将来自所述多个量子位控制电路的控制信号分别应用于所述多个量子位电路；以及

使用耦合在量子位管理电路模块与一个或多个电路模块之间的多个导电线来传输与操作所述多个量子位电路、所述多个量子位控制电路和所述多个量子位读出电路相关的信息，其中，与耦合到所述多个量子位电路、所述多个量子位控制电路和所述多个量子位读出电路的所述公共低温级的温度相比，所述一个或多个电路模块处于一个或多个较高温度下。

25.根据权利要求24所述的方法，包括操作根据权利要求1-23之一所述的系统的一个或多个操作步骤。