CN217982406U - 一种量子芯片及量子计算机 - Google Patents

Abstract

本申请公开了一种量子芯片及量子计算机，属于量子计算技术领域。所述量子芯片包括：第一衬底，所述第一衬底上形成有第一量子比特；以及，第二衬底，所述第二衬底上形成有第二量子比特，且所述第二量子比特和所述第一量子比特相互耦合。所述量子计算机中设置有如上所述的量子芯片。本申请通过第一衬底上形成的第一量子比特和第二衬底上形成的第二量子比特形成相互耦合，从而实现将多个形成有量子比特的衬底进行集成，进而有助于实现大规模量子比特的扩展。

Description

一种量子芯片及量子计算机

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子芯片及量子计算机。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。

量子芯片是量子计算机的核心元件。量子芯片的实现有多种物理体系，如超导体系、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。超导体系基于微纳加工技术将量子比特制备到衬底上获得超导量子芯片，具有可集成、可扩展等优越性能。近年来超导量子计算得到了飞速发展，但有利于量子芯片进行集成扩展的结构形式亟待进一步优化。

实用新型内容

本申请的目的是提供一种量子芯片及量子计算机，以解决现有技术中量子芯片上量子比特的数量扩展方面存在的限制。

本申请的一个方面提供了一种量子芯片，包括：

第一衬底，所述第一衬底上形成有第一量子比特；

第二衬底，所述第二衬底上形成有第二量子比特，且所述第二量子比特和所述第一量子比特相互耦合。

如上所述的量子芯片，在一些实施方式中，所述第二量子比特与所述第一量子比特直接耦合。

如上所述的量子芯片，在一些实施方式中，所述第二量子比特通过耦合元件与所述第一量子比特间接耦合。

如上所述的量子芯片，在一些实施方式中，所述耦合元件形成于一基底上，且与所述第一量子比特和所述第二量子比特均形成耦合。

如上所述的量子芯片，在一些实施方式中，所述耦合元件包括形成于所述第一衬底且与所述第一量子比特相耦合的第一耦合元件，以及形成于所述第二衬底且与所述第二量子比特相耦合的第二耦合元件，且所述第一耦合元件和所述第二耦合元件互连。

如上所述的量子芯片，在一些实施方式中，所述第一耦合元件、所述第二耦合元件均为共面波导传输线。

如上所述的量子芯片，在一些实施方式中，所述第一耦合元件、所述第二耦合元件均为电容。

如上所述的量子芯片，在一些实施方式中，所述第一耦合元件和所述第二耦合元件通过超导元件互连。

如上所述的量子芯片，在一些实施方式中，所述超导元件包括超导柱或者超导球。

如上所述的量子芯片，在一些实施方式中，所述量子芯片还包括：对置的第一基底和第二基底，所述第一基底上形成有第一传输线，所述第二基底上形成有第二传输线，所述第一基底和所述第二基底之间形成有所述第一衬底和所述第二衬底，且所述第一传输线和所述第二传输线中一者与所述第一量子比特耦合连接，另一者与所述第二量子比特耦合连接。

如上所述的量子芯片，在一些实施方式中，所述第一传输线和所述第二传输线中，与所述第一量子比特耦合连接的一者与所述第一量子比特对置，与所述第二量子比特耦合连接的另一者与所述第二量子比特对置。

如上所述的量子芯片，在一些实施方式中，所述第一衬底形成有第一读取腔，所述第二衬底形成有第二读取腔，所述第一基底上形成有第一读取信号线，所述第二基底上形成有第二读取信号线，所述第一读取信号线和所述第二读取信号线中的一者、所述第一读取腔、所述第一量子比特依次耦合连接，所述第一读取信号线和所述第二读取信号线中的另一者、所述第二读取腔、所述第二量子比特依次耦合连接。

如上所述的量子芯片，在一些实施方式中，所述第一读取腔从所述第一衬底的一个表面延伸至所述第一衬底的另一个表面；和/或，所述第二读取腔从所述第二衬底的一个表面延伸至所述第二衬底的另一个表面。

本申请的另一个方面提供了一种量子计算机，包括如上所述的量子芯片。

与现有技术相比，本申请通过第一衬底上形成的第一量子比特和第二衬底上形成的第二量子比特形成相互耦合，从而实现将多个形成有量子比特的衬底进行集成，进而有助于实现大规模量子比特的扩展。

附图说明

图1为相关技术中量子芯片上排布的量子比特的结构示意图；

图2为本申请的第一个实施例提供的一种量子芯片的结构示意图；

图3为本申请的第二个实施例提供的一种量子芯片的结构示意图；

图4为本申请的第三个实施例提供的一种量子芯片的结构示意图；

图5为本申请的第四个实施例提供的一种量子芯片的结构示意图。

附图标记说明：

1－第一衬底，11－第一量子比特，12－第一其他比特，13－第一读取腔，

2－第二衬底，21－第二量子比特，22－第二其他比特，23－第二读取腔，

3-基底，31-超导量子干涉装置，32-第一电容元件，33－第二电容元件，4－互连元件，41－第一互连元件，42－第二互连元件，5－第一基底，51－第二读取信号线，52－第一磁通信号线，53－第一脉冲信号线，6－第二基底，61－第一读取信号线，62－第二磁通信号线，63－第二脉冲信号线，7－超导元件。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。超导量子计算是目前进展最快最好的一种固体量子计算实现方法。由于超导量子电路的能级结构可通过外加电磁信号进行调控，电路的设计定制的可控性强。同时，得益于基于现有的成熟集成电路工艺，超导量子电路具有多数量子物理体系难以比拟的可扩展性。

图1为相关技术中量子芯片上排布的量子比特的结构示意图。

超导量子芯片的关键元器件是约瑟夫森结，Transmons作为一种常用的超导量子芯片的量子比特构造，基本思路是由约瑟夫森结与额外构建电容极板并联形成能级系统，结合图1所示，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常为十字型平行板电容，参见图1所示，十字型电容板C_q被接地平面(GND)包围，且十字型电容板C_q与接地平面(GND)之间具有间隙，超导量子干涉装置squid的一端连接至十字型电容板C_q，另一端连接至接地平面(GND)，由于十字型电容板C_q的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板C_q的另外两端用于与相邻量子比特耦合。这种结构形式中，量子比特物理结构的大小在数十到百微米尺度，因而在表面积有限的晶圆衬底上排布的量子比特的数量有限，一般在晶圆衬底上能够形成的量子比特的数量被限制在百位左右，为了提升量子计算的计算能力，亟需突破量子比特数量的扩展的限制。

为此，本申请提供一种超导量子比特及量子计算机，以解决现有技术中量子芯片上量子比特的数量扩展方面存在的限制，促进实现量子比特数量的扩展。

图2为本申请的第一个实施例提供的一种量子芯片的结构示意图。

图3为本申请的第二个实施例提供的一种量子芯片的结构示意图。

图4为本申请的第三个实施例提供的一种量子芯片的结构示意图。

图5为本申请的第四个实施例提供的一种量子芯片的结构示意图。

参照图2、图3、图4和图5所示，并结合图1所示，介绍本申请的实施例提供的一种量子芯片。所述量子芯片包括：第一衬底1，所述第一衬底1上形成有第一量子比特11；第二衬底2，所述第二衬底2上形成有第二量子比特21，且所述第二量子比特21和所述第一量子比特11相互耦合。与现有技术相比，本申请通过第一衬底1上形成的第一量子比特11和第二衬底2上形成的第二量子比特21形成相互耦合，从而实现将多个形成有量子比特的衬底进行集成，进而有助于实现大规模量子比特的扩展。具体实施时，可以将位于一衬底边缘的量子比特与位于另一衬底边缘的量子比特耦合连通，将两衬底的量子比特集成，实现量子比特数量的扩展。可以理解的是，同一衬底上的多个量子比特可以按照一定的规则形成耦合连通。

本申请提供的方案中，第一衬底1上形成有多个量子比特，其中，每一个量子比特和另一个量子比特可以按照一定规则形成耦合连通或者不形成耦合连通。示例性的，第一衬底1上形成有第一量子比特11和第一其他比特12，且第一量子比特11和第一其他比特12之间形成耦合。相似的，第二衬底2上形成有第一量子比特21和第二其他比特22，且第二量子比特21和第二其他比特12之间形成耦合。为了实现量子芯片上量子比特的数量扩展，可以采用将第一衬底1和第二衬底2互连集成的方式，将第一衬底1上的量子比特和第二衬底2的量子比特建立耦合连通，实现量子比特数量的扩展。因而，本申请将多个形成有量子比特的衬底进行集成，有助于实现大规模量子比特的扩展。

在本申请的一些实施例中，所述第二量子比特21与所述第一量子比特11直接耦合。在本申请的另一些实施例中，所述第二量子比特21通过耦合元件与所述第一量子比特11间接耦合。不管是以何种形式形成的耦合，只要将第一衬底1上的至少一个量子比特和第二衬底2的至少一个量子比特耦合连通即可。

下面参照图2所示，描述本申请的第一个实施例提供的一种量子芯片，由于量子比特的结构常采用超导量子干涉装置squid和电容板，直接耦合的结构形式如下：所述第二量子比特21的结构包括的电容板，以及所述第一量子比特11的结构包括的电容板，两量子比特包括的电容板之间直接形成耦合，从而可以建立所述第二量子比特21与所述第一量子比特11的直接耦合。两电容板对置形成良好的电容耦合效应，并且两电容板之间可以通过介质层形成互连，基于该介质层也可实现两衬底的互连。

下面参照图3所示，描述本申请的第二个实施例提供的一种量子芯片，所述耦合元件形成于一基底3上，且与所述第一量子比特11和所述第二量子比特21均形成耦合，从而可以建立所述第二量子比特21与所述第一量子比特11的间接耦合。所述第二量子比特21通过耦合元件与所述第一量子比特11间接耦合，不限于上述第二个实施例提供的一种量子芯片，下面参照图4所示，描述本申请的第三个实施例提供的一种量子芯片，所述耦合元件包括：超导量子干涉装置31(squid)；与所述超导量子干涉装置31(squid)的一端连接的第一电容元件32，且所述第一电容元件32与所述第一量子比特11对置形成电容性耦合；以及，与所述超导量子干涉装置31(squid)的另一端连接的第二电容元件33，所述第二电容元件33与所述第一电容元件32形成于所述基底3的相对侧，例如，所述第一电容元件32形成于基底3的顶部表面，所述第二电容元件33形成于基底3的底部表面，且所述第二电容元件33与所述第二量子比特21对置形成电容性耦合，即第一电容元件32和所述超导量子干涉装置31(squid)位于基底3的顶部表面，第二电容元件33位于基底3的底部表面，并且第二电容元件33和所述超导量子干涉装置31(squid)可以通过贯穿基底3的顶部表面和底部表面的TSV结构实现电连接，在此基础上，第一衬底1上的第一量子比特11与基底3的顶部表面对置，第二衬底2上的第二量子比特21与基底3的底部表面对置，以层叠的形式实现扩展的同时并确保所述第一电容元件32与所述第一量子比特11形成电容性耦合，所述第二电容元件33与所述第二量子比特21形成电容性耦合。需要说明的是，基底3可以通过互连元件4与第一衬底1和/或第二衬底2互连，示例性的，基底3通过第一互连元件41与第一衬底1互连，基底3通过第二互连元件42与第二衬底2实现互连。

下面参照图5所示，并对比参考图2、图3和图4所示，描述本申请的第四个实施例提供的一种量子芯片。

在本申请的一些实施例中，所述耦合元件包括形成于所述第一衬底1且与所述第一量子比特11相耦合的第一耦合元件，以及形成于所述第二衬底2且与所述第二量子比特21相耦合的第二耦合元件，且所述第一耦合元件和所述第二耦合元件互连。在一些示例中，所述第一耦合元件、所述第二耦合元件均为共面波导传输线。在另一些示例中，所述第一耦合元件、所述第二耦合元件均为电容。本申请具体实施时，所述第一耦合元件和所述第二耦合元件通过超导元件7互连，所述超导元件7包括超导柱或者超导球。

在本申请的一些实施例中，所述量子芯片还包括：对置的第一基底5和第二基底6，所述第一基底5上形成有第一传输线，所述第二基底6上形成有第二传输线，所述第一基底5和所述第二基底6之间形成有所述第一衬底1和所述第二衬底2，且所述第一传输线和所述第二传输线中一者与所述第一量子比特耦合连接，另一者与所述第二量子比特耦合连接。

在本申请的一些实施例中，所述第一传输线和所述第二传输线中，与所述第一量子比特11耦合连接的一者与所述第一量子比特11对置，与所述第二量子比特21耦合连接的另一者与所述第二量子比特21对置。

可以理解的是，所述第一传输线包括第一磁通信号线52和第一脉冲信号线53，所述第二传输线包括第二磁通信号62和第二冒充信号线63。

在本申请的一些实施例中，所述第一衬底1形成有第一读取腔13，所述第二衬底2形成有第二读取腔23，所述第一基底5上形成有第一读取信号线51，所述第二基底6上形成有第二读取信号线61，所述第一读取信号线51和所述第二读取信号线61中的一者、所述第一读取腔13、所述第一量子比特11三电元件依次耦合连接，例如，结合图5所示的所述第二读取信号线61、所述第一读取腔13、所述第一量子比特11三电元件依次耦合连接。所述第一读取信号线51和所述第二读取信号线61中的另一者、所述第二读取腔23、所述第二量子比特21三电元件依次耦合连接，例如，结合图5所示的所述第一读取信号线51、所述第二读取腔23、所述第二量子比特21三电元件依次耦合连接。

在本申请的一些实施例中，所述第一读取腔13从所述第一衬底1的一个表面延伸至所述第一衬底1的另一个表面；和/或，所述第二读取腔23从所述第二衬底2的一个表面延伸至所述第二衬底2的另一个表面。

本申请的另一个方面提供了一种量子计算机，包括如上所述的量子芯片。

这里需要指出的是：以上在量子计算机中设置的量子芯片与上述量子芯片实施例中的结构类似，并具有同上述超导量子比特实施例相同的有益效果，因此不做赘述。对于本申请超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (14)

1.一种量子芯片，其特征在于，包括：

第一衬底，所述第一衬底上形成有第一量子比特；以及，

第二衬底，所述第二衬底上形成有第二量子比特，且所述第二量子比特和所述第一量子比特相互耦合。

2.根据权利要求1所述的量子芯片，其特征在于，所述第二量子比特与所述第一量子比特直接耦合。

3.根据权利要求1所述的量子芯片，其特征在于，所述第二量子比特通过耦合元件与所述第一量子比特间接耦合。

4.根据权利要求3所述的量子芯片，其特征在于，所述耦合元件形成于一基底上，且与所述第一量子比特和所述第二量子比特均形成耦合。

5.根据权利要求3所述的量子芯片，其特征在于，所述耦合元件包括形成于所述第一衬底且与所述第一量子比特相耦合的第一耦合元件，以及形成于所述第二衬底且与所述第二量子比特相耦合的第二耦合元件，且所述第一耦合元件和所述第二耦合元件互连。

6.根据权利要求5所述的量子芯片，其特征在于，所述第一耦合元件、所述第二耦合元件均为共面波导传输线。

7.根据权利要求5所述的量子芯片，其特征在于，所述第一耦合元件、所述第二耦合元件均为电容。

8.根据权利要求5至7中任一项所述的量子芯片，其特征在于，所述第一耦合元件和所述第二耦合元件通过超导元件互连。

9.根据权利要求8所述的量子芯片，其特征在于，所述超导元件包括超导柱或者超导球。

10.根据权利要求1－7、9中任一项所述的量子芯片，其特征在于，所述量子芯片还包括：

对置的第一基底和第二基底，所述第一基底上形成有第一传输线，所述第二基底上形成有第二传输线，所述第一基底和所述第二基底之间形成有所述第一衬底和所述第二衬底，且所述第一传输线和所述第二传输线中一者与所述第一量子比特耦合连接，另一者与所述第二量子比特耦合连接。

11.根据权利要求10所述的量子芯片，其特征在于，所述第一传输线和所述第二传输线中，与所述第一量子比特耦合连接的一者与所述第一量子比特对置，与所述第二量子比特耦合连接的另一者与所述第二量子比特对置。

12.根据权利要求10所述的量子芯片，其特征在于，所述第一衬底形成有第一读取腔，所述第二衬底形成有第二读取腔，所述第一基底上形成有第一读取信号线，所述第二基底上形成有第二读取信号线，所述第一读取信号线和所述第二读取信号线中的一者、所述第一读取腔、所述第一量子比特依次耦合连接，所述第一读取信号线和所述第二读取信号线中的另一者、所述第二读取腔、所述第二量子比特依次耦合连接。

13.根据权利要求12所述的量子芯片，其特征在于，所述第一读取腔从所述第一衬底的一个表面延伸至所述第一衬底的另一个表面；和/或，所述第二读取腔从所述第二衬底的一个表面延伸至所述第二衬底的另一个表面。

14.一种量子计算机，其特征在于，包括权利要求1至13中任一项所述的量子芯片。

Images