CN115207201A - 一种模块化超导量子计算芯片立体化扩展方法及封装结构 - Google Patents
一种模块化超导量子计算芯片立体化扩展方法及封装结构 Download PDFInfo
- Publication number
- CN115207201A CN115207201A CN202210815991.3A CN202210815991A CN115207201A CN 115207201 A CN115207201 A CN 115207201A CN 202210815991 A CN202210815991 A CN 202210815991A CN 115207201 A CN115207201 A CN 115207201A
- Authority
- CN
- China
- Prior art keywords
- superconducting quantum
- quantum computing
- computing chip
- coupling capacitor
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 230000008878 coupling Effects 0.000 claims abstract description 294
- 238000010168 coupling process Methods 0.000 claims abstract description 294
- 238000005859 coupling reaction Methods 0.000 claims abstract description 294
- 239000003990 capacitor Substances 0.000 claims abstract description 278
- 102100032282 26S proteasome non-ATPase regulatory subunit 14 Human genes 0.000 claims abstract description 97
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 claims abstract description 97
- 101100406366 Caenorhabditis elegans pad-2 gene Proteins 0.000 claims abstract description 72
- 239000002096 quantum dot Substances 0.000 claims abstract description 65
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/81—Containers; Mountings
- H10N60/815—Containers; Mountings for Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明提供一种模块化超导量子计算芯片立体化扩展方法及封装结构。该方法包括：提供超导量子计算芯片模块层，包括若干超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；提供超导量子计算芯片耦合层，包括耦合电容pad2；将所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。本发明解决了常规倒装焊技术在多层立体超导量子计算芯片结构中扩展难的问题，可以实现三维空间内任意扩展，对于提升模块化超导量子计算芯片立体化可扩展性具有重要意义。
Description
技术领域
本发明涉及量子计算技术领域，尤其涉及一种模块化超导量子计算芯片立体化扩展方法及封装结构。
背景技术
基于超导的量子计算技术是目前最为成熟的技术路线之一，通过在绝缘衬底表面（二维平面）上制备约瑟夫森结及谐振腔、读取线、电容等共面超导电路，实现可以操控与读取的超导量子比特。然而，当超导量子计算芯片比特规模增长到百量级以上时，受到串扰、布线、尺寸等因素制约，现有二维平面结构已无法满足需求。
模块化设计是解决超导量子计算芯片比特数目增长的解决方案之一，通过模块化设计，将多比特超导量子计算芯片切分成多个模块（既可以是按照面积切分为多个独立的超导量子计算模块，也可以按照功能切分为多个测控、耦合、量子比特模块），利用互连技术实现多个模块之间的耦合，最终实现大规模超导量子计算芯片制备。
目前技术中，模块化互连大多使用倒装焊技术实现。然而，常规倒装焊技术一般仅能实现同一平面内模块间连接，难以实现不同平面内模块间连接。且当超导量子计算芯片比特数目进一步提升后，相较不使用倒装焊的单二维平面方案，常规倒装焊技术在控制、读取与耦合等布线方面仍然存在较大困难。因此，仍需发展并改进模块化超导量子计算芯片立体化扩展方案以提升其扩展性。
发明内容
由于常规倒装焊封装技术的超导量子计算芯片模块化封装方案在立体化封装及可扩展性方面，具有一定的局限性，为了解决该问题，本发明提供一种模块化超导量子计算芯片立体化扩展方法及封装结构。
第一方面，本发明提供一种模块化超导量子计算芯片立体化扩展方法，包括：
提供超导量子计算芯片模块层，包括若干超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad2；
将所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
第二方面，本发明还提供另一种模块化超导量子计算芯片立体化扩展方法，包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad3；
将所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
第三方面，本发明还提供再一种模块化超导量子计算芯片立体化扩展方法，其特征在于，包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
将所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
进一步地，在上述的各立体化扩展方法中，将耦合电容pad1和耦合电容pad2中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad2之间或耦合电容pad1与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1和耦合电容pad2的面积均大于pad的面积。
进一步地，在上述的各立体化扩展方法中，将耦合电容pad1、耦合电容pad2和耦合电容pad3中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad3之间或耦合电容pad3与每个pad之间或耦合电容pad1和/或pad2与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1、耦合电容pad2和耦合电容pad3的面积均大于pad的面积。
第四方面，本发明提供一种模块化超导量子计算芯片立体化封装结构，包括：超导量子计算芯片模块层和超导量子计算芯片耦合层；
所述超导量子计算芯片模块层包括若干超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad2；
所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
第五方面，本发明还提供一种模块化超导量子计算芯片立体化封装结构，包括：第一超导量子计算芯片模块层、第二超导量子计算芯片模块层和超导量子计算芯片耦合层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad3；
所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
第六方面，本发明还提供再一种模块化超导量子计算芯片立体化封装结构，包括第一超导量子计算芯片模块层和第二超导量子计算芯片模块层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
进一步地，在上述的各封装结构中，将耦合电容pad1和耦合电容pad2中的至少一个替换为多个独立的pad3以使每个pad与耦合电容pad2之间或耦合电容pad1与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1和耦合电容pad2的面积均大于pad的面积。
进一步地，在上述的各封装结构中，将耦合电容pad1、耦合电容pad2和耦合电容pad3中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad3之间或耦合电容pad3与每个pad之间或耦合电容pad1和/或pad2与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1、耦合电容pad2和耦合电容pad3的面积均大于pad的面积。
本发明的有益效果：
本发明提供的模块化超导量子计算芯片立体化扩展方法及封装结构，利用绝缘衬底自身厚度作为平行板电容间距，在不同平面、不同模块间建立构造了平行板电容，既实现了同一平面内多个超导量子计算芯片模块连接与耦合，又实现了不同平面内超导量子计算芯片模块连接与耦合，解决了常规倒装焊技术在多层立体超导量子计算芯片结构中扩展难的问题，可以实现三维空间内任意扩展，对于提升模块化超导量子计算芯片立体化可扩展性具有重要意义。
附图说明
图1为本发明实施例提供的实现不同芯片间电容耦合的侧视图；
图2为本发明实施例提供的绝缘衬底与耦合电容的俯视图；
图3为本发明实施例提供的一种模块化超导量子计算芯片立体化扩展方法及对应的封装结构的示意图之一；
图4为本发明实施例提供的一种模块化超导量子计算芯片立体化扩展方法及对应的封装结构的示意图之二；
图5为本发明实施例提供的一种模块化超导量子计算芯片立体化扩展方法及对应的封装结构的示意图之三；
图6为本发明实施例提供的一种模块化超导量子计算芯片立体化扩展方法的示意图之四。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明旨在不同芯片之间实现电容耦合连接，即在不同层芯片之间形成数值可控的电容。如何通过芯片堆叠的方式实现电容的原理如图1、图2所示。
图1给出的是电容实现方案的侧视图。图2给出的是绝缘衬底与耦合电容pad俯视图。其中，绝缘衬底1上制备了耦合电容pad1，绝缘衬底2上制备了耦合电容pad2，通过该结构，耦合电容pad1和耦合电容pad2之间形成了一种平行板电容。根据平行板电容原理，电容容值大小与耦合电容pad1、耦合电容pad2的面积S成正比，与绝缘衬底1的厚度d成反比，与绝缘衬底1的介电常数成正比。因此，对于某种特定的绝缘衬底来说（一般为高阻硅或蓝宝石），可以通过调节耦合电容pad1和耦合电容pad2的面积S调节电容大小。
绝缘衬底1和耦合电容pad1构成模块1，绝缘衬底2和耦合电容pad2构成模块2。实际中，将制备好的模块1和模块2直接堆叠或金属支柱固定即可在不同模块之间实现电容。
需要说明的是，图2中给出的耦合电容pad形状不限于方形，圆形、椭圆形等其他形状均可。图1中耦合电容pad1与耦合电容pad2形状与大小均可以不一致，例如将耦合电容pad1替换成多个独立的小pad可以实现多个平行板电容之间的连接，用于实现多量子比特间、控制（读取）线与量子比特间耦合。进一步地，绝缘衬底1和绝缘衬底2大小和形状也均可以不一致，例如将模块1替换成多个独立的小模块，通过改进模块2中耦合电容pad设计，可以实现所有模块电容耦合连接。这些可以调节的自由度在下述的各实施例中同样适用。
实施例1
基于上述的发明构思，如图3所示，本发明实施例提供一种模块化超导量子计算芯片立体化扩展方法，可以实现同一平面内的模块化超导量子计算芯片的连接，该方法包括：
提供超导量子计算芯片模块层，包括两个超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad2；
具体地，耦合电容pad2可以仅采用一个较大的pad，图3中未示意；也可以采用两个的较小的pad，两个较小的pad 之间采用连接线路相连接，如图3所示。
将所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
具体地，图3中，虚线表示耦合电容pad1和pad2之间构成了平行板电容。通过这种方式，实现了两个超导量子计算芯片模块中量子比特的耦合连接。两个模块层堆叠方式可以是直接堆叠，也可以采用金属支柱固定。
需要说明的是，图3中仅示意了同一平面内的两个超导量子计算芯片模块的连接示意图，可以理解的是，本发明实施例提供的方法同样适用于超导量子计算芯片模块数量大于2的情形，以及超导量子计算芯片模块包含多个量子比特和多个耦合电容pad的情形，具备扩展性。
实施例2
基于上述的发明构思，如图4所示，本发明实施例提供另一种模块化超导量子计算芯片立体化扩展方法，可以实现不同平面内的模块化超导量子计算芯片的连接，该方法包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad3；
具体地，耦合电容pad3可以仅采用一个较大的pad，图4中未示意；也可以采用两个的较小的pad，两个较小的pad 之间采用连接线路相连接，如图4所示。
将所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
具体地，为实现顶层超导量子计算芯片模块层（如第一超导量子计算芯片模块层）与底层超导量子计算芯片模块层（如第二超导量子计算芯片模块层）间耦合连接，在二者之间插入超导量子计算芯片耦合层，通过耦合层，分别实现耦合层与顶层超导量子计算芯片模块层、耦合层与底层超导量子计算芯片模块层之间耦合连接，最终实现顶层模块层与底层模块层之间的耦合连接。
需要说明的是，图4中仅示意了三层结构的模块化超导量子计算芯片的立体化扩展方法，可以理解的是，本发明实施例提供的方法同样适用于任意层数结构中；此外，任意两层之间的堆叠方式可以是直接堆叠，也可以采用金属支柱固定。
实施例3
基于上述的发明构思，如图5所示，本发明实施例提供又一种模块化超导量子计算芯片立体化扩展方法，可以实现不同平面内的模块化超导量子计算芯片的连接，该方法包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
将所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
具体地，若芯片模块结构不复杂，可以省略图4中的超导量子计算芯片耦合层，直接通过设计平行板电容实现顶层超导量子计算芯片模块层与底层超导量子计算芯片模块层之间耦合连接。
需要说明的是，图4与图5中给出的仅是不同平面内的两个模块化超导量子计算芯片连接方法示意图，该方法同样适用于多超导量子计算芯片模块及多超导量子比特情形。该方法不限于图4与图5中所示情况，可扩展至任意多层结构中去。操控与读取线路可以放置在任意模块中，即操控读取线路既可以与量子比特在同一模块中，也可以放置于耦合层中。
实施例4
本发明实施例还提供再一种模块化超导量子计算芯片立体化扩展方法，具体如下：如图6所示，在上述实施例1的基础上，将其中一个耦合电容pad2替换为多个独立的小pad以使每个pad与耦合电容pad1之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad2大于pad的面积。
同理，也可将耦合电容pad1替换为多个独立的小pad；或者，将两个耦合电容pad2均替换为多个独立的小pad，此处不再赘述和示意。同理，也可根据需要将实施例2和实施例3中的某个耦合电容pad替换为多个独立的小pad来实现多个平行板电容之间的连接；在实施例3的基础上，例如，将一个耦合电容pad3替换为多个独立的pad以使耦合电容pad1与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1大于pad的面积。例如，将一个耦合电容pad3替换为多个独立的pad以使每个pad与耦合电容pad2之间均形成一个平行板电容进而实现多个平行板电容之间的连接，多个独立的pad之间按照需求通过连接线路相连接，进而用于实现多量子比特间、控制（读取）线与量子比特间耦合；其中，耦合电容pad1大于pad的面积。
本发明实施例可以实现多个平行板电容之间的连接，如此，当本发明方法应用于多个超导量子计算芯片模块及多超导量子比特的互连时，可以实现多量子比特间、控制（读取）线与量子比特间耦合。
实施例5
如图3所示，本发明实施例提供一种模块化超导量子计算芯片立体化封装结构，包括：量子计算芯片模块层和超导量子计算芯片耦合层。
所述超导量子计算芯片模块层包括两个超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad2；
所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
需要说明的是，图3中仅示意了同一平面内的两个超导量子计算芯片模块的封装结构示意图，可以理解的是，本发明实施例提供的封装结构同样适用于超导量子计算芯片模块数量大于2的情形，以及超导量子计算芯片模块包含多个量子比特和多个耦合电容pad的情形，具备扩展性。
实施例6
如图4所示，本发明实施例提供一种模块化超导量子计算芯片立体化封装结构，包括：第一超导量子计算芯片模块层、第二超导量子计算芯片模块层和超导量子计算芯片耦合层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad3；
所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
需要说明的是，图4中仅示意了三层结构的模块化超导量子计算芯片的封装结构，可以理解的是，本发明实施例提供的封装结构同样适用于任意层数结构中；此外，任意两层之间的堆叠方式可以是直接堆叠，也可以采用金属支柱固定。
实施例7
如图5所示，本发明实施例提供一种模块化超导量子计算芯片立体化封装结构，包括第一超导量子计算芯片模块层和第二超导量子计算芯片模块层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
需要说明的是，上述各实施例中， 可以将耦合电容pad1、耦合电容pad2和耦合电容pad3中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad3之间或耦合电容pad3与每个pad之间或耦合电容pad1和/或pad2与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1、耦合电容pad2和耦合电容pad3的面积均大于pad的面积。
如图6所示，在实施例6的基础上，将耦合层中的其中一个耦合电容pad2替换为多个独立的小pad，各个小pad之间可以根据需要通过连接线路相连接以形成平行板电容之间的串并联。
本发明提供的模块化超导量子计算芯片立体化扩展方法及封装结构，能够通过电容互连实现不同模块间的互连，且可以扩展至三维立体结构，提高了模块化超导量子计算芯片的扩展性。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种模块化超导量子计算芯片立体化扩展方法，其特征在于，包括：
提供超导量子计算芯片模块层，包括若干超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad2；
将所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
2.一种模块化超导量子计算芯片立体化扩展方法，其特征在于，包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
提供超导量子计算芯片耦合层，包括耦合电容pad3；
将所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
3.一种模块化超导量子计算芯片立体化扩展方法，其特征在于，包括：
提供第一超导量子计算芯片模块层，包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
提供第二超导量子计算芯片模块层，包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
将所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层进行堆叠以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
4.根据权利要求1或3所述的一种模块化超导量子计算芯片立体化扩展方法，其特征在于，将耦合电容pad1和耦合电容pad2中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad2之间或耦合电容pad1与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1和耦合电容pad2的面积均大于pad的面积。
5.根据权利要求2所述的一种模块化超导量子计算芯片立体化扩展方法，其特征在于，将耦合电容pad1、耦合电容pad2和耦合电容pad3中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad3之间或耦合电容pad3与每个pad之间或耦合电容pad1和/或pad2与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1、耦合电容pad2和耦合电容pad3的面积均大于pad的面积。
6.一种模块化超导量子计算芯片立体化封装结构，其特征在于，包括：超导量子计算芯片模块层和超导量子计算芯片耦合层；
所述超导量子计算芯片模块层包括若干超导量子计算芯片模块，所述超导量子计算芯片模块包括超导量子比特和耦合电容pad1，所述超导量子比特与所述耦合电容pad1之间采用连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad2；
所述超导量子计算芯片模块层和所述超导量子计算芯片耦合层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
7.一种模块化超导量子计算芯片立体化封装结构，其特征在于，包括：第一超导量子计算芯片模块层、第二超导量子计算芯片模块层和超导量子计算芯片耦合层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述超导量子计算芯片耦合层包括耦合电容pad3；
所述第一超导量子计算芯片模块层、所述超导量子计算芯片耦合层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad3之间、所述耦合电容pad3和所述耦合电容pad2之间各自形成平行板电容。
8.一种模块化超导量子计算芯片立体化封装结构，其特征在于，包括第一超导量子计算芯片模块层和第二超导量子计算芯片模块层；
所述第一超导量子计算芯片模块层包括第一超导量子计算芯片模块，所述第一超导量子计算芯片模块包括第一超导量子比特和耦合电容pad1，所述第一超导量子比特与所述耦合电容pad1之间采用第一连接线路相连接；
所述第二超导量子计算芯片模块层包括第二超导量子计算芯片模块，所述第二超导量子计算芯片模块包括第二超导量子比特和耦合电容pad2，所述第二超导量子比特与所述耦合电容pad2之间采用第二连接线路相连接；
所述第一超导量子计算芯片模块层和所述第二超导量子计算芯片模块层上下堆叠连接以使所述耦合电容pad1和所述耦合电容pad2之间形成平行板电容。
9.根据权利要求6或8所述的一种模块化超导量子计算芯片立体化封装结构，其特征在于，将耦合电容pad1和耦合电容pad2中的至少一个替换为多个独立的pad3以使每个pad与耦合电容pad2之间或耦合电容pad1与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1和耦合电容pad2的面积均大于pad的面积。
10.根据权利要求7所述的一种模块化超导量子计算芯片立体化封装结构，其特征在于，将耦合电容pad1、耦合电容pad2和耦合电容pad3中的至少一个替换为多个独立的pad以使每个pad与耦合电容pad3之间或耦合电容pad3与每个pad之间或耦合电容pad1和/或pad2与每个pad之间均形成一个平行板电容进而实现多个平行板电容之间的连接；其中，多个独立的pad之间按照需求通过连接线路相连接；耦合电容pad1、耦合电容pad2和耦合电容pad3的面积均大于pad的面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210815991.3A CN115207201A (zh) | 2022-07-12 | 2022-07-12 | 一种模块化超导量子计算芯片立体化扩展方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210815991.3A CN115207201A (zh) | 2022-07-12 | 2022-07-12 | 一种模块化超导量子计算芯片立体化扩展方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115207201A true CN115207201A (zh) | 2022-10-18 |
Family
ID=83580241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210815991.3A Pending CN115207201A (zh) | 2022-07-12 | 2022-07-12 | 一种模块化超导量子计算芯片立体化扩展方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207201A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115965087A (zh) * | 2022-10-21 | 2023-04-14 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
| WO2024111061A1 (ja) * | 2022-11-22 | 2024-05-30 | 富士通株式会社 | 装置および装置の製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160148112A1 (en) * | 2014-11-25 | 2016-05-26 | Samsung Electronics Co., Ltd. | Multi-qubit coupling structure |
| US20180145631A1 (en) * | 2015-05-14 | 2018-05-24 | D-Wave Systems Inc. | Frequency multiplexed resonator input and/or output for a superconducting device |
| CN109148424A (zh) * | 2018-08-30 | 2019-01-04 | 华中科技大学 | 一种3d-ic中的共振电感耦合互连通道 |
| CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
| US10475983B1 (en) * | 2018-08-28 | 2019-11-12 | International Business Machines Corporation | Antenna-based qubit annealing method |
| US20200161531A1 (en) * | 2018-08-06 | 2020-05-21 | International Business Machines Corporation | Vertical dispersive readout of qubits of a lattice surface code architecture |
| US11276727B1 (en) * | 2017-06-19 | 2022-03-15 | Rigetti & Co, Llc | Superconducting vias for routing electrical signals through substrates and their methods of manufacture |
| CN114386610A (zh) * | 2022-01-12 | 2022-04-22 | 北京百度网讯科技有限公司 | 量子芯片及其构建方法、构建装置 |
-
2022
- 2022-07-12 CN CN202210815991.3A patent/CN115207201A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160148112A1 (en) * | 2014-11-25 | 2016-05-26 | Samsung Electronics Co., Ltd. | Multi-qubit coupling structure |
| US20180145631A1 (en) * | 2015-05-14 | 2018-05-24 | D-Wave Systems Inc. | Frequency multiplexed resonator input and/or output for a superconducting device |
| US11276727B1 (en) * | 2017-06-19 | 2022-03-15 | Rigetti & Co, Llc | Superconducting vias for routing electrical signals through substrates and their methods of manufacture |
| US20200161531A1 (en) * | 2018-08-06 | 2020-05-21 | International Business Machines Corporation | Vertical dispersive readout of qubits of a lattice surface code architecture |
| US10475983B1 (en) * | 2018-08-28 | 2019-11-12 | International Business Machines Corporation | Antenna-based qubit annealing method |
| CN109148424A (zh) * | 2018-08-30 | 2019-01-04 | 华中科技大学 | 一种3d-ic中的共振电感耦合互连通道 |
| CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
| CN114386610A (zh) * | 2022-01-12 | 2022-04-22 | 北京百度网讯科技有限公司 | 量子芯片及其构建方法、构建装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115965087A (zh) * | 2022-10-21 | 2023-04-14 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
| CN115965087B (zh) * | 2022-10-21 | 2024-05-28 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
| WO2024111061A1 (ja) * | 2022-11-22 | 2024-05-30 | 富士通株式会社 | 装置および装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115207201A (zh) | 一种模块化超导量子计算芯片立体化扩展方法及封装结构 | |
| JP5633885B2 (ja) | 直列接続された集積回路を積層する方法およびその方法で作られたマルチチップデバイス | |
| KR101688700B1 (ko) | 삼차원 집적 회로를 위한 방법 및 장치 | |
| CN102915996A (zh) | 用于3d集成电路的电性互连机构 | |
| CN113537500A (zh) | 量子计算设备和系统 | |
| KR20200135165A (ko) | 다이들에 대한 인터커넥트 허브 | |
| KR20160037846A (ko) | 전자 모듈 | |
| CN103022005B (zh) | 一种基于外围垂直互连技术的叠层型3d-mcm结构 | |
| CN104716057B (zh) | 具有嵌入部件的集成电路封装系统及其制造方法 | |
| CN113420884A (zh) | 一种量子芯片、量子计算机及量子芯片制备方法 | |
| CN217690117U (zh) | 一种量子芯片和量子计算机 | |
| WO2023134415A1 (zh) | 车载网关印制电路板 | |
| Choi et al. | An effective modeling method for multi-scale and multilayered power/ground plane structures | |
| CN215729852U (zh) | 一种量子芯片及量子计算机 | |
| CN110581124B (zh) | 一种多层次融合的三维系统集成结构的制备方法 | |
| CN113451292A (zh) | 一种高集成2.5d封装结构及其制造方法 | |
| CN217982406U (zh) | 一种量子芯片及量子计算机 | |
| US20230197705A1 (en) | Interconnection structures for high-bandwidth data transfer | |
| CN117494820A (zh) | 一种量子芯片及量子计算机 | |
| CN111952298B (zh) | 神经网络智能芯片及其形成方法 | |
| US20240030209A1 (en) | Partitioned overlapped copper-bonded interposers | |
| CN216435892U (zh) | 立体封装结构及其中介板 | |
| CN215451404U (zh) | 一种三维异质集成的可编程芯片结构 | |
| CN117313875A (zh) | 一种量子芯片及其制备方法和量子计算机 | |
| CN218957728U (zh) | 一种封装基板及电子封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |