CN102915996A - 用于3d集成电路的电性互连机构 - Google Patents
用于3d集成电路的电性互连机构 Download PDFInfo
- Publication number
- CN102915996A CN102915996A CN2011102662987A CN201110266298A CN102915996A CN 102915996 A CN102915996 A CN 102915996A CN 2011102662987 A CN2011102662987 A CN 2011102662987A CN 201110266298 A CN201110266298 A CN 201110266298A CN 102915996 A CN102915996 A CN 102915996A
- Authority
- CN
- China
- Prior art keywords
- connecting portion
- silicon perforation
- electrical interconnects
- dielectric layer
- conductive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 title claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 80
- 239000010703 silicon Substances 0.000 claims description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 238000000034 method Methods 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种形成于介电层中的用于3D集成电路的电性互连机构，包括：成对的第一子电性互连机构和成对的第二子电性互连机构，该第一子电性互连机构包括彼此轴向对称的第一螺旋导电组件和第二螺旋导电组件；该第二子电性互连机构包括彼此轴向对称的第三螺旋导电组件和第四螺旋导电组件，借由类似螺旋形的差动传输结构，能够在不同的芯片或基板之间消弭可能因制程微缩或线路密度增加所造成的串音与噪声。
Description
技术领域
本发明涉及一种用于3D集成电路的电性互连机构，尤指一种借由具有硅穿孔的螺旋导电组件降低串音效应的电性互连机构。
背景技术
由于通讯、网络、及计算机等各式可携式(Portable)电子产品及其周边产品轻薄短小的趋势的日益重要，且该等电子产品朝着多功能及高性能的方向发展，半导体制程上则不断朝向积体化更高的制程演进，且高密度的构装结构为业者追求的目标。因此，半导体及封装厂商开始将半导体构装的发展转向三维封装技术，以进一步实现能够支持这些更轻薄效能更佳的电子产品所需的高密度构装系统。
三维封装技术即所谓的3D集成电路(3D IC)，是将具有主动组件的多层芯片或电路基板借由各种方式整合至单一集成电路上。具体而言，3D集成电路技术是将多个芯片以立体或三维的构装方式共同设置于单一集成电路上。因此，在3D集成电路技术中需要高密度的电性互连技术，以于芯片的主动表面及/或背面设置电性接点，以提供立体堆栈及/或高密度的封装。
硅穿孔(TSV)技术是目前用以实现3D集成电路的关键技术之一，借由设置在芯片或基板中作为垂直电性连接的硅穿孔，于给定面积上堆栈更多芯片，从而增加堆栈密度。此外，良好的硅穿孔设计能够更有效地整合不同制程或者降低传递延迟，同时利用较短的互连长度降低功率消耗、增进效能、及增加传输频宽。因此，硅穿孔技术使得芯片堆栈组合构造的技术能进一步朝向低功率、高密度及微缩化制程的趋势迈进。
然而，现今的传统硅穿孔技术可能于多个硅穿孔之间产生远程串音(Far-End Crosstalk)及近端串音(Near-End Crosstalk)，对整体芯片效能具有负面的影响。如图1所示，其显示传统硅穿孔技术所产生的近端串音效应的仿真结果，传统硅穿孔技术在信号频率为1GHz下得到-55.077dB的近端串音(曲线S41)，且在信号频率为10GHz下得到-35.478dB的近端串音(曲线S41)。此外，图2显示传统硅穿孔技术所产生的远程串音效应的仿真结果，传统硅穿孔技术在信号频率为1GHz下得到-57.242dB的远程串音(曲线S31)，且在信号频率为10GHz下得到-37.622dB的远程串音(曲线S31)。
因此，如何提出一种可应用于3D集成电路系统中，同时能够降低多个硅穿孔之间的远程串音及近端串音所造成的影响，以避免上述种种缺失的电性互连机构，实为目前各界亟欲解决的技术问题。
发明内容
有鉴于上述现有技术的缺点，本发明提供一种形成于介电层中的用于3D集成电路的电性互连机构，能够在不同的芯片或基板之间消弭可能因制程微缩或线路密度增加所造成的串音与噪声。
本发明所提供的用于3D集成电路的电性互连机构包括：成对的第一子电性互连机构，其包括形成于该介电层中的第一螺旋导电组件，且其轴向垂直该介电层的平面方向；以及形成于该介电层中的第二螺旋导电组件，且其轴向垂直该介电层的平面方向，其中，该第一螺旋导电组件与第二螺旋导电组件彼此轴向对称；以及成对的第二子电性互连机构，其包括形成于该介电层中的第三螺旋导电组件，且其轴向垂直该介电层的平面方向；以及形成于该介电层中的第四螺旋导电组件，且其轴向垂直该介电层的平面方向，其中，该第三螺旋导电组件与第四螺旋导电组件彼此轴向对称，且第三螺旋导电组件与第四螺旋导电组件二者位于该第一螺旋导电组件与第二螺旋导电组件旁。
相较于现有技术，本发明不但能够在3D集成电路的电性互连之间有效地达到降低串音效应的效果，降低各输入埠与各输出埠之间可能产生的远程串音与近端串音，避免因系统复杂度的增加而降低了电性信号的完整性，同时也可整合不同半导体制程，并且利用经缩减的互连长度来降低传递延迟及功率消耗，提升信号传输频宽，借此进一步将3D集成电路的技术水平提升至下一个世代。
附图说明
图1显示传统硅穿孔技术所产生的近端串音效应的仿真结果；
图2显示传统硅穿孔技术所产生的远程串音效应的仿真结果；
图3根据本发明实施例示意地描绘电性互连机构的立体图；
图4根据本发明实施例示意地描绘电性互连机构的上视图；
图5A至图5G为根据本发明实施例示意地描绘用于制造电性互连机构的方法的各个制程步骤的剖面图；
图6显示根据本发明实施例的电性互连机构所产生的近端串音效应的仿真结果；以及
图7显示根据本发明实施例的电性互连机构所产生的远程串音效应的仿真结果。
主要组件符号说明
3 电性互连机构
3a 第一子电性互连机构
3b 第二子电性互连机构
3001 第一埠
3002 第二埠
3003 第三埠
3004 第四埠
31、32、33、34 螺旋导电组件
311a、321a、331a、341a 上部硅穿孔
311b、321b、331b、341b 下部硅穿孔
312、322、332、342 连接部
313a、323a、333a、343a 上端部
313b、323b、333b、343b 下端部
501 基板
505 钝化层
511a 上部硅穿孔
511b 下部硅穿孔
512 连接部
513a 上端部
513b 下端部
S31 曲线
S31’ 曲线
S41 曲线
S41’ 曲线。
具体实施方式
以下借由特定的具体实施例说明本发明的技术内容，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明也可借由其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在未悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“第三”、“第四”、“上部”、“下部”、“上端”、“下端”、“上方”、“下方”、“顶部”、“底部”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图3，示意地显示本发明的电性互连机构3的立体图。如图所示，该电性互连机构3形成于一介电层(未显示)中，包含包括第一螺旋导电组件31及第二螺旋导电组件32的成对的第一子电性互连机构3a、包括第三螺旋导电组件33及第四螺旋导电组件34的成对的第二子电性互连机构3b，其中，该第一、第二、第三及第四螺旋导电组件31，32，33，34的轴向皆垂直该介电层的平面方向。
该第一螺旋导电组件31与该第二螺旋导电组件32彼此轴向对称，该第三螺旋导电组件33与该第四螺旋导电组件34彼此轴向对称，且该第三螺旋导电组件33与第四螺旋导电组件34二者位于该第一螺旋导电组件31与第二螺旋导电组件32旁。
该第一螺旋导电组件31具有第一上部硅穿孔311a、第一下部硅穿孔311b、第一连接部312、第一上端部313a及第一下端部313b。如图所示，该第一连接部312、第一上端部313a及第一下端部313b皆为弧状。该第一上部硅穿孔311a及第一下部硅穿孔311b垂直于该介电层的平面方向。该第一连接部312、第一上端部313a及第一下端部313b位于平行该介电层的平面方向。
该第一连接部312连接该第一上部硅穿孔311a底端及第一下部硅穿孔311b的顶端，且其中，该第一连接部312分别与该第一上端部313a及第一下端部313b错位，俾使该第一上端部313a至第一下端部313b方向形成第一螺旋导电组件31。同样地，该第二、第三、第四螺旋导电组件32，33，34与该第一螺旋导电组件31具有类似结构，形成两组差动传输路径(differential transmission path)，共同构成两组螺旋状的电性互连机构。
该第二螺旋导电组件32具有第二上部硅穿孔321a、第二下部硅穿孔321b、第二连接部322、第二上端部323a及第二下端部323b。如图所示，该第二连接部322、第二上端部323a及第二下端部323b皆为弧状。该第二上部硅穿孔321a及第二下部硅穿孔321b垂直于该介电层的平面方向。该第二连接部322、第二上端部323a及第二下端部323b位于平行该介电层的平面方向。
该第二连接部322连接该第二上部硅穿孔321a底端及第二下部硅穿孔321b顶端，且其中，该第二连接部322分别与该第二上端部323a及第二下端部323b错位。
该第三螺旋导电组件33具有第三上部硅穿孔331a、第三下部硅穿孔331b、第三连接部332、第三上端部333a及第三下端部333b。如图所示，该第三连接部332、第三上端部333a及第三下端部333b皆为弧状。该第三上部硅穿孔331a及第三下部硅穿孔331b垂直于该介电层的平面方向。该第三连接部332、第三上端部333a及第三下端部333b位于平行该介电层的平面方向。
该第三连接部332连接该第三上部硅穿孔331a底端及第三下部硅穿孔331b顶端，且其中，该第三连接部332分别与该第三上端部333a及第三下端部333b错位。
该第四螺旋导电组件34具有第四上部硅穿孔341a、第四下部硅穿孔341b、第四连接部342、第四上端部343a及第四下端部343b。如图所示，该第四连接部342、第四上端部343a及第四下端部343b皆为弧状。该第四上部硅穿孔341a及第四下部硅穿孔341b垂直于该介电层的平面方向。该第四连接部342、第四上端部343a及第四下端部343b位于平行该介电层的平面方向。
该第四连接部342连接该第四上部硅穿孔341a底端及第四下部硅穿孔341b顶端，且其中，该第四连接部342分别与该第四上端部343a及第四下端部343b错位。
请参阅图4，示意地显示本发明实施例的电性互连机构3的上视图。如图所示的较佳实施例中，该第一连接部312与该第二连接部322轴向对称，该第一上端部313a与该第二上端部323a轴向对称，且该第一连接部312、该第二连接部322、该第一上端部313a、及该第二上端部323a于该介电层的平面方向上共同构成螺旋状结构。同样地，该第三连接部332与该第四连接部342轴向对称，该第三上端部333a与该第四上端部343a轴向对称，且该第三连接部332、该第四连接部342、该第三上端部333a、及该第四上端部343a于该介电层的平面方向上共同构成螺旋状结构。
请参阅图5A至图5G，示意地显示用于制造本发明实施例的电性互连机构的方法的各个制程步骤的剖面图。首先，如图5A所示，利用例如蚀刻及沉积技术于基板501(本文所指的基板或介电层是指具有绝缘性质如硅、氮化硅或其它有机或无机介电材料所构成者)中形成四个下部硅穿孔511b。
于下一个步骤中，如图5B所示，利用例如沉积技术于该等下部硅穿孔511b上方形成由导电性材料(例如铜)所构成的下端部513b，其中，该下端部513b为四个弧状导电迹线(如同图3所示的313b，323b，333b，343b)，其一端分别与该等下部硅穿孔511b电性连接。
于下一个步骤中，如图5C所示，将该基板501上下翻转，使得该下端部513b位于该下部硅穿孔511b下方。
接着于下一个步骤中，如图5D所示，利用例如沉积技术于该等下部硅穿孔511b上方设置由导电性材料所构成的连接部512，其中，该连接部512为四个弧状导电迹线(如同图3所示的312，322，332，342)，其一端分别与该等下部硅穿孔511b电性连接。
于下一个步骤中，如图5E所示，利用例如沉积技术于该基板501上方形成钝化层(passivation layer)505或另一介电层。
接着于下一个步骤中，如图5F所示，利用例如蚀刻及沉积技术于该钝化层505中形成四个上部硅穿孔511a。
最终，如图5G所示，利用例如沉积技术于该上部硅穿孔511a上方设置由导电性材料所构成的上端部513a，其中，该上端部513a为四个弧状导电迹线(如同图3所示的313a，323a，333a，343a)，其一端分别与该等上部硅穿孔511a电性连接。
在此须提出说明，于本发明的其它实施例中，该连接部512、上端部513a及下端部513b皆可以重新分配层(Redistribution layer；RDL)的形式设置。
如先前所述，本发明所揭露的电性互连机构3具有两组差动传输结构，分别包含如图3所示的第一埠3001与第二埠3002，以及第三埠3003与第四埠3004。请参阅图6，显示本发明实施例的电性互连机构3所产生的近端串音(曲线S41：第四埠至第一埠的串音)效应的仿真结果。如图所示，该电性互连机构3在信号频率为1GHz下得到-63.014dB的近端串音(曲线S41’)，且在信号频率为10GHz下得到-43.498dB的近端串音(曲线S41’)。此外，请参阅图7，显示本发明实施例的电性互连机构3所产生的远程串音(曲线S31：第三埠至第一埠的串音)效应的仿真结果。如图所示，该电性互连机构3在信号频率为1GHz下得到-61.205dB的远程串音(曲线S31’)，且在信号频率为10GHz下得到-41.787dB的远程串音(曲线S31’)。由此可知，本发明所揭露的电性互连机构相较于传统硅穿孔结构(其效果示于图1及图2)确实在降低近端串音与远程串音的效能上有着显著的改善。
综上所述，本发明的硅穿孔结构能够在3D集成电路的电性互连之间有效地达到降低串音效应的效果，降低各输入埠与各输出埠之间可能产生的远程串音与近端串音。此外，相较于现有的硅穿孔结构，本发明的硅穿孔结构能够避免因系统复杂度的增加而造成的串音进一步影响电性信号的完整性，同时也可整合不同半导体制程，以最具经济效益的方式有效地降低芯片或基板间信号传输所受到远程串音与近端串音的负面效应，同时提升半导体装置及制程的可靠度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (17)
1.一种用于3D集成电路的电性互连机构，该机构形成于介电层中，包括：
成对的第一子电性互连机构，包括形成于该介电层中的第一螺旋导电组件，且其轴向垂直该介电层的平面方向；以及形成于该介电层中的第二螺旋导电组件，且其轴向垂直该介电层的平面方向，其中，该第一螺旋导电组件与第二螺旋导电组件彼此轴向对称；以及
成对的第二子电性互连机构，包括形成于该介电层中的第三螺旋导电组件，且其轴向垂直该介电层的平面方向；以及形成于该介电层中的第四螺旋导电组件，且其轴向垂直该介电层的平面方向，其中，该第三螺旋导电组件与第四螺旋导电组件彼此轴向对称，且第三螺旋导电组件与第四螺旋导电组件二者位于该第一螺旋导电组件与第二螺旋导电组件旁。
2.根据权利要求1所述的电性互连机构，其特征在于，该第一螺旋导电组件具有第一上部硅穿孔、第一下部硅穿孔、第一连接部、第一上端部及第一下端部，其中，该第一连接部连接该第一上部硅穿孔及第一下部硅穿孔。
3.根据权利要求2所述的电性互连机构，其特征在于，该第一连接部分别与该第一上端部及第一下端部错位。
4.根据权利要求2所述的电性互连机构，其特征在于，该第一连接部、第一上端部及第一下端部皆为弧状。
5.根据权利要求2所述的电性互连机构，其特征在于，该第一上部硅穿孔及第一下部硅穿孔垂直于该介电层的平面方向；该第一连接部、第一上端部及第一下端部位于平行该介电层的平面方向。
6.根据权利要求2所述的电性互连机构，其特征在于，该第二螺旋导电组件具有第二上部硅穿孔、第二下部硅穿孔、第二连接部、第二上端部及第二下端部，其中，该第二连接部连接该第二上部硅穿孔及第二下部硅穿孔。
7.根据权利要求6所述的电性互连机构，其特征在于，该第二连接部分别与该第二上端部及第二下端部错位。
8.根据权利要求6所述的电性互连机构，其特征在于，该第二连接部、第二上端部及第二下端部皆为弧状。
9.根据权利要求6所述的电性互连机构，其特征在于，该第二上部硅穿孔及第二下部硅穿孔垂直于该介电层的平面方向；该第二连接部、第二上端部及第二下端部位于平行该介电层的平面方向。
10.根据权利要求1所述的电性互连机构，其特征在于，该第三螺旋导电组件具有第三上部硅穿孔、第三下部硅穿孔、第三连接部、第三上端部及第三下端部，其中，该第三连接部连接该第三上部硅穿孔及第三下部硅穿孔。
11.根据权利要求10所述的电性互连机构，其特征在于，该第三连接部分别与该第三上端部及第三下端部错位。
12.根据权利要求10所述的电性互连机构，其特征在于，该第三连接部、第三上端部及第三下端部皆为弧状。
13.根据权利要求10所述的电性互连机构，其特征在于，该第三上部硅穿孔及第三下部硅穿孔垂直于该介电层的平面方向；该第三连接部、第三上端部及第三下端部位于平行该介电层的平面方向。
14.根据权利要求10所述的电性互连机构，其特征在于，该第四螺旋导电组件具有第四上部硅穿孔、第四下部硅穿孔、第四连接部、第四上端部及第四下端部，其中，该第四连接部连接该第四上部硅穿孔及第四下部硅穿孔。
15.根据权利要求14所述的电性互连机构，其特征在于，该第四连接部分别与该第四上端部及第四下端部错位。
16.根据权利要求14所述的电性互连机构，其特征在于，该第四连接部、第四上端部及第四下端部皆为弧状。
17.根据权利要求14项所述的电性互连机构，其特征在于，该第四上部硅穿孔及第四下部硅穿孔垂直于该介电层的平面方向；该第四连接部、第四上端部及第四下端部位于平行该介电层的平面方向。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100127519A TWI449143B (zh) | 2011-08-03 | 2011-08-03 | 用於３ｄ積體電路的電性互連機構 |
| TW100127519 | 2011-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102915996A true CN102915996A (zh) | 2013-02-06 |
| CN102915996B CN102915996B (zh) | 2015-04-15 |
Family
ID=47614307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110266298.7A Active CN102915996B (zh) | 2011-08-03 | 2011-09-05 | 用于3d集成电路的电性互连机构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8736059B2 (zh) |
| CN (1) | CN102915996B (zh) |
| TW (1) | TWI449143B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109070214A (zh) * | 2016-09-02 | 2018-12-21 | R & D 电路股份有限公司 | 用于3d导线模块的方法和结构 |
| CN114236709A (zh) * | 2021-12-13 | 2022-03-25 | 中国电子科技集团公司第五十五研究所 | 一种面通孔结构的陶瓷封装高速外壳 |
| WO2024060320A1 (zh) * | 2022-09-19 | 2024-03-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9786602B2 (en) * | 2015-08-21 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnection structure and methods of fabrication the same |
| CN105336727B (zh) * | 2015-10-13 | 2017-10-17 | 北京信息科技大学 | 一种苯环型基板通孔传输结构及基板通孔垂直传输结构 |
| CN110459527A (zh) * | 2017-04-28 | 2019-11-15 | 京东方科技集团股份有限公司 | 走线结构、显示基板及显示装置 |
| KR20210085421A (ko) * | 2019-12-30 | 2021-07-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357921A (zh) * | 2001-12-18 | 2002-07-10 | 威盛电子股份有限公司 | 晶片上减少阻抗的覆晶焊垫配置 |
| CN1862810A (zh) * | 2005-05-09 | 2006-11-15 | 尔必达存储器株式会社 | 半导体器件 |
| US20100200992A1 (en) * | 2008-09-26 | 2010-08-12 | International Business Machines Corporation | Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105875B1 (en) * | 2010-10-14 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for bonding dies onto interposers |
| US8546946B2 (en) * | 2011-04-20 | 2013-10-01 | Nanya Technology Corp. | Chip stack package having spiral interconnection strands |
-
2011
- 2011-08-03 TW TW100127519A patent/TWI449143B/zh active
- 2011-09-05 CN CN201110266298.7A patent/CN102915996B/zh active Active
- 2011-11-29 US US13/306,051 patent/US8736059B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357921A (zh) * | 2001-12-18 | 2002-07-10 | 威盛电子股份有限公司 | 晶片上减少阻抗的覆晶焊垫配置 |
| CN1862810A (zh) * | 2005-05-09 | 2006-11-15 | 尔必达存储器株式会社 | 半导体器件 |
| US20100200992A1 (en) * | 2008-09-26 | 2010-08-12 | International Business Machines Corporation | Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109070214A (zh) * | 2016-09-02 | 2018-12-21 | R & D 电路股份有限公司 | 用于3d导线模块的方法和结构 |
| CN114236709A (zh) * | 2021-12-13 | 2022-03-25 | 中国电子科技集团公司第五十五研究所 | 一种面通孔结构的陶瓷封装高速外壳 |
| WO2024060320A1 (zh) * | 2022-09-19 | 2024-03-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8736059B2 (en) | 2014-05-27 |
| US20130034971A1 (en) | 2013-02-07 |
| CN102915996B (zh) | 2015-04-15 |
| TW201308550A (zh) | 2013-02-16 |
| TWI449143B (zh) | 2014-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10923413B2 (en) | Hard IP blocks with physically bidirectional passageways | |
| CN102915996A (zh) | 用于3d集成电路的电性互连机构 | |
| US8546946B2 (en) | Chip stack package having spiral interconnection strands | |
| TWI672787B (zh) | 具有中介層的半導體封裝及其製造方法 | |
| US8791550B1 (en) | Hybrid conductor through-silicon-via for power distribution and signal transmission | |
| US20100244276A1 (en) | Three-dimensional electronics package | |
| WO2018158613A1 (en) | Stacked microfluidic cooled 3d electronic-photonic integrated circuit | |
| US20070087528A1 (en) | Method and structure for vertically-stacked device contact | |
| WO2006011960A1 (en) | Integrated circuit chip that supports through-chip electromagnetic communication | |
| JP2022534858A (ja) | 複合ロジックセルのための小型３ｄ積層ｃｆｅｔアーキテクチャ | |
| US11955458B2 (en) | Semiconductor package | |
| US8866281B2 (en) | Three-dimensional integrated circuits and fabrication thereof | |
| US20240071940A1 (en) | Creating interconnects between dies using a cross-over die and through-die vias | |
| US8680689B1 (en) | Coplanar waveguide for stacked multi-chip systems | |
| US20170161420A1 (en) | Method of component partitions on system on chip and device thereof | |
| US20240004151A1 (en) | Embedded silicon photonics chip in a multi-die package | |
| US8604620B2 (en) | Semiconductor structure having lateral through silicon via | |
| CN112889149A (zh) | 一种多中介层互联的集成电路 | |
| US11488902B2 (en) | Split substrate interposer | |
| Huang et al. | 3D multi-chip integration and packaging technology for NAND flash memories | |
| Pantano et al. | Technology optimization for high bandwidth density applications on 3D interposer | |
| TWI647808B (zh) | 無銲墊外扇晶粒堆疊結構及其製作方法 | |
| US11901300B2 (en) | Universal interposer for a semiconductor package | |
| KR20130085148A (ko) | 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지 | |
| Nigussie et al. | RDL and interposer design for DiRAM4 interfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |