CN215729852U - 一种量子芯片及量子计算机 - Google Patents
一种量子芯片及量子计算机 Download PDFInfo
- Publication number
- CN215729852U CN215729852U CN202121616344.7U CN202121616344U CN215729852U CN 215729852 U CN215729852 U CN 215729852U CN 202121616344 U CN202121616344 U CN 202121616344U CN 215729852 U CN215729852 U CN 215729852U
- Authority
- CN
- China
- Prior art keywords
- signal
- port
- quantum
- substrate
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本实用新型公开了一种量子芯片及量子计算机,量子芯片包括基片和转接板,所述基片上形成有至少一个量子比特,所述转接板上形成有信号传输线,所述信号传输线与所述量子比特电连接。本实用新型通过将大量占用基片面积的信号传输线进行独立处理,通过设置转接板,将信号传输线设置在转接板上,在基片上仅仅制备与量子比特对应连接的读取信号端口、XY信号端口和Z信号端口,使得基片上留出更多的空间用于制备量子比特,大大节省了基片的占用面积,从而能够在同一面积的基片上制备更多的量子比特,提高基片上的量子比特扩展量,提高集成度。
Description
技术领域
本实用新型属于量子技术领域,特别是一种量子芯片及量子计算机。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来,信息处理量愈多,对于量子计算机实施运算也就愈加有利,也就更能确保运算具备精准性。对于量子计算机而言,位于量子芯片上的量子比特的数量越多,执行量子计算的能力越强。
目前,超导体系的量子芯片通常采用在一块基片上形成量子比特、读取腔、微波线路及其端口等结构,随着对量子计算机计算能力需求的提升,大数量的量子比特需求越来越紧迫,而通过上述方式难以实现量子比特大数量的扩展,对于量子领域的量子芯片的高速发展,在量子芯片的基片上大数量扩展量子比特的技术问题亟需待解决。
需要说明的是,公开于本申请背景技术部分的信息仅仅旨在加深对本申请一般背景技术的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
实用新型内容
本实用新型的目的是解决现有技术中的不足而提供的一种量子芯片及量子计算机,具体内容如下:
本实用新型提供的一种量子芯片,包括:
基片,所述基片上形成有至少一个量子比特;
转接板,所述转接板上形成有信号传输线,所述信号传输线与所述量子比特电连接。
进一步的,所述基片上还形成有读取信号端口、XY信号端口和Z信号端口;
所述量子比特通过所述读取信号端口、XY信号端口和Z信号端口与所述信号传输线连接。
进一步的,所述基片上还形成有与所述量子比特一一对应耦合连接的微波谐振腔,且所述读取信号端口与所述微波谐振腔耦合连接。
进一步的,所述读取信号端口的数量与所述量子比特的数量相同,且所述读取信号端口与所述量子比特一一对应耦合连接。
进一步的,所述信号传输线包括与所述读取信号端口电连接的读取信号线、与所述XY信号端口电连接的XY信号控制线,以及与所述Z信号端口电连接的Z信号控制线。
进一步的,所述读取信号端口与所述读取信号线之间、所述XY信号端口与所述XY信号控制线之间、所述Z信号端口与所述Z信号控制线之间均形成有用于实现电连接的铟柱。
进一步的,所述读取信号线具有第一传输端口,所述XY信号控制线具有第二传输端口,所述Z信号控制线具有第三传输端口。
进一步的,所述读取信号线、所述XY信号控制线、所述Z信号控制线,以及所述第一传输端口、所述第二传输端口和所述第三传输端口位于所述转接板的同一表面。
进一步的,所述读取信号线、所述XY信号控制线和所述Z信号控制线位于所述转接板的第一表面,所述第一传输端口、所述第二传输端口和所述第三传输端口位于所述转接板的第二表面。
进一步的,所述转接板上形成有多个穿孔,所述穿孔内形成有超导体;
所述第一传输端口、第二传输端口和第三传输端口处均对应有所述穿孔;
所述读取信号线、所述XY信号控制线和所述Z信号控制线分别和所述第一传输端口、所述第二传输端口和所述第三传输端口一一对应,且通过所述超导体连接。
进一步的,所述基片设于所述转接板上,所述转接板通过倒装或正装的方式安装在所述PCB板上。
进一步的,所述XY信号端口与所述量子比特之间通过电容耦合连接。
进一步的,所述Z信号端口与所述量子比特之间通过电感耦合连接。
本实用新型还提供一种量子计算机,所述量子计算机包括上述量子芯片。
与现有技术相比,有益效果如下:
1、随着比特数的增加,如果一直沿用传统的方式将量子比特、读取信号线、XY信号控制线和Z信号控制线等结构都集成在一块基片上,难以实现大规模量子比特的制备,本实用新型通过将大量占用基片面积的信号传输线进行独立处理,通过设置转接板,将信号传输线,如读取信号线、XY信号控制线和Z信号控制线设置在转接板上,在基片上仅仅制备与量子比特对应连接的读取信号端口、XY信号端口和Z信号端口,读取信号端口、XY信号端口和Z信号端口分别与读取信号线、XY信号控制线和Z信号控制线连接,使得基片上留出更多的空间用于制备量子比特,大大节省了基片的占用面积,从而能够在同一面积的基片上制备更多的量子比特,提高集成度。
2、将信号传输线设于转接板上,与基片分开,在进行封装时,由于信号传输线在转接板上的扩散分布,非集中在基片上,便于信号传输线与外界的PCB板的电连接。
另外本实用新型还提供了一种量子计算机,其具有上述量子芯片所带来的所有有益效果。
附图说明
图1为现有技术中的量子芯片结构的结构示意图;
图2为本实用新型实施例提供的一种量子芯片的立体结构示意图;
图3为图2的主视图;
图4为图2中的基片的立体结构示意图;
图5为图4的主视图;
图6为图2中的转接板的立体结构示意图;
图7为图6的主视图;
图8为图2中的基片和转接板的结构示意图;
图9为本实用新型实施例提供的一种量子芯片与PCB板之间的倒装结构示意图;
图10为本实用新型实施例提供的一种转接板的主视图;
图11为图10的后视图;
图12为本实用新型实施例提供的一种量子芯片与PCB板之间的正装的立体结构示意图;
图13为图12的主视图;
图14为图13中的A部分的放大结构示意图;
图15为图14中的转接板上的穿孔和超导体的剖视图;
图16为本实用新型实施例提供的一种基片上的读取信号端口的结构示意图;
图17为本实用新型实施例提供的一种具有多量子比特呈镜像排布的基片的结构示意图;
图18为本实用新型实施例提供的一种具有多量子比特呈镜像排布的基片的改进结构示意图;
图19为本实用新型实施例提供的一种基片的结构示意图。
附图标记说明:基片10、量子比特11、读取信号端口12、XY信号端口13、Z信号端口14、微波谐振腔15、转接板20、信号传输线21、读取信号线211、XY信号控制线212、Z信号控制线213、穿孔22、PCB板30、铟柱a、连接柱a1、第一传输端口b1、第二传输端口b2、第三传输端口b3、超导体c、耦合传输线d
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能解释为对本实用新型的限制。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。
本申请提出的方案,是要解决目前超导体系的量子芯片通常采用在一块基片上形成量子比特、读取腔、微波线路及其端口等结构的图形,随着对量子计算机计算能力需求的提升,大数量的量子比特需求越来越紧迫,而通过上述方式难以实现量子比特大数量扩展的问题。
请参阅图1,图1为现有技术中的量子芯片结构的结构示意图。
图中显示的为在基片10上具有6个量子比特40,以及对应的信号传输线20的量子芯片结构示意图,如图所示:
6个量子比特40在基片10表面占据的结构尺寸并不多,其他大部分的表面结构被信号传输线20占据,而且由于量子比特40的物理结构,会限制信号传输线20的布线。可以想象的是,如果在基片10的表面集成更多位量子比特40时,由于芯片的尺寸限制,集成难度非常大,难以实现量子比特40数量的扩展。经过实用新型人的研究和实验,提出了一种新的易于实现量子比特40数量扩展的量子芯片结构。
请一并参阅图2至图19,其中图2为本实用新型实施例提供的一种量子芯片的立体结构示意图;图3为图2的主视图;图4为图2中的基片的立体结构示意图;图5为图4的主视图;图6为图2中的转接板的立体结构示意图;图7为图6的主视图;图8为图2中的基片和转接板的结构示意图;图9为本实用新型实施例提供的一种量子芯片与PCB板之间的倒装结构示意图;图10为本实用新型实施例提供的一种转接板的主视图;图11为图10的后视图;图12为本实用新型实施例提供的一种量子芯片与PCB板之间的正装的立体结构示意图;图13为图12的主视图;图14为图13中的A部分的放大结构示意图;图15为图14中的转接板上的穿孔和超导体的剖视图;图16为本实用新型实施例提供的一种基片上的读取信号端口的结构示意图;图17为本实用新型实施例提供的一种具有多量子比特呈镜像排布的基片的结构示意图;图18为本实用新型实施例提供的一种具有多量子比特呈镜像排布的基片的改进结构示意图;图19为本实用新型实施例提供的一种基片的结构示意图。
如图2至图4所示,本实用新型提供的一实施例中,提供一种量子芯片。
所述量子芯片包括基片10,在所述基片10上形成有至少一个量子比特11;转接板20,在所述转接板20上形成有信号传输线21,所述信号传输线21与所述量子比特11电连接。
所述基片10可以包括半导体芯片和\或超导体芯片领域中的基片衬底,例如蓝宝石基片衬底、硅基片衬底、碳化硅基片衬底、氮化镓基片衬底等,本申请优先选用碳化硅基片衬底作为基片10,便于形成的量子芯片具有良好的导热性,大大的降低了量子芯片工作时的热功耗,进而使得包含量子芯片的量子计算系统中的热功耗和热辐射降低。
所述转接板20的材质可以与基片10的材质相同,也可以不同,本实施方式中,可选取硅基片衬底、碳化硅基片衬底或者PCB板中的其中一种。
本实施例中,对基片10上的量子比特11进行调控的信号传输线21全部集成在所述转接板20上,所述信号传输线21与基片10分开,能够有效的降低基片10的面积占用,从而能够在相同大小的基片10上设置更多的量子比特11,另外,相同数量的量子比特11,特别是成千上万,甚至上亿的量子比特11,在排布时能够大大降低基片10的尺寸,从而降低后期形成量子芯片的尺寸。
如图4和图5所示,在本实施例中,所述基片10上还形成有读取信号端口12、XY信号端口13和Z信号端口14,其中,所述读取信号端口12的作用是对所述量子比特11的信息进行读取连接,并提供外接端口,在本实施例中,所述XY信号端口13与所述量子比特11之间通过电容耦合连接,所述Z信号端口14与所述量子比特11之间通过电感耦合连接,所述XY信号端口13和Z信号端口14用于对所述量子比特11的信息进行控制连接,并提供外接端口。
在本实施例中,在所述基片10上形成有与所述量子比特11一一对应耦合连接的微波谐振腔15,且所述读取信号端口12与所述微波谐振腔15耦合连接,本实施方式中,读取信号端口12为一条两端具有连接端口的传输线,两个连接端口中,其中一个是用于读取信号的输入,另外一个是用于读取信号的输出,传输线的材质为可传导电信号的金属材质,本实施方式采用的为铝金属线,所述读取信号端口12与基片10上的所有微波谐振腔15均耦合,且采用电感耦合的方式连接,所述微波谐振腔15与所述量子比特11之间通过电容耦合的方式连接。
所述微波谐振腔15通过电容耦合所述量子比特11,从而间接读取量子比特11内的信息,所述读取信号端口12通过电感耦合微波谐振腔15,间接读取微波谐振腔15内的信号,将信号传输至外部,从而避免直接读取量子比特11内的信息,导致量子比特11内的信息坍塌的现象发生,具有保护和提高安全性能的作用。
如图6和图7所示,并结合图3和图5,在本实施例中,所述量子比特11分别通过所述读取信号端口12、XY信号端口13和Z信号端口14与所述信号传输线21连接。
所述信号传输线21包括与所述读取信号端口12电连接的读取信号线211、与所述XY信号端口13电连接的XY信号控制线212,以及与所述Z信号端口14电连接的Z信号控制线213。
其中读取信号线211分为两部分,其中一部分用于读取信号的输入,另外一部分是用于读取信号的输出,分别连接读取信号端口12上的两个连接端口,形成一条传输线。
所述XY信号控制线212通过XY信号端口13对量子比特11的信息进行控制,所述Z信号控制线213通过Z信号端口14对量子比特11的信息进行控制。
如图8所示,并结合图3、图5和图6,在本实施例中,所述读取信号端口12与所述读取信号线211之间、所述XY信号端口13与所述XY信号控制线212之间、所述Z信号端口14与所述Z信号控制线213之间均形成有铟柱a,并通过所述铟柱a实现电连接,首先在读取信号端口12、XY信号端口13和Z信号端口14上分别固定一个铟柱a,再通过倒装的方式,将读取信号端口12、XY信号端口13和Z信号端口14上的铟柱a固定到相对应的读取信号线211、XY信号控制线212和Z信号控制线213上,并实现固定和连接,进而实现基片10固定在所述转接板20上。
在另一实施例中,所述读取信号端口12与所述读取信号线211之间、所述XY信号端口13与所述XY信号控制线212之间、所述Z信号端口14与所述Z信号控制线213之间还可通过bump的方式进行连接,采用具有导电性能的金属凸点,如铝、铜、金、银等等,或者超导体材料,如TiN等。
为了在连接后,不破坏铟柱a或者金属凸点,在基片10和转接板20之间再设置用于固定作用的连接柱a1,连接柱a1的两段分别固定在基片10和转接板20上,增加基片10在转接板20上的稳定性,防止外力的作用,导致基片10在转接板20上的微位移,从而损坏铟柱a或者金属凸点,导致断路的现象发生,从而降低次品率,提高质量。
在操作过程中,具有其他实施例如下,在基片上设置贯穿的通孔,在通孔内形成有金属件,金属件的两端分别电连接量子比特和转接板上的信号传输线。
采用这种方式,只能在具有较少数量的量子比特的基片上进行操作,如几个或者几十个量子比特,但是如果超过几百或者几千数量的量子比特,甚至上万个量子比特时,由于基片本身的尺寸限制,以及其厚度的限制,配合大批量量子比特的通孔数量将成倍出现,从而大大弱化了基片的强度,很容易使基片破碎,或者碎裂,容易引起量子比特的损坏,使后续的工艺流程无法实现,损坏率极大。
从而采用铟柱a连接,能够解决上述技术性问题,且大大降低了工艺难度。
通过上述分析,在其他实施例中,可采用铟柱a连接和在基片10上设置贯穿的通孔,通孔内形成有金属件的两种方式相互结合的,来对读取信号端口12与所述读取信号线211之间、所述XY信号端口13与所述XY信号控制线212之间、所述Z信号端口14与所述Z信号控制线213之间进行电连接,采用这种方式,能够实现多层转接板20的设计,示例性的(示例结构图中未示出),基片的正面和背面均设计一个转接板,基片与处于基片正面的转接板之间采用铟柱a连接的方式进行上述线路的连接,基片与处于基片背面的转接板之间采用在基片上设置贯穿的通孔,通孔内形成有金属件的方式进行上述线路的连接,能够实现量子比特外接线路的最大扩展。
如图6、图7和图9所示,并结合图3,在本实施例中,所述读取信号线211具有与其电连接的第一传输端口b1,所述XY信号控制线具有与其电连接第二传输端口b2,所述Z信号控制线213具有与其电连接第三传输端口b3,所述读取信号线211、所述XY信号控制线、所述Z信号控制线213,以及所述第一传输端口b1、所述第二传输端口b2和所述第三传输端口b3位于所述转接板20的同一表面,且第一传输端口b1、第二传输端口b2和第三传输端口b3均固定在所述转接板20上。
所述转接板20通过倒装的方式安装在外界的PCB板30上,转接板20上的第一传输端口b1、第二传输端口b2和第三传输端口b3与PCB板30上的线路电连接,如图9中的透视部分所示。
采用此方式,能够实现隐藏基片10的功能,而且基片10处于转接板20和PCB板30之间,能够达到保护基片10以及处于基片10上的元器件的作用。
在另一实施例中,PCB板30上的对应基片10的位置,设置一与其匹配的通孔或者凹槽,能够在倒装时,容纳所述基片10。
如图10至图15所示,并结合图4,在另一实施例中,所述读取信号线211、所述XY信号控制线212和所述Z信号控制线213位于所述转接板20的第一表面,所述第一传输端口b1、所述第二传输端口b2和所述第三传输端口b3位于所述转接板20的第二表面,所述第一表面和第二表面为转接板20上的两个相对的面,即转接板20的正面和背面,所述转接板20上形成有多个穿孔22,所述第一传输端口b1、第二传输端口b2和第三传输端口b3处均对应有所述穿孔22,所述穿孔22内形成有超导体c,所述穿孔22内的超导体c的形成方式为:通过物理气相沉积、通过化学气相沉积、通过3D打印的方式或者通过电化学电镀中的一种。
超导体c的结构可为柱状,也可为镀在穿孔22内壁的一层具有一定厚度的桶状结构,如图15中所示,为桶状结构,柱状结构附图未示出。
示例性的,所述超导体c的材料为TiN。
所述读取信号线211、所述XY信号控制线212和所述Z信号控制线213分别和所述第一传输端口b1、所述第二传输端口b2和所述第三传输端口b3一一对应,且通过所述超导体c连接。
所述转接板20通过正装的方式安装在外界的PCB板30上,如图12和图13所示,转接板20上的第一传输端口b1、第二传输端口b2和第三传输端口b3与PCB板30上的线路电连接。
采用此方式,能够使基片10不处于转接板20和PCB板30之间,提高基片10以及处于基片10上的元器件的散热性能。
如图16所示,在另一实施方式中,将读取信号端口12的数量与所述量子比特11的数量设置相同,且所述读取信号端口12与所述量子比特11一一对应耦合连接。
具体的,每个读取信号端口12通过一个微波谐振腔15与相对应的量子比特11对应耦合,每个读取信号端口12都是一条两端具有连接端口的传输线,通过在转接板上设计多段连接线(图中未示出),将每个读取信号端口12依次首尾串联连接,形成一整条传输线,从而降低基片10的占用空间。
此设计结构在具有多个量子比特的基片上,效果明显,如图17所示,图中基片10上具有多个呈镜像排布的量子比特11,当采用一个读取信号端口12时,读取信号端口12的两个连接端口之间的传输线需要大跨度排布,占用大量基片10的空间。
当采用如图16中的多个读取信号端口12的结构时,效果非常明显。
如图18所示,具有多量子比特呈镜像排布的基片10采用多个读取信号端口12,每个读取信号端口12都是一条两端具有连接端口的传输线,通过在转接板上设计多段连接线(图中未示出),将每个读取信号端口12依次首尾串联连接,形成一整条传输线,在具有多量子比特呈镜像排布的基片10的结构上,能够大大降低基片10的空间占用率,从而提高基片10上的量子比特11的数量扩展。
在另一实施例中,本实用新型中的转接板20上的结构均可直接设计在PCB板30上,转接板20上的信号传输线21直接与PCB板30上的控制线连接,不需要设计穿孔22等结构,降低工艺难度,降低生产成本,且提高生产效率
如图19所示,并结合图5、图7和图10,在另一实施例中,在基片10上形成的读取信号端口12与量子比特11之间通过电容耦合连接,具体的,读取信号端口12排布在基片10上,读取信号端口12与量子比特11之间形成有耦合传输线d,所述耦合传输线d的一端与读取信号端口12连接,另一端与所述量子比特11之间电容耦合。
与读取信号端口12连接的微波谐振腔20直接设置在转接板20上(具体结构图中未示出),微波谐振腔直接与转接板20上的信号传输线21耦合连接,能够进一步降低基片10的占用空间,从而进一步提高基片10的量子比特11的扩展量。
进一步的,转接板20上的所有结构均可直接设计在PCB板30上,转接板20上的信号传输线21直接与PCB板30上的控制线连接,不需要设计穿孔22等结构,降低工艺难度,降低生产成本,且提高生产效率。
本实用新型还提供一种量子计算机,所述量子计算机包括上述任意一种实施方式所提供的量子芯片,且具有相应实施例所提供的量子芯片所具有的有益效果,不排除可相结合的有益效果。
综上所述,本实用新型的有益效果包括但不限于:
1、随着比特数的增加,如果一直沿用传统的方式将量子比特、读取信号线、XY信号控制线和Z信号控制线等结构都集成在一块基片上,难以实现大规模量子比特的制备,本实用新型通过将大量占用基片面积的信号传输线进行独立处理,通过设置转接板,将信号传输线,如读取信号线、XY信号控制线和Z信号控制线设置在转接板上,在基片上仅仅制备与量子比特对应连接的读取信号端口、XY信号端口和Z信号端口,读取信号端口、XY信号端口和Z信号端口分别与读取信号线、XY信号控制线和Z信号控制线连接,使得基片上留出更多的空间用于制备量子比特,大大节省了基片的占用面积,从而能够在同一面积的基片上制备更多的量子比特,提高集成度。
2、将信号传输线设于转接板上,与基片分开,在进行封装时,由于信号传输线在转接板上的扩散分布,非集中在基片上,便于信号传输线与外界的PCB板的电连接。
3、另外本实用新型还提供了一种量子计算机,其具有上述任何一种实施例所提供的的量子芯片所带来的相应的有益效果,不排除可相结合的有益效果。
以上依据图式所示的实施例详细说明了本实用新型的构造、特征及作用效果,以上所述仅为本实用新型的较佳实施例,但本实用新型不以图面所示限定实施范围,凡是依照本实用新型的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本实用新型的保护范围内。
Claims (14)
1.一种量子芯片,其特征在于,包括:
基片(10),所述基片(10)上形成有至少一个量子比特(11);
转接板(20),所述转接板(20)上形成有信号传输线(21),所述信号传输线(21)与所述量子比特(11)电连接。
2.根据权利要求1所述的量子芯片,其特征在于,所述基片(10)上还形成有读取信号端口(12)、XY信号端口(13)和Z信号端口(14);
所述量子比特(11)通过所述读取信号端口(12)、XY信号端口(13)和Z信号端口(14)与所述信号传输线(21)连接。
3.根据权利要求2所述的量子芯片,其特征在于,所述基片(10)上还形成有与所述量子比特(11)一一对应耦合连接的微波谐振腔(15),且所述读取信号端口(12)与所述微波谐振腔(15)耦合连接。
4.根据权利要求3所述的量子芯片,其特征在于,所述读取信号端口(12)的数量与所述量子比特(11)的数量相同,且所述读取信号端口(12)与所述量子比特(11)一一对应耦合连接。
5.根据权利要求2所述的量子芯片,其特征在于,所述信号传输线(21)包括与所述读取信号端口(12)电连接的读取信号线(211)、与所述XY信号端口(13)电连接的XY信号控制线(212),以及与所述Z信号端口(14)电连接的Z信号控制线(213)。
6.根据权利要求5所述的量子芯片,其特征在于,所述读取信号端口(12)与所述读取信号线(211)之间、所述XY信号端口(13)与所述XY信号控制线(212)之间、所述Z信号端口(14)与所述Z信号控制线(213)之间均形成有用于实现电连接的铟柱(a)。
7.根据权利要求5所述的量子芯片,其特征在于,所述读取信号线(211)具有第一传输端口(b1),所述XY信号控制线(212)具有第二传输端口(b2),所述Z信号控制线(213)具有第三传输端口(b3)。
8.根据权利要求7所述的量子芯片,其特征在于,所述读取信号线(211)、所述XY信号控制线(212)、所述Z信号控制线(213),以及所述第一传输端口(b1)、所述第二传输端口(b2)和所述第三传输端口(b3)位于所述转接板(20)的同一表面。
9.根据权利要求7所述的量子芯片,其特征在于,所述读取信号线(211)、所述XY信号控制线(212)和所述Z信号控制线(213)位于所述转接板(20)的第一表面,所述第一传输端口(b1)、所述第二传输端口(b2)和所述第三传输端口(b3)位于所述转接板(20)的第二表面。
10.根据权利要求9所述的量子芯片,其特征在于,所述转接板(20)上形成有多个穿孔(22),所述穿孔(22)内形成有超导体(c);
所述第一传输端口(b1)、第二传输端口(b2)和第三传输端口(b3)处均对应有所述穿孔(22);
所述读取信号线(211)、所述XY信号控制线(212)和所述Z信号控制线(213)分别和所述第一传输端口(b1)、所述第二传输端口(b2)和所述第三传输端口(b3)一一对应,且通过所述超导体(c)连接。
11.根据权利要求7所述的量子芯片,其特征在于,所述基片(10)设于所述转接板(20)上,所述转接板(20)通过倒装或正装的方式安装在外界的PCB板上。
12.根据权利要求2所述的量子芯片,其特征在于,所述XY信号端口(13)与所述量子比特(11)之间通过电容耦合连接。
13.根据权利要求2所述的量子芯片,其特征在于,所述Z信号端口(14)与所述量子比特(11)之间通过电感耦合连接。
14.一种量子计算机,其特征在于,包括权利要求1-13任意一项所述的量子芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121616344.7U CN215729852U (zh) | 2021-07-14 | 2021-07-14 | 一种量子芯片及量子计算机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121616344.7U CN215729852U (zh) | 2021-07-14 | 2021-07-14 | 一种量子芯片及量子计算机 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215729852U true CN215729852U (zh) | 2022-02-01 |
Family
ID=79987079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121616344.7U Active CN215729852U (zh) | 2021-07-14 | 2021-07-14 | 一种量子芯片及量子计算机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215729852U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113420884A (zh) * | 2021-07-14 | 2021-09-21 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片、量子计算机及量子芯片制备方法 |
-
2021
- 2021-07-14 CN CN202121616344.7U patent/CN215729852U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113420884A (zh) * | 2021-07-14 | 2021-09-21 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片、量子计算机及量子芯片制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2023284816A1 (zh) | 一种量子芯片、量子计算机及量子芯片制备方法 | |
CN104051425B (zh) | 用于减少通道串扰的耦合通孔 | |
EP0267360B1 (en) | High performance integrated circuit packaging structure | |
Huang et al. | Wafer level system integration of the fifth generation CoWoS®-S with high performance Si interposer at 2500 mm2 | |
JP2016006776A (ja) | マウントされたプロセッサの入出力アーキテクチャ | |
US7781879B1 (en) | Apparatus for integrating capacitors in stacked integrated circuits | |
JP3992148B2 (ja) | 大規模でスケーラブルなプロセッサ・システムを構築するための電子回路基板 | |
EP0535479A1 (en) | Multichip integrated circuit packages and systems | |
CN102089826B (zh) | 邻近光存储器模块 | |
EP2036126A2 (en) | Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom | |
US7084500B2 (en) | Semiconductor circuit with multiple contact sizes | |
US20220189934A1 (en) | Backside Interconnection Interface Die For Integrated Circuits Package | |
CN110796256A (zh) | 一种量子芯片结构及制备方法 | |
CN215729852U (zh) | 一种量子芯片及量子计算机 | |
EP0282693B1 (en) | Pluggable integrated circuit package | |
Tummala et al. | Packaging technology for IBM's latest mainframe computers | |
CN109494218B (zh) | 双面超导量子芯片 | |
US8728874B2 (en) | Method and apparatus for low inductive design pattern | |
US20230284375A1 (en) | Printed circuit board | |
US5835357A (en) | Ceramic integrated circuit package with optional IC removably mounted thereto | |
US6897556B2 (en) | I/O architecture for integrated circuit package | |
WO2023134415A1 (zh) | 车载网关印制电路板 | |
CN217983744U (zh) | 双板型智能网卡 | |
TWI812331B (zh) | 提升行動PCI Express模組PDN的電路板結構 | |
US20230343718A1 (en) | Homogeneous chiplets configurable as a two-dimensional system or a three-dimensional system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |