CN110581124B - 一种多层次融合的三维系统集成结构的制备方法 - Google Patents

一种多层次融合的三维系统集成结构的制备方法 Download PDF

Info

Publication number
CN110581124B
CN110581124B CN201910864218.4A CN201910864218A CN110581124B CN 110581124 B CN110581124 B CN 110581124B CN 201910864218 A CN201910864218 A CN 201910864218A CN 110581124 B CN110581124 B CN 110581124B
Authority
CN
China
Prior art keywords
dimensional
substrate
dimensional integrated
integrated packaging
fused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910864218.4A
Other languages
English (en)
Other versions
CN110581124A (zh
Inventor
单光宝
杨力宏
李国良
朱樟明
卢启军
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910864218.4A priority Critical patent/CN110581124B/zh
Publication of CN110581124A publication Critical patent/CN110581124A/zh
Application granted granted Critical
Publication of CN110581124B publication Critical patent/CN110581124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers

Abstract

本发明涉及一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：（1）制作n个基板；（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；（3）分别对n个二维集成封装结构进行测试；（4）将对n个二维集成封装结构进行三维集成封装；（5）对三维集成封装结构进行封帽；该多层次融合的三维系统集成结构的制备方法，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了PCB板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。

Description

一种多层次融合的三维系统集成结构的制备方法
技术领域
本发明属于半导体封装技术领域，具体涉一种多层次融合的三维系统集成结构的制备方法。
背景技术
随着系统集成芯片的规模越来越大，三维集成技术可有效的减小微系统产品的水平方向占据的电路板面积，同时减小了互连线长度，降低了信号延迟，使得系统具有小尺寸、高性能、低功耗的优点。
对于高复杂度的系统，例如若需将多种芯片（如CUP、FPGA、CPLD、DSP、收发器、A/D和电源管理等）和器件（如电阻、电容等）采用单颗基于TSV技术的全部芯片和器件的集成，虽然可以提高互连密度，提高电路板面积利用率，从而提升了系统的功能集成密度。但其工艺技术复杂且不成熟，会造成良率很差。而采用传统由分立器件简单物理堆叠的平面二维集成PCB板级技术，会存在各种寄生问题，同时无法满足微系统产品的小型化、高性能和低功耗等要求。因此，通过结构设计，进行多层次融合的三维集成是有必要的。
对于高复杂度的系统，由于芯片和器件种类多、每种芯片和器件复杂度有不一样，且芯片和器件来自不同厂家，其工艺、材料、预留连接方式和凸点材质等各异，目前SOC技术无法实现对如此多不同芯片和器件的单片集成；POP和SIP技术虽可实现系统三维集成，但受限于工艺线宽、节距、布放容差、组装精度等，基于这两类三维集成技术的电子系统体积相对较大，难以满足小型化的实际需求；单层基于TSV的三维集成技术是目前集成密度最高的三维集成技术，虽可保证系统体积和重量等要求，但目前该集成能力有限，无法完成如此高复杂的系统三维集成的整体集成。
发明内容
为此，本发明提供了一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：
（1）制作n个基板；
（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；
（3）分别对n个二维集成封装结构进行测试；
（4）将对n个二维集成封装结构进行三维集成封装；
（5）对三维集成封装结构进行封帽。
所述步骤（1）制作n个基板上还分布有RDL层、TSV孔洞、凸点。
所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。
所述步骤（4）将对n个二维集成封装结构进行三维集成封装具体过程是：将n个二维集成封装结构分别通过TSV中填充金属实现芯片和器件与TSV转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构Z向堆叠集成，制成多层次融合的三维集成电路结构。
所述基板的个数n大于等于2。
所述基板包括硅转接基板、陶瓷基板、有机基板。
本发明的有益效果：本发明提供的这种多层次融合的三维系统集成结构的制备方法，能够将高复杂度的系统，进行三维集成，不仅产品合格率高，而且节约成本，能够显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了PCB板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。通过合理三维布局，实现了由分立器件简单物理堆叠的平面二维集成转化为多层次三维集成有机融合的三维高密度系统集成，实现小体积、高可靠、工艺简单高效的高复杂度的系统。
以下将结合附图对本发明做进一步详细说明。
附图说明
图1是多层次融合的三维系统集成结构的制备的结构示意图一。
图2是多层次融合的三维系统集成结构的制备的结构示意图二。
图3是多层次融合的三维系统集成结构的制备的结构示意图三。
图4是多层次融合的三维系统集成结构的制备的结构示意图四。
图5是多层次融合的三维系统集成结构的制备的结构示意图五。
图6是多层次融合的三维系统集成结构的制备的结构示意图六。
图7是多层次融合的三维系统集成结构的制备的结构示意图七。
图8是多层次融合的三维系统集成结构的制备的结构示意图八。
图9是多层次融合的三维系统集成结构的制备的结构示意图九。
图10是多层次融合的三维系统集成结构的制备的结构示意图十。
具体实施方式
为进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本发明的具体实施方式、结构特征及其功效，详细说明如下。
实施例1
本实施例提供了一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：
（1）制作n个基板；
（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；
（3）分别对n个二维集成封装结构进行测试；
（4）将对n个二维集成封装结构进行三维集成封装；
（5）对三维集成封装结构进行封帽。
所述步骤（1）制作n个基板上还分布有RDL层、TSV孔洞、凸点。
所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。
所述步骤（4）将对n个二维集成封装结构进行三维集成封装具体过程是：将n个二维集成封装结构分别通过TSV中填充金属实现芯片和器件与TSV转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构Z向堆叠集成，制成多层次融合的三维集成电路结构。
所述基板的个数n大于等于2。
所述基板包括硅转接基板、陶瓷基板、有机基板。
综上所述，多层次融合的三维系统集成结构的制备方法，能够将高复杂度的系统，进行三维集成，不仅产品合格率高，而且节约成本，能够显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了PCB板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。通过合理三维布局，实现了由分立器件简单物理堆叠的平面二维集成转化为多层次三维集成有机融合的三维高密度系统集成，实现小体积、高可靠、工艺简单高效的高复杂度的系统。
实施例2
使用实施例1所示的多层次融合的三维系统集成结构的制备方法制作基本个数为4的4层融合的三维系统集成结构具体如下：
（1）根据裸芯片PAD和凸点的分布、尺寸以及电连接性的设计要求，设计制造各种基板（如硅转接基板、陶瓷基板和有机基板等）；在硅转接板上制作无源器件（电阻和电容等），提高硅转接板的利用率和集成度；在基板上根据芯片的数量、尺寸、厚度和之间的相关性设计制造腔体；根据互连要求，设计制造再分布RDL层，TSV和凸点，见图1、图2、图3；
（2）将各类裸芯片（如FPGA芯片、带有只与CPU交互的存储器的CPU、进行POP封装的多层SRAM存储器等）高精度倒扣焊在具有IPD的硅转接基板上；将只与CPU交互的存储器通过微凸点与CPU互连。解决目前CPU的速度很大程度上受限于存储器的带宽的问题，并有利于减小互联线的长度，寄生效应，从而满足CPU对数据传输速率的要求。而与FPGA或CPU需要交互的存储类芯片（如本例中的SDRAM）采用POP技术，提高了硅转接板的利用率和集成度。形成单颗基于TSV技术的二维集成封装结构见图4；
（3）将信号通讯的相关芯片（如收发器、A/D等）和相应的阻容元器件芯片高精度安装在基板相应的凹槽中，进行填充后，开出PAD位置，设计制造再分布RDL层，TSV和凸点，形成互连，形成单颗二维集成封装结构。将器件放置在腔体里面，可降低模块间的间距，有利于提高集成度；比通过压焊丝连接方式更能提高集成度；比通过在基板上开孔背面引出的连接方式工艺简单，成品率高，见图5；
（4）将芯片（如电源管理芯片）和器件（电阻和电容等）焊接在较薄的基板上，与再布线RDL层互连，形成芯片与系统的互连，形成单颗基于二维集成封装结构。由于这些芯片和器件处于三维集成电路的底层，如在本例中可以安装电源管理类芯片及相应的阻容器件，为三维集成电路中的其他芯片供电，有利于与热沉相连，易于散热；并将电源管理类芯片与其他高频芯片隔离开，可减小互扰，也有利于配置去耦合电容，见图6；
（5）对单颗基于TSV技术的二维集成封装结构进行测试检查，及时解决制造中的问题，可有效的提高成品率，见图7；
（6）将上述的二维集成封装结构分别通过TSV中填充金属实现芯片和器件与TSV转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多颗二维集成封装结构Z向堆叠集成，制成一种多层次融合的三维集成电路结构，见图8；
（7）进行封帽，制成一种多层次融合的三维集成电路，见图9、图10。
综上可见，采用多层次融合的三维集成电路集成工艺，可实现多系统由分立器件简单物理堆叠、由多个板级PCB模块通过固定螺钉等机械结构组装的产品形态向高密度单一集成模块产品形态的革新；并可大幅提升集成功能密度、大幅降低体积/重量/制造成本。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (4)

1.一种多层次融合的三维系统集成结构的制备方法，其特征在于，包括如下步骤：
(1)制作3个基板，依次为第一基板、第二基板以及第三基板；其中，第二基板的上设置有多个朝上开口的凹槽；第三基板为硅转接基板；
(2)将电源管理类芯片及相应的阻容器件焊接在第一基板上；将信号通讯的相关芯片和相应的阻容器件高精度安装在第二基板相应的凹槽中，进行填充后，开出PAD位置；将FPGA芯片、带有只与CPU交互的存储器的CPU以及进行POP封装的多层SRAM存储器高精度倒扣焊在具有IPD的第三基板上；得到3个二维集成封装结构；
(3)分别对3个二维集成封装结构进行测试；
(4)将对3个二维集成封装结构按从下往上第一基板、第二基板以及第三基板的顺序进行三维集成封装；
(5)对三维集成封装结构进行封帽。
2.如权利要求1所述的一种多层次融合的三维系统集成结构的制备方法，其特征在于：所述步骤(1)制作3个基板上还分布有RDL层、TSV孔洞、凸点。
3.如权利要求1所述的一种多层次融合的三维系统集成结构的制备方法，其特征在于：所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。
4.如权利要求1所述的一种多层次融合的三维系统集成结构的制备方法，其特征在于：所述步骤(4)将对3个二维集成封装结构进行三维集成封装具体过程是：将3个二维集成封装结构分别通过TSV中填充金属实现芯片和器件与TSV转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构Z向堆叠集成，制成多层次融合的三维集成电路结构。
CN201910864218.4A 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构的制备方法 Active CN110581124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910864218.4A CN110581124B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910864218.4A CN110581124B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构的制备方法

Publications (2)

Publication Number Publication Date
CN110581124A CN110581124A (zh) 2019-12-17
CN110581124B true CN110581124B (zh) 2021-03-19

Family

ID=68811745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910864218.4A Active CN110581124B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构的制备方法

Country Status (1)

Country Link
CN (1) CN110581124B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473363A (zh) * 2018-11-12 2019-03-15 深圳市江波龙电子股份有限公司 系统级封装结构及生产方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法
CN103022005A (zh) * 2012-12-22 2013-04-03 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105957842A (zh) * 2016-06-08 2016-09-21 中国电子科技集团公司第五十八研究所 一种高效可重构三维封装结构
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428347A (zh) * 2015-12-28 2016-03-23 中南大学 一种微系统三维芯片叠层封装的改进方法
CN108899307B (zh) * 2018-06-22 2020-02-21 西安微电子技术研究所 一种基板堆叠系统集成模块侧向互连结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法
CN103022005A (zh) * 2012-12-22 2013-04-03 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105957842A (zh) * 2016-06-08 2016-09-21 中国电子科技集团公司第五十八研究所 一种高效可重构三维封装结构
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Also Published As

Publication number Publication date
CN110581124A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
TWI704672B (zh) 用於實施可擴充系統之系統及方法
US8222079B2 (en) Semiconductor device and method of making semiconductor device
Choudhury 3D integration technologies for emerging microsystems
US7799613B2 (en) Integrated module for data processing system
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
JP2010521818A (ja) 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
CN113410223B (zh) 芯片组及其制造方法
JP2005093980A (ja) 積み重ねが可能な層、ミニスタック、および積層型電子モジュール
CN110581124B (zh) 一种多层次融合的三维系统集成结构的制备方法
CN110544673B (zh) 一种多层次融合的三维系统集成结构
US20230378099A1 (en) Semiconductor packages and methods for forming the same
US20230361079A1 (en) Semiconductor packages and methods for forming the same
Knickerbocker et al. System-on-package (SOP) technology, characterization and applications
CN114334948A (zh) 数字收发集成微系统及制作方法
CN114566482A (zh) 一种三维扇出封装结构及其制备方法
TW202201568A (zh) 具有整合式被動元件的分離式基板中介層
CN220233193U (zh) 改善电源信号传输的2.5d封装结构
CN112420529B (zh) 封装件及形成封装件的方法
CN220306254U (zh) 半导体封装
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
CN220457668U (zh) 一种包括多层电路板的封装模组及电子设备
CN211428156U (zh) 一种降低三维异构物理连接的封装结构
CN112435966B (zh) 封装件及其形成方法
US20230098054A1 (en) Electronic substrate stacking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant