CN108899307B - 一种基板堆叠系统集成模块侧向互连结构的制备方法 - Google Patents
一种基板堆叠系统集成模块侧向互连结构的制备方法 Download PDFInfo
- Publication number
- CN108899307B CN108899307B CN201810652294.4A CN201810652294A CN108899307B CN 108899307 B CN108899307 B CN 108899307B CN 201810652294 A CN201810652294 A CN 201810652294A CN 108899307 B CN108899307 B CN 108899307B
- Authority
- CN
- China
- Prior art keywords
- interconnection
- substrate
- circuit substrate
- circuit
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 223
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 238000005520 cutting process Methods 0.000 claims abstract description 24
- 238000005538 encapsulation Methods 0.000 claims abstract description 20
- 238000001465 metallisation Methods 0.000 claims abstract description 17
- 239000004593 Epoxy Substances 0.000 claims abstract description 16
- 239000000725 suspension Substances 0.000 claims abstract description 11
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 21
- 238000013461 design Methods 0.000 claims description 15
- 238000003801 milling Methods 0.000 claims description 15
- 239000003292 glue Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 238000004382 potting Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 238000010329 laser etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 230000008719 thickening Effects 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000007667 floating Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000000565 sealant Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 3
- 238000005488 sandblasting Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims 2
- 238000003475 lamination Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 238000003466 welding Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007791 dehumidification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
本发明公开了一种基板堆叠系统集成模块侧向互连结构及其制备方法，通过在电路基板上组装好裸芯片、无源元件或塑封器件后，将多块基板进行堆叠组装，采用基板功能区外侧加工的悬空互连引线作为基板信号引出线路，最后将堆叠体依次进行环氧灌封、切割、切割体表面金属化和金属化层表面激光刻线，最终在三维基板堆叠体侧面实现侧向立体互连，从而实现将多个基板和不同元件集成封装成单个三维度封装的系统集成模块电路的目的，本方法能够实现叠层层数可达到4层以上的，基板层间线间距为250μm的高密度层间布线，从而实现基于叠层基板的系统集成模块的侧向立体互连。本方法能够对电路板结构形成高致密环氧包封，对电路内部提供可靠的保护作用。
Description
技术领域
本发明技术属于集成制造技术领域，具体涉及一种基板堆叠系统集成模块侧向互连结构的制备方法。
背景技术
现代电子设备不断面临小型化、高密度集成的发展要求，三维集成技术可以大幅缩短信号线长度，减小电子器件或设备所占面积，是实现高性能、高可靠、小型化、轻量化的关键技术。
三维立体互连技术作为三维立体组装技术的核心技术之一，主要用于实现三维组装的电路之间的信号联接。若想实现不同基板间的三维互连，典型的互连和三维支撑目前典型的工艺是采用焊接。但在设计和组装高密度布线(如线宽小于1mm，线间距小于500μm)结构的工件时，焊接线的操作非常难于控制，焊线强度和线之间的绝缘也极易出现问题，这些因素都极大地限制了传统基板型立体互连技术的尺寸和板间三维布线密度，进而严重限制了电路功能的提升，因此焊接工艺的基板间互连引线难以用于研制小型化的微系统集成电路模块，另外，复杂的高密度高速信号也难以采用传统基板间立体互连工艺实现三维集成。
发明内容
本发明的目的在于提供一种基板堆叠系统集成模块侧向互连结构的制备方法，以克服现有技术的不足。
为达到上述目的，本发明采用如下技术方案：
一种基板堆叠系统集成模块侧向互连结构的制备方法，包括以下步骤：
步骤1)、根据电路基板三维互连信号线引出设计，在电路基板功能区外四周加设与三维互连信号线同位的悬空互连引线，实现电路基板引出线布线，完成电路基板生产；
步骤2)、对布设有悬空互连引线的电路基板进行元器件组装；同时制备引线层基板；
步骤3)、将引线层基板与待堆叠电路基板由下至上依次放入封装模具中，在相邻两个基板之间设置层间垫板，层间垫板位于电路基板功能区外，将各层电路基板和层间垫板之间采用快速固化液体胶水进行粘接；
步骤4)、将堆叠好的引线层基板与待堆叠电路基板进行绝缘灌封形成立体堆叠的多层电路基板灌封体；
步骤5)、对立体堆叠的多层电路基板灌封体延电路基板四周悬空互连引线中心线位置切割，三维立体堆叠的多层电路基板灌封体在侧向上露出被环氧灌封胶包裹的各层悬空互连引线截面，从而为侧向立体互连提供电信号连接点；
步骤6)、对切割成型的三维立体堆叠的多层电路基板除灌封体引线层基板外的其他面进行表面金属化；
步骤7)、通过激光刻蚀将上下各层基板需要相联的层间悬空互联引线、电源线和其余镀层相隔离，即可完成基板堆叠系统集成模块侧向互连结构制备。
进一步的，步骤1)中的悬空互连引线相互平行设置并且与电路基板功能区边缘垂直。
进一步的，步骤1)中，具体的，
a、在电路基板对应最终堆叠模块功能区的外边缘对应位置预留电路基板所需要的互连引出线，各功能引脚所对应的互连线位置需要与各层电路基板所设计的相同功能的引线位置相同；
b、在电路基板互连引出线之外的电路基板功能区铜皮表面进行掩膜，然后采用电镀对互连引出线所在的部分进行电镀金属层加厚，直至相邻最近的两根互连线间距达到设计值；
c、在电路基板背面与电镀铜加厚互连信号线中线对应位置进行铣槽加工，当电路基板厚度与互连线之间剩余0.1mm～0.2mm的有机基板材料时停止加工；
d、对铣槽内剩余有机材料进行激光刻蚀，直至将全部有机物刻蚀掉，通过清扫和等离子刻蚀进一步清洗铣槽内部，露出裸露金属层，从而形成悬空互连引线。
进一步的，步骤2)中，将系统集成模块外引线组装在引线层基板上，引线层基板位于待堆叠电路基板最下端，系统集成模块外引线两端贯穿引线层基板，与待堆叠电路基板接触一端的系统集成模块外引线与悬空互连引线位置相同且平行。
进一步的，将系统集成模块外引线插入引线层基板相应位置并固定好，电路组装后将系统集成模块外引线的竖直部分折弯成型即可构成TSOP型电路模块外引线，系统集成模块外引线的水平部分则用于在切割环节露出截面，并在表面金属化和激光刻线环节与各层基板悬空互连引线截面形成互连。
进一步的，步骤3)中，引线层基板的外引线与待堆叠电路基板悬空互连引线位置相对应，层间垫板与电路基板悬空互连引线以内区域不重叠。
进一步的，步骤3)中，在待堆叠电路基板的悬空互连引线外区域设置定位孔，采用封装模具上的定位柱配合设计在各层基板上的定位孔，统一定位各层电路基板和层间垫板，完成准确定位和叠层。
进一步的，步骤6)中，将切割成型的三维立体堆叠的多层电路基板灌封体采用等离子或轻度表面喷砂进行表面粗化处理，使悬空互连引线截面凸出环氧胶表面。
进一步的，表面金属化采用化学镀镍、电镀镍或电镀金；化学镀镍镀层厚度为0.5μm～2.5μm，电镀镍镀层厚度为2.0μm～6.0μm，电镀金镀层厚度为1.5μm～2.5μm。
进一步的，步骤4)中，将堆叠好的引线层基板与待堆叠电路基板进行充分除湿后，将堆叠体倒置平放入切割灌封模具中，采用致密的绝缘环氧灌封胶水，将立体堆叠的电路基板连同层间垫板整体灌封后固化，形成立体堆叠的多层电路基板灌封体。
进一步的，层间垫板与电路基板材料相匹配，悬空互连引线与电路基板互连线材料一致。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种基板堆叠系统集成模块侧向互连结构的制备方法，采用针对单个系统集成模块设计的电路基板，在基板上组装好裸芯片、无源元件或塑封器件后，通过将多块基板进行堆叠组装，并通过采用基板功能区外侧加工的悬空互连引线作为基板信号引出线路，之后通过将堆叠体依次进行环氧灌封、切割、切割体表面金属化和金属化层表面激光刻线，最终在三维基板堆叠体侧面实现侧向立体互连，从而实现将多个基板和不同元件集成封装成单个三维度封装的系统集成模块电路的目的，多个基板连接结构通过切割体表面金属化连通，连接稳定，不需要进行焊接，本方法简单，能够实现叠层层数可达到4层以上的，基板层间线间距为250μm的高密度层间布线，从而实现基于叠层基板的系统集成模块的侧向立体互连。本方法能够对电路板结构形成高致密环氧包封，从而对电路内部引线、元件和其余组件提供可靠的保护作用，其工艺成本低于裸芯片三维封装技术，而由于使用基于基板的组装工艺，可兼容多种不同元件，因此产品扩展能力较强，特别适合有高度小型化需求的基于基板的系统集成电子产品模块，可为基于基板堆叠的微系统集成模块产品提供了一个通用的新型立体互连方法和封装工艺平台，具有广阔的应用前景。本发明不再需要通过焊接实现层间互连，从而杜绝了在焊接层间互连组件过程中造成基板其他元件受损或出现焊料重熔的可能，可实现较高的的层间三维布线密度，最小侧向引线间距可达250μm，使用的电路基板层间引线四面悬空，可以被灌封胶充分包裹，大幅度提升了相邻三维互连引线之间的绝缘保护效果。
进一步的，悬空引线部分与基板内部引线的材料一致，相对于典型焊接结构的外接引线，能够有效降低由于材料变化而造成的阻抗突变，保证信号完整性，确保电路工作频率的提升。
进一步的，通过在电路基板加工环节，在电路基板四周互连引线，通过对电路基板四周功能区外进行刻蚀得到悬空互连引线，结构稳定，加工方便。
进一步的，在基板上组装好裸芯片、无源元件或塑封器件后，通过采用层间垫板与电路基板悬空互连引线以内区域不重叠型层间垫板和堆叠模具组合进行层间粘接，可实现将电路基板组件完成垂直方向的三维叠层组装。
附图说明
图1为电路基板悬空互连引线加工流程图。
图2为三层叠层电路基板设计示意以及基板侧边悬空互连引线示意图。
图3为层间垫板结构示意图。
图4为为带悬空互连引线的电路基板示意图。
图5堆叠后的电路基板横截面结构示意图。
图6为基板侧边互连引出线结构示意图。
图7为控深铣后的悬空互连引线背面结构示意图。
图8为刻蚀露出铜皮的悬空互连引线结构示意图。
图9为完成品悬空互连引线的电路基板双面结构示意图。
图10为三维堆叠示意图。
图11为外引线组件结构示意图。
图12为BGA型系统集成模块待悬空互连引线的引线层基板实物结构示意图。
图13为一个三维集成的电路基板结构堆叠组件实物结构示意图。
图14为三维堆叠后的电路基板实物结构示意图。
图15为切割成型的三维集成的电路基板实物结构示意图。
图16为激光刻蚀线与层间悬空互连引线位置关系示例结构示意图。
图17为完成表面金属化和激光刻蚀的电路结构示意图。
其中，1、电路基板；2、加厚层；3、铣槽；4、镀金层；5、互连引出线；6、层间垫板；7、定位柱；8、悬空互连引线；9、元器件；10、引线层基板；11、外引线；12、内部引线；13、三维叠层组；14、切割槽；15、切割保留区。
具体实施方式
下面结合附图对本发明做进一步详细描述：
通过在电路基板加工环节，在电路基板1四周加设悬空互连引线8，实现电路基板1层间线间距250μm的高密度侧面信号引出线布线；所述电路基板采用MCM-L基板、MCM-C基板或MCM-D基板中的一种或几种；
在完成引出线布线后的电路基板1上组装好裸芯片、无源元件或塑封器件后，通过采用“凹”字型层间垫板6和堆叠模具组合进行层间粘接，将电路基板1组件完成垂直方向的三维叠层组装；
通过将三维叠层组装的电路基板1进行环氧灌封、切割、表面金属化和侧面激光刻线，完成电路基板之间的三维立体布线互连；
综合以上工艺，能够完成叠层层数可达到4层以上的，电路基板1层间线间距250μm的高密度层间布线，从而实现基于叠层基板的系统集成模块的侧向立体互连。
如图1所示，第一步：在电路布线设计、引线层设计和悬空互连引线设计与加工：
第1阶段：按照所需的电路基板功能，设计电路基板1布线图，并根据所需的电路基板三维互连信号线引出设计，在电路基板顶面功能区外侧设计出平行的基板互连引出线5，如图2至图6所示；通过正常电路基板镀铜、叠片、层压工艺完成基板生产；其中互连引出线5需要设计为互相平行，并且需要在平面上与矩形功能区边缘相垂直，具体数量、位置根据需要实现最终三维互连的电路基板电功能和产品结构进行设计；
互连引出线5设计间距最小可达300μm，后期需要进行镀铜加厚，因此间距会变窄，实际加工出的间距最小可控制在250μm，宽度最小可达200μm～300μm。这些互连引出线5在灌封和切割后，将暴露出截断面作为三维互连点：即当各层基板垂直叠层时，相同位置的互连引线必须在设计图上能够重叠，并保证实际组装后精度偏差不大于±100μm。
第2阶段：在电路基板1立体互连线之外的功能区铜皮表面进行掩膜，然后采用电镀对互连引出线5所在的部分段进行电镀铜形成加厚层2，直至相邻最近的两根互连线间距达到设计值，最小为250μm，停止加厚；
第3阶段：在印制电路基板1上背面相对于互连引出线5加厚层2中线位置采用直径1.2mm～1.5mm的铣刀实施控深铣加工出铣槽3，铣槽3宽度在1mm～2mm，当电路基板1与互连引出线5之间剩余0.1mm～0.2mm厚度的有机基板材料时停止加工；如图7所示；
第4阶段：采用皮秒激光器对铣槽3内剩余有机材料进行激光刻蚀，直至将全部有机物刻蚀掉，通过清扫和等离子刻蚀进一步清洗铣槽内部，露出裸露的铜皮，如图8所示，从而形成悬空互连引线8；
第5阶段：切断互连引出线上多余部分，即去除互连引出线镀有加厚层之外的部分，如图6所示，如产品有必要对电路基板表面引线进行镀金保护，形成镀金层4，可在这一阶段对整板全部铜皮进行镀金保护，如图1和图9所示；
第二步：电路基板组装元件；
完成所需进行三维立体组装的全部电路基板1生产后，按正常电路基板1组装工艺流程进行所需的元器件9组装，包括在基板上组装裸芯片、无源元件或塑封器件，并进行清洗和引线键合，此时元件所需的层间信号互连通路即可通过悬空互连引线8引出至基板边缘；
系统集成模块外引线组装在一块单独的引线层基板10上；外引线11组装时需要在侧向上各层电路基板1的悬空互连引线8对应位置组装内部引线12，如图5、图11所示，将成“L”型的外引线插入引线层基板10相应位置并固定好，电路组装后将竖直部分a折弯成型即可构成TSOP型电路模块外引线，水平部分b则用于在切割环节露出截面，并在表面金属化和激光刻线环节与各层基板悬空互连引线截面形成互连；若最终成品电路模块计划采用BGA结构封装，则该引线层基板可同样采用悬空互连引线设计，如图12所示，悬空互连引线设计时位置对应所有层基板所加工的悬空互连引线位置；
第三步：加工层间垫板6：
采用与电路基板1相同或参数相近的材料，如FR-4材料，加工出无引线的基板，形状为平板“凹”字形结构，如图4、图5、图12、图13所示；层间垫板6厚度需要根据计算和设计，按照需要的两层相邻三维堆叠电路基板之间间距加工；两层叠层电路基板间距设计时应该考虑基板上计划安装的元件最大高度、基板间散热、阻抗等问题：包括悬空互连引线和总体结构高度设计时均应进行模拟，以便确保电功能正常；
层间垫板6与电路基板1的悬空互连引线8以内区域不重叠，即在设计中需要为电路基板预留出正常功能区域之外的堆叠区域，用于搭接“凹”字型层间垫板6，搭接区和“凹”字型层间垫板6均位于最终三维模块边距之外，在灌封后的切割过程中将被切割掉；
需要设计加工专用外引线布线层基板，以便将三维堆叠组装后的总体电路所需的外引线全部集成在该层电路基板上，外引线组装方式可根据电路需要设计，包括焊装插排引线等，但必须在该层基板对应最终三维模块功能区的外边缘对应位置设计出全部各层电路基板所需要的悬空互连引线，各功能引脚所对应的悬空互连引线位置需要与各层电路基板所设计的相同功能的引线位置相同；通过将各层相同功能的引线应设计至相同位置的方法，以便在最终阶段通过激光刻蚀实现垂直侧向立体互连，此阶段还需同时设计出在三维组装完成后进行侧向互连的激光刻线图，在侧向表面相邻且可以互连的各层引线截面可由激光刻线分割在同一个激光划线区域内；
第四步：三维叠层组13：
将加工出的层间垫板6和焊接完成的待三维组装电路基板1，包括带外引线的引线层基板10，采用模具进行定位叠层组装；如图10所示，给出了一种模具的示例，即采用模具上的定位柱7配合设计在各层基板上指定位置的定位孔7，统一定位各层电路基板1和层间垫板6，完成准确定位和叠层；各层电路基板和层间垫板6之间采用快速固化液体胶水进行粘接，如图4、图5、图10所示，点胶和粘接区域为层间垫板6和上下层电路基板搭接的区域；完成三维叠层组13组装；
第五步：灌封：
将堆叠完毕的电路基板三维叠层组件进行充分除湿后，将三维叠层组13倒置，即引线层基板10向上，在125℃保温24h即可除湿，平放入可切割的灌封模具；采用致密的绝缘环氧灌封胶水，将立体堆叠的电路基板连同层间垫板6(即三维叠层组13)整体灌封，然后按胶水固化条件完成胶水固化，使全部元器件、引线和互连线被胶水包裹并形成整体；在灌封过程中，①胶水灌封高度需要正好达到与引线层基板齐平，确保最终电路内部结构被灌封胶保护而又不会使胶水污染引线；②灌封胶水的选择需要尽可能选择热膨胀系数低，内部固化应力小的品种；③选择胶水时胶水固化温度和时间不能大于电路内部器件可承受的上限，如图14所示；
第六步：切割：
将灌封完毕的灌封体进行切割成型，切割设备可以采用铣床、平面磨床或研磨机。电路切割过程中需要严格保护引腿。切割位置位于电路基板1四边悬空互连引线开槽中心线位置，如图5所示切割槽14位置，切割后留下切割保留区15，三维叠层组13的多层电路基板灌封体在侧向上露出被环氧灌封胶包裹的各层悬空互连引线截面，从而为侧向立体互连提供电信号连接点，如图15所示；
第六步：表面金属化：
将切割成型的三维堆叠灌封体采用等离子或轻度表面喷砂进行表面粗化处理，使悬空互连引线截面轻微凸出环氧胶表面，为表面镀层附着做准备。
将安装外引线的引线层基板用可剥离胶保护好，然后对模块进行表面金属化。
具体采用化学镀镍、电镀镍或电镀金；化学镀镍镀层厚度为0.5μm～2.5μm，电镀镍镀层厚度为2.0μm～6.0μm，电镀金镀层厚度为1.5μm～2.5μm。
完成表面金属化后去除引线保护可剥离胶。
第七步：激光刻线：
通过激光刻蚀将上下各层需要相联的层间悬空互连引线、电源线和其余镀层相隔离，激光刻蚀线宽度应满足相邻刻线区之间绝缘要求，如图16、图17所示，宽度：60μm～120μm，深度100μm～250μm；不同导电区域绝缘电阻≥10MΩ，模块外部及划线槽内无可移动多余物或多余物为绝缘物，不影响电路互连结构；激光刻线深度不可达到电路基板区域。
激光刻线完毕后，由于不同层电路基板的悬空互连引线被镀层相连接且与其余相邻引线相绝缘，叠层电路基板之间即可实现侧向立体互连，从而实现电路功能。被环氧灌封胶包裹的各层引线之间实现了可靠绝缘，同时环氧灌封胶对各层基板之间起到了支撑和元件保护作用，并形成完整环氧封装。
Claims (9)
1.一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，包括以下步骤：
步骤1)、根据电路基板三维互连信号线引出设计，在电路基板功能区外四周加设与三维互连信号线同位的悬空互连引线，实现电路基板引出线布线，完成电路基板生产：具体的，
a、在电路基板对应最终堆叠模块功能区的外边缘对应位置预留电路基板所需要的互连引出线，各功能引脚所对应的互连引出线位置需要与各层电路基板所设计的相同功能的引线位置相同；
b、在电路基板互连引出线之外的电路基板功能区铜皮表面进行掩膜，然后采用电镀对互连引出线所在的部分进行电镀金属层加厚，直至相邻最近的两根互连引出线间距达到设计值；
c、在电路基板背面与电镀金属层加厚互连引出线中线对应位置进行铣槽加工，当电路基板厚度与互连引出线之间剩余0.1mm～0.2mm的有机基板材料时停止加工；
d、对铣槽内剩余有机材料进行激光刻蚀，直至将全部有机物刻蚀掉，通过清扫和等离子刻蚀进一步清洗铣槽内部，露出裸露金属层，从而形成悬空互连引线；
步骤2)、对布设有悬空互连引线的电路基板进行元器件组装；同时制备引线层基板；
步骤3)、将引线层基板与待堆叠电路基板由下至上依次放入封装模具中，在相邻两个基板之间设置层间垫板，将各层电路基板和层间垫板之间进行粘接固定；
步骤4)、将堆叠好的引线层基板与待堆叠电路基板采用环氧灌封胶进行绝缘灌封形成立体堆叠的多层电路基板灌封体；
步骤5)、对立体堆叠的多层电路基板灌封体沿电路基板四周悬空互连引线中心线位置切割，三维立体堆叠的多层电路基板灌封体在侧向上露出被环氧灌封胶包裹的各层悬空互连引线截面，从而为侧向立体互连提供电信号连接点；
步骤6)、对切割成型的三维立体堆叠的多层电路基板除灌封体引线层基板外的其他面进行表面金属化；
步骤7)、通过激光刻蚀将上下各层基板需要相联的层间悬空互联引线、电源线和其余镀层相隔离，即可完成基板堆叠系统集成模块侧向互连结构制备。
2.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤1)中的悬空互连引线相互平行设置并且与电路基板功能区边缘垂直。
3.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤2)中，将系统集成模块外引线组装在引线层基板上，引线层基板位于待堆叠电路基板最下端，系统集成模块外引线两端贯穿引线层基板，靠近待堆叠电路基板一端的系统集成模块外引线与悬空互连引线位置相同且平行。
4.根据权利要求3所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，将系统集成模块外引线插入引线层基板相应位置并固定好，电路组装后将系统集成模块外引线的竖直部分折弯成型即可构成TSOP型电路模块外引线，系统集成模块外引线的水平部分则用于在切割环节露出截面，并在表面金属化和激光刻线环节与各层基板悬空互连引线截面形成互连。
5.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤3)中，引线层基板的外引线与待堆叠电路基板悬空互连引线位置相对应，层间垫板与电路基板悬空互连引线以内区域不重叠。
6.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤3)中，在待堆叠电路基板的悬空互连引线外区域设置定位孔，采用封装模具上的定位柱配合设计在各层基板上的定位孔，统一定位各层电路基板和层间垫板。
7.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤6)中，将切割成型的三维立体堆叠的多层电路基板灌封体采用等离子或轻度表面喷砂进行表面粗化处理，使悬空互连引线截面凸出环氧灌封胶表面。
8.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，表面金属化采用化学镀镍、电镀镍或电镀金；化学镀镍镀层厚度为0.5μm～2.5μm，电镀镍镀层厚度为2.0μm～6.0μm，电镀金镀层厚度为1.5μm～2.5μm。
9.根据权利要求1所述的一种基板堆叠系统集成模块侧向互连结构的制备方法，其特征在于，步骤4)中，将堆叠好的引线层基板与待堆叠电路基板进行充分除湿后，将堆叠体倒置平放入切割灌封模具中，采用致密的绝缘环氧灌封胶水，将立体堆叠的电路基板连同层间垫板整体灌封后固化，形成立体堆叠的多层电路基板灌封体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810652294.4A CN108899307B (zh) | 2018-06-22 | 2018-06-22 | 一种基板堆叠系统集成模块侧向互连结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810652294.4A CN108899307B (zh) | 2018-06-22 | 2018-06-22 | 一种基板堆叠系统集成模块侧向互连结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108899307A CN108899307A (zh) | 2018-11-27 |
| CN108899307B true CN108899307B (zh) | 2020-02-21 |
Family
ID=64345812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810652294.4A Active CN108899307B (zh) | 2018-06-22 | 2018-06-22 | 一种基板堆叠系统集成模块侧向互连结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899307B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755168B (zh) * | 2019-01-04 | 2020-12-25 | 西安微电子技术研究所 | 一种三维堆叠树脂灌封电路模块表面局部阻镀方法 |
| CN110581124B (zh) * | 2019-09-12 | 2021-03-19 | 西安电子科技大学 | 一种多层次融合的三维系统集成结构的制备方法 |
| CN111737930B (zh) * | 2020-06-18 | 2023-06-16 | 西安微电子技术研究所 | 一种针对底板信号特征值的连线关系筛选方法及设备 |
| CN111593333A (zh) * | 2020-06-30 | 2020-08-28 | 西安微电子技术研究所 | 一种立体堆叠树脂灌封模块的表面多材质金属化方法 |
| CN112053960B (zh) * | 2020-09-10 | 2022-06-28 | 深圳市深濠精密科技有限公司 | 一种高堆叠封装结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
| CN1157790C (zh) * | 2000-11-27 | 2004-07-14 | 矽品精密工业股份有限公司 | 芯片堆叠封装结构 |
| CN106409724B (zh) * | 2016-09-30 | 2019-05-21 | 西安微电子技术研究所 | 一种PoP自动堆叠系统及方法 |
-
2018
- 2018-06-22 CN CN201810652294.4A patent/CN108899307B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108899307A (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108899307B (zh) | 一种基板堆叠系统集成模块侧向互连结构的制备方法 | |
| US20150131248A1 (en) | Three-dimensional modules for electronic integration | |
| US8716036B2 (en) | Method for collective fabrication of 3D electronic modules comprising only validated PCBs | |
| CN102548253A (zh) | 多层电路板的制作方法 | |
| US8797756B2 (en) | Integrated overmolded interconnect tab for surface-mounted circuits | |
| KR20140081193A (ko) | 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법 | |
| CN102256450A (zh) | 埋入式无源器件的电路板及其制造方法 | |
| KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
| US20190053375A1 (en) | Trace anywhere interconnect | |
| JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
| US11380650B2 (en) | Batch manufacture of component carriers | |
| CN105304580A (zh) | 半导体装置及其制造方法 | |
| CN109148410B (zh) | 一种集成电路板及其制备方法 | |
| WO2011077968A1 (ja) | 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器 | |
| KR20140043979A (ko) | 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법 | |
| JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
| CN210745644U (zh) | 电路板及半导体封装体 | |
| JPWO2011024469A1 (ja) | 基板製造方法および樹脂基板 | |
| JP6141705B2 (ja) | 部品内蔵配線基板及びその製造方法 | |
| CN112235932A (zh) | 电路板及其制备方法、半导体封装体 | |
| CN116033645A (zh) | 无芯部件承载件及用于制造无芯部件承载件的方法 | |
| CN114828450A (zh) | 电路板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221228 Address after: 451161 Tower C, Xinggang Building, No. 16, Huhang Road, Zhengzhou Airport Economic Comprehensive Experimental Zone, Zhengzhou City, Henan Province Patentee after: Zhengzhou Xinghang Technology Co.,Ltd. Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE |