CN114828450A - 电路板及其制备方法 - Google Patents

电路板及其制备方法 Download PDF

Info

Publication number
CN114828450A
CN114828450A CN202110111324.2A CN202110111324A CN114828450A CN 114828450 A CN114828450 A CN 114828450A CN 202110111324 A CN202110111324 A CN 202110111324A CN 114828450 A CN114828450 A CN 114828450A
Authority
CN
China
Prior art keywords
conductive
layer
hole
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110111324.2A
Other languages
English (en)
Inventor
傅志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202110111324.2A priority Critical patent/CN114828450A/zh
Publication of CN114828450A publication Critical patent/CN114828450A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole

Abstract

本申请提供一种电路板的制备方法，包括以下步骤：提供一基板，并在基板上开设通孔；在通孔的孔壁上开设凹槽；对通孔及凹槽进行金属化，使得通孔的孔壁覆盖金属层；对基板进行线路制作形成两个第一导电线路层，第一导电线路层包括多个第一导电线路；去除覆盖于通孔孔壁的金属层形成第一导接线，其中，相连接的第一导接线和第一导电线路的截面面积相等。本申请通过使电路板中电连接形成的整段电路各处的截面尺寸一致，可降低信号损失和噪声。本申请还提供一种电路板。

Description

电路板及其制备方法
技术领域
本申请涉及一种电路板及其制备方法。
背景技术
随着电子装置微小化的趋势，电子装置的电路的走线也就越密集，而且越是密集的电路，电路的走线也就越复杂，若是将所有的线路都放同一层电路板上，有可能会因线路过于靠近，造成信号的干扰，因此需要多层电路板的设计。
多层电路板的各层导电线路通过过孔电连接。过孔包括导电孔及位于导电孔周围的焊盘，由此使得过孔的截面面积不一致；且过孔的尺寸受到钻孔和电镀等工艺的限制，截面面积往往远大于各层导电线路的截面面积；由此使得电路板中电连接形成的整段电路各处的截面尺寸不一致，从而在信号传输时会造成信号损失和噪声。
发明内容
有鉴于此，有必要提供一种能够解决上述技术问题的电路板及其制备方法。
本申请提供一种电路板的制备方法，包括以下步骤：
提供一基板，所述基板包括基材层及铜层；
在所述基板上开设至少一通孔，所述通孔贯通所述基板设有铜层的表面；
在每一通孔的孔壁上开设至少一凹槽，且每一凹槽贯通所述基板设有铜层的表面；
对所述通孔及所述凹槽进行金属化，使得所述通孔的孔壁覆盖金属层；
对铜层进行线路制作形成第一导电线路层，所述第一导电线路层包括多个第一导电线路；
去除通孔孔壁的金属层形成第一导接线，其中，相连接的第一导接线和第一导电线路的截面面积相等。
本申请还提供一种电路板，基材层、形成在所述基材层表面的第一导电线路层以及开设于所述基材层上的至少一通孔，所述第一导电线路层包括多个第一导电线路，每一通孔的孔壁内嵌至少一个第一导接线，其中，相连接的第一导接线和第一导电线路的截面面积相等。
本申请的电路板的制备方法，其通过在通孔的孔壁上开设凹槽，可以使加工形成的凹槽具有较小截面面积，并填充凹槽形成第一导接线，从而获得了具有较小截面面积的第一导接线；相较现有技术中的过孔，所述第一导接线的形成不受钻孔工艺的限制，使得其截面面积能够做得更小，进而使其能够和线路制作形成的导电线路的截面面积相一致；且所述第一导接线不具有围绕在其周围的焊盘，其各处的截面面积一致，进而可避免因导通线路各处截面面积不一致而导致的信号损失和噪音。
附图说明
图1是本申请一实施方式提供的基板的截面示意图。
图2是在图1所示的基板上开设通孔的截面示意图。
图3是在图2所示的通孔的孔壁上开设多个凹槽的俯视图。
图4是在图2所示的通孔的孔壁上开设多个凹槽的局部立体示意图。
图5是对图4所示的通孔及凹槽进行金属化形成过孔及导接线的局部立体示意图。
图6是对图5所示的基板进行线路制作形成第一导电线路层的局部立体示意图。
图7是将图6所示的金属层去除后的局部立体示意图。
图8是图7所示结构的截面示意图。
图9是在图8所示的基板的两侧层压层压板的截面示意图。
图10是在图9所示的层压板上开设通孔的截面示意图。
图11是对图10所示的层压板进行线路制作形成第二导电线路层的截面示意图。
图12是在图11所示结构的两侧形成第三导电线路层的截面示意图。
图13是图12所示导通线路的立体示意图。
主要元件符号说明
基板 10
基材层 11
铜层 12、33
通孔 101
凹槽 103
金属层 23a
导通孔 20
导接线 21a
第一导电线路层 120
第一导电线路 121
层压板 30
介质层 31、51
连通孔 301
第二导接线 41a
第二导电线路 421
第三导电线路 521
第三导接线 51a
导通线路 70
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
请结合参照图1至图13，本申请一实施方式的电路板的制备方法，其包括以下步骤：
步骤S1，请参阅图1，提供一基板10，所述基板10包括一基材层11以及形成于所述基材层11相对两表面的铜层12。
本实施方式中，所述基材层11为柔性树脂层，如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等。所述基材层11的材料还可为包含基体树脂和纤维的预浸料。在一可选的实施方式中，所述基板10为一多层线路板。
步骤S2，请参阅图2，在所述基板10上开设至少一通孔101。所述通孔101贯穿两个铜层12及所述基材层11。
所述通孔101可通过激光钻孔或机械钻孔等其他方式形成。所述通孔101的直径约为0.01mm～0.5mm。
步骤S3，请参阅图3及图4，在每一通孔101的孔壁上开设至少一个凹槽103，且每一凹槽103贯穿两个铜层12及所述基材层11。
所述凹槽103可通过激光镭射加工形成，也可通过机械切割等其他方式形成。本实施方式中，所述凹槽103为矩形，所述凹槽103的截面面积约为30μm x 30μm～80μm x 80μm。所述凹槽103的形状可根据需要进行调整，所述凹槽103的截面的尺寸可根据导电线路的截面的尺寸进行调整。
在一可选的实施方式中，每一通孔101内的凹槽103的数量为四个，所述凹槽103均匀间隔分布。在其他实施方式中，所述凹槽103的数量及分布可根据需要进行调整。
步骤S4，请参阅图5，对所述通孔101及所述凹槽103进行金属化，使得所述通孔101的孔壁覆盖金属层23a以对应形成导通孔20。每一凹槽103内填满金属
在其他实施例中，金属化时可在两个铜层12的表面覆盖一金属层(图未示)。
步骤S5，请参阅图6，对两个铜层12进行线路制作，从而对应形成两个第一导电线路层120。所述第一导电线路层120包括多个第一导电线路121。
步骤S6，请参阅图7和图8，去除覆盖于所述通孔101孔壁的金属层23a，即去除所述导通孔20，以形成第一导接线21a。每一凹槽103内填满的金属作为第一导接线21a。每一导接线21a电连接相应的两个第一导电线路121。
每一导接线21a的截面面积和相应的凹槽103的截面面积相等，相连接的两个第一导电线路121和第一导接线21a的截面面积相同。本实施方式中，多个凹槽103的截面面积相等，使得多个第一导接线21a的截面面积相等，以便于加工。可选的，多个凹槽103的截面面积不相等，以制得具有不同截面面积的多个第一导接线21a，以适应不同的电路设计需求。
在一可选的实施方式中，通过机械钻孔的方式对应所述导通孔20进行钻孔，以去除覆盖于所述通孔101孔壁的金属层23a。
在其他实施方式中，还可通过镭射切割、蚀刻等其他方式去除覆盖于所述通孔101孔壁的金属层23a。
步骤S7，请参阅图9，提供层压板30，并将所述层压板30压合至所述基板10，使得所述第一导电线路层120夹设于所述基材层11与所述层压板30之间。
本实施方式中，所述层压板30包括介质层31及设置于所述介质层31一侧的铜层33。所述介质层31背离所述铜层33的一侧与所述基板10结合覆盖所述第一导电线路层120，且在压合时所述介质层31流动填充所述通孔101，从而使得所述第一导电线路层120内埋于所述介质层31中。
所述介质层31可选自但不仅限于聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂、不饱和树脂、聚酰亚胺等中的至少一种。
本实施方式中，所述层压板30的数量为两个，分别压合至所述基板10设有所述第一导电线路层120的两侧。
步骤S8，请参阅图10，在所述层压板30上开设多个连通孔301，所述多个连通孔301对应所述第一导电线路层120设置以露出多个第一导电线路121的部分区域。其中，多个连通孔301和多个第一导电线路121一一对应。
所述连通孔301可通过激光镭射加工形成。所述连通孔301的截面面积和相应第一导电线路121的截面面积相等。
步骤S9，请参阅图11，在所述层压板30背离所述基板10的一侧进行线路制作形成第二导电线路层(图未示)，并对应所述连通孔301形成第二导接线41a。
在一实施方式中，可通过对所述连通孔301进行金属化，使所述连通孔301内填满金属以对应形成所述第二导接线41a。
所述第二导电线路层包括多个第二导电线路421。每一第二导接线41a电连接一个第二导电线路421和相应的第一导电线路121。所述第二导电线路421的截面面积、相应的第二导接线41a的截面面积和相应的第一导电线路121的截面面积相等。
步骤S10，请参阅图12以及图13，在所述层压板30背离所述基板10的一侧形成第三导电线路层(图未示)。所述第三导电线路层包括多个第三导电线路521。每一第三导电线路521通过一个第三导接线51a和相应的第二导电线路421电连接。相连接的第三导电线路521、第三导接线51a以及第二导电线路421的截面面积相等。
本实施方式中，两个第三导电线路层形成在两个层压板30背离所述基板10的一侧。
所述第三导电线路层和第三导接线51a可通过全加成法或半加成法形成。在一实施方式中，重复步骤S7-S9，即可形成第三导电线路层。具体的，形成第三导电线路层包括以下步骤：提供另一层压板，并将该另一层压板压合至层压板30背离所述基板10的一侧，使得所述第二导电线路层夹设于所述层压板30与该另一层压板之间，其中，该另一层压板包括覆盖所述第二导电线路层的介质层51和设置于所述介质层51一侧的另一铜层；在该另一层压板上开设对应露出多个第二导电线路421的多个另一连通孔；在该另一层压板背离所述第二导电线路层的一侧进行线路制作形成第三导电线路层，并对应所述另一连通孔形成第三导接线51a。
依次连接的一个第三导电线路521、相应的一个第三导接线51a、相应的一个第二导电线路421、相应的一个第二导接线41a、相应的一个第一导电线路121、相应的一个第一导接线21a、相应的另一个第一导电线路121、相应的另一个第二导接线41a、相应的另一个第二导电线路421、相应的另一个第三导接线51a以及相应的另一个第三导电线路521形成导通线路70。所述导通线路70各处的截面面积相等，可避免因导通线路各处截面面积不一致而导致的信号损失和噪音。
请参阅图12和图13，本申请实施方式还提供一种电路板100，其包括基材层11、形成在所述基材层11相对两表面的两个第一导电线路层120、分别形成在两个第一导电线路层120背离所述基材层11一侧的两个介质层31、分别形成在两个介质层31背离相应第一导电线路层的两个第二导电线路层、分别形成在两个第二导电线路层背离相应介质层31一侧的两个介质层51以及分别形成在两个介质层51背离相应第二导电线路层一侧的两个第三导电线路层。所述第一导电线路层120包括多个第一导电线路121，所述第二导电线路层包括多个第二导电线路421，所述第三导电线路层包括多个第三导电线路521。所述电路板100还包括开设于所述基材层11上的至少一通孔101，每一通孔101的孔壁嵌设多个间隔分布的第一导接线21a。每一导接线21a电连接相应的两个第一导电线路121。所述电路板100还包括嵌设于所述介质层31中的多个第二导接线41a和嵌设于所述介质层51中的多个第三导接线51a。每一第二导接线41a电连接一个第一导电线路121和相应的一个第二导电线路421，每一第三导接线51a电连接一个第二导电线路421和相应的一个第三导电线路521。相连接的第一导接线21a、第一导电线路121、第二导接线41a、第二导电线路421、第三导接线51a、第三导电线路521的截面面积相等。
本申请的电路板的制备方法，其通过在通孔101的孔壁上开设凹槽103，可以使加工形成的凹槽103具有较小截面面积，并填充凹槽103形成第一导接线21a，从而获得了具有较小截面面积的第一导接线21a；相较现有技术中的过孔，所述第一导接线21a的形成不受钻孔工艺的限制，使得其截面面积能够做得更小，进而使其能够和线路制作形成的导电线路的截面面积相一致；且所述第一导接线21a不具有围绕在其周围的焊盘，其各处的截面面积一致。另外，通过控制后续载板增层工艺中形成的第二导接线41a和第三导接线51a的截面面积，以及控制线路制作形成的导电线路的截面面积，可使导通线路70各处的截面面积一致。
以上所揭露的仅为本申请较佳实施方式而已，当然不能以此来限定本申请，因此依本申请所作的等同变化，仍属本申请所涵盖的范围。

Claims (10)

1.一种电路板的制备方法，包括以下步骤：
提供一基板，所述基板包括基材层及铜层；
在所述基板上开设至少一通孔，所述通孔贯通所述基板设有铜层的表面；
在每一通孔的孔壁上开设至少一凹槽，且每一凹槽贯通所述基板设有铜层的表面；
对所述通孔及所述凹槽进行金属化，使得所述通孔的孔壁覆盖金属层；
对铜层进行线路制作形成第一导电线路层，所述第一导电线路层包括多个第一导电线路；
去除通孔孔壁的金属层形成第一导接线，其中，相连接的第一导接线和第一导电线路的截面面积相等。
2.如权利要求1所述的电路板的制备方法，其特征在于，还包括以下步骤：
提供层压板，并将所述层压板压合至所述基板形成第一导电线路层的表面，所述层压板包括层叠设置的介质层和铜层，所述介质层覆盖所述第一导电线路层并填充所述通孔；
在所述层压板上开设多个连通孔以对应暴露多个第一导电线路的部分区域；
在所述层压板背离所述基板的一侧进行线路制作形成第二导电线路层，并对应所述多个连通孔形成多个第二导接线，所述第二导电线路层包括多个第二导电线路，其中，相连接的第一导接线、第一导电线路、第二导接线和第二导电线路的截面面积相等。
3.如权利要求2所述的电路板的制备方法，其特征在于，还包括以下步骤：在所述层压板背离所述基板的一侧形成第三导电线路层，所述第三导电线路层包括多个第三导电线路，每一第三导电线路通过一个第三导接线和相应的第二导电线路电连接，相连接的第三导电线路、第三导接线和第二导电线路的截面面积。
4.如权利要求3所述的电路板的制备方法，其特征在于，通过全加成法或半加成法形成所述第三导电线路层和所述第三导接线。
5.如权利要求1所述的电路板的制备方法，其特征在于，所述凹槽通过激光镭射加工或机械切割的方式形成。
6.如权利要求1所述的电路板的制备方法，其特征在于，通过机械钻孔、镭射切割或蚀刻的方式，去除覆盖于所述贯通孔孔壁的金属层。
7.如权利要求1所述的电路板的制备方法，其特征在于，每一通孔的孔壁上开设多个凹槽，所述多个凹槽的截面面积相等。
8.如权利要求1所述的电路板的制备方法，其特征在于，每一通孔的孔壁上开设多个凹槽，所述多个凹槽的截面面积不相等。
9.一种电路板，包括基材层、形成在所述基材层表面的第一导电线路层以及开设于所述基材层上的至少一通孔，所述第一导电线路层包括多个第一导电线路，每一通孔的孔壁内嵌至少一个第一导接线，其中，相连接的第一导接线和第一导电线路的截面面积相等。
10.如权利要求9所述的电路板，其特征在于，所述电路板还包括形成在所述第一导电线路层背离所述基材层一侧的介质层以及形成在所述介质层背离所述第一导电线路层一表面的第二导电线路层，所述第二导电线路层包括多个第二导电线路，所述介质层填充所述通孔，每一第三导电线路通过嵌设于所述介质层中的第二导接线与一个第二导电线路电连接，其中，相连接的第一导接线、第一导电线路、第二导接线和第二导电线路的截面面积相等。
CN202110111324.2A 2021-01-27 2021-01-27 电路板及其制备方法 Withdrawn CN114828450A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110111324.2A CN114828450A (zh) 2021-01-27 2021-01-27 电路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110111324.2A CN114828450A (zh) 2021-01-27 2021-01-27 电路板及其制备方法

Publications (1)

Publication Number Publication Date
CN114828450A true CN114828450A (zh) 2022-07-29

Family

ID=82525204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110111324.2A Withdrawn CN114828450A (zh) 2021-01-27 2021-01-27 电路板及其制备方法

Country Status (1)

Country Link
CN (1) CN114828450A (zh)

Similar Documents

Publication Publication Date Title
US9040837B2 (en) Wiring board and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US11277925B2 (en) Wiring board and method for manufacturing the same
US20150213946A1 (en) Printed wiring board
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100857165B1 (ko) 회로기판 제조방법
US7278205B2 (en) Multilayer printed wiring board and production method therefor
CN111527798A (zh) 内埋式电路板及其制作方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
EP0574207A2 (en) Multilayer printed circuit board and method for manufacturing the same
CN114828450A (zh) 电路板及其制备方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JP2000323841A (ja) 多層回路基板とその製造方法
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
US20220248530A1 (en) Wiring substrate
TWI785868B (zh) 線路基板及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220729