CN109148410B - 一种集成电路板及其制备方法 - Google Patents

一种集成电路板及其制备方法 Download PDF

Info

Publication number
CN109148410B
CN109148410B CN201810812024.5A CN201810812024A CN109148410B CN 109148410 B CN109148410 B CN 109148410B CN 201810812024 A CN201810812024 A CN 201810812024A CN 109148410 B CN109148410 B CN 109148410B
Authority
CN
China
Prior art keywords
layer
copper
clad plate
copper circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810812024.5A
Other languages
English (en)
Other versions
CN109148410A (zh
Inventor
李晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoqing Jiuliang Photoelectric Technology Co Ltd
Original Assignee
Zhaoqing Jiuliang Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhaoqing Jiuliang Photoelectric Technology Co ltd filed Critical Zhaoqing Jiuliang Photoelectric Technology Co ltd
Priority to CN201810812024.5A priority Critical patent/CN109148410B/zh
Publication of CN109148410A publication Critical patent/CN109148410A/zh
Application granted granted Critical
Publication of CN109148410B publication Critical patent/CN109148410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明属于半导体技术领域，具体涉及一种集成电路及其制备方法。本发明制备的集成电路板包括四层铜电路，在第一层铜电路和第四层铜电路的外侧设置有保护层，而在四层铜电路的边缘设置有湿气阻挡层，在湿气阻挡层内侧设置有湿气吸收层。可有效阻挡外部湿气对多层集成电路板的侵蚀，延长多层集成电路板的使用寿命。

Description

一种集成电路板及其制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种集成电路板及其制备方法。
背景技术
PCB是印刷电路板(即Printed Circuit Board)的简称，它几乎会出现在每一种电子设备当中。随着电子设备越来越复杂，PCB板上的线路与零件也越来越密集了。PCB板经由单面-双面-多层发展，并且多层板的比重在逐年增加。现有技术中存在的六层集成铜基板，由于压板结构比较复杂，后续批量板的各工序生产并不顺畅，工艺复杂、成品合格率低等问题；另外，由于电路板的层数较多，柔性软板与柔性软板之间需要贴胶使软板结合起来，导致软板较厚，造成挠折性能和弯曲性能下降。
随着集成电路(IC)产品的广泛应用，人们对IC产品的寿命和可靠性提出更高的要求。而IC产品的寿命很大程度上受湿气的影响。无论组成IC产品的IC封装件的工艺如何，IC封装结构中不可避免地会发生湿气渗透，尤其会通过环氧树脂模塑化合物(EMC)与印刷电路板之间的界面而渗透，引起IC封装件电性能的退化，从而导致IC的可靠性劣化，并缩短使用寿命。
发明内容
本发明的目的是提供一种集成电路板及其制备方法。本发明制备的集成电路板包括四层铜电路，在第一层铜电路和第四层铜电路的外侧设置有保护层，而在四层铜电路的边缘设置有湿气阻挡层，在湿气阻挡层内侧设置有湿气吸收层。可有效阻挡外部湿气对多层集成电路板的侵蚀，延长多层集成电路板的使用寿命。
本发明的技术方案为：
一种集成电路板，包括第一层铜电路、第二层铜电路、第三层铜电路和第四层铜电路，所述第一层铜电路和第二层铜电路分别布置在第一覆铜板的上端面和下端面，所述第三层铜电路和第四层铜电路分别布置在第二覆铜板的上端面和下端面，所述第一覆铜板下端面边缘与第二覆铜板上端面边缘之间通过连接片层压合粘接固定，在第一铜电路、第二铜电路、第三铜电路和第四铜电路的边缘布置有湿气阻挡层，在湿气阻挡层内侧布置湿气吸收层。
优选地，所述第一覆铜板和第二覆铜板均为聚酰亚胺板体。
优选地，所述集成电路板上分布设置有经孔金属化工艺处理的多个通孔。
优选地，所述第一覆铜板上端面的第一层铜电路上覆盖有第一保护层，第一保护层上分布有多个与第一层铜电路连接的焊盘；所述第二覆铜板下端面的第四层铜电路上覆盖有第二保护层，第二保护层上分布有多个与第四层铜电路连接的焊盘。
优选地，所述湿气阻挡层包括用疏水基包裹的二氧化硅纳米颗粒。
优选地，所述湿气吸收层包括用亲水基包裹的二氧化硅纳米颗粒。
上述集成电路的制备方法，包括以下步骤：
(1)将大块覆铜板进行裁剪加工成第一覆铜板和第二覆铜板；
(2)在第一覆铜板上端面和下端面分别制作第一层铜电路和第二层铜电路，在第二覆铜板上端面和下端面分别制作第三层铜电路和第四层铜电路，并铣图形；
(3)将第一层铜电路、第二层铜电路、第三层铜电路和第四层铜电路边缘分别制作湿气阻挡层，在湿气阻挡层内侧制作湿气吸收层；
(4)对第一覆铜板上的第一层铜电路和第二层铜电路以及第二覆铜板上的第三层铜电路和第四层铜电路进行钻孔，生成多个通孔；
(5)对步骤(3)中钻出的通孔进行金属化处理；
(6)在第一覆铜板下端面边缘与第二覆铜板上端面边缘之间加入半固化片，半固化片经过压合粘接后形成连接片层，形成四层集成电路板初成品；
(7)在四层集成电路板初成品上进行钻孔；
(8)在步骤(6)中的孔进行金属化处理；
(9)对四层集成电路板初成品上表面和下表面进行沉金处理，形成保护层；
(10)在机床上对四层集成电路板进行打销钉孔、上销钉定位、上板、铣板及清洗处理；
(11)对四层集成电路板通电进行电性能检查及终检，检验合格后，包装入库。
优选地，所述半固化片是由环氧树脂涂覆于电子级玻璃布上烘干形成。
本发明的有益效果如下：
本发明制备的集成电路板包括四层铜电路，在第一层铜电路和第四层铜电路的外侧设置有保护层，而在四层铜电路的边缘设置有湿气阻挡层，在湿气阻挡层内侧设置有湿气吸收层。可有效阻挡外部湿气对多层集成电路板的侵蚀，延长多层集成电路板的使用寿命。
附图说明
附图1为本发明实施例1的集成电路板的剖视图。
具体实施方式
下面结合具体实施方式，对本发明的技术方案作进一步的详细说明，但不构成对本发明的任何限制。
实施例1
一种集成电路板，如附图1所示，包括第一层铜电路3、第二层铜电路4、第三层铜电路5和第四层铜电路6，所述第一层铜电路3和第二层铜电路4分别布置在第一覆铜板1的上端面和下端面，所述第三层铜电路5和第四层铜电路6分别布置在第二覆铜板2的上端面和下端面，第一覆铜板1和第二覆铜板2均为聚酰亚胺板体，所述第一覆铜板1下端面边缘与第二覆铜板2上端面边缘之间通过连接片层7压合粘接固定，在第一铜电路3、第二铜电路4、第三铜电路5和第四铜电路6的边缘布置有包括用疏水基包裹的二氧化硅纳米颗粒的湿气阻挡层8，在湿气阻挡层8内侧布置有包括用亲水基包裹的二氧化硅纳米颗粒的湿气吸收层9。上述集成电路板上分布设置有经孔金属化工艺处理的多个通孔。第一覆铜板1上端面的第一层铜电路3上覆盖有第一保护层10，第一保护层10上分布有多个与第一层铜电路3连接的焊盘；第二覆铜板2下端面的第四层铜电路6上覆盖有第二保护层11，第二保护层11上分布有多个与第四层铜电路6连接的焊盘。
上述集成电路的制备方法，包括以下步骤：
(1)将大块覆铜板进行裁剪加工成第一覆铜板1和第二覆铜板2；
(2)在第一覆铜板1上端面和下端面分别制作第一层铜电路3和第二层铜电路4，在第二覆铜板2上端面和下端面分别制作第三层铜电路5和第四层铜电路6，并铣图形；
(3)将第一层铜电路3、第二层铜电路4、第三层铜电路5和第四层铜电路6边缘分别制作湿气阻挡层8，在湿气阻挡层8内侧制作湿气吸收层9；
(4)对第一覆铜板1上的第一层铜电路3和第二层铜电路4以及第二覆铜板2上的第三层铜电路5和第四层铜电路6进行钻孔，生成多个通孔；
(5)对步骤(4)中钻出的通孔进行金属化处理；
(6)在第一覆铜板1下端面边缘与第二覆铜板2上端面边缘之间加入由环氧树脂涂覆于电子级玻璃布上烘干形成的半固化片，半固化片经过压合粘接后形成连接片层7，形成四层集成电路板初成品；
(7)在四层集成电路板初成品上进行钻孔；
(8)在步骤(7)中的孔进行金属化处理；
(9)对四层集成电路板初成品上表面和下表面进行沉金处理，形成保护层10和11；
(10)在机床上对四层集成电路板进行打销钉孔、上销钉定位、上板、铣板及清洗处理；
(11)对四层集成电路板通电进行电性能检查及终检，检验合格后，包装入库。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (6)

1.一种集成电路板，其特征在于，包括第一层铜电路、第二层铜电路、第三层铜电路和第四层铜电路，所述第一层铜电路和第二层铜电路分别布置在第一覆铜板的上端面和下端面，所述第三层铜电路和第四层铜电路分别布置在第二覆铜板的上端面和下端面，所述第一覆铜板下端面边缘与第二覆铜板上端面边缘之间通过连接片层压合粘接固定，在第一铜电路、第二铜电路、第三铜电路和第四铜电路的边缘布置有湿气阻挡层，在湿气阻挡层内侧布置湿气吸收层，所述第一覆铜板和第二覆铜板均为聚酰亚胺板体，所述第一覆铜板上端面的第一层铜电路上覆盖有第一保护层，第一保护层上分布有多个与第一层铜电路连接的焊盘；所述第二覆铜板下端面的第四层铜电路上覆盖有第二保护层，第二保护层上分布有多个与第四层铜电路连接的焊盘。
2.根据权利要求1所述的一种集成电路板，其特征在于，所述集成电路板上分布设置有经孔金属化工艺处理的多个通孔。
3.根据权利要求1所述的一种集成电路板，其特征在于，所述湿气阻挡层包括用疏水基包裹的二氧化硅纳米颗粒。
4.根据权利要求1所述的一种集成电路板，其特征在于，所述湿气吸收层包括用亲水基包裹的二氧化硅纳米颗粒。
5.权利要求1至4任一项所述的一种集成电路板的制备方法，其特征在于，包括以下步骤：
(1)将大块覆铜板进行裁剪加工成第一覆铜板和第二覆铜板；
(2)在第一覆铜板上端面和下端面分别制作第一层铜电路和第二层铜电路，在第二覆铜板上端面和下端面分别制作第三层铜电路和第四层铜电路，并铣图形；
(3)将第一层铜电路、第二层铜电路、第三层铜电路和第四层铜电路边缘分别制作湿气阻挡层，在湿气阻挡层内侧制作湿气吸收层；
(4)对第一覆铜板上的第一层铜电路和第二层铜电路以及第二覆铜板上的第三层铜电路和第四层铜电路进行钻孔，生成多个通孔；
(5)对步骤(3)中钻出的通孔进行金属化处理；
(6)在第一覆铜板下端面边缘与第二覆铜板上端面边缘之间加入半固化片，半固化片经过压合粘接后形成连接片层，形成四层集成电路板初成品；
(7)在四层集成电路板初成品上进行钻孔；
(8)在步骤(6)中的孔进行金属化处理；
(9)对四层集成电路板初成品上表面和下表面进行沉金处理，形成保护层；
(10)在机床上对四层集成电路板进行打销钉孔、上销钉定位、上板、铣板及清洗处理；
(11)对四层集成电路板通电进行电性能检查及终检，检验合格后，包装入库。
6.根据权利要求5所述的一种集成电路板的制备方法，其特征在于，所述半固化片是由环氧树脂涂覆于电子级玻璃布上烘干形成。
CN201810812024.5A 2018-07-23 2018-07-23 一种集成电路板及其制备方法 Active CN109148410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810812024.5A CN109148410B (zh) 2018-07-23 2018-07-23 一种集成电路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810812024.5A CN109148410B (zh) 2018-07-23 2018-07-23 一种集成电路板及其制备方法

Publications (2)

Publication Number Publication Date
CN109148410A CN109148410A (zh) 2019-01-04
CN109148410B true CN109148410B (zh) 2020-05-19

Family

ID=64801422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810812024.5A Active CN109148410B (zh) 2018-07-23 2018-07-23 一种集成电路板及其制备方法

Country Status (1)

Country Link
CN (1) CN109148410B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395817B (zh) * 2020-03-13 2023-03-24 重庆达方电子有限公司 薄膜电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704929A (zh) * 2016-03-30 2016-06-22 三星半导体(中国)研究开发有限公司 印刷电路板、集成电路封装件及制造印刷电路板的方法
CN206575657U (zh) * 2017-01-10 2017-10-20 东莞市若美电子科技有限公司 防水型印刷pcb板
CN107683013A (zh) * 2017-11-02 2018-02-09 安徽万奔电子科技有限公司 一种六层集成电路板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704929A (zh) * 2016-03-30 2016-06-22 三星半导体(中国)研究开发有限公司 印刷电路板、集成电路封装件及制造印刷电路板的方法
CN206575657U (zh) * 2017-01-10 2017-10-20 东莞市若美电子科技有限公司 防水型印刷pcb板
CN107683013A (zh) * 2017-11-02 2018-02-09 安徽万奔电子科技有限公司 一种六层集成电路板及其制备方法

Also Published As

Publication number Publication date
CN109148410A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
KR101067109B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR101143042B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제조방법
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
US7858437B2 (en) Method for manufacturing a substrate with cavity
DE112014003622B4 (de) Dreidimensionale System-in-Package-Metallleiterplattenstruktur für zuerst eingehauste und später geätzte normale Chips und Verfahren zu deren Verarbeitung
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
WO2004001848A1 (en) Electronics circuit manufacture
KR20120010209A (ko) 다층배선기판 및 그의 제조방법
US8186042B2 (en) Manufacturing method of a printed board assembly
JP4397915B2 (ja) キャビティを備えた基板製造方法
CN105609479A (zh) 具有电源/接地球垫阵列的印刷电路板
CN108899307B (zh) 一种基板堆叠系统集成模块侧向互连结构的制备方法
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
CN109148410B (zh) 一种集成电路板及其制备方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR101214357B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제조방법
KR101201618B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제법 및 반도체 패키지
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
TWI451826B (zh) 多層電路板及其製作方法
US11749444B2 (en) Inductor built-in substrate
KR101168825B1 (ko) 반도체 소자 탑재용 패키지 기판 및 그 제조방법
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200422

Address after: 526000 No.55 Dawang Avenue, high tech Zone, Zhaoqing City, Guangdong Province

Applicant after: Zhaoqing jiuliang Photoelectric Technology Co., Ltd

Address before: 517000 Room 104, First Floor, Heyuan E-commerce Industrial Park, Area A, Fumin Industrial Park, Science and Technology Eighth Road, Yuancheng District, Heyuan City, Guangdong Province

Applicant before: HEYUAN BAOTENG SOFTWARE TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant