KR20120010209A - 다층배선기판 및 그의 제조방법 - Google Patents

다층배선기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20120010209A
KR20120010209A KR1020110073047A KR20110073047A KR20120010209A KR 20120010209 A KR20120010209 A KR 20120010209A KR 1020110073047 A KR1020110073047 A KR 1020110073047A KR 20110073047 A KR20110073047 A KR 20110073047A KR 20120010209 A KR20120010209 A KR 20120010209A
Authority
KR
South Korea
Prior art keywords
insulating layer
resin insulating
filler
outer resin
chip
Prior art date
Application number
KR1020110073047A
Other languages
English (en)
Other versions
KR101596066B1 (ko
Inventor
신노스케 마에다
사토시 히라노
유우키 시이바
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120010209A publication Critical patent/KR20120010209A/ko
Application granted granted Critical
Publication of KR101596066B1 publication Critical patent/KR101596066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층배선기판의 제조방법이 개시된다. 상기 다층배선기판은 외부 수지 절연층을 포함하며, 상기 외부 수지 절연층은 무기 충전제의 충전제를 포함하는 절연수지재로 형성되며, 상기 외부 수지 절연층 및 전자칩 사이의 클리어런스 내에 충전되는 언더필재로써 상기 전자칩이 장착되는 칩장착 영역이 상부에 구획된 외표면 및 도체부들을 관통노출시키는 홀을 갖는다. 상기 제조방법은 레이저 가공에 의하여 상기 외부 수지 절연층 내에 홀들을 형성하는 홀 형성 단계, 상기 홀 형성 단계 이후, 상기 외부 수지 절연층의 홀들 내부로부터 스미어를 제거하는 디스미어 처리단계, 및 디스미어 처리단계 이후, 상기 외부 수지 절연층의 외표면에 노출되는 충전제의 양을 저감시키는 충전제 저감단계로 이루어진다.

Description

다층배선기판 및 그의 제조방법{MULTILAYER WIRING BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 다수의 수지절연층들 및 접속층들이 서로 교호로 적층되는 다층배선기판 및 그의 제조방법에 관한 것이다.
반도체 집적 회로칩(이하, "IC 칩"으로 칭함)은 컴퓨터용 마이크로프로세서와 같이 다양하게 응용된다. 최근 수 년 동안, 보다 높은 작동속도 및 IC 칩 성능을 위하여 보다 작은 단자피치로 IC 칩 상에 증가된 수의 단자를 제공하는 경향이 있었다. 이들 다수의 단자들은 일반적으로 일반적으로, IC칩의 바닥측에 서로 긴밀하게 어레이 형상으로 배치되어 있으며, 마더보드의 단자들에 플립-칩 본딩으로 접속된다. 그러나, IC칩 단자피치와 마더보드 단자피치 사이의 큰 차이로 인하여 IC 칩을 마더보드 상에 직접 장착하는 것이 곤란하다. 그러므로, IC칩 탑재용 배선기판 상에 IC칩을 탑재하여 반도체 패키지를 제작하고, 그리고나서 이 반도체 패키지를 마더보드 상에 탑재하는 것이 일반적인 관행이다.
반도체 패키지의 칩 탑재용 배선기판으로서는, 코어기판의 상부측 및 하부측에 다수의 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 상기 다층 배선기판은 코어기판으로서, 예를 들면, 수지-함침 유리섬유재(예를 들면, 유리/에폭시 수지)로 형성되며 보강재로서 높은 강성 및 기능성을 보유하기 위하여 상기 빌드업층들보다 두께가 훨씬 더 크게 형성되는 수지 기판을 이용한다. 또한, 코어기판의 상부측 및 하부측에는 상기 빌드업층들 간의 전기적 접속을 위하여 상기 코어기판을 관통하여 전기적 배선(예를 들면, 스루홀 도체 등)이 관통 형성된다.
IC 칩의 고속작동을 위하여, 최근에는 IC 칩에 고주파 신호를 인가한다. 이 경우, 빌드업 배선기판 상에 IC 칩을 장착하는 것은 고주파 신호의 전송 손실 또는 IC 칩의 회로 오작동을 초래하며, 그리고 전기배선이 코어기판에 큰 인덕턴스를 유발함에 따라 IC 칩의 고속 작동에 방해 원인이 된다. 이러한 문제의 해결책으로서, 일본국 특허공개 제2009-117703호 공보(이하, "JP 2009-117703A"로 축약함)는 다층배선기판의 전체 배선 길이를 줄이고 IC 칩의 고속 작동을 위한 고주파 신호의 전송 손실을 줄이기 위하여 비교적 큰 두께로 되는 코어기판을 갖지 않는 코어리스 다층배선기판을 제안한다.
JP 2009-117703A에서, 빌드업층들에는 교호로 되는 수지절연층들 및 접속층들이 제공된다. 최외곽 빌드업층으로서의 외부 수지 절연층 뿐만 아니라 내부 빌드업층들으로서의 내부 수지절연층들을 포함하는 상기 수지절연층들 동일한 수지재로 형성되는 반면, 상기 접속층들은, 예를 들면, 상기 수지절연층들 상에 도금에 의하여 형성된다. 이러한 유형의 다층배선기판에서, 상기 수지절연층들의 상기 접속층들에 대한 접착을 개선하고 상기 수지절연층들의 열팽창 계수를 감소시키기 위하여 상기 수지절연층들에는 실리카 충전제가 공통으로 부가된다. 또한, 접속단자들이 상기 외부 수지 절연층 내에 형성되며, 플립-칩 본딩에 의하여 솔더범프를 통해 IC 칩에 접속되고; 그리고, 액상 경화성 수지의 언더필재가 상기 외부 수지 절연층 및 상기 IC 칩 사이의 클리어런스 내에 충전된다.
특허문헌 : 일본국 특허공개 제2009-117703호 공보
그러나, 상기 외부 수지 절연층 내에 포함된 상기 실리카 충전제는 상기 외부 수지 절연층의 표면에 노출되어 상기 언더필재의 유동성을 열화시킨다. 보다 구체적으로 말하자면, 상기 수지절연층 및 상기 언더필재는 소수성이며; 그리고 상기 실리카 충전제는 친수성이라는 사실로 인하여, 상기 외부 수지 절연층의 표면에 노출되는 상기 실리카 충전제의 양이 증가될수록, 상기 실리카 충전제는 상기 언더필재의 흐름에 보다 큰 저항을 유발한다. 그러므로, 다음과 같은 문제가 발생된다: 상기 외부 수지 절연층 및 상기 IC 칩 사이의 클리어런스에 전체적으로 상기 언더필재를 충진하는 시간이 더 오래 걸리게 되고; 그리고, 상기 외부 수지 절연층 및 상기 IC 칩 사이의 클리어런스 내에 빈 공간이 생기게 된다.
이러한 관점에서, 본 발명의 목적은 언더필재가 외부 수지 절연층 및 전자칩 사이의 클리어런스를 적절히 그리고 확실히 밀봉할 수 있도록, 전자칩이 장착되는 칩장착 영역이 상부에 구획된 최외곽층으로서의 외부 수지 절연층을 갖는 다층배선기판 및 그의 제조방법을 제공하는 것이다.
본 발명의 일 양상에 의하면 다층배선기판의 제조방법이 제공되며, 상기 다층배선기판은 서로 교호로 적층된 다수의 수지절연층들 및 접속층들을 갖는 적층배선부로 이루어지고, 상기 수지절연층들은 상기 적층배선부의 최외곽층으로서의 외부 수지 절연층 및 상기 적층배선부의 내층으로서의 내부 수지절연층을 포함하며, 상기 외부 수지 절연층은 상기 내부 수지절연층과 동일한 절연수지재로 형성되고, 무기산화물의 충전제를 포함하며, 상기 외부 수지절연층과 전자칩 사이의 클리어런스 내에 충전되는 언더필재로써 상기 전자칩이 장착되는 칩장착 영역이 상부에 구획된 외표면 및 도체부들을 관통노출시키는 홀을 갖고, 상기 제조방법은: 레이저 가공에 의하여 상기 외부 수지 절연층 내에 홀들을 형성하는 홀 형성 단계; 상기 홀 형성 단계 이후, 상기 외부 수지 절연층의 홀들 내부로부터 스미어를 제거하는 디스미어 처리단계; 및 디스미어 처리단계 이후, 상기 외부 수지 절연층의 외표면에 노출되는 충전제의 양을 저감시키는 충전제 저감단계로 이루어지는 다층배선기판의 제조방법으로 이루어진다.
본 발명의 또 다른 일 양상에 의하면 다층배선기판이 제공되며, 이는: 서로 교호로 적층된 다수의 수지절연층들 및 접속층들을 갖는 적층배선부로 이루어지고, 상기 수지절연층들은 상기 적층배선부의 최외곽층으로서의 외부 수지 절연층 및 상기 적층배선부의 내층으로서의 내부 수지절연층을 포함하며, 상기 외부 수지 절연층은 상기 내부 수지절연층과 동일한 절연수지재로 형성되고, 무기산화물의 충전제를 포함하며, 상기 외부 수지 절연층 및 전자칩 사이의 클리어런스 내에 충전되는 언더필재로써 상기 전자칩이 장착되는 칩장착 영역이 상부에 구획된 외표면을 갖고, 여기에서 상기 외부 수지 절연층의 외표면에 존재하는 충전제의 양은 상기 외부 수지 절연층의 내부에 존재하는 충전제의 양보다 적음을 특징으로 한다.
본 발명의 기타 목적 및 특징들 또한 후술되는 상세한 설명으로부터 알 수 있다.
도 1은 본 발명의 일 실시예에 의한 다층배선기판을 갖는 반도체 패키지의 개략적인 단면도
도 2 내지 도 9는 본 발명의 일 실시예에 의한 다층배선기판을 제조하기 위한 공정단계를 나타내는 개략도
도 10은 다층배선기판의 수지절연층의 표면에 대한 주사전자 현미경(SEM) 영상을 나타내는 개략도
도 11 내지 도 14는 본 발명의 일 실시예에 의한 다층배선기판을 제조하기 위한 공정단계를 나타내는 개략도
도 15 및 도 16은 본 발명의 다른 일 실시예에 의한 다층배선기판을 제조하기 위한 공정단계를 나타내는 개략도
본 발명은 다음의 실시예들로써 아래에 상세히 설명되며, 여기에서 동일한 부품들 및 부분들은 그의 반복적인 설명을 피하기 위하여 동일한 참조부호로 지칭한다. 아래의 설명에서 "상부" 및 "바닥"과 같이 방향을 나타내는 용어는 도시의 목적으로 사용될 뿐 어느 방향으로든 본 발명을 제한하고자 할 의도는 없는 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(10)는 다층배선기판(11) 및 IC 칩(12)을 포함하는 볼 그리드 어레이(ball grid array, BGA) 구조를 갖는다. 상기 반도체 패키지(10)의 구조는 그러나 상기 BGA 구조에 한정되지 않는다. 상기 반도체 패키지(10)는 그 대신에 핀 그리드 어레이(pin grid array, PGA) 구조, 랜드 그리드 어레이(land grid array, LGA) 구조 또는 기타 임의의 구조를 가질 수 있다.
상기 IC 칩(12)의 형태에는 특별한 제한이 없다. 상기 IC 칩(12)은 컴퓨터에서 마이크로프로세서로서 사용되기 위하여 DRAM(동적램, Dynamic Random Access Memory) 또는 SRAM(정적램, Static Random Access Memory)으로 될 수 있다. 비록 본 실시예에서는 상기 IC 칩(12)이 상기 다층배선기판(11) 상에 장착되지만, 칩 콘덴서, MEMS(미세전자기계시스템, Micro Electro Mechanical System) 또는 임의의 기타 칩 성분, 예를 들면, 칩 트랜지스터, 칩 다이오드, 칩 레지스터, 칩 코일, 칩 인덕터 등과 같은 또 다른 유형의 전자칩을 상기 IC 칩 대신으로 사용할 수도 있다.
본 실시예에서 상기 다층배선기판(11)은 코어 기판이 없는 코어리스 배선기판으로 설계된다 도 1에 나타낸 바와 같이, 상기 다층배선기판(11)은 상부 및 바닥 주요 표면들(31,32)이 마련된 적층배선부(30)(적층구조로서)를 갖는다. 상기 IC 칩(12)이 장착되는 칩장착 영역(29)은 상기 적층배선부(30)의 상부표면(31) 상에 제공된다. 상기 적층배선부(30)는 빌드업층들로서 서로 교호로 적층되는 수지절연층들(21,22,23,24,25), 그리고 접속층들(26)을 포함한다. 여기에서, 상기 적층배선부(30)의 상부표면(31)에서 상기 최외곽 빌드업층에 노출되는 상기 수지절연층(25)은 경우에 따라 "외부 수지 절연층"으로 칭하며; 상기 적층배선부(30) 내측의 내부 빌드업층으로서 제공되는 상기 수지절연층들(22,23,24)은 경우에 따라 "내부 수지절연층들"으로 칭한다. 상기 외부 수지 절연층(25)은 상기 칩장착 영역(29)을 그 상부에 구획하는 상부(외부)표면 및 인접한 내부 수지절연층(24)을 향하여 대향되는 바닥(내부표면)을 갖는다. 본 실시예에서, 상기 외부 수지 절연층(25)은 솔더 레지스트로서 기능하며, 레이저 가공에 의하여 그 내부에 형성되는 다수의 홀을 가지므로, 도체부들이 상기 홀(43)을 통하여 상기 칩장착 영역(29)에 노출된다.
상기 수지절연층들(21~25)은 동일한 절연수지재로 형성된다. 상기 외부 수지 절연층(25)은 상기 내부 수지절연층들(22~24)와 동일한 절연수지재로 형성되므로, 상기 외부 수지 절연층(25)과 상기 내부 수지절연층들(22~24) 사이의 열팽창 계수의 차이로 인한 영향을 감소시키는 것이 가능하며, 따라서 상기 외부 수지 절연층(25)이 상기 내부 수지절연층들(22~24)과는 상이한 재료로 형성되는 경우에 비하여 상기 다층배선기판(11)의 뒤틀림을 효과적으로 방지하는 것이 가능하다.
상기 수지절연층들(21~25)의 수지재는 상기 수지절연층들(21~25)에 요구되는 전기적 저항, 열 저항, 습기 저항 등의 조건이 적절하게 선택될 수 있다. 상기 수지절연층들(21~25)의 수지재로서 적절한 예로는: 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지 및 폴리이미드 수지와 같은 열경화성 수지; 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지 및 폴리프로필렌 수지와 같은 열가소성 수지가 있다.
또한, 각각의 상기 수지절연층들(21~25)에는 충전제가 부가된다. 상기 충전제의 예는 실리카, 티타니아 및 알루미나와 같은 무기산화물의 그것들이 있다. 특히, 실리카 충전제가 그의 낮은 유전상수 및 낮은 선형 팽창계수로 인하여 더욱 바람직하다. 다층배선기판(11)의 품질은 이러한 실리카 충전제를 상기 수지절연층들(21~25)에 부가함으로써 개선가능하다.
본 실시예에서, 상기 수지절연층들(21~25)는 주성분으로서의 열경화성 에폭시 수지(광조사로는 경화될 수 없음) 및 첨가제로서의 실리카 충전제를 포함하는, 빌드업재로 불리우는 절연수지재로 형성된다.
한편, 본 실시예에서 상기 접속층들(26)은, 예를 들면, 서브트랙티브법, 세미-에디티브법 또는 풀 에디티브법과 같은 임의의 주지의 회로 형성 공정에 의하여 구리로 형성한다.
상기 다층배선기판(11)은 다수의 접속단자들(41,45) 그리고 상기 접속단자들(41,45) 상에 형성되는 솔더범프들(44,47)을 각각 갖는다. 상기 접속단자들(41)은 어레이형으로 배열되며, 상기 외부 수지 절연층(25)의 각각의 홀(43)을 통하여 상기 적층배선부(30)의 상부표면(31)의 칩장착 영역(29)에 노출되며, 상기 솔더범프들(44)을 통하여 상기 IC 칩(21)의 표면 접촉단자들(28)에 전기적으로 접속된다. 상기 접속단자들(45)은 상기 적층배선부(30)의 바닥표면(32) 상에 어레이형으로 배열되며, 상기 솔더범프들(47)을 통하여 마더보드에 전기적으로 접속된다.
상기 다층배선기판(11)은 또한 상기 수지절연층들(21~24) 내에 형성되는 다수의 비아홀들(33), 및 상기 접속층들(26)을 상기 접속단자들(41,45)에 전기적으로 접속시키기 위하여 상기 비아홀들(33) 내에 형성되는 비아도체들(34)을 갖는다. 상기 비아홀들(33) 각각은 원뿔 절두체 형상으로 되며, 상기 적층배선부(30)의 바닥표면(32)을 향하여 테이퍼진다. 이들 비아홀들(33)은 상기 수지절연층들(21~24) 상에 레이저 가공에 의하여 형성가능하다. 상기 비아도체들(34) 각각은 상기 적층배선부(30)의 상부표면(31)을 향하여 직경이 점진적으로 증가되도록 그 형상이 상기 비아홀(33)에 상응한다.
다시 도 1을 참조하면, 상기 반도체 패키지(10)는 상기 다층배선기판(11) 및 상기 IC 칩(12) 사이의 접속지점(특히, 상기 접속단자들(41), 상기 솔더범프들(44) 및 상기 표면 접촉단자들(28))을 상기 언더필재(49)로써 밀봉하기 위하여 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이의 클리어런스 내에 충전되는 언더필재(49)를 포함한다.
후술되는 바와 같이, 상기 충전제의 입자들(57) 일부는 제조 도중에 상기 외부 수지 절연층(25)의 상부(외부)표면에 노출된다(예를 들면, 도 7 참조). 본 실시예에서, 상기 외부 수지 절연층(25)의 상부표면에 존재하는 충전제의 양은 상기 외부 수지 절연층(25)의 바닥표면에 및 그 내부에 존재하는 충전제의 양보다 작게 된다. 그러므로, 상기 외부 수지 절연층(25)의 상부표면 상에 상기 언더필재(49)의 유동성을 확보하는 것이 가능하여, 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이의 클리어런스를 단시간 내에 빈 공간유발 없이 적절히 그리고 확실히 밀봉할 수 있다.
상기 다층배선기판(11) 및 상기 반도체 패키지(10)는 다음의 과정에 의하여 제조가능하다.
우선, 유리/에폭시 기판과 같은 충분한 강도의 지지기판(50)을 준비한다. 상기 수지절연층들(21~25), 및 상기 접속층들(26)을 상기 지지기판(50) 상에 빌드업하여, 상기 적층배선부(30)를 형성한다.
보다 구체적으로 말하자면, 도 2에 나타낸 바와 같이, 수지절연 베이스코트층(51)으로서 에폭시 수지와 같은 절연성 수지 원료의 시트를 상기 지지기판(50)에 본딩함으로써 기판매체(52)를 형성한다. 그리고나서 적층 금속시트(54)를 상기 기판매체(52)의 베이스코트층(51) 상에 위치시킨다. 본 실시예에서, 상기 적층 금속시트(54)는, 예를 들면, 크롬 도금, 니켈 도금, 티타늄 도금 또는 그의 복합 도금과 같은 금속 도금에 의하여 착탈가능하게 함께 적층되는 2개의 구리 호일막들(55,56)을 갖는다. 상기 베이스코트층(51) 상에 이러한 적층 금속시트(54)를 위치시킴에 따라, 상기 베이스코트층(51) 및 상기 적층 금속시트(54) 사이의 접착을 발전시키므로, 후속의 공정단계 동안 상기 적층 금속시트(54)가 상기 베이스코트층(51)으로부터 이탈되지 않는다.
도 3에 나타낸 바와 같이, 상기 수지절연층(21)은 시트 형태로 준비되고 상기 기판매체(52) 상에 위치되어 상기 적층 금속시트(54)를 커버하고, 그리고나서, 상기 기판매체(52)에 결합된다. 상기 수지절연층(21)이 상기 적층 금속시트(54) 뿐만 아니라 상기 적층 금속시트(54) 주위의 상기 베이스코트층(51) 부분에도 접착됨에 따라, 상기 적층 금속시트(54)는 상기 수지절연층(21)으로 밀봉된다.
도 4에 나타낸 바와 같이, 예를 들면, 엑시머 레이저, UV 레이저 또는 CO2 레이저를 이용한 레이저 가공에 의하여 상기 수지절연층(21) 내의 소정 위치에 상기 비아홀들(33)을 형성한다. 이어서, 과망간산칼륨 용액과 같은 에칭 용액으로 디스미어 처리를 수행함으로써 상기 비아홀들(33)로부터 스미어를 제거한다. 양자택일적으로, 상기 디스미어 처리는, 예를 들면, O2 플라즈마와 같은 프라즈마 애싱(plasma ashing)에 의하여 수행할 수도 있다.
상기 디스미어 처리 이후, 상기 비아홀들(33)에 무전해 동도금 및 전해 동도금을 가함으로써 상기 비아홀들(33) 내에 상기 비아도체들(34)을 형성한다. 상기 무전해 동도금 및 상기 전해 동도금은 종래의 주지기술에 의하여 적용가능하다. 그 결과의 동도금막을 세미-에디티브법과 같은 임의의 주지의 공정에 의하여 에칭함으로써, 도 5에 나타낸 바와 같이, 상기 수지절연층(21) 상에 상기 접속층(26)을 패터닝한다. 양자택일적으로, 상기 접속층(26)은 스퍼터링 또는 화학기상증착(CVD)에 의하여 구리박막을 도포하고 그리고나서 상기 구리박막 또는 구리박에 에칭을 가함으로써, 또는 도전성 구리페이스트를 인쇄함으로써 형성할 수 있다.
상기 수지절연층들(22~25), 나머지 접속층들(26) 및 상기 접속단자들(41)은, 도 6에 나타낸 바와 같이, 위와 동일한 방식으로 연속적으로 형성한다.
그 후에, 본 실시예에서는 홀 형성 단계, 디스미어 처리단계, 충전제 저감단계 및 열경화 단계를 연속적으로 수행한다.
상기 홀 형성 단계에서, 레이저 가공에 의하여 상기 외부 수지 절연층(25) 내에 상기 홀(43)을 형성하므로, 상기 홀(43)을 통하여 상기 접속단자들(41)이 노출된다.
다음으로, 도 7에 나타낸 바와 같이, 상기 디스미어 처리단계에서는, 예를 들면, 과망간산칼륨 용액 또는 O2 플라즈마로써 디스미어 처리를 수행함으로써 상기 홀(43)로부터 스미어를 제거한다. 상기 디스미어 처리단계에 의하여, 상기 외부 수지 절연층(25)의 상부표면 및 상기 홀(43)의 벽표면들을 미세하게 거칠게 하고; 그리고, 상기 충전제 입자들(57) 일부를 상기 외부 수지 절연층(25)의 상부표면 및 상기 홀(43)의 벽표면들에 노출시킨다.
상기 디스미어 처리단계 이후의 상기 충전제 저감단계에서는, 상기 언더필재(49)의 유동성 개선을 위하여, 상기 외부 수지 절연층(25)의 상부표면 및 상기 홀(43)의 벽표면들에 노출된 충전제의 양을 저감시키도록 세척처리를 수행한다.
상기 세척처리의 효과적인 방식 한 가지는, 도 8에 나타낸 바와 같이, 상기 외부 수지 절연층(25)의 상부표면으로부터 상기 충전제를 세척하기 위하여 상기 외부 수지 절연층(25)에 고압수(W1)를 분출시키는 고압수 세척이다. 상기 충전제의 확실한 세척 및 저감을 위하여, 상기 고압수(W1)의 압력은 바람직하기로는 100 kgf/㎠ 이상이며, 더욱 바람직하기로는 300 kgf/㎠ 이상이다. 상기 충전제의 확실한 세척 및 저감을 위해서는 1분 이상 상온에서 상기 고압수 세척을 연속적으로 수행하는 것이 더욱 바람직하다. 본 실시예에서는, 500 kgf/㎠으로 상온에서 약 2 분 동안 상기 고압수(W1)를 연속적으로 분출함으로써 상기 고압수 세척을 수행하였다.
상기 고압 물세척 처리에 의하여, 상기 외부 수지 절연층(25)의 상부표면에 노출되는 큰 표면(예를 들면, 입자 표면 면적의 절반 이상)을 갖는 상기 충전제 입자들(57)은 씻겨 나간다. 상기 충전제 입자들(57)의 제거 결과, 도 9에 나타낸 바와 같이, 상기 외부 수지 절연층(25)의 상부표면에는 홈들(58)이 형성된다. 한편, 상기 외부 수지 절연층(25) 내에 깊숙히 박힌 충전제 입자들(57)은 상기 외부 수지 절연층(25)의 상부표면에 노출된 채로 남겨진다. 그러므로, 상기 외부 수지 절연층(25)의 상부표면에 존재하며(잔류하며) 노출된 충전제 입자들(57)의 양을 상기 외부 수지 절연층(25)의 바닥표면에 및 그 내측에 존재하는(잔류하는) 충전제 입자들(57)의 양보다 낮은 레벨로 효과적으로 저감시켜, 상기 외부 수지 절연층(25)의 상부표면 상에서 상기 언더필재(49)의 유동성을 개선할 수 있다.
도 10에 나타낸 바와 같이, 상기 수지절연층(25)의 상부표면에서 상기 충전제의 양은 상기 수지절연층(25)의 상부표면의 SEM 화상(59)을 취하여, 상기 SEM 화상(59) 위에 대각선(L1)을 그리고, 상기 대각선(L1)에서 상기 충전제 입자들(57)의 전체 길이(즉, 상기 대각선(L1)에 중첩되는 충전제 입자들(57)의 폭의 합)를 측정함으로써 예측할 수 있다. 상기 충전제 저감단계 전후의 측정결과 비교에 의하면, 상기 수지절연층(25)의 상부표면에 존재하는 상기 충전제 입자들(57)의 양이 상기 충전제 저감단계 이전의 상기 수지절연층(25)의 바닥표면 및 그 내측에서의 그 양과 동일하고 그리고 상기 충전제 저감단계 이후의 상기 수지절연층(25)의 바닥표면 및 그 내측에서의 그 양보다 작다는 것이 확인된다.
또한, 상기 수지절연층(25)의 상부표면에서의 상기 언더필재(49)의 유동성 측정으로서 상기 수지절연층(25)의 상부표면에 대한 상기 언더필재(49)의 접촉각도가 채택된다. 상기 접촉각도가 작을수록, 상기 언더필재(49)가 상기 수지절연층(25)의 상부표면에 더욱 쉽게 일치되며 더욱 쉽게 그 위로 확산 및 흐르게 된다.
본 실시예의 충전제 저감단계에서 상기 고압 물세척 처리의 충전제 저감 효과를 증명하기 위하여 실제 측정을 수행하였다. 상기 충전제 저감단계 이전에, 상기 수지절연층(25)의 상부표면 및 그 내측에 존재하는 충전제 입자들(57)의 양은 약 83%이었고; 그리고, 상기 수지절연층(25)의 상부표면에 대한 상기 언더필재(49)의 접촉각도는 약 24°이었다. 한편, 상기 충전제 저감단계 이후에, 상기 수지절연층(25)의 상부표면에 존재하는 충전제 입자들(57)의 양은 약 37%이었고; 그리고, 상기 수지절연층(25)의 상부표면에 대한 상기 언더필재(49)의 접촉각도는 약 11°로 감소되었다.
상기 고압 물세척 처리의 다양한 조건(상기 고압수(W1)의 압력, 온도 및 분출시간과 같은)을 변경함으로써 그리하여 상기 충전제 저감단계 이후에 상기 외부 수지 절연층(25)의 외표면에 존재하는 충전제의 양을 조정함으로써 측정을 더욱 수행하였다. 그 결과, 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이에 빈 공간을 유발하지 않는 바람직한 레벨로 상기 언더필재(49)의 유동성을 개선하기 위해서는, 상기 충전제 저감단계 이후에 상기 외부 수지 절연층(25)의 외표면에 존재하는 충전제의 양이 약 30% 내지 약 70%의 범위 이내로 되는 것이 바람직하다는 것을 발견하였다. 상기 외부 수지 절연층(25)의 외표면에 존재하는 충전제의 양이 이러한 바람직한 범위 이내로 되었을 때, 상기 외부 수지 절연층(25)의 외표면에 대한 상기 언더필재(49)의 접촉각도는 약 10°내지 약 20°이었다.
상기 세척처리의 다른 효과적인 방법은 초음파를 이용하는 초음파세척이다. 초음파세척과 고압수 세척을 결합하는 것, 즉, 고압수를 통하여 초음파가 전파되도록 하면서 상기 외부 수지 절연층(25)의 상부표면을 고압수로 세척하는 것도 가능하다.
상기 세척처리의 다른 효과적인 방법은 알칼리 세척이다. 알칼리 세척처리와 고압수 세척 및 초음파세척 중 어느 한 가지 또는 모두를 결합하는 것도 가능하다. 알칼리 세척처리와 고압수 세척 및/또는 초음파세척의 결합으로써 상기 세척처리의 충전제 저감효과를 증가시키기 위한 물리적 및 화학적 처리가 동시에 가능하게 된다.
그러므로, 초음파세척 또는 알칼리 세척처리에 의하여, 고압 물세척 처리에 의한 위와 동일한 방식으로, 상기 외부 수지 절연층(25)의 상부표면에 존재하며(잔류하며) 노출되는 충전제 입자들(57)의 양을 상기 외부 수지 절연층(25)의 바닥표면에 및 그 내측에 존재하는(잔류하는) 충전제 입자들(57)의 양보다 낮은 레벨로 효과적으로 저감시킬 수 있다.
상기 충전제 저감단계에서, 상기 홀(43)의 벽표면들에 노출된 충전제 입자들(57) 또한 상기 세척처리에 의하여 저감된다. 상술한 바와 같이, 상기 홀(43)은 레이저 가공에 의하여 상기 외부 수지 절연층(25) 내에 형성되므로, 상기 홀(43)의 벽표면들로부터 돌출되는 충전제 입자들(57)의 양은 상기 홀 형성 단계 중에 상기 외부 수지 절연층(25)의 상부표면으로부터 돌출되는 충전제 입자들(57)의 양보다 작게 된다. 그러므로, 상기 충전제 저감단계에서 상기 외부 수지 절연층(25)의 상부표면으로부터 씻겨나가는 충전제 입자들(57)의 양은 상기 충전제 저감단계에서 상기 홀(43)의 벽표면들로부터 씻겨나가는 충전제 입자들(57)의 양보다 크게 된다. 즉, 상기 충전제 저감단계 이후에 상기 외부 수지 절연층(25)의 상부표면에 존재하며(잔류하며) 노출되는 충전제 입자들(57)의 양은 상기 충전제 저감단계 이후에 상기 홀(43)의 벽표면들에 존재하는(잔류하는) 충전제 입자들(57)의 양보다 작고; 그리고, 상기 충전제 저감단계 이후에 상기 홀(43)의 벽표면들에 존재하는(잔류하는) 충전제 입자들(57)의 양은 상기 외부 수지 절연층(25)의 바닥표면에 및 그 내측에 존재하는(잔류하는) 상기 충전제 입자들(57)의 양보다 작다.
상기 외부 수지 절연층(25)의 상부표면에 잔류 및 노출되는 충전제 입자들(57)의 수에 대하여 상기 충전제 입자들(57)의 제거에 의해 상기 외부 수지 절연층(25)의 상부표면에 형성되는 상기 홈들(58)의 수의 비율은 50% 이상인 것이 바람직하다. 상기 외부 수지 절연층(25)의 상부표면으로부터 충전제 입자들(57)을 제거하여 이러한 비율로 상기 홈들(58)을 형성할 때, 상기 외부 수지 절연층(25)의 상부표면 상의 상기 언더필재(49)의 유동성을 충분히 확보하는 것이 가능하다.
더욱이, 상기 충전제 저감단계에서 상기 세척처리에 의하여, 상기 외부 수지 절연층(25)의 표면 및 상기 홀(43)의 벽표면들에 접착되는 상기 충전제뿐만 아니라 임의의 이물질(수지 치핑)까지도 제거할 수 있다.
상기 충전제 저감단계 이후, 상기 열경화 단계에서 상기 수지절연층들(21~25)이 열 및 압력 처리로 경화된다. 각 층의 형성 시 상기 수지절연층들(21~25)을 어느 정도 경화시키고, 상기 열경화 단계에서 상기 수지절연층들(21~25)을 완전히 경화시키는 것도 가능하다.
상기 열경화 단계를 상기 충전제 저감단계 이전에 수행하는 경우, 상기 충전제 입자들(57)은 상기 외부 수지 절연층(25)의 경화에 의하여 고착되므로 상기 세척처리에 의하여 상기 외부 수지 절연층(25)의 상부표면을 세척하는 것이 어렵다. 그러나, 본 실시예에서는 상기 충전제 저감단계를 상기 열경화 단계 이전에 수행한다. 상기 충전제 저감단계 시에 상기 외부 수지 절연층(25)이 아직 완전히 경화되지 않고 상대적으로 연성이므로, 상기 외부 수지 절연층(25)의 상부표면에 존재하는 충전제 입자들(57)의 양을 상기 충전제 저감단계에서 분명히 확실하게 저감시키는 것이 가능하다.
위의 빌드업 공정에 의하여, 상기 적층 금속시트(54) , 상기 수지절연층들(21~25) 및 상기 접속층들(26)이 상기 기판매체(52) 상에 적층된 배선 라미네이트(60)를 얻을 수 있다. 여기에서, 상기 적층 금속시트(54)에 위치되는 상기 배선 라미네이트(60) 부분은 상기 다층배선의기판(11) 상기 적층배선부(30)에 상응한다.
그 후에, 다이싱 장비로 상기 배선 라미네이트(60)로부터 상기 적층배선부(30)를 잘라낸다. 이때에, 상기 라미네이트(60) 및 상기 기판매체(52)(지지기판(50) 및 베이스코트층(51))는 상기 수지절연층(21)에 의하여 밀봉된 상기 적층 금속시트(54)의 외부 가장자리가 노출되도록 상기 적층배선부(30) 및 그의 원주부(61) 사이의 경계를 따라 동시에 절단된다. 상기 라미네이트(60)로부터 상기 원주부(61)를 제거함에 따라, 상기 수지절연층(21) 및 상기 베이스코트층(51) 사이의 접촉이 소실된다. 그러므로, 상기 적층배선부(30)는 상기 적층 금속시트(54)를 통해서만 상기 기판매체(52)에 결합된다.
도 12에 나타낸 바와 같이, 상기 적층 금속시트(54)의 구리 호일막들(55,56)은 상기 기판매체(52)로부터 상기 적층배선부(30)를 분리시키기 위하여 서로 탈착되고, 상기 적층배선부(30)의 바닥표면(32)(수지절연층(21)) 상의 상기 구리 호일막(55)이 노출되게 한다. 상기 구리 호일막(55)은, 도 13에 나타낸 바와 같이, 에칭에 의하여 패터닝되고 상기 수지절연층(21) 상의 접속단자들(45)로 형성된다.
이어서, 도 14에 나타낸 바와 같이, 상기 솔더범프들(44)은 솔더볼 장착기로 솔더볼을 상기 접속단자들(41) 상에 장착하고 상기 솔더볼을 소정 온도로 가열하여 리플로(reflow)시킴으로써 상기 수지절연층(24) 상의 상기 접속단자들(41)에 형성된다. 상기 솔더범프들(47) 또한 위와 동일한 방식으로 상기 수지절연층(21) 상의 상기 접속단자들(45)에도 형성된다. 이로써, 상기 다층배선기판(11)을 완성한다.
그러면, 상기 IC 칩(12)의 표면 접촉단자들(28)을 상기 다층배선기판(11)의 솔더범프들(44)에 배열하고 상기 솔더범프들(44)을 가열하여 리플로시킴으로써 상기 표면 접촉단자들(28) 및 상기 솔더범프들(44)이 서로 접합되도록 하여 상기 다층배선기판(11)의 칩장착 영역(29)에 상기 IC 칩(21)을 탑재한다.
마지막으로, 액상 경화성 수지의 언더필재(49)를 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이의 클리어런스 내에 충전한다. 상술한 바와 같이, 상기 언더필재(49)의 흐름에 저항을 유발하는, 상기 외부 수지 절연층(25)의 상부표면에 노출되는 상기 충전제의 양(충전제 입자들(57))은 상기 외부 수지 절연층(25) 상의 언더필재(49)의 유동성을 개선하기 위하여 상기 충전제 저감단계에서 저감되었다. 그러므로, 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이의 클리어런스 내에 전체적으로 효율적으로 상기 언더필재(49)를 충전하는 것이 가능하여, 상기 외부 수지 절연층(25) 및 상기 IC 칩(12) 사이의 클리어런스 내에 빈 공간없이 단시간에 상기 다층배선기판(11) 및 상기 IC 칩(12) 사이의 클리어런스 내 접속지점을 상기 언더필재(49)가 적절히 확실하게 밀봉할 수 있다. 도 l에 나타낸 바와 같이, 상기 언더필재(49)에 의하여 상기 다층배선기판(11) 및 상기 IC 칩(12) 사이의 접속지점을 밀봉함에 따라 상기 반도체 패키지(10)가 완성된다.
일본국 특허출원 제2010-165397호(2010년 7월 22일 출원)의 전체 내용은 이에 참증으로 결부된다.
비록 위의 구체적인 본 발명 실시예를 참조로 본 발명을 설명하였으나, 본 발명은 이들 예시적인 실시예에 한정되지 않는다. 위의 개시 내용에 비추어 당업자는 상술한 바의 실시예들에 다양한 수정 및 변경을 가할 수 있다.
예를 들면, 비록 위의 실시예에서는 코어기판이 없는 다층배선기판(11)이 제공되지만, 본 발명은 코어기판의 양측에 빌드업층들로 적층배선부들이 형성되는 다층배선기판으로도 구체화될 수 있다.
상기 외부 수지 절연층(25)의 홀(43)을 통하여 노출되는 상기 도체부들은 상기 IC 칩(21)에 전기적으로 접속되는 상기 접속단자들(43)에 한정되지 않으며, 또 하나의 전자칩과의 전기적 접속을 위한 접속단자들과 같이, 특별한 제한이 없는 임의의 형태로 될 수 있다.
예를 들면, 본 발명은, 도 15 및 도 16에 나타낸 바와 같이, 다층배선기판(11A)으로 양자택일적으로 구체화될 수 있다. 상기 다층배선기판(11A)은 상기 외부 수지 절연층(25)의 홀(43)을 통하여 노출되는 상기 도체부들의 형태가 컬럼형 형상으로 되어 상기 외부 수지 절연층(25)의 상부표면으로부터 부분적으로 노출되는 것을 제외하고는 구조적으로 상기 다층배선기판(11)과 동일하다.
보다 구체적으로 말하자면, 도 15에 나타낸 바와 같이, 상기 다층배선기판(11A)은 상기 외부 수지 절연층(25)(솔더 레지스트로서) 아래에 배열되는 다수의 접속단자들(41) 및 상기 각각의 접속단자들(41) 상에 동도금에 의하여 형성되고 각각 니켈/금도금 막(62)으로 코팅되는 상부(외부)표면을 갖는 구리 기둥(copper post)과 같은 다수의 컬럼형 단자들(61)을 갖는다. 이 경우, 상기 컬럼형 단자들(61)은 상기 도체부들에 해당한다.
상기 다층배선기판(11A)은 다음의 과정에 의하여 제조가능하다. 상기 충전제 저감 및 열경화 단계까지의 상기 빌드업 공정은 위와 동일한 방식으로 수행된다. 그 후에, 상기 외부 수지 절연층(25)의 상부표면 및 홀(43) 전체에 무전해 동도금에 의하여 도금막을 도포한다. 리소그라피 적용(lithographic application)을 위한 건조막을 상기 도금막에 적층하고 노광 및 현상하여, 상기 외부 수지 절연층(25)의 상부표면 상에 도금 레지스트를 형성한다. 상기 도금 레지스트가 적용된 상태에서, 상기 외부 수지 절연층(25)의 상부표면에 전해 동도금을 선택적으로 수행한다. 그러면, 도 15에 나타낸 바와 같이 상기 컬럼형 단자들(61)이 형성된다. 상기 도금 레지스트 및 상기 도금막의 제거 이후에, 상기 외부 수지 절연층(25)의 상부표면에 에칭 레지스트를 형성한다. 그 결과의 배선 라미네이트(60)를 다이싱 장비로 절단한다. 이어서, 상기 기판매체(52)로부터 상기 적층배선부(30)를 분리시키기 위하여 상기 적층 금속시트(54)의 구리 호일막들(55,56)을 서로 탈착한다. 상기 적층배선부(30)의 바닥표면(32) 상의 구리 호일막(55)을 에칭에 의하여 패터닝하여 상기 접속단자들(45)로 형성한다. 상기 에칭 레지스트를 제거한다. 무전해 니켈도금 및 상기 무전해 금도금을 상기 컬럼형 단자들(61) 및 상기 접속단자들(45)에 연속적으로 도포하여 상기 니켈/금도금 막들(62)이 상기 컬럼형 단자들(61) 및 상기 접속단자(45) 각각의 상부에 형성되도록 한다. 이로써, 상기 다층배선기판(11A)을 완성한다.
또한, 상기 외부 수지 절연층(25)의 홀(43)을 통하여 노출되는 상기 도체부들은 상기 전자칩에 대한 전기적 접속을 위한 것에 한정되지 않으며, 상기 다층배선기판(11) 및 상기 전자칩의 위치결정과 같은 기타의 목적을 위한 것이 될 수도 있다.
본 발명의 범위는 다음의 특허 청구의 범위를 참조하여 정의된다.

Claims (16)

  1. 서로 교호로 적층된 다수의 수지절연층 및 접속층을 갖는 적층배선부로 이루어지고, 상기 수지절연층은 상기 적층배선부의 최외곽층으로서의 외부 수지 절연층 및 상기 적층배선부의 내층으로서의 내부 수지절연층을 포함하며, 상기 외부 수지 절연층은 상기 내부 수지절연층과 동일한 절연수지재로 형성되고, 무기산화물의 충전제를 포함하며, 상기 외부 수지절연층과 전자칩 사이의 클리어런스 내에 충전되는 언더필재로써 상기 전자칩이 장착되는 칩장착 영역이 상부에 구획된 외표면 및 도체부를 관통노출시키는 홀을 갖고 이루어지는 다층배선기판의 제조방법으로서: 레이저 가공에 의하여 상기 외부 수지 절연층 내에 홀을 형성하는 홀 형성 단계;
    상기 홀 형성 단계 이후, 상기 외부 수지 절연층의 홀 내부로부터 스미어를 제거하는 디스미어 처리단계; 및
    디스미어 처리단계 이후, 상기 외부 수지 절연층의 외표면에 노출되는 충전제의 양을 저감시키는 충전제 저감단계로 이루어지는 다층배선기판의 제조방법.
  2. 청구항 1에 있어서, 상기 도체부는 상기 전자칩과의 접속을 위한 접속단자임을 특징으로 하는 다층배선기판의 제조방법.
  3. 청구항 2에 있어서, 상기 도체부는 상기 외부 수지 절연층의 외표면으로부터 부분적으로 노출되도록 상기 접속단자 상에 형성되는 컬럼형 단자임을 특징으로 하는 다층배선기판의 제조방법.
  4. 청구항 1에 있어서, 상기 충전제 저감단계는 100 kgf/㎠ 이상의 고압수 압력으로 상기 외부 수지 절연층의 외표면상에 고압 물세척 처리를 수행함을 포함하는 것을 특징으로 하는 다층배선기판의 제조방법.
  5. 청구항 4에 있어서, 상기 고압 물세척 처리는 상온에서 1분 이상 동안 연속적으로 수행됨을 특징으로 하는 다층배선기판의 제조방법.
  6. 청구항 4에 있어서, 상기 고압 물세척 처리는 상기 고압수를 통하여 초음파가 전파될 수 있도록 수행됨을 특징으로 하는 다층배선기판의 제조방법.
  7. 청구항 1에 있어서, 상기 충전제 저감단계는 상기 외부 수지 절연층의 외표면 상에 초음파 세척처리를 수행함을 포함하는 것을 특징으로 하는 다층배선기판의 제조방법.
  8. 청구항 1에 있어서, 상기 충전제 저감단계는 상기 외부 수지 절연층의 외표면 상에 알칼리 세척처리를 수행함을 포함하는 것을 특징으로 하는 다층배선기판의 제조방법.
  9. 청구항 1에 있어서, 상기 수지절연층의 절연수지재는 주성분으로서 열경화성 수지를 포함하며; 그리고, 상기 제조방법은 상기 충전제 저감단계 이후, 열처리에 의하여 상기 외부 수지 절연층을 경화시키는 열경화 단계를 더욱 포함하는 것을 특징으로 하는 다층배선기판의 제조방법.
  10. 청구항 1에 있어서, 상기 충전제는 실리카 충전제임을 특징으로 하는 다층배선기판의 제조방법.
  11. 서로 교호로 적층된 다수의 수지절연층 및 접속층을 갖는 적층배선부로 이루어지고, 상기 수지절연층은 상기 적층배선부의 최외곽층으로서의 외부 수지 절연층 및 상기 적층배선부의 내층으로서의 내부 수지절연층을 포함하며, 상기 외부 수지 절연층은 상기 내부 수지절연층과 동일한 절연수지재로 형성되고, 무기산화물의 충전제를 포함하며, 상기 외부 수지 절연층 및 전자칩 사이의 클리어런스 내에 충전되는 언더필재로써 상기 전자칩이 장착되는 칩장착 영역이 상부에 구획된 외표면을 갖고,
    여기에서 상기 외부 수지 절연층의 외표면에 존재하는 충전제의 양은 상기 외부 수지 절연층의 내부에 존재하는 충전제의 양보다 적음을 특징으로 하는 다층배선기판.
  12. 청구항 11에 있어서, 상기 외부 수지 절연층은 도체부를 노출시키도록 내부에 형성된 홀을 가지며;
    상기 외부 수지 절연층의 외표면에 존재하는 충전제의 양은 상기 홀의 벽표면들에 존재하는 충전제의 양보다 적고; 그리고
    상기 홀의 벽표면에 존재하는 충전제의 양은 상기 외부 수지 절연층의 내부에 존재하는 충전제의 양보다 적음을 특징으로 하는 다층배선기판.
  13. 청구항 11에 있어서, 상기 외부 수지 절연층의 외표면에 노출되는 충전제의 수에 대한 상기 충전제의 제거에 의하여 상기 외부 수지 절연층의 외표면 내에 형성되는 홈의 수의 비율은 50% 이상임을 특징으로 하는 다층배선기판.
  14. 청구항 11에 있어서, 상기 충전제는 실리카 충전제임을 특징으로 하는 다층배선기판.
  15. 청구항 12에 있어서, 상기 도체부는 상기 전자칩과의 접속을 위한 접속단자임을 특징으로 하는 다층배선기판.
  16. 청구항 15에 있어서, 상기 도체부는 상기 외부 수지 절연층의 외표면으로부터 부분적으로 노출되도록 상기 접속단자 상에 형성되는 컬럼형 단자임을 특징으로 하는 다층배선기판.
KR1020110073047A 2010-07-22 2011-07-22 다층배선기판 및 그의 제조방법 KR101596066B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010165397 2010-07-22
JPJP-P-2010-165397 2010-07-22

Publications (2)

Publication Number Publication Date
KR20120010209A true KR20120010209A (ko) 2012-02-02
KR101596066B1 KR101596066B1 (ko) 2016-02-19

Family

ID=45492634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073047A KR101596066B1 (ko) 2010-07-22 2011-07-22 다층배선기판 및 그의 제조방법

Country Status (5)

Country Link
US (1) US8609995B2 (ko)
JP (1) JP5643724B2 (ko)
KR (1) KR101596066B1 (ko)
CN (1) CN102413641A (ko)
TW (1) TWI513393B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007982A (ko) * 2020-07-13 2022-01-20 주식회사 테라온 고방열 igbt 전력 반도체 패키지 및 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造
CN109920774A (zh) * 2012-03-26 2019-06-21 先进封装技术私人有限公司 用于半导体封装的多层基底
KR101562486B1 (ko) 2012-04-26 2015-10-21 니혼도꾸슈도교 가부시키가이샤 다층배선기판 및 그 제조방법
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
JP6021504B2 (ja) * 2012-08-08 2016-11-09 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
WO2014104154A1 (ja) * 2012-12-27 2014-07-03 ウシオ電機株式会社 デスミア処理方法およびデスミア処理装置
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US10194537B2 (en) * 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
JP2015041728A (ja) * 2013-08-23 2015-03-02 ウシオ電機株式会社 デスミア処理方法およびデスミア処理装置
JP2015061026A (ja) * 2013-09-20 2015-03-30 ウシオ電機株式会社 配線基板材料の製造方法および配線基板材料
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP6409390B2 (ja) * 2014-07-28 2018-10-24 住友ベークライト株式会社 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
KR101584916B1 (ko) * 2014-10-13 2016-01-14 안우영 질화알미늄이 코팅된 고분자 볼을 첨가한 솔더 레지스터의 제조방법
CN105722299B (zh) 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
CN109196963B (zh) * 2016-06-17 2020-12-04 株式会社村田制作所 树脂多层基板的制造方法
CN109479375B (zh) * 2016-12-02 2022-05-06 株式会社爱发科 布线基板的加工方法
CN110741733B (zh) 2017-06-12 2023-04-04 昕诺飞控股有限公司 用于驱动led的方法和装置
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
KR101991236B1 (ko) * 2018-07-27 2019-06-20 이규근 고주파수대역의 안테나 제조방법
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
JP7430990B2 (ja) 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法
CN112423463A (zh) * 2019-08-23 2021-02-26 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法
US11596055B2 (en) * 2019-12-27 2023-02-28 Intel Corporation Apparatus and system of a printed circuit board (PCB) including a radio frequency (RF) transition
JP7364787B2 (ja) * 2020-03-30 2023-10-18 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
US20220415737A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
WO2024005101A1 (ja) * 2022-06-30 2024-01-04 太陽ホールディングス株式会社 回路基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670798A (ja) * 1990-05-09 1994-03-15 F Hoffmann La Roche Ag 尿酸測定用試薬組成物
JP2004063907A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板の製造方法
JP2007299875A (ja) * 2006-04-28 2007-11-15 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2009117703A (ja) 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009224786A (ja) * 2008-03-17 2009-10-01 Ibiden Co Ltd コンデンサ内蔵プリント配線板及び電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層
JPH0794871A (ja) * 1993-09-27 1995-04-07 Hitachi Chem Co Ltd 多層配線板の製造法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US5882954A (en) * 1997-10-06 1999-03-16 Ford Motor Company Method for adhering a metallization to a substrate
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6674017B1 (en) 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2007086568A1 (ja) * 2006-01-30 2007-08-02 Kyocera Corporation 樹脂フィルム、接着シート、配線基板および電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670798A (ja) * 1990-05-09 1994-03-15 F Hoffmann La Roche Ag 尿酸測定用試薬組成物
JP2004063907A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板の製造方法
JP2007299875A (ja) * 2006-04-28 2007-11-15 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2009117703A (ja) 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009224786A (ja) * 2008-03-17 2009-10-01 Ibiden Co Ltd コンデンサ内蔵プリント配線板及び電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007982A (ko) * 2020-07-13 2022-01-20 주식회사 테라온 고방열 igbt 전력 반도체 패키지 및 제조 방법
WO2022014863A1 (ko) * 2020-07-13 2022-01-20 주식회사 테라온 고방열 igbt 전력 반도체 패키지 및 제조 방법

Also Published As

Publication number Publication date
TWI513393B (zh) 2015-12-11
JP2012044158A (ja) 2012-03-01
TW201223380A (en) 2012-06-01
US8609995B2 (en) 2013-12-17
KR101596066B1 (ko) 2016-02-19
CN102413641A (zh) 2012-04-11
JP5643724B2 (ja) 2014-12-17
US20120018194A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
KR101596066B1 (ko) 다층배선기판 및 그의 제조방법
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
US7387917B2 (en) BGA package substrate and method of fabricating same
US7858437B2 (en) Method for manufacturing a substrate with cavity
US10098243B2 (en) Printed wiring board and semiconductor package
US11160169B2 (en) Component carrier with component embedded in cavity and with double dielectric layer on front side
KR20100038148A (ko) 배선 기판 및 그 제조 방법
JP2006339482A (ja) 配線基板及びその製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
US20160066422A1 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2002252436A (ja) 両面積層板およびその製造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2007150111A (ja) 配線基板
US20240030144A1 (en) Wiring substrate
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
US20240023250A1 (en) Wiring substrate
US20240138071A1 (en) Method for manufacturing wiring substrate
US20230397335A1 (en) Wiring substrate
US20240196526A1 (en) Wiring substrate
JP2010050154A (ja) 多層配線基板及びそれを用いた電子装置
JP2023155031A (ja) 配線基板
JP2022536272A (ja) プリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee