KR20160037846A - 전자 모듈 - Google Patents

전자 모듈 Download PDF

Info

Publication number
KR20160037846A
KR20160037846A KR1020157036536A KR20157036536A KR20160037846A KR 20160037846 A KR20160037846 A KR 20160037846A KR 1020157036536 A KR1020157036536 A KR 1020157036536A KR 20157036536 A KR20157036536 A KR 20157036536A KR 20160037846 A KR20160037846 A KR 20160037846A
Authority
KR
South Korea
Prior art keywords
circuit board
heater
electronic modules
memory die
automotive electronic
Prior art date
Application number
KR1020157036536A
Other languages
English (en)
Inventor
군터 크라프트
크루노스랙 오르식
디디에르 버쏘마이어
토마스 쉬만
발로드 노샤디
Original Assignee
하만 베커 오토모티브 시스템즈 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하만 베커 오토모티브 시스템즈 게엠베하 filed Critical 하만 베커 오토모티브 시스템즈 게엠베하
Publication of KR20160037846A publication Critical patent/KR20160037846A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

다층 회로 보드(41)와, 전자 구성요소(62)와, 펠티에 열 펌프(60)를 포함하는 전자 모듈(40)이 제공된다. 전자 구성요소는 상기 다층 회로 보드의 주 표면 상에 장착되고, 적어도 하나의 메모리 다이(48)에 전기적으로 연결된다. 상기 적어도 하나의 메모리 다이는 상기 다층 회로 보드 내에 적어도 부분적으로 매립된다. 펠티에 열 펌프 디바이스는 열적으로 병렬로 그리고 전기적으로 직렬로 배열되는 적어도 한 쌍의 열전 반도체 부재(68, 69)를 포함하고, 상기 적어도 한 쌍의 반도체 부재는 상기 회로 보드 내에 적어도 부분적으로 매립된다.

Description

전자 모듈 {ELECTRONIC MODULE}
본 발명은 자동차용 전자 모듈에 관한 것이다.
전자 모듈은 요망 회로 또는 기능을 제공하도록 배열되는 2개 이상의 전자 구성요소 및 전기 연결부를 포함할 수 있다. 예를 들어, 전자 모듈은 공통 회로 보드 상에 장착되는 프로세서 칩 및 메모리 칩을 포함할 수 있다. 회로 보드는 프로세서 칩과 메모리 칩 사이에 전기 연결부의 적어도 일부분을 제공할 수 있는 전기 전도 트레이스와, 모듈의 외측 접촉부로부터 칩까지 전기 전도 재분배 구조를 포함한다. 칩은 솔더 볼(solder balls), 랜드(lands), 또는 핀(pins)과 같은 패키지의 외측 접촉부에 의해 회로 보드 상에 장착되는 별도의 패키지 또는 구성요소로 제공될 수 있다. 일부 응용예에서, 인쇄 회로 보드의 표면에 공동이 제공되고, 공동에 구성요소가 장착된다. 그러나, 전자 모듈에 적합한 장착 배열이 요망된다.
다층 회로 보드와, 전자 구성요소와, 펠티에 열 펌프(Peltier heat pump)를 포함하는 전자 모듈이 제공된다. 전자 구성요소는 상기 다층 회로 보드의 주 표면 상에 장착되고, 적어도 하나의 메모리 다이에 전기적으로 연결된다. 상기 적어도 하나의 메모리 다이는 상기 다층 회로 보드 내에 적어도 부분적으로 매립된다. 펠티에 열 펌프 디바이스는 열적으로 병렬로 그리고 전기적으로 직렬로 배열되는 적어도 한 쌍의 열전 반도체 부재를 포함하고, 상기 적어도 한 쌍의 반도체 부재는 상기 회로 보드 내에 적어도 부분적으로 매립된다.
다음의 도면 및 상세한 설명을 살펴보면 당 업자에게 다른 시스템, 방법, 특징, 및 장점들이 명백하거나 명백해질 것이다. 이러한 모든 추가적인 시스템, 방법, 특징, 및 장점들은 본 설명 내에 포함되고, 발명의 범위 내에 있으며, 다음의 청구범위에 의해 보호된다.
시스템은 도면과 연계하여 다음의 설명을 참조할 때 더 잘 이해될 수 있다. 도면의 구성요소들은 반드시 축적에 맞는 것은 아니며, 대신에 발명의 원리를 설명할 때 강조되었다. 더욱이, 도면에서, 유사한 도면 부호들은 서로 다른 도면 전체에 걸쳐 대응 부분들을 지정한다.
도 1은 제 1 예시 전자 모듈의 평면도를 나타내는 개략적 도면이다.
도 2는 라인 A-A를 따라 도 1의 전자 모듈의 단면도를 나타내는 개략적 도면이다.
도 3은 제 2 예시적 전자 모듈의 단면도를 나타내는 개략적 도면이다.
도 4는 도 3의 전자 모듈의 평면도를 나타내는 개략적 도면이다.
도 1은 예시적 전자 모듈(10)의 평면도를 도시하고, 도 2는 라인 A-A를 따라 전자 모듈(10)의 단면도를 도시한다. 전자 모듈(10)은 다층 회로 보드(11)와, 다층 회로 보드(11)의 주 표면(13) 상에 장착되는 전자 구성요소(12)와, 2개의 메모리 다이(14, 15)를 포함한다. 2개의 메모리 다이(14, 15)는 적어도 부분적으로 다층 회로 보드(11) 내에 매립되며, 따라서, 도 1의 평면도에서 파선으로 도시된다.
메모리 다이(14, 15)의 일부분들이 회로 보드(11)로부터 부분적으로 노출되는 예시적 배열에서, 이들은 회로 보드(11) 내에 부분적으로 매립되는 것으로 설명될 수 있다. 메모리 다이(14, 15)의 어느 부분도 회로 보드(11)로부터 노출되지 않는 예시적 배열에서, 이들은 회로 보드(11) 내에 완전히 매립되는 것으로 설명될 수 있다. 다른 예시적 배열에서, 예를 들어, 1-8개의 메모리 디바이스를 포함할 수 있는 메모리 뱅크가, (가령, 16-128개의) 비트 라인을 통해 회로 보드에 연결될 수 있다.
전자 구성요소(12)는 시스템-온-칩 구조(SoC)를 가질 수 있고, 또는, 중앙 프로세싱 유닛(CPU), 그래픽 프로세싱 유닛(GPU), 또는 마이크로컨트롤러와 같은 프로세서를 포함할 수 있으며, 또는, FPGA(Freely Programmable Gate Array) 또는 ASIC(Application-Specific Integrated Circuit)일 수 있다. 메모리 다이는 DDR2, DDR3, DDR4, LPDDR3 RAM 메모리 다이와 같은, DDR RAM(Double Data Rate Random Access Memory) 다이일 수 있다. 메모리 다이(14, 15)가 다층 회로 보드(11) 내에 적어도 부분적으로 매립되기 때문에, 다층 회로 보드(11)가 패키지 기능을 제공하는데 사용될 수 있으므로, 메모리 다이(14, 15)는 언패키징(unpackaged) 또는 배어 다이(bare die)로 제공될 수 있다.
전자 모듈(10)은 본 예시적 전자 모듈에서, 패키징된 NOR(not OR) 칩의 형태로 제공될 수 있는, 비휘발성 메모리(16)를 더 포함한다. 비휘발성 메모리(16)는 전자 구성요소(12)에 인접한 다층 회로 보드(11)의 주 표면(13) 상에 장착된다. 커패시터(17)와 같은 전자 모듈(10)의 추가 구성요소들이 다층 회로 보드(11)의 제 1 주 표면(13) 상에 또한 장착된다. 전자 구성요소(12)는 전기 전도 재분배 구조에 의해 메모리 다이(14, 15) 및 추가 구성요소에 전기적으로 연결된다. 전자 모듈(10)은 헤드-업 디스플레이와 같은 자동차용 응용예에 사용될 수 있다.
도 1의 평면도에 도시되는 바와 같이, 2개의 메모리 다이(14, 15)가 서로에 평행하게 그리고 전자 구성요소(12)의 부분적으로 아래에 배열되어, 전자 구성요소(12)의 일 측부에 인접하게 연장되게 된다. 회로 보드(11) 내의 그리고 전자 구성요소(12) 아래의, 메모리 다이(14, 15)의 이러한 배열은 다층 회로 보드(11)의 상측 표면 상의 공간이 메모리 구성요소용으로 더이상 요구되지 않기 때문에 다층 회로 보드(11) 및/또는 전자 모듈(10)의 횡방향 크기를 감소시키는데 사용될 수 있다.
도시되지 않은 다른 실시예에서, 전자 구성요소(12)는 단일 메모리 다이에, 또는 2개 이상의 메모리 다이에, 연결될 수 있다. 메모리 다이는 도 1에 도시되는 것과는 다른 배열을 가질 수 있다. 예를 들어, 메모리 다이가 전자 구성요소 완전히 아래에, 또는, 다층 회로 보드의 상측 표면 상에 장착된 다른 구성요소 아래에, 위치할 수 있다. 2개 이상의 메모리 다이의 경우에, 다이는 서로 위에 적층될 수 있고, 스택은 다층 회로 보드 내에 적어도 부분적으로 매립될 수 있다.
도 2는 도 1의 라인 A-A를 따라 취한 제 1 예시적 전자 구성요소(10)의 단면도를 도시한다. 다층 회로 보드(11)는 전기 전도층(19)에 의해 인터리빙(interleaved)된 복수의 절연층(18)을 포함한다. 절연층은 전기절연성이고, 유전 물질을 포함할 수 있다. 절연층(18)은 예를 들어, 에폭시-수지-침지 유리섬유를 포함할 수 있다. 전기 전도층(19)은 구리 포일과 같은 금속 포일로부터 형성될 수 있다.
다층 회로 보드(11)는 도 2에 L1, L2, L3, L4, L5, L6로 표시되는 6개(또는 그 이상의) 전기 전도층(19)을 포함할 수 있고, 각각은 절연층(18)에 의해 그 이웃으로부터 분리된다. 전기 전도층(19)은 다층 회로 보드(11)의 제 1 주 표면(13) 상에 장착되는 전자 구성요소(12) 및 기타 구성요소들과, 도 2의 단면도에 하나의 메모리 다이(15)가 도시되는 메모리 다이, 및/또는 다층 회로 보드(11)의 대향 주 표면(20) 상에 위치하는 전자 모듈(10)의 외측 접촉부 사이의 전기 연결부로 작용하는 복수의 전기 전도 트레이스를 포함할 수 있다. 전기 전도 트레이스는 전기 전도층(19)을 형성하는 금속 포일을 구조화함으로써 형성될 수 있다.
도 2의 단면도에 도시되는 바와 같이, 메모리 다이(15)는 전자 구성요소(12) 의 부분적 아래에 위치하고, 다층 회로 보드(11) 내에 완전히 매립된다. 메모리 다이(15)는 다층 회로 보드의 동체 내에서 전기 전도층 L3, L4 사이에 삽입되도록, 절연층(21) 내에 매립된다. 절연층(21)은 공동(22)을 포함하고, 이 공동은 그 부피 내에 메모리 다이(15)를 수용하도록 구성되는 크기를 가진다.
메모리 다이(15)가 장착되는 공동(22)은, 메모리 다이(15)의 상측 표면(24) 및/또는 측부 표면을 매립할 수 있는, 봉합재(예를 들어, 에폭시 수지)로 충전될 수 있다. 메모리 다이(15)는 접착층을 이용하여 공동(22)에 장착될 수 있고, 또는, 캡슐화가 공동(22)에 메모리 다이(15)를 고정하도록 접착제로 작용할 수도 있다.
제 1 메모리 다이(14)는 제 2 메모리 다이(15)와 동일 공동에 장착될 수 있고, 또는 별도의 공동에 장착될 수 있다.
메모리 다이(15)는 전기 전도층 L3의 트레이스(27)에 접촉 범프(25)에 의해 전기적으로 연결되는 상측 표면(24) 상의 접촉 패드(23)를 포함한다. 이러한 전기 전도 트레이스(27)는 전자 구성요소(12)와 메모리 다이(15) 사이에 위치하는 2개의 절연층(18)을 통해 연장되는 전기 전도 비아(28)에 의해, 그리고, 전기 전도층 L1, L2의 추가의 전도 트레이스(27)에 의해, 전자 구성요소(12)에 연결된다.
전기 전도 트레이스(27) 및 전기 전도 비아(28)는 다층 회로 보드(11) 내에 3차원 재분배 구조를 제공한다. 이러한 3차원 재분배 구조를 이용하여, 구성요소(12, 14, 15, 17)들을 전기적으로 연결하여 전자 모듈(10)의 요망 회로 또는 기능을 제공할 수 있고, 전력 공급원 접촉부 및 신호 접촉부를 포함한, 전자 모듈의 외측 접촉부에 구성요소(12, 14, 15, 17)들을 연결할 수 있다.
메모리 다이(15)는 다른 배열에서 공동(22) 내에 장착될 수 있다. 예를 들어, 전기 전도 트레이스가 공동의 기저부 상에 제공될 수 있고, 메모리 다이가 그 위에 장착될 수 있다. 이러한 전기 전도 트레이스를 이용하여 다층 회로 보드의 재분배 구조에 메모리 다이를 연결할 수 있다.
전자 모듈(10)은 다층 회로 보드(11)와, 다층 회로 보드(11) 내에 매립된 메모리 다이(14, 15)와, 요망 회로에 적합한 재분배 구조 제공을 위해 전기 전도 비아 및 전기 전도층 L1, L2, L3, L4, L5, L6 내의 전기 전도 트레이스, 접촉 패드의 적절한 배열을 포함하는 서브어셈블리를 생산함으로써 생성될 수 있다. 전자 구성요소(12) 및 추가 구성요소, 예를 들어, 비휘발성 메모리(16) 및 커패시터(17)가, 그 후, 일체형 메모리 다이(14, 15)와 함께 서브조립체 상에 장착되어, 전자 모듈(10)을 형성할 수 있다.
메모리 다이(14, 15)를 다층 회로 보드(11) 내에, 특히, 전자 구성요소(12) 아래에, 배치함으로써, 메모리 다이(14, 15)와 전자 구성요소(12) 사이의 전기 전도 연결부의 길이가, 다층 회로 보드(11)의 제 1 주 표면(13) 상의 전자 구성요소(12)에 인접하게 메모리 다이가 장착되는 배열에 비해, 감소할 수 있다. 전기 전도 연결부의 길이를 감소시킴으로써, 누화 정도를 유지하거나 심지어 감소시키면서도, 이웃하는 전기 전도 트레이스 간의 간격이 감소할 수 있다. 전기 전도 트레이스는 예를 들어, 인쇄 회로 보드 기술을 이용하여 형성될 수 있고, 이는 특히, 층 L2, L3, L4, L5와 같은 다층 회로 보드(11)의 내측 전기 전도층(19)에서, 트레이스의 간격을 또한 감소시킬 수 있다.
차폐 커패시터가 전자 구성요소(12)의 접촉부에 바로 인접하여 장착될 수 있다. 메모리 다이(14, 15)의 전력 연결부는 추가적인 패키지 용량없이 다층 회로 보드(11)의 접지 평면에 낮은 유도 전력에서 연결될 수 있고, 이는 전기 전도 트레이스가 사용됨에 따라 패키징되지 않은 배어 메모리 다이가 본딩 와이어 인덕턴스없이 사용되기 때문이다. 추가적으로, 어드레스/명령/데이터 라인에서의 임피던스 정합이 감소할 수 있는데, 이는 메모리 다이 패키징의 핀 또는 외측 연결부와 연관된 커패시턴스와 본딩 와이어 인덕턴스를 피할 수 있기 때문이다. 이를 이용하여, 온-다이 터미네이션(on-die termination)을 제거할 수 있고, 이는 또한 전력 소모를 감소시킬 수 있다.
이러한 인자들을 이용하여, 인포테인먼트 헤드 유닛, 인포테인먼트 조합체, 계기판, 또는 헤드-업 디스플레이와 같은 자동차 응용예에서 DDR4 메모리 다이와 같은 더 큰 대역폭을 가진 메모리를 이용할 수 있게 된다. 더욱이, 이러한 인자들은 공간 요건 감소를 도출할 수 있고, 이는 인포테인먼트 헤드 유닛, 인포테인먼트 조합체, 계기판, 또는 헤드-업 디스플레이와 같은 추가 구성요소 내부에 모듈의 용이한 배열 및 냉각 및 기류를 위한 더 많은 공간을 제공하는데 유용할 수 있다.
도 3은 다층 회로 보드(41)(상측 절연층(42) 및 하측 절연층(43)을 포함) 및 3개의 전기 전도층(44, 45, 46)을 포함하는, 제 2 예시적 전자 모듈(40)의 측면도를 도시한다. 상측 절연층(42)은 제 1 전기 전도층(44)과 제 2 전기 전도층(45) 사이에 삽입되고, 하측 절연층(43)은 제 2 전기 전도층(45)과 제 3 전기 전도층(46) 사이에 삽입된다. 하측 절연층(43)은 상측 영역에 공동(47)을 포함한다. 메모리 다이(48)는 공동(47) 내에 장착되고, 접촉 범프(50)에 의해 제 2 전기 전도층(45) 내 전기 전도 트레이스(49)에 전기적으로 연결된다. 전기 전도 트레이스(49)는 상측 절연층(42) 내 하나 이상의 전기 전도 비아(51)에 전기적으로 연결될 수 있고, 이는 다시 전기전도층(44) 내 트레이스(52)에 전기적으로 연결된다. 공동(47)은 에폭시 수지(53) 형태의 봉합재로 충전된다. 메모리 다이(48)는 다층 회로 보드(41)의 공간 내에 매립된다.
다층 회로 보드(41)는 다층 회로 보드(41)에, 특히, 제 1 전도층(44)에, 또한 매립된 펠티에 열 펌프 디바이스(Peltier heat pump device)(60)를 더 포함한다.
펠리에 열 펌프 디바이스는 전기 에너지를 이용하여 열을 펌핑할 수 있는 디바이스로서, 인가 전류의 방향에 따라 냉각 및/또는 가열을 제공하는데 사용될 수 있다. 펠티에 열 펌프는 펠티에 효과를 이용하여, 열전 효과를 디스플레이하는 서로 다른 두 종류의 반도체 물질의 정션 간에 열 플럭스를 생성할 수 있다. 예를 들어, 제 1 반도체 부재는 제 1 전도도 타입을 가질 수 있고, 제 2 반도체 부재는 제 1 전도도 타입과는 반대인 제 2 전도도 타입을 가질 수 있다. 2개의 반도체 부재가 공간적 교번 방식으로 배열되고, 열적으로 병렬로 그리고 전기적으로 직렬로 배열된다. 열전 요소용으로 적합한 다양한 클래스의 반도체 물질들이 알려져 있고, Bi2Te3, Bi2-xSbxTe3, PbTe-PbS-계 물질, 및 MgAgAs 구조를 가진 하프-호슬러 화합물(half-Heusler compounds)을, 제한없이, 포함한다.
펠티에 열 펌프 디바이스(60)는 제 1 히터/쿨러 표면(61)을 포함하고, 이는 다층 회로 보드(41)의 상측 표면(63) 상에 장착되는 발열 디바이스(62) 아래에 위치한다. 발열 디바이스(62)는 예를 들어, 프로세서 칩 또는 SoC 패키지일 수 있다. 펠티에 열 펌프 디바이스(60)는 열전 효과를 나타내는 제 2 히터/쿨러 표면(64) 및 반도체 부재(65)를 더 포함한다. 제 2 히터/쿨러 표면(64)은 제 1 히터/쿨러 표면(61)에 인접하여 위치한다. 제 1 히터/쿨러 표면(61) 및 제 2 히터/쿨러 표면(64)은 다층 회로 보드(41)의 일부분으로 제공되는 제 1 전기 전도층(44)의 일부분으로부터 형성될 수 있다.
제 1 히터/쿨러 표면(61)은 다층 회로 보드(40)의 최상위층(44) 내에서 발열 디바이스(62) 아래에 배열되고, 메모리 다이(45)는 다층 회로 보드(40)의 하위층(43) 내에서 펠티에 열 펌프 디바이스(60) 아래에 그리고 발열 디바이스(62) 아래에 배열된다. 발열 디바이스(62), 펠티에 열 펌프 디바이스(60), 및 메모리 다이(45)는 적층 배열을 가진다. 이러한 적층 배열을 이용하여, 다층 회로 보드 및 전자 구성요소(40)의 횡방향 크기를 감소시킬 수 있다.
펠티에 열 펌프 디바이스(60)의 배열이 도 4의 평면도에 또한 도시된다. 도시되는 바와 같이, 제 1 히터/쿨러 표면(61)은 발열 구성요소(62) 아래에 위치하는 2개의 분리부(66, 67)를 포함한다. 서로 반대의 전도도 타입의 한 쌍의 반도체 부재(68, 69)가 제 1 히터/쿨러 부분(66, 67) 각각으로부터 연장된다. 제 1 히터/쿨러 부분(66)으로부터 연장되는 제 2 전도도 타입의 반도체 부재(69)는 제 2 히터/쿨러 표면(64)에 의해 제 2 히터/쿨러 부분(67)으로부터 연장되는 제 1 전도도 타입의 반도체 부재(69)에 전기적으로 연결된다. 한 쌍의 반도체 부재(68, 69)는 열적으로 병렬로 그리고 전기적으로 직렬로 배열된다.
펠티에 열 펌프 디바이스(60)는 제 1 히터/쿨러 부분(66)의 제 1 반도체 부재(68)로부터 연장되는 제 1 접촉부(70)를 갖고, 제 1 히터/쿨러 표면(61)의 제 2 부분(67)의 제 2 반도체 부재(69)로부터 연장되는 제 2 접촉부(71)를 또한 가진다. 제 1 히터/쿨러 표면(61)과 제 2 히터/쿨러 표면(54) 간 온도 구배 및 열 전달을 생성하기 위해, 펠티에 열 펌프 디바이스(60)의 접촉부(70, 71)에 전류가 공급된다.
펠티에 열 펌프 디바이스(60)에 공급되는 전류의 방향은, 제 1 히터/쿨러 표면(61)이 전자 디바이스(62)의 냉각을 제공하고 제 2 히터/쿨러 표면(64)이 전자 디바이스(62)로부터 제거되는 열의 소산을 위한 고온 표면(hot surface)을 제공하도록 선택될 수 있다. 펠티에 열 펌프 디바이스(60)는 접촉부(70, 71)에 공급되는 전류의 방향을 역전시킴으로써 제 1 히터/쿨러 표면(61)을 통해 전자 디바이스(62)에 가열을 제공할 수 있다.
도 3 및 4에 도시되는 예시적 배열에서, 펠티에 열 펌프 디바이스(60)는 두 쌍(53)의 반도체 부재(68, 69)와, 2개의 제 1 히터/쿨러부(66, 67)와, 단일한 제 2 히터/쿨러 표면(64)을 포함한다. 그러나, 펠티에 열 펌프 디바이스(60)는 이러한 특정 배열에 제한되지 않고, 3개 이상의 제 1 히터/쿨러부, 3쌍 이상의 반도체 부재, 및 2개 이상의 제 2 히터/쿨러부를 포함할 수 있고, 이 모두는 각 쌍의 반도체 무재들이 열적으로 병렬로 그리고 전기적으로 직렬로 배열되도록 구성된다.
본 예시적 배열에서, 제 1 히터/쿨러 표면(61), 반도체 부재(68, 69), 및 제 2 히터/쿨러 표면(64)은 일반적으로 동평면에 있다. 도시되지 않은 추가의 예시적 배열에서, 제 2 히터/쿨러 표면은 제 1 히터/쿨러 표면으로부터 수직으로 소정 거리만큼 이격될 수 있다. 도시되지 않은 추가의 예시적 배열에서, 제 1 히터/쿨러 표면 및 제 2 히터/쿨러 표면은 다층 회로 보드 내에 완전히 매립된다. 이러한 예에서, 제 1 히터/쿨러 표면은 복수의 열 전도 비아에 의해 발열 전자 구성요소에 추가로 열적으로 연결될 수 있고, 제 2 히터/쿨러 표면은 제 2 복수의 열 전도 비아에 의해 환경에 추가로 열적으로 연결될 수 있다.
회로 보드(41)는 서브층을 형성하도록 절연층(42)에 금속 포일(예를 들어, 구리 포일)을 적층함으로써 생산될 수 있다. 제 2 서브층을 형성하도록 층(43)의 두 주 표면에 금속 포일이 적층될 수 있다. 공동(45)은 하나 이상의 메모리 다이를 수용하기에 적합한 위치에서 절연층 중 적어도 하나에 형성된다. 금속층은 전기 전도 트레이스(49)의 요망 배열을 생산하도록 구조화된다. 절연층(42, 43) 내에 관통 구멍이 형성되고, 관통 구멍 내로 전기 전도 물질이 삽입되어 전기 전도 비아(51)를 형성한다. 메모리 다이(48)는 공동 내에 장착되고, 서브층의 전기 전도 트레이스(49)에 전기적으로 연결된다. 서브층들은 그 후 적층되고 함께 접합되어 서브조립체를 형성한다.
전자 구성요소(62)와 같은 추가의 구성요소들이 그 후 서브조립체의 상측 표면(63) 상에 장착되어, 전자 모듈(40)을 형성한다.
펠티에 열 펌프 디바이스(60)는 제 1 및 제 2 히터/쿨러 표면(51, 53) 및 접촉 영역(70, 71)을 형성하도록, 전기 전도층(44)을 형성하는 구리 포일 부분을 구조화함으로써 제조될 수 있다. 반도체 부재(58, 59)는 앞서 설명한 바의 배열을 형성하도록 제 1 히터/쿨러 표면(51)과 제 2 히터/쿨러 표면(53) 사이의 절연층(42)에 적절한 반도체 물질을 스크린-인쇄함으로서 형성될 수 있다.
발명의 다양한 실시예들이 설명되었으나, 더 많은 실시예 및 구현예들이 발명의 범위 내에서 실현가능함은 당 업자에게 명백할 것이다. 따라서, 발명은 첨부된 청구범위 및 그 등가물에 비추어 예외적으로 제한되지 않는다.

Claims (14)

  1. 다층 회로 보드와,
    상기 다층 회로 보드의 주 표면 상에 장착되는, 그리고, 적어도 하나의 메모리 다이에 전기적으로 연결되는, 전자 구성요소 - 상기 적어도 하나의 메모리 다이는 상기 다층 회로 보드 내에 적어도 부분적으로 매립됨 - 와,
    적어도 하나의 펠티에 열 펌프 디바이스(Peltier heat pump device) - 상기 펠티에 열 펌프 디바이스는 열적으로 병렬로 그리고 전기적으로 직렬로 배열되는 적어도 한 쌍의 열전 반도체 부재를 포함함 - 를 포함하는
    자동차용 전자 모듈.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 메모리 다이는 상기 전자 구성요소 아래에 적어도 부분적으로 배열되는
    자동차용 전자 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 다층 회로 보드는 복수의 절연층과, 전기 전도 트레이스를 포함하는 복수의 층을 포함하는
    자동차용 전자 모듈.
  4. 제 3 항에 있어서,
    상기 다층 회로 보드는 적어도 하나의 절연층을 통해 연장되는 적어도 하나의 전기 전도 비아를 더 포함하는
    자동차용 전자 모듈.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 적어도 하나의 메모리 다이는 적어도 하나의 절연층을 통해 연장되는 적어도 하나의 전기 전도 비아와, 상기 다층 회로 보드의 적어도 하나의 층 내에 배열되는 복수의 전기 전도 트레이스에 의해 상기 전자 구성요소에 연결되는
    자동차용 전자 모듈.
  6. 제 3 항 내지 데 5 항 중 어느 한 항에 있어서,
    상기 절연층 내에 배열되는 공동을 더 포함하며,
    상기 적어도 하나의 메모리 다이가 상기 공동 내에 장착되는
    자동차용 전자 모듈.
  7. 제 6 항에 있어서,
    상기 공동 내에 배열되는 봉합재를 더 포함하며,
    상기 봉합재는 상기 적어도 하나의 메모리 다이의 적어도 측부 표면을 덮는
    자동차용 전자 모듈.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 펠티에 열 펌프 디바이스는 적어도 하나의 제 1 히터/쿨러 표면 및 적어도 하나의 제 2 히터/쿨러 표면을 더 포함하고, 각 쌍의 반도체 부재는 공통의 제 1 히터/쿨러 표면과, 서로 다른 제 2 히터/쿨러 표면 사이에서 연장되는
    자동차용 전자 모듈.
  9. 제 8 항에 있어서,
    상기 제 1 히터/쿨러 표면은 상기 제 2 히터/쿨러 표면에 횡방향으로 인접하여 배열되는
    자동차용 전자 모듈.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 적어도 한 쌍의 반도체 부재는 전체적으로 동평면(coplanar)이고, 상기 회로 보드 내에 배열되는
    자동차용 전자 모듈.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    제 1 평면 내 적어도 하나의 제 1 히터/쿨러 표면과, 제 2 평면 내 적어도 하나의 제 2 히터/쿨러 표면 사이에서 연장되는 상기 적어도 한 쌍의 반도체 부재는 상기 제 2 평면으로부터 소정 거리에 배열되는
    자동차용 전자 모듈.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 펠티에 열 펌프 디바이스는,
    상기 회로 보드 내에 매립되는 제 2 히터/쿨러 표면 - 상기 제 2 히터/쿨러 표면으로부터 복수의 열 전도 비아가 상기 회로 보드의 외측 표면까지 연장됨 - 과,
    상기 회로 보드 내에 매립되는 제 1 히터/쿨러 표면 - 상기 제 1 히터/쿨러 표면으로부터 복수의 열 전도 비아가 냉각 및/또는 가열되어야할 전자 디바이스까지 연장됨 - 중
    적어도 하나를 더 포함하는
    자동차용 전자 모듈.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 전자 구성요소는 시스템-온-칩 아키텍처(architecture)를 포함하고, 상기 메모리 다이는 더블 데이터 레이트 랜덤 액세스 메모리 타입 메모리 칩인
    자동차용 전자 모듈.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 전자 구성요소는 시스템-온-칩 아키텍처(SoC)를 갖고, 또는, 프로세서를 포함하며, 또는, FPGA(Freely Programmable Gate Array) 또는 ASIC(Applicaton-Specific Integrated Circuit)인
    자동차용 전자 모듈.



KR1020157036536A 2013-07-30 2014-07-03 전자 모듈 KR20160037846A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13178585 2013-07-30
EP13178585.9 2013-07-30
PCT/EP2014/064129 WO2015014563A1 (en) 2013-07-30 2014-07-03 Electronic module

Publications (1)

Publication Number Publication Date
KR20160037846A true KR20160037846A (ko) 2016-04-06

Family

ID=48900833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157036536A KR20160037846A (ko) 2013-07-30 2014-07-03 전자 모듈

Country Status (7)

Country Link
US (1) US9907181B2 (ko)
EP (1) EP3028547B1 (ko)
JP (1) JP2016527727A (ko)
KR (1) KR20160037846A (ko)
CN (1) CN105340372A (ko)
BR (1) BR112016001796A2 (ko)
WO (1) WO2015014563A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780129B (zh) * 2016-02-12 2021-03-23 耶鲁大学 用于控制量子系统的技术及相关系统和方法
EP3249686A1 (en) * 2016-05-24 2017-11-29 Mitsubishi Electric R&D Centre Europe B.V. A power module
US11502010B2 (en) * 2016-10-01 2022-11-15 Intel Corporation Module installation on printed circuit boards with embedded trace technology
US11449384B2 (en) 2018-01-05 2022-09-20 Yale University Hardware-efficient fault-tolerant operations with superconducting circuits
CN112087860A (zh) * 2020-09-16 2020-12-15 广州小鹏汽车科技有限公司 印制电路板及其制造方法、电子设备和车辆
CN117241466B (zh) * 2023-11-13 2024-01-26 信丰迅捷兴电路科技有限公司 一种内埋器件的液冷电路板及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5921087A (en) * 1997-04-22 1999-07-13 Intel Corporation Method and apparatus for cooling integrated circuits using a thermoelectric module
US6094919A (en) * 1999-01-04 2000-08-01 Intel Corporation Package with integrated thermoelectric module for cooling of integrated circuits
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US7034394B2 (en) * 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
US7299639B2 (en) * 2004-06-22 2007-11-27 Intel Corporation Thermoelectric module
TW200605169A (en) * 2004-06-29 2006-02-01 Sanyo Electric Co Circuit device and process for manufacture thereof
JP2006013367A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
US20060179849A1 (en) * 2005-02-14 2006-08-17 Abramov Vladimir S Peltier based heat transfer systems
US7592202B2 (en) 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
DE102009003934A1 (de) 2009-01-05 2010-07-08 Siemens Aktiengesellschaft Anordnung zur Kühlung einer Wärmequelle einer elektronischen Schaltung
JP5367413B2 (ja) * 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
KR101928005B1 (ko) * 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
EP2790474B1 (en) * 2013-04-09 2016-03-16 Harman Becker Automotive Systems GmbH Thermoelectric cooler/heater integrated in printed circuit board
US9837595B2 (en) * 2015-05-20 2017-12-05 Mediatek Inc. Semiconductor package assembly with thermal recycling function

Also Published As

Publication number Publication date
JP2016527727A (ja) 2016-09-08
EP3028547A1 (en) 2016-06-08
WO2015014563A1 (en) 2015-02-05
CN105340372A (zh) 2016-02-17
EP3028547B1 (en) 2019-12-11
US20160174382A1 (en) 2016-06-16
BR112016001796A2 (pt) 2017-08-01
US9907181B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US20210066189A1 (en) Package substrate and method of fabricating the same
US9907181B2 (en) Electronic module
JP2019071158A (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
US20120299173A1 (en) Thermally Enhanced Stacked Package and Method
KR20220140688A (ko) 반도체 패키지
CN104037167A (zh) 半导体器件
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
KR20200033986A (ko) 집적 반도체 어셈블리 및 그의 제조 방법
CN103579209B (zh) 用于dram在gpu之上的可替换3d堆叠方案
CN113056819B (zh) 半导体模块、dimm模块以及它们的制造方法
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
TW201442203A (zh) 層疊封裝結構
US20090250801A1 (en) Semiconductor device
US11037890B2 (en) Semiconductor assembly with package on package structure and electronic device including the same
US9087702B2 (en) Edge coupling of semiconductor dies
TW201431040A (zh) 三維直通矽晶貫孔結構
US20160079210A1 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20240096861A1 (en) Semiconductor package assembly

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination