JP2016527727A - 電子モジュール - Google Patents
電子モジュール Download PDFInfo
- Publication number
- JP2016527727A JP2016527727A JP2016530400A JP2016530400A JP2016527727A JP 2016527727 A JP2016527727 A JP 2016527727A JP 2016530400 A JP2016530400 A JP 2016530400A JP 2016530400 A JP2016530400 A JP 2016530400A JP 2016527727 A JP2016527727 A JP 2016527727A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic module
- heating
- cooling surface
- memory die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10219—Thermoelectric component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
多層回路基板(41)と電子部品(62)、及びペルチェヒートポンプ(60)を備える電子モジュール(40)が提供される。電子部品は、多層回路基板の主面上に取り付けられ、電気的に少なくとも1つのメモリチップ(48)に繋がれる。少なくとも1つのメモリチップは、少なくとも部分的に多層配線板内に埋め込まれている。ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置されている少なくとも一対の熱電半導体部材(68、69)を有しており、半導体部材のうちの少なくとも一対は、少なくとも部分的に回路基板に埋め込まれている。【選択図】図3
Description
本発明は、自動車用電子モジュールに関する。
電子モジュールは、2つ以上の電子部品、所望する回路または機能を提供するように配置された電気的接続を含むことができる。例えば、電子モジュールは、プロセッサチップ及び共通の回路基板上に実装されているメモリチップを含んでいてもよい。回路基板は、プロセッサチップとメモリチップとの間の電気的接続の少なくとも一部を提供することができる導電性トレース及びモジュールの外側の接点からチップへの導電性再配線構造を含んでいる。チップは、半田ボール、ランドまたはピンなどのパッケージの外側の接点によって回路基板に実装されている別個のパッケージまたはコンポーネントとして提供されてもよい。いくつかの用途では、キャビティがプリント基板の表面に設けられ、コンポーネントがキャビティ内に搭載されている。しかし、電子モジュールに適した実装配置が望ましい。
多層回路基板、電子コンポーネント及びペルチェヒートポンプを含む電子モジュールが提供される。電子部品は、多層回路基板の主面上に取り付けられ、少なくとも1つのメモリダイに電気的に接続されている。少なくとも1つのメモリダイは、多層配線板内に少なくとも部分的に埋め込まれている。ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置された少なくとも一対の熱電半導体部材を有しており、熱電半導体部材のうちの少なくとも一対は、回路基板に少なくとも部分的に埋め込まれている。
他のシステム、方法、特徴及び利点は、以下の図面及び詳細な説明を検討することにより当業者には明らかとなるであろう。ここでは、すべてのそのような追加のシステム、方法、特徴及び利点が、この記述内に含まれ、本発明の範囲内であり、以下の特許請求の範囲によって保護されることが意図されている。
このシステムは、図面に関連して以下の説明を参照することにより、よりよく理解することができる。図中の構成要素は、必ずしも一定の縮尺ではなく、本発明の原理を示す際には強調されている。また、図において、同様な参照数字は、異なる図を通して対応する部分を指している。
(好ましい実施形態の詳細な説明)
図1は例示的な電子モジュール10の上面を示し、図2は線A−Aに沿った電子モジュール10の断面を示す。電子モジュール10は、多層回路基板11、多層回路基板11の主面13に取り付けられた電子部品12及び14並びに2つのメモリダイ14と15を含む。2つのメモリダイ14と15は、多層回路基板11内に少なくとも部分的に埋め込まれているため、図1の上面図に破線で表されている。
図1は例示的な電子モジュール10の上面を示し、図2は線A−Aに沿った電子モジュール10の断面を示す。電子モジュール10は、多層回路基板11、多層回路基板11の主面13に取り付けられた電子部品12及び14並びに2つのメモリダイ14と15を含む。2つのメモリダイ14と15は、多層回路基板11内に少なくとも部分的に埋め込まれているため、図1の上面図に破線で表されている。
メモリダイ14と15のいかなる部分も回路基板11から露出していない典型的な構成においては、これらは回路基板11内に完全に埋め込まれるものとして説明することができる。他の典型的な構成では、例えば、1から8のメモリ装置を含むメモリバンクは、(例えば、16から128の)ビット線を介して回路基板に接続されてもよい。
電子部品12は、システムオンチップアーキテクチャ(SOC)を有していてもよく、または中央演算処理装置(CPU)、グラフィックス処理ユニット(GPU)、マイクロコントローラのようなプロセッサを含んでいてもよく、或いは自由にプログラム可能なゲートアレイ(FPGA)または特定用途向け集積回路(ASIC)であってもよい。メモリダイは、DDR2、DDR3、DDR4及びLPDDR3 RAMメモリダイのようなダブルデータレートランダムアクセスメモリ(DDR RAM)であってもよい。メモリダイ14と15は、これらが多層回路基板11内に少なくとも部分的に埋め込まれているので、多層回路基板11はパッケージ機能を提供するために使用されるため未実装またはむき出しのダイとして提供されてもよい。
さらに、電子モジュール10は不揮発性メモリ16を含むが、この例示的な電子モジュールでは、パッケージ化されたNOR(ORでない)チップの形で提供することができる。不揮発性メモリ16は、電子部品12に隣接して多層回路基板11の主面13上に搭載される。コンデンサ17のような電子モジュール10のさらなる電子部品もまた、多層回路基板11の第一の主面13上に搭載されている。電子部品12は、導電性再配線構造によってメモリダイ14と15及び他のコンポーネントに電気的接続されている。電子モジュール10は、ヘッドアップディスプレイなどの自動車用途に使用することができる。
図1の上面図に示されているように、電子部品12の一側に隣接して延在するように、2つのメモリダイ14と15は互いに平行に配置され且つ部分的に電子部品12の下に位置している。回路基板11内にあり且つ電子部品12の下にあるメモリダイ14と15のこの配置は、多層回路基板11及び/または電子モジュール10の横方向の寸法を減少させために使用することができ、多層回路基板11の上面のスペースは、もはやメモリコンポーネント(複数可)のために必要としない。
図示しない他の実施形態では、電子部品12は単一のメモリ、或いは2つまたはそれ以上のメモリダイに繋いでもよい。メモリダイは、図1に示したものとは異なる構成を有することができる。例えば、メモリダイは、多層回路基板の上面に取り付けられた電子部品の完全に下に或いは他のコンポーネントの完全に下に配置することができる。2つまたはそれ以上のメモリダイの場合、スタックは少なくとも部分的に多層回路基板中に埋め込まれ、メモリダイは互いに上下に積層してもよい。
図2は、図1の線A−Aに沿って切断した電子部品10の断面を示すものである。多層回路基板11は、導電性層19によりインターリーブされた複数の絶縁層18を含んでいる。絶縁層は電気的に絶縁するものであり、誘電体材料を含むことができる。絶縁層18は、例えばエポキシ樹脂含浸ガラス繊維を含んでいてもよい。導電層19は、銅箔などの金属箔から形成することもできる。
多層回路基板11は、LI、L2、L3、L4、L5及びL6として図2に示された6枚(またはそれ以上)の導電層19を含むことができ、各々が絶縁層18によって近隣から分離されている。導電層19は、複数の導電トレースを含んでもよく、これらは多層回路基板11の第一の主面13上に実装された電子部品12と他の構成要素、図2の断面図にそのうちの1つが示されているメモリダイ15、及び/または多層回路基板11の対向する主面20上に配置された電子モジュール10の外側にある端子間の電気的接続として機能する。導電性トレースは、導電層19を形成する金属箔を組み立てることによって形成することができる。
図2の断面図に示されるように、メモリダイ15は、部分的に電子部品12の下に配置され、多層回路基板11内に完全に埋め込まれる。メモリダイ15は絶縁層21内に埋め込まれて、多層回路基板の本体内で導電層L3及びL4の間に挟まれている。絶縁層21は、メモリダイ15をそのボリューム内で収容するように構成されたサイズを有するキャビティ22を備えている。
メモリダイ15が実装されるキャビティ22には封止材(例えば、エポキシ樹脂)を充填することができ、メモリダイ15の上面24及び/またはメモリダイ15の側面を埋め込むことができる。メモリダイ15を接着層によってキャビティ22内に取り付けられてもよく、カプセル化がメモリダイ15をキャビティ22内に固定する接着剤としても作用することができる。
第一のメモリダイ14は、第二のメモリダイ15と同一のキャビティ内に実装することも、或いは別のキャビティ内に実装することもできる。
メモリダイ15はその上面24に導体パッド23を備え、前記パッドは導電層L3のトレース27に導体バンプ25によって電気的に接続されている。これらの導電性トレース27は、メモリダイ15と電子部品12との間に位置する2つの絶縁層18を貫通して延在している導電性ビア28と、導電層LI及びL2のさらなる導電トレース27によって電子部品12に繋がれている。
導電性トレース27及び導電性ビア28は、多層回路基板11内で3次元再分配構造を提供する。この3次元再分配構造は、コンポーネント12、14、15及び17を電気的に繋ぐために使用され、電子モジュール10のコンポーネント12、14、15、17の所望する回路または機能を提供し、また、電源接点及び信号用端子を含む電子モジュールの外側の端子にコンポーネント12、14、15及び17を繋ぐために使用される。
メモリダイ15は、他の構成ではキャビティ22内に取り付けてもよい。例えば、導電性トレースはキャビティの底面に設けられていてもよく、メモリダイはその上に取り付けることもできる。これらの導電性トレースは、多層回路基板の再分配構造にメモリダイを繋ぐために使用される。
電子モジュール10は、多層回路基板11、前記多層回路基板11中に埋め込まれたメモリダイ14及び15並びに及び導体パッドの適切な配置、導電層LI、L2、L3、L4、L5とL6の導電性トレース、所望する回路に適した再分配構造を含んだサブアセンブリを作り出すことによって製造することができる。電子部品12と、不揮発性メモリ16やコンデンサ17のようなさらなるコンポーネントは、その後、電子モジュール10を形成するために集積メモリダイ14及び15と共にサブアセンブリ上に実装することができる。
メモリダイ14及び15を多層回路基板11の内部に、とりわけ電子部品12の下に配置することによって、メモリダイ14と15及び電子部品12との間の導電接続部の長さは、多層回路基板11の第一の主面13上で電子部品12に隣接してメモリダイが実装されている配置構成よりも小さくすることができる。そして、導電接続部の長さを小さくすることで、隣接する導電性トレース間の間隔を縮めることができる一方、クロストークのレベルを維持し、或いは低減することが可能となる。導電性トレースは、プリント回路基板技術を用いて形成することができ、例えば、これにより、特に層L2、L3、L4、L5のような多層回路基板11の内側の導電層19でトレースの間隔を減少させることが可能となる。
ブロッキングコンデンサは、電子部品12の端子に直接隣接して実装することもできる。メモリダイ14と15の電源接続は、導電性トレースが使用されるので、ワイヤインダクタンスを接着することなく生のパッケージされていないメモリダイを使用することができ、追加のパッケージ機能なしで多層回路基板11のグランド層に低誘電力で接続することができる。さらに、ピンまたはメモリダイのパッケージとワイヤインダクタンスの接着に関連した容量が回避されるので、アドレス/コマンド/データラインでのインピーダンスの一致を向上させることができ、反射雑音を低減することができる。これはオンダイターミネーションを除去するために使用されてもよく、回りまわって消費電力を低減することができる。
これらの要因は、インフォテインメントヘッドユニット、インフォテイメントの組み合わせ、計器クラスタまたはヘッドアップディスプレイなどの自動車用途において、DDR4メモリダイなどのより大きな帯域幅を備えるメモリの使用を可能にするために採用することができる。さらに、これらの要因は必要スペースの減少に寄与することができ、このことは冷却と空気の流れを確保するためにより多くのスペースを提供し、インフォテインメント・ヘッド・ユニット、インフォテインメントの組み合わせ、計器クラスタやヘッドアップディスプレイのようなさらなるコンポーネント内にモジュールのより簡単な配置を提供するために有用である可能性がある。
図3は第二の例示的な電子モジュール40の側面を示しているが、これには多層回路基板41(上部絶縁層42と下部絶縁層43を含む)及び3つの導電層44、45及び46が含まれる。上部絶縁層42は第一の導電層44及び第二の導電層45との間に挟まれており、下部絶縁層43は第二の導電層45と第三の導電層46との間に挟まれている。下部絶縁層43は上部領域にキャビティ47を備えている。メモリダイ48はキャビティ47内に取り付けられ、接触バンプ50によって第二の導電層45内の導電性トレース49に電気的に接続されている。導電性トレース49は、上部絶縁層42内で1つ以上の導電性ビア51に電気的接続することができ、さらに、導電層44内で前記上部絶縁層はトレース52に電気的に接続される。キャビティ47には、エポキシ樹脂53の形で封止材が充填されている。メモリダイ48は多層回路基板41の容積内に埋め込まれている。
さらに、多層回路基板41はペルチェヒートポンプ装置60を備えているが、これも多層回路基板41中に、より具体的には第一の導電層44の中に埋め込まれる。
ペルチェヒーヒートポンプ装置は、熱を吸い出すために電気エネルギーを使用することができ、印加される電流の方向に応じて、冷却及び/または加熱を提供するために使用することができる装置である。ペルチェヒートポンプは、熱電効果を示す半導体材料の2つの異なるタイプの接合部との間の熱流束を生成するためにペルチェ効果を用いるものである。例えば、第一半導体部材は第一の導電型を有することができ、第二半導体部材は第一の導電型と対向する第二の導電型を有するものである。2つの半導体部材は空間的に交番的な配置をしており、熱的には直列に電気的には並列に配置されている。熱電素子のために適切な半導体材料の様々な種類は、これらに制限される訳ではないが、Bi2Te3、BI2−xSbxTe3、PbTe−PbSをベースにする材料及びMgAgAs型構造を有するハーフホイスラー化合物を含んだものが知られている。
ペルチェヒートポンプ装置60は第一の加熱/冷却面61を備え、これらは多層回路基板41の上面63に取り付けられた発熱素子62の下に配置されている。発熱素子62は、例えばプロセッサチップまたはSoCのパッケージであってもよい。さらに、ペルチェヒートポンプ装置60は、第二の加熱/冷却面64及び半導体部材65を含み、熱電効果を発揮する。第二の加熱/冷却面64は、第一の加熱/冷却面61に隣接して配置されている。第一の加熱/冷却面61と第二の加熱/冷却面64は、第一の導電層44の部分から形成することができ、多層回路基板41の一部として設けられる。
第一の加熱/冷却面61は、多層回路基板40の最上層44で発熱素子62の下に配置され、メモリダイ45は、多層回路基板40の下層43で発熱素子62の下に且つペルチェヒートポンプ装置60の下に配置されている。熱発生装置62により、ペルチェヒートポンプ装置60及びメモリダイ45は積み重ねられた配置を有する。この積み重ねられた配置は、多層回路基板と電子部品40の横方向の寸法を低減するとを可能にするために採用することができる。
ペルチェヒートポンプ装置60の配置は、図4の上面図にも示されている。図示されるように、第一の加熱/冷却面61は2つの別個の部分66,67を含み、これらは発熱部品62の下に配置されている。対向する導電型68及び69の一対の半導体部材は、第一の加熱/冷却部分66及び67の各々から延在している。第一の加熱/冷却部分66から延びる第二の導電型半導体部材69は、第二の加熱/冷却面64によって第二の加熱/冷却部分67から延びる第一の導電型半導体部材69に電気的に接続されている。一対の半導体部材68と69は、熱的には並列に電気的には直列に配置されている。
ペルチェヒートポンプ装置60は、第一の加熱/冷却部分66の第一の半導体部材68から延びる第一の端子70を有しており、同様にして、第一の加熱/冷却面61の第二の加熱/冷却部分67の第二の導電型半導体部材69から延びる第二の端子71を有している。そして、第一の加熱/冷却面61と第二の加熱/冷却面54との間の温度勾配と熱伝達を生成するために、ペルチェヒートポンプ装置60の端子70及び71に電流が供給される。
ペルチェヒートポンプ装置60への電流の印加方向は、第一の加熱/冷却面61が電子機器62を冷却するように且つ第二の加熱/冷却面64が電子機器62から除去される熱を放散させるための熱面を提供するように選択することができる。ペルチェヒートポンプ装置60は、端子70及び71に印加する電流の方向を逆にすることによって第一の加熱/冷却面61を介して電子機器62へ加熱を提供することができる。
図3及び図4に示す例示的な構成では、ペルチェヒートポンプ装置60は二対53の半導体部材68及び69、2つの第一加熱/冷却部分66及び67並びに単一な第二の加熱/冷却面64を備える。しかしながら、ペルチェヒートポンプ装置60は、この特定の構成に限定されず、3つまたはそれ以上の第一加熱/冷却部分、3対またはそれ以上の半導体部材及び2つまたはそれ以上の第二の加熱/冷却面を備えていてもよく、これらのすべては、半導体部材の対の各々が熱的には並列に電気的には直列に配置されるように整えられる。
この例示的な構成では、第一の加熱/冷却面61、半導体部材68及び69、第二の加熱/冷却面64は、概して同一上面上にある。さらに、図示しない典型的な構成においては、第二の加熱/冷却面は第一の加熱/冷却面から垂直方向に間隔をあけてもよい。図示しないさらなる典型的な構成では、第一の加熱/冷却面と第二の加熱/冷却面は、多層回路基板内に完全に埋め込まれている。これらの実施例では、付加的に、第一の加熱/冷却面が複数の熱伝導ビアによって発熱電子部品と熱的に結合されていてもよく、また、第二の加熱/冷却面は複数の第二の熱伝導ビアによって外囲と熱的に結合されていてもよい。
回路基板41は、副層を形成するために絶縁層42の上に金属箔(例えば、銅箔など)を積層して製造することができる。金属箔は、第二の副層を形成するために層43の両方の主面上に積層してもよい。キャビティ45は、1つまたはそれ以上のメモリダイを収容するのに適した位置で絶縁層の少なくとも1つに形成することができる。金属層は、導電性トレース49の所望する配置を生成するように組み立てられる。貫通孔は絶縁層42及び43に穿たれ、導電ビア51を形成するために導電材料が貫通孔に導入される。そして、メモリダイ48がキャビティ内に実装され、副層の導電性トレース49に電気的接続される。その後、サブアセンブリを形成するために副層は積層され、互いに結合される。
次に、電子部品62などのさらなる電子部品は、電子モジュール40を形成するためにサブアセンブリの上面63に実装される。
ペルチェヒートポンプ装置60は、第一と第二の加熱/冷却面51及び53と、端子領域70及び71を形成するために、導電層44を形成する銅箔の部分を組み立てることによって製造することができる。半導体部材58及び59は、上述のような配置を形成するために、第一の加熱/冷却面51と第二の加熱/冷却面53との間の絶縁層42上に適切な半導体材料をスクリーン印刷するよって形成することができる。
本発明の様々な実施形態を説明してきたが、より多くの実施形態及び実装が本発明の範囲内で可能であることは当業者には明らかであろう。従って、本発明は、添付の特許請求の範囲及びその均等物の観点以外で限定されるべきではない。
Claims (14)
- 自動車用電子モジュールであって、
多層回路基板と、
前記多層回路基板の主面上に搭載され少なくとも1つのメモリダイに電気的に繋がれた電子部品とを備え、少なくとも1つのメモリダイは、前記多層回路基板内に少なくとも部分的に埋め込まれ、及び
少なくとも1つのペルチェヒートポンプ装置を備え、前記ペルチェヒートポンプ装置は、熱的には並列に電気的には直列に配置された少なくとも一対の熱電半導体部材からなり、前記半導体部材の少なくとも一対は、前記回路基板に少なくとも部分的に埋め込まれている電子モジュール。 - 少なくとも1つのメモリダイは、前記電子部品の下に少なくとも部分的に配置される、請求項1に記載の電子モジュール。
- 前記多層回路基板は、複数の絶縁層と導電性トレースを含む複数の層からなる、請求項1または請求項2に記載の電子モジュール。
- さらに、前記多層回路基板は、少なくとも1つの絶縁層を貫通して延びる少なくとも1つの導電ビアを備える、請求項3に記載の電子モジュール。
- 少なくとも1つのメモリダイは、前記多層回路基板の少なくとも1つの層に配設された少なくとも1つの導電性トレースと、少なくとも1つの絶縁層
を貫通する導電性ビアによって前記電子部品に繋がれる、請求項3または請求項4に記載の電子モジュール。 - さらに、絶縁層に配置されたキャビティを備え、少なくとも1つのメモリダイは、キャビティ内に実装される、請求項3から5のいずれかに記載の電子モジュール。
- さらに、キャビティ内に施された封止材を含み、前記封止材は、少なくとも1つのメモリダイの少なくとも側面を覆う、請求項6に記載の電子モジュール。
- さらに、ペルチェヒートポンプ装置は、少なくとも1つの第一の加熱/冷却面と少なくとも1つの第二の加熱/冷却面を備え、一対の半導体部材の各々は、共通の第一の加熱/冷却面と異なる第二の加熱/冷却面との間に延びる、請求項1から7のいずれかに記載の電子モジュール。
- 前記第一の加熱/冷却面は、前記第二の加熱/冷却面に隣接して横方向に配置されている、請求項8に記載の電子モジュール。
- 前記半導体部材の少なくとも一対は、概して同一上面上にあり、前記回路基板内に配置される、請求項1から9のいずれかに記載の電子モジュール。
- 第一の上面において前記第一の加熱/冷却面と第二の上面において前記第二の加熱/冷却面との間に延在する前記半導体部材の少なくとも一対は、前記第一の上面から距離を置いて配置される、請求項1から9のいずれかに記載の電子モジュール。
- さらに、前記ペルチェヒートポンプ装置は、
複数の熱伝導性ビアが前記回路基板外面まで延びる前記回路基板内に埋め込まれた第二の加熱/冷却面、
冷却及び/または加熱されるべき電子デバイスまで延びる複数の熱伝導ビアから前記回路基板内に埋め込まれた第一の加熱/冷却面、
のうち少なくとも1つを備える、請求項1から11のいずれかに記載の電子モジュール。 - 前記電子部品はシステムオンチップアーキテクチャを含み、前記メモリダイはダブルデータレートランダムアクセスメモリ型メモリチップである、請求項1から12のいずれかに記載の電子モジュール。
- 前記電子部品はシステムオンチップアーキテクチャ(SOC)を有し、プロセッサを備え、或いは自由にプログラム可能なゲートアレイ(FPGA)または特定用途向け集積回路(ASIC)である、請求項1から13のいずれかに記載の電子モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13178585.9 | 2013-07-30 | ||
EP13178585 | 2013-07-30 | ||
PCT/EP2014/064129 WO2015014563A1 (en) | 2013-07-30 | 2014-07-03 | Electronic module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016527727A true JP2016527727A (ja) | 2016-09-08 |
Family
ID=48900833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016530400A Pending JP2016527727A (ja) | 2013-07-30 | 2014-07-03 | 電子モジュール |
Country Status (7)
Country | Link |
---|---|
US (1) | US9907181B2 (ja) |
EP (1) | EP3028547B1 (ja) |
JP (1) | JP2016527727A (ja) |
KR (1) | KR20160037846A (ja) |
CN (1) | CN105340372A (ja) |
BR (1) | BR112016001796A2 (ja) |
WO (1) | WO2015014563A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11635456B2 (en) * | 2016-02-12 | 2023-04-25 | Yale University | Techniques for control of quantum systems and related systems and methods |
EP3249686A1 (en) * | 2016-05-24 | 2017-11-29 | Mitsubishi Electric R&D Centre Europe B.V. | A power module |
US11502010B2 (en) * | 2016-10-01 | 2022-11-15 | Intel Corporation | Module installation on printed circuit boards with embedded trace technology |
CA3085955A1 (en) | 2018-01-05 | 2019-08-15 | Yale University | Hardware-efficient fault-tolerant operations with superconducting circuits |
CN112087860A (zh) * | 2020-09-16 | 2020-12-15 | 广州小鹏汽车科技有限公司 | 印制电路板及其制造方法、电子设备和车辆 |
CN117241466B (zh) * | 2023-11-13 | 2024-01-26 | 信丰迅捷兴电路科技有限公司 | 一种内埋器件的液冷电路板及其制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5921087A (en) * | 1997-04-22 | 1999-07-13 | Intel Corporation | Method and apparatus for cooling integrated circuits using a thermoelectric module |
US6094919A (en) * | 1999-01-04 | 2000-08-01 | Intel Corporation | Package with integrated thermoelectric module for cooling of integrated circuits |
US6461895B1 (en) * | 1999-01-05 | 2002-10-08 | Intel Corporation | Process for making active interposer for high performance packaging applications |
US20030057544A1 (en) | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
US7034394B2 (en) * | 2003-10-08 | 2006-04-25 | Intel Corporation | Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same |
US7299639B2 (en) * | 2004-06-22 | 2007-11-27 | Intel Corporation | Thermoelectric module |
TW200605169A (en) * | 2004-06-29 | 2006-02-01 | Sanyo Electric Co | Circuit device and process for manufacture thereof |
JP2006013367A (ja) * | 2004-06-29 | 2006-01-12 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US7250327B2 (en) * | 2004-06-30 | 2007-07-31 | Intel Corporation | Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism |
TWI260056B (en) * | 2005-02-01 | 2006-08-11 | Phoenix Prec Technology Corp | Module structure having an embedded chip |
US20060179849A1 (en) | 2005-02-14 | 2006-08-17 | Abramov Vladimir S | Peltier based heat transfer systems |
US7592202B2 (en) | 2006-03-31 | 2009-09-22 | Intel Corporation | Embedding device in substrate cavity |
DE102009003934A1 (de) * | 2009-01-05 | 2010-07-08 | Siemens Aktiengesellschaft | Anordnung zur Kühlung einer Wärmequelle einer elektronischen Schaltung |
JP5367413B2 (ja) * | 2009-03-02 | 2013-12-11 | ラピスセミコンダクタ株式会社 | 半導体装置 |
KR101928005B1 (ko) * | 2011-12-01 | 2019-03-13 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
EP2790474B1 (en) * | 2013-04-09 | 2016-03-16 | Harman Becker Automotive Systems GmbH | Thermoelectric cooler/heater integrated in printed circuit board |
US9837595B2 (en) * | 2015-05-20 | 2017-12-05 | Mediatek Inc. | Semiconductor package assembly with thermal recycling function |
-
2014
- 2014-07-03 KR KR1020157036536A patent/KR20160037846A/ko not_active Application Discontinuation
- 2014-07-03 WO PCT/EP2014/064129 patent/WO2015014563A1/en active Application Filing
- 2014-07-03 EP EP14735942.6A patent/EP3028547B1/en active Active
- 2014-07-03 US US14/909,180 patent/US9907181B2/en active Active
- 2014-07-03 CN CN201480035622.6A patent/CN105340372A/zh active Pending
- 2014-07-03 JP JP2016530400A patent/JP2016527727A/ja active Pending
- 2014-07-03 BR BR112016001796A patent/BR112016001796A2/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20160174382A1 (en) | 2016-06-16 |
CN105340372A (zh) | 2016-02-17 |
KR20160037846A (ko) | 2016-04-06 |
EP3028547B1 (en) | 2019-12-11 |
EP3028547A1 (en) | 2016-06-08 |
BR112016001796A2 (pt) | 2017-08-01 |
WO2015014563A1 (en) | 2015-02-05 |
US9907181B2 (en) | 2018-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6746667B2 (ja) | 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 | |
JP2016527727A (ja) | 電子モジュール | |
KR102115874B1 (ko) | 패키징 구조, 전자 장치, 및 패키징 방법 | |
JP6339222B2 (ja) | 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法 | |
TWI423418B (zh) | 半導體裝置及其製造方法、與印刷電路基板及電子設備 | |
US8680684B2 (en) | Stackable microelectronic package structures | |
JP5715334B2 (ja) | 半導体装置 | |
JP6798728B2 (ja) | 半導体モジュール | |
US9368477B2 (en) | Co-support circuit panel and microelectronic packages | |
US20030127736A1 (en) | Stacked semiconductor package | |
WO2012159533A1 (en) | Thermally enhanced stacked package and method | |
TWI575669B (zh) | 半導體裝置 | |
US20090250801A1 (en) | Semiconductor device | |
WO2013098929A1 (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
TW201611225A (zh) | 半導體裝置 | |
CN103579209B (zh) | 用于dram在gpu之上的可替换3d堆叠方案 | |
US20080230886A1 (en) | Stacked package module | |
TW201431016A (zh) | 具改良均熱板之薄型晶片封裝 | |
JP2007134426A (ja) | マルチチップモジュール | |
US11037890B2 (en) | Semiconductor assembly with package on package structure and electronic device including the same | |
US20140264938A1 (en) | Flexible Interconnect | |
TWI525787B (zh) | 晶片立體堆疊體之散熱封裝構造 | |
JP2015177171A (ja) | 半導体装置 | |
TW201327699A (zh) | 半導體晶片及搭載其之半導體模組 | |
JP2004214285A (ja) | 部品内蔵モジュール |