TWI525787B - 晶片立體堆疊體之散熱封裝構造 - Google Patents
晶片立體堆疊體之散熱封裝構造 Download PDFInfo
- Publication number
- TWI525787B TWI525787B TW102120597A TW102120597A TWI525787B TW I525787 B TWI525787 B TW I525787B TW 102120597 A TW102120597 A TW 102120597A TW 102120597 A TW102120597 A TW 102120597A TW I525787 B TWI525787 B TW I525787B
- Authority
- TW
- Taiwan
- Prior art keywords
- heat dissipation
- wafer
- package structure
- dimensional stack
- dimensional
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本發明係有關於半導體裝置之封裝構造,特別係有關於一種晶片立體堆疊體之散熱封裝構造。
以往的半導體封裝構造皆是以其基板下方的外部端子作為縱向熱傳導路徑,例如球格陣列封裝構造之銲球,藉此來把半導體封裝構造本身運算的熱量散發到外部。然而,基板因本身材質的問題在橫向的熱擴散效果並不好,當半導體封裝構造內晶片由傳統的單晶片進一步發展為多晶片,單位封裝體內所產生的熱量將更多,特別是晶片立體堆疊體是將多顆晶片縱向堆疊的結構,例如美國專利US 6448661、US 7151009、US 6916725與本國專利公告第501208號等前案技術,熱量將極容易累積在封裝構造內。
此外,晶片立體堆疊體之封裝構造尚存在一個問題,那就是晶片立體堆疊體之底部微接點的間距甚小,約在100微米以下,基板的平坦度變化這將造成與基板接墊之焊接結合困難,並且因內部積熱使封裝構造溫度上升之故,基板發生之翹曲與熱膨脹現象皆容易造成底部微接點的斷裂。
為了解決上述之問題,本發明之主要目的係在
於提供一種晶片立體堆疊體之散熱封裝構造,用以改善晶片立體堆疊體之散熱性,並防止晶片立體堆疊體之微接點斷裂發生。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種晶片立體堆疊體之散熱封裝構造,包含一晶片立體堆疊體、一具有複數個接墊之底基板、以及一中介散熱板。該晶片立體堆疊體係包含複數個縱向堆疊導通之晶片,該晶片立體堆疊體係具有複數個第一微接點。該中介散熱板係設置於該晶片立體堆疊體與該底基板之間,該中介散熱板係具有一散熱主體、複數個設在該散熱主體內之導通柱以及複數個包覆該些導通柱側邊之絕緣套環,該散熱主體係具有複數個墊容置孔,以顯露該些絕緣套環與該些導通柱,該些導通柱係接合縱向對應之該些第一微接點與該些接墊。當該晶片立體堆疊體經由該中介散熱板而接合至該底基板,該散熱主體係熱耦合至該底基板,該些接墊係容置於該些墊容置孔中而不與該散熱主體接觸。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之散熱封裝構造中,該底基板係可具有一導電面,該散熱主體係以一平面銲料接合至該導電面,以確保該底基板與該散熱主體之熱耦合效果。
在前述之散熱封裝構造中,該中介散熱板係可為雙層金屬板結構,該些絕緣套環與該些導通柱係位於該雙層金屬板結構之一上層,該些墊容置孔係位於該雙層金屬板結構之一下層,更容易在製作上能控制該些墊容置孔之孔深度與孔尺寸。
在前述之散熱封裝構造中,可另包含有複數個
銲料凸塊,係位於該些墊容置孔內並接合該些導通柱與該些接墊,可達到迴焊該些銲料凸塊時不會被擠壓變形之效果。
在前述之散熱封裝構造中,該些墊容置孔係可具有一深度,係至少大於該些接墊之厚度,以使得該些銲料凸塊不潰散至該散熱主體,以避免該些晶片之訊號短路連接至該散熱主體。
在前述之散熱封裝構造中,該些絕緣套環之材質係可為氧化鋁,以兼顧其電絕緣性與散熱性。
在前述之散熱封裝構造中,該晶片立體堆疊體係可更具有複數個第二微接點,其係連接在該些晶片之間。
在前述之散熱封裝構造中,每一晶片係可具有複數個矽穿孔,供該些第二微接點之縱向導通,藉以構成縱向電性導通與散熱傳導之路徑。
在前述之散熱封裝構造中,該中介散熱板之尺寸係可大於該晶片立體堆疊體之尺寸,以擴大該中介散熱板之散熱面積。
在前述之散熱封裝構造中,該中介散熱板之尺寸係可更與該底基板之尺寸相同,更利於貼附於該底基板而為一體型態。
100‧‧‧晶片立體堆疊體之散熱封裝構造
110‧‧‧晶片立體堆疊體
111‧‧‧晶片
112‧‧‧第一微接點
113‧‧‧第二微接點
114‧‧‧矽穿孔
120‧‧‧底基板
121‧‧‧接墊
122‧‧‧導電面
130‧‧‧中介散熱板
131‧‧‧散熱主體
132‧‧‧導通柱
133‧‧‧絕緣套環
134‧‧‧墊容置孔
135‧‧‧上層
136‧‧‧下層
140‧‧‧平面銲料
150‧‧‧銲料凸塊
161‧‧‧導電路徑
162‧‧‧散熱路徑
D‧‧‧墊容置孔之深度
T‧‧‧接墊之厚度
第1圖:依據本發明之一具體實施例,一種晶片立體堆疊體之散熱封裝構造之截面示意圖。
第2圖:依據本發明之一具體實施例,該散熱封裝構造之元件分解立體示意圖。
第3圖:依據本發明之一具體實施例,該散熱封裝構造之中介散熱板與底基板之局部立體示意圖。
第4圖:依據本發明之一具體實施例,該散熱封裝構造之中介散熱板之底面示意圖。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種晶片立體堆疊體之散熱封裝構造舉例說明於第1圖之截面示意圖、以及第2圖之元件分解立體示意圖。如第1、2圖所示,該晶片立體堆疊體之散熱封裝構造100係包含一晶片立體堆疊體110、一具有複數個接墊121之底基板120、以及一中介散熱板130。第3圖係為該中介散熱板130與該底基板120之局部立體示意圖。第4圖係為該中介散熱板130之底面示意圖。
如第1、2圖所示,該晶片立體堆疊體110係包含複數個縱向堆疊導通之晶片111,或稱為晶粒堆疊立方體(die cube)。該些晶片111係為半導體材質,其內設有各式所欲之積體電路,如記憶體、邏輯電路、驅動電路、或特殊應用積體電路。該晶片立體堆疊體110係具有在其接合面之複數個第一微接點112。具體地,該晶片立體堆疊體110係可更具有複數個第二微接點113,其係連接在該些晶片111之間。該些第一微接點112與該些第二微接點113係可為金凸塊、銅凸塊與銲接材料之組合或其它導電突出
元件。每一晶片111係可具有複數個矽穿孔114,供該些第二微接點113之縱向導通,藉以構成縱向電性導通與散熱傳導之路徑。該些矽穿孔114之孔內係可電鍍銅,其孔壁係為以介電襯裡電性絕緣之。或者,在不同實施例中,每一晶片111係可利用主動面與背面之雙層重配置線路層與晶片111側邊導通孔(圖中未繪出)之連接,以達到該些晶片111正反面之電性導通。而該底基板120係可為一印刷電路板(PCB),與該晶片立體堆疊體110之熱膨脹係數並不匹配,並且其表面平坦度不及於該中介散熱板130亦容易翹曲。該底基板120之尺寸通常是大於該晶片立體堆疊體110之尺寸。此外,該底基板120之下表面係可設有複數個外接端子(圖中未繪出),例如銲球,而為球格陣列封裝類型。
再如第1、2圖所示,該中介散熱板130係設
置於該晶片立體堆疊體110與該底基板120之間。配合如第3、4圖所示,該中介散熱板130係具有一散熱主體131、複數個設在該散熱主體131內之導通柱132以及複數個包覆該些導通柱132側邊之絕緣套環133,該散熱主體131係具有複數個墊容置孔134,以顯露該些絕緣套環133與該些導通柱132,該些導通柱132係接合縱向對應之該些第一微接點112與該些接墊121。該散熱主體131之導熱性應優於該晶片立體堆疊體110之該些晶片111與該底基板120之核心結構。該些導通柱132係可為矩陣排列地分散在該中介散熱板130之一中央區域。更具體地,該些絕緣套環133之材質係可為氧化鋁,以兼顧其電絕緣性與散熱性,可防止通過該些導通柱132之訊號傳導至該散熱主體131,而造成電性短路。該些墊容置孔134係可數量對應於該些導通柱132。在本較佳實施例中,該中介散熱板130係可為雙層金屬板結構,該些絕緣套環133與該些導
通柱132係位於該雙層金屬板結構之一上層135,該些墊容置孔134係位於該雙層金屬板結構之一下層136,更容易在製作上能控制該些墊容置孔134之孔深度與孔尺寸。該上層135與該下層136之間係可熱壓合或焊料接合。較佳地,該中介散熱板130之尺寸係可大於該晶片立體堆疊體110之尺寸,以擴大該中介散熱板130之散熱面積。尤佳地,該中介散熱板130之尺寸係可更與該底基板120之尺寸相同,更利於貼附於該底基板120而為一體型態。
如第1至3圖所示,當該晶片立體堆疊體110經由該中介散熱板130而接合至該底基板120,該散熱主體131係熱耦合至該底基板120,該些接墊121係容置於該些墊容置孔134中而不與該散熱主體131接觸。更具體地,該底基板120係可具有一導電面122,而該散熱主體131係以一平面銲料140接合至該導電面122,以確保該底基板120與該散熱主體131之熱耦合效果。故在該中介散熱板130之接合下,該底基板120不易翹曲。
此外,該散熱封裝構造100係可另包含有複數個銲料凸塊150,係位於該些墊容置孔134內並接合該些導通柱132與該些接墊121,可達到迴焊該些銲料凸塊150時不會被擠壓變形之效果。此外,再如第3圖所示,該些墊容置孔134係可具有一深度D,係至少大於該些接墊121之厚度T,以使得該些銲料凸塊150不潰散至該散熱主體131,以避免該些晶片111之訊號短路連接至該散熱主體131。
再如第3圖所示,該晶片立體堆疊體110之每一訊號可經由一垂直向導電路徑161通過該些導通柱132、該些銲料凸塊150至該底基板120之對應接墊121,而來自該晶片立體堆疊體110之熱量則可經由擴散的散熱
路徑162,由該些導通柱132、該些絕緣套環133橫向分散至該散熱主體131,再縱向熱傳導擴散至該底基板120之導電面122,大幅提昇了對該晶片立體堆疊體110之散熱能力。並且,該中介散熱板130與該底基板120之接合不會影響或擠壓到該些銲料凸塊150的焊接空間,亦不會對該晶片立體堆疊體110之該些第一微接點112造成應力衝擊。
因此,本發明提供之一種晶片立體堆疊體之散熱封裝構造係用以改善該晶片立體堆疊體之散熱性,並防止該晶片立體堆疊體之微接點斷裂發生。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
120‧‧‧底基板
121‧‧‧接墊
122‧‧‧導電面
130‧‧‧中介散熱板
131‧‧‧散熱主體
132‧‧‧導通柱
133‧‧‧絕緣套環
134‧‧‧墊容置孔
135‧‧‧上層
136‧‧‧下層
140‧‧‧平面銲料
150‧‧‧銲料凸塊
161‧‧‧導電路徑
162‧‧‧散熱路徑
D‧‧‧墊容置孔之深度
T‧‧‧接墊之厚度
Claims (10)
- 一種晶片立體堆疊體之散熱封裝構造,包含:一晶片立體堆疊體,係包含複數個縱向堆疊導通之晶片,該晶片立體堆疊體係具有複數個第一微接點;一底基板,係具有複數個接墊;以及一中介散熱板,係設置於該晶片立體堆疊體與該底基板之間,該中介散熱板係具有一散熱主體、複數個設在該散熱主體內之導通柱以及複數個包覆該些導通柱側邊之絕緣套環,該散熱主體係具有複數個墊容置孔,以顯露該些絕緣套環與該些導通柱,該些導通柱係接合縱向對應之該些第一微接點與該些接墊;當該晶片立體堆疊體經由該中介散熱板而接合至該底基板,該散熱主體係熱耦合至該底基板,該些接墊係容置於該些墊容置孔中而不與該散熱主體接觸。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,其中該底基板係具有一導電面,該散熱主體係以一平面銲料接合至該導電面。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,其中該中介散熱板係為雙層金屬板結構,該些絕緣套環與該些導通柱係位於該雙層金屬板結構之一上層,該些墊容置孔係位於該雙層金屬板結構之一下層。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,另包含有複數個銲料凸塊,係位於該些墊容置孔內並接合該些導通柱與該些接墊。
- 依據申請專利範圍第4項之晶片立體堆疊體之散熱封裝構造,其中該些墊容置孔係具有一深度,係至少大 於該些接墊之厚度,以使得該些銲料凸塊不潰散至該散熱主體。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,其中該些絕緣套環之材質係為氧化鋁。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,其中該晶片立體堆疊體係更具有複數個第二微接點,其係連接在該些晶片之間。
- 依據申請專利範圍第7項之晶片立體堆疊體之散熱封裝構造,其中每一晶片係具有複數個矽穿孔,供該些第二微接點之縱向導通。
- 依據申請專利範圍第1項之晶片立體堆疊體之散熱封裝構造,其中該中介散熱板之尺寸係大於該晶片立體堆疊體之尺寸。
- 依據申請專利範圍第9項之晶片立體堆疊體之散熱封裝構造,其中該中介散熱板之尺寸係更與該底基板之尺寸相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102120597A TWI525787B (zh) | 2013-06-10 | 2013-06-10 | 晶片立體堆疊體之散熱封裝構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102120597A TWI525787B (zh) | 2013-06-10 | 2013-06-10 | 晶片立體堆疊體之散熱封裝構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201448164A TW201448164A (zh) | 2014-12-16 |
TWI525787B true TWI525787B (zh) | 2016-03-11 |
Family
ID=52707605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102120597A TWI525787B (zh) | 2013-06-10 | 2013-06-10 | 晶片立體堆疊體之散熱封裝構造 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI525787B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502060B2 (en) | 2020-11-20 | 2022-11-15 | Rockwell Collins, Inc. | Microelectronics package with enhanced thermal dissipation |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101799668B1 (ko) * | 2016-04-07 | 2017-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
CN115775778A (zh) * | 2021-09-06 | 2023-03-10 | 长鑫存储技术有限公司 | 半导体结构 |
-
2013
- 2013-06-10 TW TW102120597A patent/TWI525787B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502060B2 (en) | 2020-11-20 | 2022-11-15 | Rockwell Collins, Inc. | Microelectronics package with enhanced thermal dissipation |
Also Published As
Publication number | Publication date |
---|---|
TW201448164A (zh) | 2014-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI711351B (zh) | 印刷電路板以及包含該電路板的半導體封裝 | |
CN102956584B (zh) | 半导体装置 | |
US7989959B1 (en) | Method of forming stacked-die integrated circuit | |
JP6110734B2 (ja) | 半導体装置 | |
US11171128B2 (en) | Semiconductor package | |
US20140021591A1 (en) | Emi shielding semiconductor element and semiconductor stack structure | |
TW201714275A (zh) | 半導體封裝結構及其形成方法 | |
KR102438456B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2002076057A5 (zh) | ||
US20170141096A1 (en) | Proximity coupling of interconnect packaging systems and methods | |
JP2010130004A (ja) | 集積回路基板及びマルチチップ集積回路素子パッケージ | |
US20120168936A1 (en) | Multi-chip stack package structure and fabrication method thereof | |
TW201513291A (zh) | 晶片封裝及其製備方法 | |
TWI525787B (zh) | 晶片立體堆疊體之散熱封裝構造 | |
KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
TWI495078B (zh) | 連接基板及層疊封裝結構 | |
US20170345796A1 (en) | Electronic device with stacked electronic chips | |
US20120224328A1 (en) | Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof | |
TW201709461A (zh) | 封裝基板 | |
KR100866137B1 (ko) | 스택 패키지 | |
KR101537390B1 (ko) | 인터포저를 이용한 적층형 반도체 패키지 | |
JP7251951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI615933B (zh) | 半導體裝置及其製造方法 | |
JP2002141436A (ja) | 半導体装置及びその製造方法 | |
TW201624660A (zh) | 封裝基板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |