KR20210128787A - 양자 컴퓨팅 장치 - Google Patents

양자 컴퓨팅 장치 Download PDF

Info

Publication number
KR20210128787A
KR20210128787A KR1020200046880A KR20200046880A KR20210128787A KR 20210128787 A KR20210128787 A KR 20210128787A KR 1020200046880 A KR1020200046880 A KR 1020200046880A KR 20200046880 A KR20200046880 A KR 20200046880A KR 20210128787 A KR20210128787 A KR 20210128787A
Authority
KR
South Korea
Prior art keywords
qubit
read
storage
computing device
quantum computing
Prior art date
Application number
KR1020200046880A
Other languages
English (en)
Inventor
권혁신
이재형
전인수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200046880A priority Critical patent/KR20210128787A/ko
Priority to CN202011250061.5A priority patent/CN113537500A/zh
Priority to US17/227,661 priority patent/US11812672B2/en
Priority to EP21168574.8A priority patent/EP3910562A1/en
Publication of KR20210128787A publication Critical patent/KR20210128787A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

양자 컴퓨팅 장치는 제1 큐비트 칩, 제1 큐비트 칩의 제1 단부를 감싸는 판독 공동 구조체, 및 제1 큐비트 칩의 제2 단부를 감싸는 저장 공동 구조체를 포함하되, 제1 큐비트 칩은, 판독 공동 구조체 내에 배치되는 제1 판독 안테나, 저장 공동 구조체 내에 배치되는 제1 저장 안테나, 및 제1 판독 안테나와 제1 저장 안테나 사이에 제공되는 제1 큐비트 소자를 포함하되, 제1 큐비트 소자는 판독 공동 구조체와 저장 공동 구조체 사이에 배치된다.

Description

양자 컴퓨팅 장치{QUANTUM COMPUTING DEVICE}
본 개시는 양자 컴퓨팅 장치에 관한 것이다.
양자 컴퓨터는 데이터 처리를 수행하기 위해, 양자 중첩(quantum superposition) 및 양자 얽힘(quantum entanglement)과 같은 양자 역학적 현상을 동작 원리로 사용하는 연산 기계 장치로 정의할 수 있다. 양자 역학적 원리를 이용해서 정보를 저장할 수 있는 단위 소자(혹은, 그 정보 자체)를 양자 비트(quantum bit) 또는 큐비트(qubit)라 하고, 이는 양자 컴퓨터에서 정보의 기본 단위로 사용될 수 있다.
고전적인 정보저장소자에서 사용되는 비트(bit)는 "0" 또는 "1"의 상태를 갖는데 반해, 큐비트(qubit)는 중첩(superposition) 현상에 의해 "0"과 "1" 상태를 동시에 가질 수 있다. 또한, 얽힘(entanglement) 현상에 의해 큐비트들 사이에 상호 작용이 이루어질 수 있다. 이러한 큐비트의 특성에 의해, N개의 큐비트를 사용하면 2N개의 정보를 만들 수 있다. 따라서, 큐비트의 수를 늘림에 따라 정보의 양 및 처리 속도를 지수 함수적으로 증가시킬 수 있다.
양자컴퓨터에 대한 관심이 높아지면서, 다양한 방식의 큐비트(qubit)에 대한 연구가 진행되어 왔다. 그 중에서 초전도체를 이용한 큐비트(즉, 초전도 큐비트)는 집적화된 회로로 제조하기 용이하다는 장점이 있다.
해결하고자 하는 과제는 구조적으로 높은 확장 가능성을 갖는 양자 컴퓨팅 장치를 제공하는 것에 있다.
다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
일 측면에 있어서, 제1 큐비트 칩; 상기 제1 큐비트 칩의 제1 단부를 감싸는 판독 공동 구조체; 및 상기 제1 큐비트 칩의 제2 단부를 감싸는 저장 공동 구조체;를 포함하되, 상기 제1 큐비트 칩은: 상기 판독 공동 구조체 내에 배치되는 제1 판독 안테나; 상기 저장 공동 구조체 내에 배치되는 제1 저장 안테나; 및 상기 제1 판독 안테나와 상기 제1 저장 안테나 사이에 제공되는 제1 큐비트 소자;를 포함하되, 상기 제1 큐비트 소자는 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되는 양자 컴퓨팅 장치가 제공될 수 있다.
상기 제1 큐비트 칩은: 상기 제1 큐비트 소자와 마주하는 제1 관통 패드; 및 상기 제1 관통 패드에 대해 상기 제1 큐비트 소자의 반대편에 배치되는 제1 관통 배선;을 더 포함하되, 상기 제1 관통 패드는 상기 제1 관통 배선에 전기적으로 연결될 수 있다.
상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에 제공되는 버스 칩;을 더 포함하되, 상기 버스 칩은: 상기 버스 칩 외부로부터 전기적 신호를 수신하는 연결 패드; 상기 연결 패드와 마주하는 전송 패드; 및 상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하되, 상기 전송 배선은 상기 제1 관통 배선과 전기적으로 연결될 수 있다.
상기 제1 큐비트 칩은: 상기 제1 판독 안테나 및 상기 제1 큐비트 소자를 전기적으로 연결하는 제1 판독 배선; 상기 제1 저장 안테나 및 상기 제1 큐비트 소자를 전기적으로 연결하는 제1 저장 배선; 및 상기 버스 칩 상에 제공되는 제1 큐비트 기판;을 더 포함하되,
상기 제1 큐비트 소자, 상기 제1 판독 안테나, 상기 제1 판독 배선, 상기 제1 저장 안테나, 및 상기 제1 저장 배선은 상기 제1 큐비트 기판 상에 제공될 수 있다.
상기 제1 큐비트 소자는, 차례로 적층되는 제1 초전도 물질 패턴, 유전막, 및 제2 초전도 물질 패턴을 포함하되, 상기 제1 초전도 물질 패턴, 상기 유전막, 및 상기 제2 초전도 물질 패턴은 조셉슨 정션을 구성할 수 있다.
상기 제1 초전도 물질 패턴은 상기 제1 판독 배선에 의해 상기 제1 판독 안테나와 전기적으로 연결되고, 상기 제2 초전도 물질 패턴은 상기 제1 저장 배선에 의해 상기 제1 저장 안테나와 전기적으로 연결될 수 있다.
상기 제1 관통 패드는 상기 제2 초전도 물질 패턴과 마주할 수 있다.
상기 제1 큐비트 칩으로부터 이격되는 제2 큐비트 칩;을 더 포함하되, 상기 제2 큐비트 칩은: 상기 판독 공동 구조체 내에 배치되는 제2 판독 안테나; 상기 저장 공동 구조체 내에 배치되는 제2 저장 안테나; 상기 제2 판독 안테나와 상기 제2 저장 안테나 사이에 제공되는 제2 큐비트 소자; 상기 제2 큐비트 소자와 마주하는 제2 관통 패드; 및 상기 제2 관통 패드에 대해 상기 제2 큐비트 소자의 반대편에 배치되는 제2 관통 배선;을 더 포함하되, 상기 제2 큐비트 소자는 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되고, 상기 제1 관통 패드는 상기 제1 관통 배선에 전기적으로 연결될 수 있다.
상기 버스 칩은: 상기 제1 큐비트 칩 및 상기 제2 큐비트 칩 사이에 제공되는 고주파 공진기;를 더 포함하고, 상기 제1 큐비트 소자 및 상기 제2 큐비트 소자의 각각은 상기 고주파 공진기와 커플링될 수 있다.
상기 전송 배선은 상기 고주파 공진기와 전기적으로 연결되고, 상기 고주파 공진기의 양 단부들은 각각 상기 제1 관통 배선 및 상기 제2 관통 배선과 전기적으로 연결될 수 있다.
상기 제1 판독 안테나와 커플링되는 제1 커넥터;를 더 포함하되, 상기 제1 커넥터는 상기 판독 공동 구조체에 삽입될 수 있다.
상기 제1 커넥터와 상기 제1 판독 안테나는 서로 마주할 수 있다.
상기 판독 공동 구조체 및 상기 저장 공동 구조체는 초전도 물질을 포함할 수 있다.
상기 제1 판독 안테나의 일부분이 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되도록 상기 제1 판독 안테나는 상기 큐비트 소자를 향해 연장하고, 상기 제1 저장 안테나의 일부분이 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되도록 상기 제1 저장 안테나는 상기 큐비트 소자를 향해 연장할 수 있다.
상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에서 상기 큐비트 칩을 둘러싸는 차폐막;을 더 포함하되, 상기 차폐막은 초전도 물질을 포함할 수 있다.
일 측면에 있어서, 제1 방향으로 연장하는 버스 칩; 상기 버스 칩으로부터 상기 제1 방향에 교차하는 제2 방향을 따라 이격되는 저장 공동 구조체; 상기 버스 칩과 상기 저장 공동 구조체 사이에 제공되는 판독 공동 구조체; 및 상기 버스 칩 상에서 상기 제1 방향을 따라 배열되는 큐비트 칩들;을 포함하되, 상기 큐비트 칩들은 상기 제2 방향을 따라 상기 저장 공동 구조체 내로 연장되어, 상기 판독 공동 구조체를 관통하고, 상기 큐비트 칩들의 각각은, 상기 판독 공동 구조체 내에 배치되는 판독 안테나, 상기 저장 공동 구조체 내에 배치되는 저장 안테나, 및 상기 판독 안테나와 상기 저장 안테나 사이에 제공되는 큐비트 소자를 포함하고, 상기 버스 칩은, 상기 큐비트 칩들 사이에 각각 제공되는 고주파 공진기들;을 포함하고, 상기 큐비트 소자들은 상기 고주파 공진기들과 커플링되는 양자 컴퓨팅 장치가 제공될 수 있다.
상기 판독 공동 구조체는, 상기 제1 방향을 따라 배열되는 판독 공동들을 포함하고, 상기 저장 공동 구조체는, 상기 제1 방향을 따라 배열되는 저장 공동들을 포함하며, 상기 판독 안테나들은 상기 판독 공동들 내에 각각 배치되고, 상기 저장 안테나들은 상기 저장 공동들 내에 각각 배치되며, 상기 큐비트 칩들의 각각 내에서, 상기 판독 안테나와 상기 큐비트 소자는 서로 전기적으로 연결되고, 상기 큐비트 칩들의 각각 내에서, 상기 저장 안테나와 상기 큐비트 소자는 서로 전기적으로 연결될 수 있다.
상기 판독 안테나들과 각각 커플링되는 커넥터들;을 더 포함하되, 상기 커넥터들은 상기 판독 공동 구조체에 삽입되고, 각각 상기 판독 공동들에 의해 노출될 수 있다.
상기 큐비트 칩들의 각각은: 상기 큐비트 소자와 커플링되는 관통 배선; 및 상기 관통 배선과 상기 고주파 공진기 사이에 배치되어, 상기 관통 배선과 상기 고주파 공진기를 서로 전기적으로 연결하는 연결 배선;을 포함할 수 있다.
상기 연결 배선은 상기 버스 칩 상의 영역에서 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이의 영역까지 상기 제2 방향을 따라 연장할 수 있다.
상기 버스 칩은: 연결 패드; 상기 연결 패드와 마주하는 전송 패드; 및 상기 전송 패드와 상기 고주파 공진기 사이에 제공되는 전송 배선;을 더 포함하되, 상기 전송 배선은 상기 전송 패드, 상기 고주파 공진기, 및 상기 관통 배선과 전기적으로 연결될 수 있다.
상기 큐비트 칩들은 상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에 배치될 수 있다.
상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에서 상기 큐비트 칩을 둘러싸는 제1 차폐막; 및 상기 판독 공동 구조체에 대해 상기 저장 공동 구조체의 반대편에서 상기 버스 칩 및 상기 큐비트 칩을 둘러싸는 제2 차폐막;을 더 포함하되, 상기 제1 차폐막 및 상기 제2 차폐막은 초전도 물질을 포함할 수 있다.
일 측면에 있어서, 하부 서브 양자 컴퓨팅 장치; 상기 하부 서브 양자 컴퓨팅 장치 상에 제공되는 상부 서브 양자 컴퓨팅 장치; 및 상기 하부 서브 양자 컴퓨팅 장치와 상기 상부 서브 양자 컴퓨팅 장치를 전기적으로 연결하는 연결 와이어;를 포함하되, 상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 제1 방향을 따라 서로 이격되는 판독 공동 구조체 및 저장 공동 구조체, 및 상기 제1 방향에 교차하는 제2 방향을 따라 배열되는 큐비트 칩들을 포함하되, 상기 큐비트 칩들의 각각은, 상기 판독 공동 구조체 내에 제공되는 판독 안테나, 상기 저장 공동 구조체 내에 제공되는 저장 안테나, 및 상기 판독 안테나와 상기 저장 안테나 사이에 제공되는 큐비트 소자를 포함하는 양자 컴퓨팅 장치가 제공될 수 있다.
상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에서 상기 제2 방향을 따라 연장하는 버스 칩;을 더 포함하되, 상기 버스 칩은: 연결 패드; 상기 연결 패드와 마주하는 전송 패드; 및 상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하고, 상기 연결 와이어는, 상기 하부 서브 양자 컴퓨팅 장치의 상기 연결 패드와 상기 상부 서브 양자 컴퓨팅 장치의 상기 연결 패드를 서로 전기적으로 연결할 수 있다.
상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 상기 판독 공동 구조체에 대해 상기 저장 공동 구조체의 반대편에서 상기 제2 방향을 따라 연장하는 버스 칩;을 더 포함하되, 상기 버스 칩은: 연결 패드; 상기 연결 패드와 마주하는 전송 패드; 및 상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하고, 상기 연결 와이어는, 상기 하부 서브 양자 컴퓨팅 장치의 상기 연결 패드와 상기 상부 서브 양자 컴퓨팅 장치의 상기 연결 패드를 서로 전기적으로 연결할 수 있다.
상기 연결 와이어는 초전도 물질을 포함할 수 있다.
상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치 사이에 배치되는 차폐막;을 더 포함하되, 상기 차폐막은 초전도 물질을 포함할 수 있다.
본 개시는 구조적으로 높은 확장 가능성을 갖는 양자 컴퓨팅 장치를 제공할 수 있다.
다만, 발명의 효과는 상기 개시에 한정되지 않는다.
도 1은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다.
도 2는 도 1의 큐비트 커퓨팅 장치의 평면도이다.
도 3은 도 1의 양자 컴퓨팅 장치의 I-I'선을 따른 단면도이다.
도 4는 도 1의 양자 컴퓨팅 장치의 II-II'선을 따른 단면도이다.
도 5는 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다.
도 6은 도 5의 양자 컴퓨팅 장치의 평면도이다.
도 7은 도 6의 양자 컴퓨팅 장치의 III-III'선을 따른 단면도이다.
도 8은 예시적인 실시예에 따른 양자 컴퓨팅 장치(13)의 사시도이다.
도 9는 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다.
도 10은 도 9의 큐비트 커퓨팅 장치의 평면도이다.
도 11은 도 9의 양자 컴퓨팅 장치의 IV-IV'선을 따른 단면도이다.
도 12는 도 9의 양자 컴퓨팅 장치의 V-V'선을 따른 단면도이다.
도 13은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다.
도 14는 도 13의 양자 컴퓨팅 장치의 평면도이다.
도 15는 도 6의 양자 컴퓨팅 장치의 VI-VI'선을 따른 단면도이다.
도 16은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다. 도 2는 도 1의 양자 컴퓨팅 장치의 평면도이다. 도 3은 도 1의 양자 컴퓨팅 장치의 I-I'선을 따른 단면도이다. 도 4는 도 1의 양자 컴퓨팅 장치의 II-II'선을 따른 단면도이다. 도 1 내지 도 4를 참조하면, 버스 칩(100), 큐비트 칩(200), 판독 공동 구조체(310), 저장 공동 구조체(410), 및 내측 차폐막(500)을 포함하는 양자 컴퓨팅 장치(11)가 제공될 수 있다. 버스 칩(100)은 버스 기판(110), 연결 패드(120), 전송 패드(130), 및 전송 배선(140)을 포함할 수 있다. 버스 칩(100)은 양자 컴퓨팅 장치(11) 외부로부터 수신한 신호를 큐비트 칩(200)에 제공할 수 있다. 버스 기판(110)은 제1 방향(DR1)으로 연장할 수 있다. 버스 기판(110)은 절연 물질을 포함할 수 있다. 예를 들어, 버스 기판(110)은 실리콘(Si) 기판 또는 사파이어(Sapphire) 기판을 포함할 수 있다.
버스 기판(110) 상에 연결 패드(120)가 제공될 수 있다. 연결 패드(120)는 양자 컴퓨팅 장치(11) 외부로부터 신호를 인가받을 수 있다. 연결 패드(120)는 초전도 물질을 포함할 수 있다. 예를 들어, 연결 패드(120)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
버스 기판(110) 상에 전송 패드(130)가 제공될 수 있다. 전송 패드(130)는 연결 패드(120)와 마주할 수 있다. 전송 패드(130)는 연결 패드(120)와 용량성 결합될 수 있다. 전송 패드(130)는 연결 패드(120)로부터 제1 방향(DR1)으로 이격될 수 있다. 예를 들어, 전송 패드(130)의 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따른 크기는 연결 패드(120)의 제2 방향(DR2)을 따른 크기와 실질적으로 동일할 수 있다. 예를 들어, 제1 방향(DR1)과 제2 방향(DR2)은 서로 수직할 수 있다. 전송 패드(130)는 초전도 물질을 포함할 수 있다. 예를 들어, 전송 패드(130)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들이 조합을 포함할 수 있다.
버스 기판(110) 상에 전송 배선(140)이 제공될 수 있다. 예를 들어, 전송 배선(140)은 전송 패드(130)로부터 제1 방향(DR1)을 따라 연장할 수 있다. 전송 배선(140)은 전송 패드(130)에 전기적으로 연결될 수 있다. 예를 들어, 전송 배선(140)은 전송 패드(130)에 직접 접할 수 있다. 예를 들어, 전송 배선(140)과 전송 패드(130)는 그 사이의 경계면없이 서로 연결될 수 있다. 전송 배선(140)은 초전도 물질을 포함할 수 있다. 예를 들어, 전송 배선(140)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 및 이들의 조합을 포함할 수 있다.
큐비트 칩(200)은 큐비트 기판(210), 판독 안테나(222), 저장 안테나(224), 큐비트 소자(240), 판독 배선(242), 저장 배선(244), 관통 배선(250), 및 관통 패드(250)를 포함할 수 있다. 큐비트 기판(210)은 버스 칩(100) 상에 제공될 수 있다. 큐비트 기판(210)은 제2 방향(DR2)을 따라 연장될 수 있다. 제1 방향(DR1) 및 제2 방향(DR2)에 수직한 제3 방향(DR3)을 따르는 관점에서, 큐비트 기판(210)은 버스 칩(100)과 교차할 수 있다. 큐비트 기판(210)은 제2 방향(DR2)을 따라 서로 이격되는 제1 단부(210A) 및 제2 단부(210B)를 포함할 수 있다. 제3 방향(DR3)을 따르는 관점에서, 큐비트 기판(210)의 제1 단부(210A) 및 제2 단부(210B)는 버스 칩(100)을 사이에 두고 서로 이격될 수 있다. 큐비트 기판(210)은 절연 물질을 포함할 수 있다. 예를 들어, 큐비트 기판(210)은 실리콘(Si) 기판 또는 사파이어(Sapphire) 기판을 포함할 수 있다.
판독 안테나(222)는 큐비트 기판(210)의 제1 단부(210A) 상에 제공될 수 있다. 예를 들어, 판독 안테나(222)는 큐비트 기판(210)의 제1 단부(210A)로부터 제2 단부(210B)를 향해 연장할 수 있다. 판독 안테나(222)는 후술되는 판독 커넥터(320)와 용량성 결합될 수 있다. 판독 안테나(222)는 판독 커넥터(320)로부터 제공되는 고주파 신호를 수신하거나, 판독 커넥터(320)로 고주파 신호를 송신할 수 있다. 판독 안테나(222)는 초전도 물질을 포함할 수 있다. 예를 들어, 판독 안테나(222)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들이 조합을 포함할 수 있다.
저장 안테나(224)는 큐비트 기판(210)의 제2 단부(210B) 상에 제공될 수 있다. 예를 들어, 저장 안테나(224)는 큐비트 기판(210)의 제2 단부(210B) 상에서 제1 단부(210A)를 향해 연장할 수 있다. 저장 안테나(224)는 후술되는 저장 커넥터(220)와 용량성 결합될 수 있다. 저장 안테나(224)는 저장 커넥터(220)로부터 제공되는 고주파 신호를 수신하거나, 저장 커넥터(220)로 고주파 신호를 송신할 수 있다. 저장 안테나(224)는 큐비트 소자(240)의 결맞음 상태 지속 시간을 증가시키고, 유니터리 연산을 수행하기 위해 후술되는 저장 공동(412) 내에 배치될 수 있다. 저장 안테나(224)는 초전도 물질을 포함할 수 있다. 예를 들어, 저장 안테나(224)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.큐비트 소자(240)는 큐비트 기판(210) 상에 제공될 수 있다. 큐비트 소자(240)는 비선형 커플링을 갖는 소자일 수 있다. 예를 들어, 큐비트 소자(240)는 조셉슨 접합(Josephson Junction)을 포함할 수 있다. 조셉슨 접합은 서로 마주하는 제1 초전도 물질 패턴, 제2 초전도 물질 패턴, 및 제1 및 제2 초전도 물질 패턴들 사이에 삽입된 비초전도 물질 패턴(예를 들어, 유전막) 또는 에어 갭을 포함할 수 있다. 쿠퍼 쌍(Cooper Pairs)은 조셉슨 접합을 터널링 할 수 있다. 쿠퍼쌍은 초전도 물질 패턴 내부에서 전기적 저항을 받지 않는 전자쌍을 의미할 수 있다. 쿠퍼쌍은 같은 양자 상태를 나타내는 것으로, 같은 파동 함수로 표현될 수 있다.
판독 배선(232)은 판독 안테나(222)와 큐비트 소자(240) 사이에 제공될 수 있다. 판독 배선(232)은 제2 방향(DR2)을 따라 연장될 수 있다. 판독 배선(232)은 판독 안테나(222)와 전기적으로 연결될 수 있다. 예를 들어, 판독 배선(232)은 판독 안테나(222)에 직접 접할 수 있다. 큐비트 소자(240)가 조셉슨 접합을 포함하는 경우, 판독 배선(232)은 조셉슨 접합의 제1 초전도 물질 패턴에 전기적으로 연결될 수 있다. 예를 들어, 판독 배선(232)은 제1 초전도 물질 패턴에 직접 접할 수 있다. 일 예에서, 판독 배선(232), 판독 안테나(222), 및 제1 초전도 물질 패턴은 단일 구조체로 구성될 수 있다. 다시 말해, 판독 배선(232), 판독 안테나(222), 및 제1 초전도 물질 패턴은 그 사이의 경계면 없이 서로 연결될 수 있다. 판독 배선(232)은 초전도 물질을 포함할 수 있다. 예를 들어, 판독 배선(232)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
저장 배선(234)은 저장 안테나(224)와 큐비트 소자(240) 사이에 제공될 수 있다. 저장 배선(234)은 제2 방향(DR2)을 따라 연장될 수 있다. 저장 배선(234)은 저장 안테나(224)와 전기적으로 연결될 수 있다. 예를 들어, 저장 배선(234)은 저장 안테나(224)에 직접 접할 수 있다. 큐비트 소자(240)가 조셉슨 접합을 포함하는 경우, 저장 배선(234)은 조셉슨 접합의 제2 초전도 물질 패턴에 전기적으로 연결될 수 있다. 예를 들어, 저장 배선(234)은 제2 초전도 물질 패턴에 직접 접할 수 있다. 일 예에서, 저장 배선(234), 저장 안테나(224), 및 제2 초전도 물질 패턴은 단일 구조체로 구성될 수 있다. 다시 말해, 저장 배선(234), 저장 안테나(224), 및 제2 초전도 물질 패턴은 그 사이의 경계면 없이 서로 연결될 수 있다. 저장 배선(234)은 초전도 물질을 포함할 수 있다. 예를 들어, 저장 배선(234)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
관통 배선(250)은 큐비트 기판(210) 내에 제공될 수 있다. 관통 배선(250)은 큐비트 소자(240) 아래에 제공될 수 있다. 예를 들어, 관통 배선(250)은 큐비트 소자(240)와 제3 방향(DR3)을 따라 중첩할 수 있다. 관통 배선(250)은 큐비트 기판(210)의 바닥면과 같은 높이를 갖는 위치로부터 제3 방향(DR3)을 따라 연장할 수 있다. 관통 배선(250)은 전송 배선(140)과 전기적으로 연결될 수 있다. 예를 들어, 관통 배선(250)은 큐비트 기판(210)의 바닥면을 관통하여 전송 배선(140)에 직접 접할 수 있다. 관통 배선(250)은 초전도 물질을 포함할 수 있다. 예를 들어, 관통 배선(250)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
관통 패드(252)는 관통 배선(250) 상에 제공될 수 있다. 관통 패드(252)는 관통 배선(250)과 전기적으로 연결될 수 있다. 예를 들어, 관통 패드(252)는 관통 배선(250)의 상부 단부에 직접 접할 수 있다. 일 예에서, 관통 패드(252)는 관통 배선(250)과 단일 구조체를 구성할 수 있다. 다시 말해, 관통 패드(252) 및 관통 배선(250)은 그 사이의 경계면 없이 서로 연결될 수 있다. 관통 패드(252)는 관통 배선(250)보다 큰 폭을 가질 수 있다. 예를 들어, 관통 패드(252)의 폭 및 관통 배선(250)의 폭은 각각 제1 방향(DR1) 또는 제2 방향(DR2)을 따른 관통 패드(252)의 크기 및 관통 배선(250)의 크기일 수 있다. 관통 패드(252)는 큐비트 소자(240)와 마주할 수 있다. 관통 패드(252)는 큐비트 소자(240)와 용량성 결합될 수 있다. 큐비트 소자(240)가 조셉슨 접합을 포함하는 경우, 관통 패드(252)는 조셉슨 접합의 하부 초전도 물질 패턴과 용량성 결합될 수 있다. 관통 패드(252) 는 초전도 물질을 포함할 수 있다. 예를 들어, 관통 패드(252)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들이 조합을 포함할 수 있다.
판독 공동 구조체(310)는 큐비트 칩(200)의 제1 단부(210A)를 둘러쌀 수 있다. 판독 공동 구조체(310)는 그 내부에 판독 공동(312)을 정의할 수 있다. 판독 공동(312)은 큐비트를 판독하고 큐비트의 결맞음 상태 지속 시간을 증가시키기 위한 요소일 수 있다. 판독 공동 구조체(310)는 초전도 물질을 포함할 수 있다. 예를 들어, 판독 공동 구조체(310)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
판독 공동 구조체(310)에 판독 커넥터(320)가 제공될 수 있다. 판독 커넥터(320)는 판독 공동 구조체(310)를 관통할 수 있다. 판독 커넥터(320)는 판독 공동(312)에 의해 노출될 수 있다. 판독 커넥터(320)는 판독 안테나(222)와 제2 방향(DR2)을 따라 마주할 수 있다. 판독 커넥터(320)는 판독 안테나(222)와 용량성 결합될 수 있다. 판독 커넥터(320)는 양자 컴퓨팅 장치(11) 외부의 장치로부터 전기적인 신호를 인가받을 수 있다. 판독 커넥터(320)는 전기적인 신호를 고주파수를 갖는 전자파 신호로 변환할 수 있다.
저장 공동 구조체(410)는 판독 공동 구조체(310)로부터 제2 방향(DR2)을 따라 이격될 수 있다. 저장 공동 구조체(410)는 큐비트 칩(200)의 제2 단부(210B)를 둘러쌀 수 있다. 저장 공동 구조체(410)는 내부에 저장 공동(412)을 정의할 수 있다. 저장 공동(412)은 큐비트를 이용하여 유니터리 연산을 수행하고 큐비트의 결맞음 상태 지속 시간을 증가시키기 위한 요소일 수 있다. 저장 공동 구조체(410)는 초전도 물질을 포함할 수 있다. 예를 들어, 저장 공동 구조체(410)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
저장 공동 구조체(410)에 저장 커넥터(220)가 제공될 수 있다. 저장 커넥터(220)는 저장 공동 구조체(410)를 관통할 수 있다. 저장 커넥터(220)는 저장 공동(412)에 의해 노출될 수 있다. 저장 커넥터(220)는 저장 안테나(224)와 제2 방향(DR2)을 따라 마주할 수 있다. 저장 커넥터(220)는 저장 안테나(224)와 용량성 결합될 수 있다. 저장 커넥터(220)는 양자 컴퓨팅 장치(11) 외부의 장치로부터 전기적인 신호를 인가받을 수 있다. 저장 커넥터(220)는 전기적인 신호를 고주파수를 갖는 전자파 신호로 변환할 수 있다.
내측 차폐막(500)이 판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에 제공될 수 있다. 내측 차폐막(500)은 버스 칩(100) 및 큐비트 칩(200)이 의도되지 않은 전파에 의해 영향을 받지 않도록 버스 칩(100) 및 큐비트 칩(200)을 감쌀 수 있다. 예를 들어, 내측 차폐막(500)은 판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에서 버스 칩(100) 및 큐비트 칩(200)을 완전히 둘러쌀 수 있다. 도 3 및 도 4에 내측 차폐막(500)의 일부인 하부 내측 차폐막(510) 및 상부 내측 차폐막(520)이 도시되었다.일 예에서, 하부 내측 차폐막(510)과 상부 내측 차폐막(520)의 서로 인접한 단부들 사이에 차폐막들이 제공되어, 버스 칩(100) 및 큐비트 칩(200)을 둘러쌀 수 있다. 일 예에서, 하부 내측 차폐막(510)은 버스 칩(100) 아래에서 버스 칩(100)을 지지할 수 있다. 차폐막(예를 들어, 하부 내측 차폐막(510) 및 상부 내측 차폐막(520))은 초전도 물질을 포함할 수 있다. 예를 들어, 차폐막은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
양자 컴퓨팅 장치(11)는 판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에서 제1 방향(DR1)을 따라 연장하는 버스 칩(100) 및 버스 칩(100) 상에 배치되어 판독 공동 구조체(310) 및 저장 공동 구조체(410) 내로 삽입되는 큐비트 칩(200)을 포함할 수 있다. 큐비트 칩(200), 판독 공동(312), 및 저장 공동(412)의 수를 늘릴 경우, 멀티 큐비트 구조를 갖는 양자 컴퓨팅 장치가 구현될 수 있다. 멀티 큐비트 구조를 갖는 양자 컴퓨팅 장치는 후술된다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(11)를 제공할 수 있다.
도 5는 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다. 도 6은 도 5의 양자 컴퓨팅 장치의 평면도이다. 도 7은 도 6의 양자 컴퓨팅 장치의 III-III'선을 따른 단면도이다. 설명의 간결함을 위해 도 1 내지 도 4를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 5 내지 도 7을 참조하면, 버스 칩(100), 큐비트 칩들(200), 판독 공동 구조체(310), 저장 공동 구조체(410), 및 내측 차폐막들(500)을 포함하는 양자 컴퓨팅 장치(12)가 제공될 수 있다. 버스 칩(100)은 버스 기판(110), 제1 연결 패드(122), 제2 연결 패드(124), 전송 패드(130), 전송 배선(140), 및 고주파 공진기들(150)을 포함할 수 있다.
버스 기판(110), 제1 연결 패드(122), 전송 패드(130), 및 전송 배선(140)은 각각 도 1 내지 도 4를 참조하여 설명된 버스 기판(110), 연결 패드(120), 전송 패드(130), 및 전송 배선(140)과 실질적으로 동일할 수 있다.
제2 연결 패드(124)는 양자 컴퓨팅 장치(12)의 버스 칩(100)과 양자 컴퓨팅 장치(12)와 다른 양자 컴퓨팅 장치(미도시)의 버스 칩을 연결하는 연결 와이어(미도시)가 접합되는 영역일 수 있다. 제2 연결 패드(124)는 초전도 물질을 포함할 수 있다. 예를 들어, 제2 연결 패드(124)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
고주파 공진기들(150)은 큐비트 칩들(200) 사이에 각각 제공될 수 있다. 고주파 공진기들(150)은 고주파를 갖는 전자파 신호에 대한 LC 공진기일 수 있다. 고주파 공진기들(150)은 큐비트들 사이의 양자 얽힘을 형성하기 위한 요소들일 수 있다. 고주파 공진기들(150)의 각각의 형상은 도시된 것에 한정되지 않는다. 고주파 공진기들(150)의 각각의 형상은 고주파를 갖는 전자파 신호에 대한 LC 공진기 기능을 갖도록 선택될 수 있다. 고주파 공진기들(150)은 제1 방향(DR1)을 따라 배열될 수 있다. 고주파 공진기들(150)은 서로 전기적으로 직렬 연결될 수 있다. 예를 들어, 서로 바로 인접한 고주파 공진기들(150)은 서로 직접 접할 수 있다. 서로 바로 인접한 전송 배선(140) 및 고주파 공진기(150)는 전기적으로 연결될 수 있다. 예를 들어, 서로 바로 인접한 전송 배선(140) 및 고주파 공진기(150)는 서로 직접 접할 수 있다.
큐비트 칩들(200)은 제1 방향(DR1)을 따라 배열될 수 있다. 큐비트 칩들(200)은 고주파 공진기들(150) 사이에 각각 배치될 수 있다. 큐비트 칩들(200)의 각각은 도 1 내지 도 4를 참조하여 설명된 큐비트 칩(200)과 실질적으로 동일할 수 있다. 관통 배선들(250)은 고주파 공진기들(150)과 전기적으로 연결될 수 있다. 예를 들어, 관통 배선들(250)은 서로 바로 인접한 고주파 공진기들(150)이 연결되는 영역들에 각각 직접 접할 수 있다.
도 1 내지 도 4를 참조하여 설명된 것과 달리, 판독 공동 구조체(310)는 복수의 판독 공동들(312)을 포함할 수 있다. 판독 공동들(312) 내에 판독 안테나들(222)이 각각 배치될 수 있다. 하나의 판독 공동 구조체(310) 내에 복수의 판독 공동들(312)이 배치되는 것이 도시되었으나, 이는 한정적인 것이 아니다. 다른 실시예에서, 도 5 및 도 6에 도시된 것과 달리, 판독 공동들(312)은 복수의 판독 공동 구조체들 내에 각각 배치될 수 있다.
판독 공동 구조체(310)에 판독 커넥터들(320)이 제공될 수 있다. 판독 커넥터들(320)은 판독 공동들(312)에 의해 각각 노출될 수 있다. 판독 커넥터들(320)은 판독 공동 구조체(310)를 관통할 수 있다. 판독 커넥터들(320)은 제2 방향(DR2)을 따라 판독 안테나들(222)과 각각 마주할 수 있다. 판독 커넥터들(320)은 판독 안테나들(222)과 각각 용량성 결합될 수 있다.
도 1 내지 도 4를 참조하여 설명된 것과 달리, 저장 공동 구조체(410)는 저장 공동들(412)을 포함할 수 있다. 저장 공동들(412) 내에 저장 안테나들(224)이 각각 배치될 수 있다. 하나의 저장 공동 구조체(410) 내에 저장 공동들(412)이 배치되는 것이 도시되었으나, 이는 한정적인 것이 아니다. 다른 실시예에서, 도 5 및 도 6에 도시된 것과 달리, 저장 공동들(412)은 복수의 저장 공동 구조체들 내에 각각 배치될 수 있다.
저장 공동 구조체(410)에 저장 커넥터들(220)이 제공될 수 있다. 저장 커넥터들(220)은 저장 공동들(412)에 의해 각각 노출될 수 있다. 저장 커넥터들(220)은 저장 공동 구조체(410)를 관통할 수 있다. 저장 커넥터들(220)은 제2 방향(DR2)을 따라 저장 안테나들(224)과 각각 마주할 수 있다. 저장 커넥터들(220)은 저장 안테나들(224)과 각각 용량성 결합될 수 있다.
내측 차폐막들(500)은 판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에 제공될 수 있다. 내측 차폐막들(500)은 큐비트 칩들(200)을 각각 감쌀 수 있다. 버스 칩(100)은 내측 차폐막들(500)을 관통하도록 연장할 수 있다. 고주파 공진기들(150)은 내측 차폐막들(500) 사이에서 노출될 수 있다.
양자 컴퓨팅 장치(12)의 큐비트들 사이에 양자 얽힘이 발생할 수 있다.
양자 컴퓨팅 장치(12)는 제1 방향(DR1)으로 배열된 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)을 포함할 수 있다. 5개의 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)이 도시되었으나, 이는 한정적인 것이 아니다. 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)의 각각의 수는 필요에 따라 정해질 수 있다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(12)를 제공할 수 있다.
도 8은 예시적인 실시예에 따른 양자 컴퓨팅 장치(13)의 사시도이다. 설명의 간결함을 위해, 도 1 내지 도 4 및 도 5 내지 도 7을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 8을 참조하면, 제1 서브 양자 컴퓨팅 장치(12a), 제2 서브 양자 컴퓨팅 장치(12b), 제3 서브 양자 컴퓨팅 장치(12c), 제4 서브 양자 컴퓨팅 장치(12d), 제1 층간 차폐막(1110), 제2 층간 차폐막(1120), 제3 층간 차폐막(1130), 제1 와이어(W1), 제2 와이어(W2), 제3 와이어(W3), 및 제4 와이어(W4)를 포함하는 양자 컴퓨팅 장치(13)가 제공될 수 있다.
제1 내지 제4 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)의 각각은 도 5 내지 도 7을 참조하여 설명된 양자 컴퓨팅 장치(12)와 실질적으로 동일할 수 있다. 제1 내지 제4 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)는 제3 방향(DR3)을 따라 배열될 수 있다. 제1 내지 제4 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)는 계단 형식으로 배열될 수 있다. 제3 방향(DR3)을 따르는 관점에서, 낮은 위치에 배치된 서브 양자 컴퓨팅 장치(예를 들어, 제1 서브 양자 컴퓨팅 장치(12a))의 제1 연결 패드(122) 및 제2 연결 패드(124)는 높은 위치에 배치된 서브 양자 컴퓨팅 장치(예를 들어, 제2 서브 양자 컴퓨팅 장치(12b))에 의해 노출될 수 있다.
제1 내지 제4 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d) 사이에 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)이 각각 배치될 수 있다. 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 제1 내지 제4 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d) 사이에서 의도되지 않은 전자기파가 송수신되는 것을 차단할 수 있다. 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 초전도 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
제1 와이어(W1)는 양자 컴퓨팅 장치(13) 외부의 고주파 전기 신호 생성 장치(미도시)와 제1 서브 양자 컴퓨팅 장치(12a)의 제1 연결 패드(122)를 전기적으로 연결할 수 있다. 제1 와이어(W1)는 고주파 전기 신호 생성 장치에서 생성된 전기 신호를 제1 서브 양자 컴퓨팅 장치(12a)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나에 인가할 수 있다.
제2 와이어(W2)는 제1 서브 양자 컴퓨팅 장치(12a)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제2 서브 양자 컴퓨팅 장치(12b)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제3 와이어(W3)는 제2 서브 양자 컴퓨팅 장치(12b)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제3 서브 양자 컴퓨팅 장치(12c)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제4 와이어(W4)는 제3 서브 양자 컴퓨팅 장치(12c)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제4 서브 양자 컴퓨팅 장치(12d)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제2 내지 제4 와이어들(W2, W3, W4)은 고주파 전기 신호 생성 장치에서 생성된 전기 신호를 제2 내지 제4 서브 양자 컴퓨팅 장치들(12b, 12c, 12d)에 각각 제공할 수 있다. 제1 내지 제4 와이어들(W1, W2, W3, W4)은 초전도 물질을 포함할 수 있다. 예를 들어, 제1 내지 제4 와이어들(W1, W2, W3, W4)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
양자 컴퓨팅 장치(13)의 큐비트들 사이에 양자 얽힘이 발생할 수 있다.
양자 컴퓨팅 장치(13)는 제3 방향(DR3)으로 배열된 복수의 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)을 포함할 수 있다. 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)의 각각은 제1 방향(DR1)으로 배열된 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)을 포함할 수 있다. 4개의 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)이 도시되었으나, 이는 한정적인 것이 아니다. 서브 양자 컴퓨팅 장치들(12a, 12b, 12c, 12d)의 수는 필요에 따라 정해질 수 있다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(13)를 제공할 수 있다.
도 9는 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다. 도 10은 도 9의 큐비트 커퓨팅 장치의 평면도이다. 도 11은 도 9의 양자 컴퓨팅 장치의 IV-IV'선을 따른 단면도이다. 도 12는 도 9의 양자 컴퓨팅 장치의 V-V'선을 따른 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 4를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 9 내지 도 12를 참조하면, 버스 칩(100), 큐비트 칩(200), 판독 공동 구조체(310), 저장 공동 구조체(410), 내측 차폐막(500), 및 외측 차폐막(600)을 포함하는 양자 컴퓨팅 장치(21)가 제공될 수 있다. 버스 칩(100)의 위치를 제외하면, 버스 칩(100)은 도 1 내지 도 4를 참조하여 설명된 버스 칩(100)과 실질적으로 동일할 수 있다. 도 1 내지 도 4를 참조하여 설명된 것과 달리, 버스 칩(100)은 판독 공동 구조체(310)를 사이에 두고 저장 공동 구조체(410)의 반대편에 배치될 수 있다. 다시 말해, 버스 칩(100), 판독 공동 구조체(310), 및 저장 공동 구조체(410)는 제2 방향(DR2)을 따라 배열될 수 있다.
큐비트 칩(200)은 큐비트 기판(210), 판독 안테나(222), 저장 안테나(224), 판독 배선(232), 저장 배선(234), 관통 배선(250), 관통 패드(252), 및 하부 배선(260)을 포함할 수 있다. 판독 안테나(222), 저장 안테나(224), 판독 배선(232), 저장 배선(234), 관통 배선(250), 및 관통 패드(252)는 각각 도 1 내지 도 4를 참조하여 설명된 판독 안테나(222), 저장 안테나(224), 판독 배선(232), 저장 배선(234), 관통 배선(250), 및 관통 패드(252)와 실질적으로 동일할 수 있다.
도 1 내지 도 4를 참조하여 설명된 것과 달리, 큐비트 기판(210)은 제2 방향(DR2)을 따라 버스 칩(100) 상으로부터 저장 공동(412) 내로 연장할 수 있다. 예를 들어, 큐비트 기판(210)의 제2 방향(DR2)을 따르는 양 단부들 중 하나는 버스 칩(100) 상에 배치되고, 다른 하나는 저장 공동(412) 내에 배치될 수 있다. 큐비트 기판(210)은 판독 공동 구조체(310)의 서로 마주하는 한 쌍의 측벽들을 관통할 수 있다. 예를 들어, 한 쌍의 측벽들은 각각 버스 칩(100)과 마주하는 판독 공동 구조체(310)의 측벽 및 저장 공동 구조체(410)와 마주하는 판독 공동 구조체(310)의 측벽일 수 있다. 버스 칩(100)과 마주하는 판독 공동 구조체(310)의 측벽은 판독 커넥터(320)가 매립된 측벽일 수 있다.
하부 배선(260)은 큐비트 기판(210) 하부에 제공될 수 있다. 예를 들어, 하부 배선(260)은 큐비트 기판(210) 하부에 매립될 수 있다. 하부 배선(260)은 큐비트 기판(210)을 따라 연장되어, 전송 배선(140) 및 관통 배선(250)에 전기적으로 연결될 수 있다. 예를 들어, 하부 배선(260)은 제2 방향(DR2)을 따라 연장될 수 있다. 예를 들어, 하부 배선(260)은 전송 배선(140) 및 관통 배선(250)에 직접 접할 수 있다. 전송 배선(140)과 관통 배선(250)은 하부 배선(260)에 의해 서로 전기적으로 연결될 수 있다.
판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에 큐비트 칩(200)을 둘러싸는 내측 차폐막(500)이 제공될 수 있다. 내측 차폐막(500)은 도 1 내지 도 4를 참조하여 설명된 내측 차폐막(500)과 실질적으로 동일할 수 있다.
판독 공동 구조체(310)에 대해 내측 차폐막(500)의 반대편에 외측 차폐막(600)이 제공될 수 있다. 외측 차폐막(600)은 버스 칩(100)과 마주하는 판독 공동 구조체(310)의 측면 상에 제공될 수 있다. 외측 차폐막(600)은 버스 칩(100) 및 큐비트 칩(200)을 둘러쌀 수 있다. 외측 차폐막(600)은 큐비트 칩(200)의 단부를 완전히 덮을 수 있다. 외측 차폐막(600)은 초전도 물질을 포함할 수 있다. 예를 들어, 외측 차폐막(600)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
양자 컴퓨팅 장치(21)는 판독 공동 구조체(310)에 대해 저장 공동 구조체(410)의 반대편에 배치되어, 제1 방향(DR1)을 따라 연장하는 버스 칩(100) 및 버스 칩(100) 상에 배치되어 판독 공동 구조체(310)를 관통하고 저장 공동 구조체(410) 내로 삽입되는 큐비트 칩(200)을 포함할 수 있다. 큐비트 칩(200), 판독 공동(312), 및 저장 공동(412)의 수를 늘릴 경우, 멀티 큐비트 구조를 갖는 양자 컴퓨팅 장치가 구현될 수 있다. 멀티 큐비트 구조를 갖는 양자 컴퓨팅 장치는 후술된다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(21)를 제공할 수 있다.
도 13은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다. 도 14는 도 13의 양자 컴퓨팅 장치의 평면도이다. 도 15는 도 14의 양자 컴퓨팅 장치의 VI-VI'선을 따른 단면도이다. 설명의 간결함을 위해 도 9 내지 도 12를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 13 내지 도 15를 참조하면, 버스 칩(100), 큐비트 칩들(200), 판독 공동 구조체(310), 저장 공동 구조체(410), 내측 차폐막들(500), 및 외측 차폐막들(600)을 포함하는 양자 컴퓨팅 장치(22)가 제공될 수 있다. 버스 칩(100)은 버스 기판(110), 제1 연결 패드(122), 제2 연결 패드(124), 전송 패드(130), 전송 배선(140), 및 고주파 공진기들(150)을 포함할 수 있다. 버스 기판(110), 제1 연결 패드(122), 전송 패드(130), 및 전송 배선(140)은 각각 도 9 내지 도 12를 참조하여 설명된 버스 기판(110), 연결 패드(120), 전송 패드, 및 전송 배선(140)과 실질적으로 동일할 수 있다.
제2 연결 패드(124)는 양자 컴퓨팅 장치(22)의 버스 칩(100)과 양자 컴퓨팅 장치(22)와 다른 양자 컴퓨팅 장치(미도시)의 버스 칩을 연결하는 연결 와이어(미도시)가 접합되는 영역일 수 있다. 제2 연결 패드(124)는 초전도 물질을 포함할 수 있다. 예를 들어, 제2 연결 패드(124)는 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
고주파 공진기들(150)은 큐비트 칩들(200) 사이에 각각 제공될 수 있다. 고주파 공진기들(150)은 고주파를 갖는 전자파 신호에 대한 LC 공진기일 수 있다. 고주파 공진기들(150)은 큐비트들 사이의 양자 얽힘을 형성하기 위한 요소들일 수 있다. 고주파 공진기들(150)의 각각의 형상은 도시된 것에 한정되지 않는다. 고주파 공진기들(150)의 각각의 형상은 고주파를 갖는 전자파 신호에 대한 LC 공진기 기능을 갖도록 선택될 수 있다. 고주파 공진기들(150)은 제1 방향(DR1)을 따라 배열될 수 있다. 고주파 공진기들(150)은 전기적으로 직렬 연결될 수 있다. 예를 들어, 서로 바로 인접한 고주파 공진기들(150)은 서로 직접 접할 수 있다. 서로 바로 인접한 전송 배선(140) 및 고주파 공진기(150)는 전기적으로 연결될 수 있다. 예를 들어, 서로 바로 인접한 전송 배선(140) 및 고주파 공진기(150)는 서로 직접 접할 수 있다.
큐비트 칩들(200)은 제1 방향(DR1)을 따라 배열될 수 있다. 큐비트 칩들(200)은 고주파 공진기들(150) 사이에 각각 배치될 수 있다. 큐비트 칩들(200)의 각각은 큐비트 기판(210), 판독 안테나(222), 저장 안테나(224), 판독 배선(232), 저장 배선(234), 관통 배선(250), 관통 패드(252), 및 하부 배선(260)을 포함할 수 있다. 큐비트 칩들(200)의 각각은 도 9 내지 도 12를 참조하여 설명된 큐비트 칩(200)과 실질적으로 동일할 수 있다. 하부 배선(260)은 고주파 공진기들(150)과 전기적으로 연결될 수 있다. 예를 들어, 하부 배선(260)은 서로 바로 인접한 고주파 공진기들(150)이 연결되는 영역들에 직접 접할 수 있다.
도 9 내지 도 12를 참조하여 설명된 것과 달리, 판독 공동 구조체(310)는 판독 공동들(312)을 포함할 수 있다. 판독 공동들(312) 내에 판독 안테나들(222)이 각각 배치될 수 있다. 하나의 판독 공동 구조체(310) 내에 판독 공동들(312)이 배치되는 것이 도시되었으나, 이는 한정적인 것이 아니다. 다른 실시예에서, 도 13 및 도 14에 도시된 것과 달리, 판독 공동들(312)은 복수의 판독 공동 구조체들 내에 각각 배치될 수 있다.
판독 공동 구조체(310)에 판독 커넥터들(320)이 제공될 수 있다. 판독 커넥터들(320)은 판독 공동들(312)에 의해 각각 노출될 수 있다. 판독 커넥터들(320)은 판독 공동 구조체(310)를 관통할 수 있다. 도 5 내지 도 7을 참조하여 설명된 것과 달리, 판독 커넥터들(320)은 제2 방향(DR2)을 따라 판독 안테나들(222)과 마주하지 않을 수 있다. 판독 커넥터들(320)은 큐비트 기판들(210)로부터 제3 방향(DR3)을 따라 이격될 수 있다. 다만, 판독 커넥터들(320)의 위치는 한정적인 것이 아니다. 판독 커넥터들(320)은 판독 안테나들(222)과 각각 용량성 결합될 수 있다.
도 9 내지 도 12를 참조하여 설명된 것과 달리, 저장 공동 구조체(410)는 저장 공동들(412)을 포함할 수 있다. 저장 공동들(412) 내에 저장 안테나들(224)이 각각 배치될 수 있다. 하나의 저장 공동 구조체(410) 내에 저장 공동들(412)이 배치되는 것이 도시되었으나, 이는 한정적인 것이 아니다. 다른 실시예에서, 도 13 및 도 14에 도시된 것과 달리, 저장 공동들(412)은 복수의 저장 공동 구조체들 내에 각각 배치될 수 있다.
저장 공동 구조체(410)에 저장 커넥터들(220)이 제공될 수 있다. 저장 커넥터들(220)은 저장 공동들(412)에 의해 각각 노출될 수 있다. 저장 커넥터들(220)은 저장 공동 구조체(410)를 관통할 수 있다. 저장 커넥터들(220)은 제2 방향(DR2)을 따라 저장 안테나들(224)과 각각 마주할 수 있다. 저장 커넥터들(220)은 저장 안테나들(224)과 각각 용량성 결합될 수 있다.
내측 차폐막들(500)은 판독 공동 구조체(310)와 저장 공동 구조체(410) 사이에 제공될 수 있다. 내측 차폐막들(500)은 큐비트 칩들(200)을 각각 감쌀 수 있다.
외측 차폐막들(600)은 판독 공동 구조체(310)에 대해 내측 차폐막들(500)의 반대편에 제공될 수 있다. 외측 차폐막들(600)은 큐비트 칩들(200)을 각각 감쌀 수 있다. 예를 들어, 외측 차폐막들(600)은 큐비트 칩들(200)의 단부들을 각각 완전히 덮을 수 있다. 버스 칩(100)은 외측 차폐막들(500)을 관통하도록 연장할 수 있다. 고주파 공진기들(150)은 외측 차폐막들(500) 사이에서 노출될 수 있다.
양자 컴퓨팅 장치(22)의 큐비트들 사이에 양자 얽힘이 발생할 수 있다.
양자 컴퓨팅 장치(22)는 제1 방향(DR1)으로 배열된 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)을 포함할 수 있다. 5개의 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)이 도시되었으나, 이는 한정적인 것이 아니다. 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)의 각각의 수는 필요에 따라 정해질 수 있다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(22)를 제공할 수 있다.
도 16은 예시적인 실시예에 따른 양자 컴퓨팅 장치의 사시도이다. 설명의 간결함을 위해, 도 9 내지 도 12를 참조하여 설명된 것 및 도 13 내지 도 15를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 16을 참조하면, 제1 서브 양자 컴퓨팅 장치(22a), 제2 서브 양자 컴퓨팅 장치(22b), 제3 서브 양자 컴퓨팅 장치(22c), 제4 서브 양자 컴퓨팅 장치(22d), 제1 층간 차폐막(1110), 제2 층간 차폐막(1120), 제3 층간 차폐막(1130), 제1 와이어(W1), 제2 와이어(W2), 제3 와이어(W3), 및 제4 와이어(W4)를 포함하는 양자 컴퓨팅 장치(23)가 제공될 수 있다. 제1 내지 제4 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)의 각각은 도 13 내지 도 15를 참조하여 설명된 양자 컴퓨팅 장치(22)와 실질적으로 동일할 수 있다.
제1 내지 제4 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)은 제3 방향(DR3)을 따라 적층될 수 있다. 제1 내지 제4 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)는 계단 형식으로 배열될 수 있다. 제3 방향(DR3)을 따르는 관점에서, 낮은 위치에 배치된 서브 양자 컴퓨팅 장치(예를 들어, 제1 서브 양자 컴퓨팅 장치(22a))의 제1 연결 패드(122) 및 제2 연결 패드(124)는 높은 위치에 배치된 서브 양자 컴퓨팅 장치(예를 들어, 제2 서브 양자 컴퓨팅 장치(22b))에 의해 노출될 수 있다.
제1 내지 제4 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d) 사이에 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)이 각각 배치될 수 있다. 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 제1 내지 제4 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d) 사이에서 의도되지 않은 전자기파가 송수신되는 것을 차단할 수 있다. 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 초전도 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 층간 차폐막들(1110, 1120, 1130)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
제1 와이어(W1)는 양자 컴퓨팅 장치(23) 외부의 고주파 전기 신호 생성 장치(미도시)와 제1 서브 양자 컴퓨팅 장치(22a)의 제1 연결 패드(122)를 전기적으로 연결할 수 있다. 제1 와이어(W1)는 고주파 전기 신호 생성 장치에서 생성된 전기 신호를 제1 서브 양자 컴퓨팅 장치(22a)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나에 인가할 수 있다.
제2 와이어(W2)는 제1 서브 양자 컴퓨팅 장치(22a)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제2 서브 양자 컴퓨팅 장치(22b)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제3 와이어(W3)는 제2 서브 양자 컴퓨팅 장치(22b)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제3 서브 양자 컴퓨팅 장치(22c)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제4 와이어(W4)는 제3 서브 양자 컴퓨팅 장치(22c)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 다른 하나와 제4 서브 양자 컴퓨팅 장치(22d)의 제1 연결 패드(122) 및 제2 연결 패드(124) 중 어느 하나를 전기적으로 연결할 수 있다.
제2 내지 제4 와이어들(W2, W3, W4)은 고주파 전기 신호 생성 장치에서 생성된 전기 신호를 제2 내지 제4 서브 양자 컴퓨팅 장치들(22b, 22c, 22d)에 각각 제공할 수 있다. 제1 내지 제4 와이어들(W1, W2, W3, W4)은 초전도 물질을 포함할 수 있다. 예를 들어, 제1 내지 제4 와이어들(W1, W2, W3, W4)은 알루미늄(Al), 네오븀(Nb), 인듐(In), 또는 이들의 조합을 포함할 수 있다.
양자 컴퓨팅 장치(23)의 큐비트들 사이에 양자 얽힘이 발생할 수 있다.
양자 컴퓨팅 장치(23)는 제3 방향(DR3)으로 배열된 복수의 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)을 포함할 수 있다. 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)의 각각은 제1 방향(DR1)으로 배열된 복수의 큐비트 칩들(200), 판독 공동들(312), 및 저장 공동들(412)을 포함할 수 있다. 4개의 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)이 도시되었으나, 이는 한정적인 것이 아니다. 서브 양자 컴퓨팅 장치들(22a, 22b, 22c, 22d)의 수는 필요에 따라 정해질 수 있다. 본 개시는 높은 구조적인 확장성을 갖는 양자 컴퓨팅 장치(23)를 제공할 수 있다.
본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 버스 칩 110: 버스 기판
120: 연결 패드 130: 전송 패드
140: 전송 배선 150: 고주파 공진기
200: 큐비트 칩 210: 큐비트 기판
220: 저장 커넥터 222: 판독 안테나 224: 저장 안테나 240: 큐비트 소자 310: 판독 공동 구조체 312: 판독 공동
320: 판독 커넥터 410: 저장 공동 구조체
412: 저장 공동 500: 내측 차폐막
600: 외측 차폐막

Claims (28)

  1. 제1 큐비트 칩;
    상기 제1 큐비트 칩의 제1 단부를 감싸는 판독 공동 구조체; 및
    상기 제1 큐비트 칩의 제2 단부를 감싸는 저장 공동 구조체;를 포함하되,
    상기 제1 큐비트 칩은:
    상기 판독 공동 구조체 내에 배치되는 제1 판독 안테나;
    상기 저장 공동 구조체 내에 배치되는 제1 저장 안테나; 및
    상기 제1 판독 안테나와 상기 제1 저장 안테나 사이에 제공되는 제1 큐비트 소자;를 포함하되,
    상기 제1 큐비트 소자는 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되는 양자 컴퓨팅 장치.
  2. 제 1 항에 있어서,
    상기 제1 큐비트 칩은:
    상기 제1 큐비트 소자와 마주하는 제1 관통 패드; 및
    상기 제1 관통 패드에 대해 상기 제1 큐비트 소자의 반대편에 배치되는 제1 관통 배선;을 더 포함하되,
    상기 제1 관통 패드는 상기 제1 관통 배선에 전기적으로 연결되는 양자 컴퓨팅 장치.
  3. 제 2 항에 있어서,
    상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에 제공되는 버스 칩;을 더 포함하되,
    상기 버스 칩은:
    상기 버스 칩 외부로부터 전기적 신호를 수신하는 연결 패드;
    상기 연결 패드와 마주하는 전송 패드; 및
    상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하되,
    상기 전송 배선은 상기 제1 관통 배선과 전기적으로 연결되는 양자 컴퓨팅 장치.
  4. 제 3 항에 있어서,
    상기 제1 큐비트 칩은:
    상기 제1 판독 안테나 및 상기 제1 큐비트 소자를 전기적으로 연결하는 제1 판독 배선;
    상기 제1 저장 안테나 및 상기 제1 큐비트 소자를 전기적으로 연결하는 제1 저장 배선; 및
    상기 버스 칩 상에 제공되는 제1 큐비트 기판;을 더 포함하되,
    상기 제1 큐비트 소자, 상기 제1 판독 안테나, 상기 제1 판독 배선, 상기 제1 저장 안테나, 및 상기 제1 저장 배선은 상기 제1 큐비트 기판 상에 제공되는 양자 컴퓨팅 장치.
  5. 제 4 항에 있어서,
    상기 제1 큐비트 소자는, 차례로 적층되는 제1 초전도 물질 패턴, 유전막, 및 제2 초전도 물질 패턴을 포함하되,
    상기 제1 초전도 물질 패턴, 상기 유전막, 및 상기 제2 초전도 물질 패턴은 조셉슨 정션을 구성하는 양자 컴퓨팅 장치.
  6. 제 5 항에 있어서,
    상기 제1 초전도 물질 패턴은 상기 제1 판독 배선에 의해 상기 제1 판독 안테나와 전기적으로 연결되고,
    상기 제2 초전도 물질 패턴은 상기 제1 저장 배선에 의해 상기 제1 저장 안테나와 전기적으로 연결되는 양자 컴퓨팅 장치.
  7. 제 5 항에 있어서,
    상기 제1 관통 패드는 상기 제2 초전도 물질 패턴과 마주하는 양자 컴퓨팅 장치.
  8. 제 3 항에 있어서,
    상기 제1 큐비트 칩으로부터 이격되는 제2 큐비트 칩;을 더 포함하되,
    상기 제2 큐비트 칩은:
    상기 판독 공동 구조체 내에 배치되는 제2 판독 안테나;
    상기 저장 공동 구조체 내에 배치되는 제2 저장 안테나;
    상기 제2 판독 안테나와 상기 제2 저장 안테나 사이에 제공되는 제2 큐비트 소자;
    상기 제2 큐비트 소자와 마주하는 제2 관통 패드; 및
    상기 제2 관통 패드에 대해 상기 제2 큐비트 소자의 반대편에 배치되는 제2 관통 배선;을 더 포함하되,
    상기 제2 큐비트 소자는 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되고,
    상기 제1 관통 패드는 상기 제1 관통 배선에 전기적으로 연결되는 양자 컴퓨팅 장치.
  9. 제 8 항에 있어서,
    상기 버스 칩은:
    상기 제1 큐비트 칩 및 상기 제2 큐비트 칩 사이에 제공되는 고주파 공진기;를 더 포함하고,
    상기 제1 큐비트 소자 및 상기 제2 큐비트 소자의 각각은 상기 고주파 공진기와 커플링되는 양자 컴퓨팅 장치.
  10. 제 9 항에 있어서,
    상기 전송 배선은 상기 고주파 공진기와 전기적으로 연결되고,
    상기 고주파 공진기의 양 단부들은 각각 상기 제1 관통 배선 및 상기 제2 관통 배선과 전기적으로 연결되는 양자 컴퓨팅 장치.
  11. 제 1 항에 있어서,
    상기 제1 판독 안테나와 커플링되는 제1 커넥터;를 더 포함하되,
    상기 제1 커넥터는 상기 판독 공동 구조체에 삽입되는 양자 컴퓨팅 장치.
  12. 제 11 항에 있어서,
    상기 제1 커넥터와 상기 제1 판독 안테나는 서로 마주하는 양자 컴퓨팅 장치.
  13. 제 1 항에 있어서,
    상기 판독 공동 구조체 및 상기 저장 공동 구조체는 초전도 물질을 포함하는 양자 컴퓨팅 장치.
  14. 제 1 항에 있어서,
    상기 제1 판독 안테나의 일부분이 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되도록 상기 제1 판독 안테나는 상기 큐비트 소자를 향해 연장하고,
    상기 제1 저장 안테나의 일부분이 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에 배치되도록 상기 제1 저장 안테나는 상기 큐비트 소자를 향해 연장하는 양자 컴퓨팅 장치.
  15. 제 1 항에 있어서,
    상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에서 상기 큐비트 칩을 둘러싸는 차폐막;을 더 포함하되,
    상기 차폐막은 초전도 물질을 포함하는 양자 컴퓨팅 장치.
  16. 제1 방향으로 연장하는 버스 칩;
    상기 버스 칩으로부터 상기 제1 방향에 교차하는 제2 방향을 따라 이격되는 저장 공동 구조체;
    상기 버스 칩과 상기 저장 공동 구조체 사이에 제공되는 판독 공동 구조체; 및
    상기 버스 칩 상에서 상기 제1 방향을 따라 배열되는 큐비트 칩들;을 포함하되,
    상기 큐비트 칩들은 상기 제2 방향을 따라 상기 저장 공동 구조체 내로 연장되어, 상기 판독 공동 구조체를 관통하고,
    상기 큐비트 칩들의 각각은, 상기 판독 공동 구조체 내에 배치되는 판독 안테나, 상기 저장 공동 구조체 내에 배치되는 저장 안테나, 및 상기 판독 안테나와 상기 저장 안테나 사이에 제공되는 큐비트 소자를 포함하고,
    상기 버스 칩은, 상기 큐비트 칩들 사이에 각각 제공되는 고주파 공진기들;을 포함하고,
    상기 큐비트 소자들은 상기 고주파 공진기들과 커플링되는 양자 컴퓨팅 장치.
  17. 제 16 항에 있어서,
    상기 판독 공동 구조체는, 상기 제1 방향을 따라 배열되는 판독 공동들을 포함하고,
    상기 저장 공동 구조체는, 상기 제1 방향을 따라 배열되는 저장 공동들을 포함하며,
    상기 판독 안테나들은 상기 판독 공동들 내에 각각 배치되고,
    상기 저장 안테나들은 상기 저장 공동들 내에 각각 배치되며,
    상기 큐비트 칩들의 각각 내에서, 상기 판독 안테나와 상기 큐비트 소자는 서로 전기적으로 연결되고,
    상기 큐비트 칩들의 각각 내에서, 상기 저장 안테나와 상기 큐비트 소자는 서로 전기적으로 연결되는 양자 컴퓨팅 장치.
  18. 제 17 항에 있어서,
    상기 판독 안테나들과 각각 커플링되는 커넥터들;을 더 포함하되,
    상기 커넥터들은 상기 판독 공동 구조체에 삽입되고, 각각 상기 판독 공동들에 의해 노출되는 양자 컴퓨팅 장치.
  19. 제 16 항에 있어서,
    상기 큐비트 칩들의 각각은:
    상기 큐비트 소자와 커플링되는 관통 배선; 및
    상기 관통 배선과 상기 고주파 공진기 사이에 배치되어, 상기 관통 배선과 상기 고주파 공진기를 서로 전기적으로 연결하는 연결 배선;을 포함하는 양자 컴퓨팅 장치.
  20. 제 19 항에 있어서,
    상기 연결 배선은 상기 버스 칩 상의 영역에서 상기 판독 공동 구조체와 상기 저장 공동 구조체 사이의 영역까지 상기 제2 방향을 따라 연장하는 양자 컴퓨팅 장치.
  21. 제 19 항에 있어서,
    상기 버스 칩은:
    연결 패드;
    상기 연결 패드와 마주하는 전송 패드; 및
    상기 전송 패드와 상기 고주파 공진기 사이에 제공되는 전송 배선;을 더 포함하되,
    상기 전송 배선은 상기 전송 패드, 상기 고주파 공진기, 및 상기 관통 배선과 전기적으로 연결되는 양자 컴퓨팅 장치.
  22. 제 16 항에 있어서,
    상기 큐비트 소자들은 상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에 배치되는 양자 컴퓨팅 장치.
  23. 제 16 항에 있어서,
    상기 판독 공동 구조체와 상기 저장 공동 구조체 사이에서 상기 큐비트 칩을 둘러싸는 내측 차폐막; 및
    상기 판독 공동 구조체에 대해 상기 저장 공동 구조체의 반대편에서 상기 버스 칩 및 상기 큐비트 칩을 둘러싸는 외측 차폐막;을 더 포함하되,
    상기 내측 차폐막 및 상기 외측 차폐막은 초전도 물질을 포함하는 양자 컴퓨팅 장치.
  24. 하부 서브 양자 컴퓨팅 장치;
    상기 하부 서브 양자 컴퓨팅 장치 상에 제공되는 상부 서브 양자 컴퓨팅 장치; 및
    상기 하부 서브 양자 컴퓨팅 장치와 상기 상부 서브 양자 컴퓨팅 장치를 전기적으로 연결하는 연결 와이어;를 포함하되,
    상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 제1 방향을 따라 서로 이격되는 판독 공동 구조체 및 저장 공동 구조체, 및 상기 제1 방향에 교차하는 제2 방향을 따라 배열되는 큐비트 칩들을 포함하되,
    상기 큐비트 칩들의 각각은, 상기 판독 공동 구조체 내에 제공되는 판독 안테나, 상기 저장 공동 구조체 내에 제공되는 저장 안테나, 및 상기 판독 안테나와 상기 저장 안테나 사이에 제공되는 큐비트 소자를 포함하는 양자 컴퓨팅 장치.
  25. 제 24 항에 있어서,
    상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 상기 판독 공동 구조체 및 상기 저장 공동 구조체 사이에서 상기 제2 방향을 따라 연장하는 버스 칩;을 더 포함하되,
    상기 버스 칩은:
    연결 패드;
    상기 연결 패드와 마주하는 전송 패드; 및
    상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하고,
    상기 연결 와이어는, 상기 하부 서브 양자 컴퓨팅 장치의 상기 연결 패드와 상기 상부 서브 양자 컴퓨팅 장치의 상기 연결 패드를 서로 전기적으로 연결하는 양자 컴퓨팅 장치.
  26. 제 24 항에 있어서,
    상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치의 각각은, 상기 판독 공동 구조체에 대해 상기 저장 공동 구조체의 반대편에서 상기 제2 방향을 따라 연장하는 버스 칩;을 더 포함하되,
    상기 버스 칩은:
    연결 패드;
    상기 연결 패드와 마주하는 전송 패드; 및
    상기 전송 패드와 전기적으로 연결되는 전송 배선;을 포함하고,
    상기 연결 와이어는, 상기 하부 서브 양자 컴퓨팅 장치의 상기 연결 패드와 상기 상부 서브 양자 컴퓨팅 장치의 상기 연결 패드를 서로 전기적으로 연결하는 양자 컴퓨팅 장치.
  27. 제 24 항에 있어서,
    상기 연결 와이어는 초전도 물질을 포함하는 양자 컴퓨팅 장치.
  28. 제 24 항에 있어서,
    상기 하부 서브 양자 컴퓨팅 장치 및 상기 상부 서브 양자 컴퓨팅 장치 사이에 배치되는 층간 차폐막;을 더 포함하되,
    상기 층간 차폐막은 초전도 물질을 포함하는 양자 컴퓨팅 장치.

KR1020200046880A 2020-04-17 2020-04-17 양자 컴퓨팅 장치 KR20210128787A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200046880A KR20210128787A (ko) 2020-04-17 2020-04-17 양자 컴퓨팅 장치
CN202011250061.5A CN113537500A (zh) 2020-04-17 2020-11-10 量子计算设备和系统
US17/227,661 US11812672B2 (en) 2020-04-17 2021-04-12 Quantum computing device and system
EP21168574.8A EP3910562A1 (en) 2020-04-17 2021-04-15 Quantum computing device and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200046880A KR20210128787A (ko) 2020-04-17 2020-04-17 양자 컴퓨팅 장치

Publications (1)

Publication Number Publication Date
KR20210128787A true KR20210128787A (ko) 2021-10-27

Family

ID=75539169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200046880A KR20210128787A (ko) 2020-04-17 2020-04-17 양자 컴퓨팅 장치

Country Status (4)

Country Link
US (1) US11812672B2 (ko)
EP (1) EP3910562A1 (ko)
KR (1) KR20210128787A (ko)
CN (1) CN113537500A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3852021A1 (en) * 2017-03-13 2021-07-21 Google LLC Integrating circuit elements in a stacked quantum computing device
KR20220121104A (ko) * 2021-02-24 2022-08-31 삼성전자주식회사 멀티 모드 공진기 및 이를 포함하는 양자 컴퓨팅 소자
CN115204402A (zh) * 2022-06-24 2022-10-18 深圳国际量子研究院 一种超导量子芯片连接结构及连接方法
CN117952220A (zh) * 2022-10-31 2024-04-30 华为技术有限公司 一种超导量子比特读出装置、超导量子芯片和量子计算机
CN116402146A (zh) * 2023-03-16 2023-07-07 本源量子计算科技（合肥）股份有限公司 一种量子芯片和量子计算机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543640A (en) 1994-03-15 1996-08-06 National Semiconductor Corporation Logical three dimensional interconnections between integrated circuit chips using a two dimensional multi-chip module
EP0823734A1 (en) 1996-07-23 1998-02-11 DORNIER GmbH Josephson junction array device, and manufacture thereof
US9892365B2 (en) 2014-02-28 2018-02-13 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
KR20170134399A (ko) 2015-02-27 2017-12-06 예일 유니버시티 평면 큐비트를 비-평면 공진기에 결합하기 위한 기술 및 관련 시스템 및 방법
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9985193B2 (en) 2015-06-30 2018-05-29 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques

Also Published As

Publication number Publication date
CN113537500A (zh) 2021-10-22
US20210328127A1 (en) 2021-10-21
EP3910562A1 (en) 2021-11-17
US11812672B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
KR20210128787A (ko) 양자 컴퓨팅 장치
KR102217205B1 (ko) 적층된 양자 컴퓨팅 디바이스 내의 집적 회로 소자
CN110796256B (zh) 一种量子芯片结构及制备方法
JP3241139B2 (ja) フィルムキャリア信号伝送線路
KR100301363B1 (ko) 차폐그리드를포함한회로기판장치와그구성방법
JP4373531B2 (ja) 差動平衡信号伝送基板
CN107431064A (zh) 具有用于封装组件之间的高速通信的集成波导的封装结构
CN210515357U (zh) 一种量子芯片结构
CN213934971U (zh) 一种超导量子芯片结构
EP4328809A1 (en) Quantum circuit, quantum chip, and quantum computer
US10833390B2 (en) Superconducting resonator to limit vertical connections in planar quantum devices
JP4659087B2 (ja) 差動平衡信号伝送基板
JPS5961192A (ja) ３次元的実装構造体
CN113887732B (zh) 一种量子芯片及抑制量子芯片中信号串扰的方法
KR101874693B1 (ko) 마이크로스트립 회로 및 이를 포함하는 칩-대-칩 인터페이스 장치
CN111370830B (zh) 差分共面波导传输线
CN216084930U (zh) 超导量子芯片封装电路板和一种量子器件
KR20230039490A (ko) 멀티 모드 공진기 및 이를 포함하는 양자 컴퓨팅 소자
CN114613758A (zh) 一种量子芯片和量子计算机
KR20220121104A (ko) 멀티 모드 공진기 및 이를 포함하는 양자 컴퓨팅 소자
JPH01171244A (ja) 集積回路装置
CN117677279A (zh) 一种防串扰芯片结构、制造方法及倒装焊芯片
CN117979816A (zh) 一种量子芯片封装基板及量子计算机
CN116596078A (zh) 一种双层微波量子计算芯片
TW202409912A (zh) 具有中介件之量子計算裝置、其製造方法、執行量子計算操作之方法、包含氮化鉭之量子計算裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination