CN116402146A - 一种量子芯片和量子计算机 - Google Patents

Abstract

本申请公开了一种量子芯片和量子计算机，属于量子信息领域。量子芯片包括第一量子比特、第二量子比特、读取谐振器、导体抑制元件、以及读取总线。其中两个比特彼此共面耦合且横向分布；读取谐振器与其中一个比特耦合，而导体抑制元件位于读取谐振器和第一量子比特之间。读取总线和读取谐振器在纵向分布。以该方式构建量子芯片能够允许以更方便的方式在芯片中进行布线，还可以抑制在比特操作过程中的操作信号在比特之间产生不利的影响。

Description

一种量子芯片和量子计算机

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子芯片和量子计算机。

背景技术

对于超导量子芯片而言，量子比特的集成数目在很大程度上决定了其执行量子计算的能力。

当前基于约瑟夫森结的超导量子芯片通常都需要配置与量子比特关联的各种读取和控制线路。这些线路为了与量子比特产生实质上且有效的交互作用，在空间上需要足够接近。

因此，当芯片中所集成的量子比特的数目不断增加，则其所需要的布线量就会大幅度地上升，从而使得布线的难度也成倍地增加。尤其是，还需要考虑量子比特被相邻地布局且彼此耦合的情况—在这些比特周围进行布线的难度更大。

如果芯片中的各线路的布局不合理，则可能导致对比特的读取和控制出错、或者彼此接近甚至耦合的比特会存在对其中一个比特的操作会不利地影响其中的另一个比特，从而使得量子计算失效或发生错误。因此，可能需要通过复杂的芯片结构设计以规避。

鉴于此，如何确保布线的实施便利性和避免对比特的操作使比特之间发生彼此干扰就是一个需要慎重考虑的问题。

发明内容

本申请的示例提供了一种量子芯片和量子计算机。其能够使在设计和制作量子芯片的过程中更方便地布局线路，并且实现于芯片中的元器件之间突出的信号隔离以避免彼此干扰，从而确保量子芯片具有符合预期的性能表现、以及设计和制作的便利性。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例提出了一种量子芯片，其定义有彼此纵横相交的第一方向和第二方向。

该量子芯片包括：

第一量子比特；

第二量子比特，在第一方向与第一量子比特相邻且彼此共面设置；

与第二量子比特耦合的读取谐振器，在第一量子比特和第二量子比特之间沿第一方向延伸布局；

导体抑制元件，位于读取谐振器和第一量子比特之间；以及

相对于读取谐振器，在第二方向布局的读取总线，读取总线与读取谐振器共面耦合。

在上述示例中，第一量子比特和第二量子比特共面且相邻设置。并且进一步地，通过配置与第二量子比特耦合的读取谐振器，从而提供一种多比特共存且存在由读取谐振器对第二量子比特的读取操作而潜在地影响第一量子比特的量子芯片场景。

在此基础上，考虑到布线的便利性，将读取谐振器沿着第一量子比特和第二量子比特排布的第一方向进行布局。通过读取谐振器的该布局方式，使得读取谐振器在第一量子比特和第二量子比特排布的第一方向上占据更少的空间，并因此将与第一方向纵横交错的第二方向上的空间为其他元器件预留。而上述预留的空间被用于配置读取总线。因此，读取总线和读取谐振器可以共面配置，从而避免将二者异面配置所存的读取操作时不读取效果不佳的问题。

同时，为了部分地抑制或彻底地消除读取谐振器的读取操作对如第一量子比特的其他比特的不利影响，在读取谐振器和第一量子比特之间配置导体抑制件。

通过上述方式，本申请示例中的量子芯片降低了在多比特芯片中的同一个平面配置多条线路—如读取谐振器和读取总线—的布线难度，并且还减轻、甚至摒除了这些布线对比特的影响—弱化对第二量子比特的读取操作对第一量子比特的影响。

在本申请的一些示例中，第一量子比特和第二量子比特彼此直接耦合；或者，量子芯片还包括耦合器，第一量子比特通过耦合器和第二量子比特彼此可调耦合。

在本申请的一些示例中，量子芯片还包括控制线，且与读取谐振器共面配置，控制线被配置为控制第一量子比特和第二量子比特中的任意一者或两者。

在本申请的一些示例中，量子芯片还包括被配置为控制第一量子比特和第二量子比特中的任意一者或两者的控制线，且控制线与读取谐振器共面配置，读取谐振器、读取总线以及控制线沿第二方向依次排列；和/或，导体抑制元件是超导材质的。

在本申请的一些示例中，导体抑制元件是柱体或板状体。

在本申请的一些示例中，导体抑制元件是铟结构件。

在本申请的一些示例中，读取谐振器是共面波导结构、且具有彼此连接的曲折段和直线段，其中读取谐振器通过位于曲折段的端部与第二量子比特耦合，且通过直线段与读取总线耦合；

曲折段和直线段各自沿第一方向延伸，且直线段相对于曲折段在第二方向定位。

在本申请的一些示例中，读取谐振器还包括转接段，转接段两端分别与曲折段和直线段平滑连接，转接段在第二方向延伸、且与导体抑制元件在第一方向相对地布局；和/或，读取谐振器的直线段与读取总线彼此平行。

在本申请的一些示例中，第一量子比特和第二量子比特分别呈十字型结构；

第一量子比特和第二量子比特各自独立地包括：第一电容基板、第二电容基板以及超导量子干涉仪，超导量子干涉仪连接于彼此分离开的第一电容基板和第二电容基板之间；

第一电容基板为折弯状而具有第一横向臂和第一纵向臂，第二电容基板为折弯状而具有第二横向臂和第二纵向臂，第一横向臂和第二横向臂沿第一方向分布，第一纵向臂和第二纵向臂沿第二方向分布；

读取谐振器沿着第一量子比特的第二横向臂和第二量子比特的第一横向臂延伸，导体抑制元件由读取谐振器以及第一量子比特的第二横向臂、第一纵向臂共同定位。

在本申请的一些示例中，第一量子比特和第二量子比特通过耦合器彼此耦合，曲折段由避障段中断且避开耦合器。

在第二方面，本申请的示例提出了一种量子芯片。其包括：

第一芯片，由前述的量子芯片所提供；

具有量子电路的第二芯片，与第一芯片对置，其中量子电路被配置为将用于对量子比特实施读取和/或控制的信号引入第一芯片；

互联件，第一芯片的衬底通过互联件与第二芯片的衬底倒装互连。

在第三方面，本申请的示例提出了一种量子计算机。其包括前述的量子芯片。

有益效果：

在量子芯片中，量子比特的读取和控制需要通过配置的各种线路来实现。因此对于具有多比特系统的量子芯片以及对其更显小的体积需求而言，通常选择将多个比特相邻地布局。那么，在此情况下，将可能导致线路的拥挤，从而使得布线的难度加大。为了克服这样的问题，可以选择将量子芯片以倒装的方式进行构建，并且将线路进行异面配置。但是这就会导致存在彼此信号关联的线路之间存在与信号相关的问题。例如用于对比特实施读取操作的读取总线和读取谐振器。鉴于此情况，示例中，将相邻比特(例如部分示例中可以考虑描述为比特以及其最近邻比特)之间的、用于与一个比特耦合的读取谐振器配置为两个相邻彼此之间的横向布局，从而在纵向为读取总线的配置预留空间。并且基于此，将读取谐振器和读取总线共面配置，从而使得布线难度下降。同时，由于读取谐振器的横向配置，相比于纵向配置的情况可能更接近相邻比特中的另一个比特，从而对另一个比特造成不期望的影响。针对于此，选择在读取谐振器和该另一个比特之间配置导体抑制件，使得该问题被较好地克服。

附图说明

为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。

图1为相关技术中量子芯片上量子比特的结构示意图；

图2为一种两比特系统的电路结构示意图；

图3为多比特二维阵列的分布结构示意图；

图4为本申请示例中的量子芯片的电路结构示意图；

图5示出了二维阵列分布的多个比特中最近邻和非最近邻的两个比特的分布示意图；

图6为本申请示例中的第一种量子芯片的电路结构示意图；

图7示出了图6的量子芯片中读取谐振器的示意图；

图8示出了本申请示例中的另一种读取谐振器的示意图；

图9为本申请示例中的第二种量子芯片的电路结构示意图；

图10为本申请示例中的第三种量子芯片的电路结构示意图；

图11为本申请示例中的具有两个电容基板的量子比特的结构示意图；

图12为本申请示例中的基于图11的量子比特所构成的量子芯片的电路结构示意图。

附图标记说明：101-第一量子位；102-第二量子位；103-读取线；104-读取腔；201-第一量子比特；202-第二量子比特；203-读取总线；204-读取谐振器；205-导体抑制元件；206-Z控制线；301-直线段；302-曲折段；303-转接段；304-避障段；401-隔离墙；501-第一电容基板；502-第二电容基板；503-超导量子干涉仪；601-第一纵向臂；602-第一横向臂；603-第二纵向臂；604-第二横向臂。

具体实施方式

图1为相关技术中量子芯片上排布的量子比特的结构示意图。

结合图1所示，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置。并且该电容常为十字型平行板电容。

参见图1所示，十字型电容板Cq(即比特电容)被接地平面(GND)包围，且十字型电容板Cq与接地平面(GND)之间具有间隙(通常是空气间隙，绝缘)。

超导量子干涉装置的一端连接至十字型电容板Cq(的一个电容臂的末端，如后续提及的第一端)，另一端连接至接地平面(GND)。

由于十字型电容板Cq的第一端通常用于连接超导量子干涉装置，第二端则用于与读取谐振腔耦合。而十字型电容板Cq的另外两端则用于与相邻量子比特耦合，以实现比特扩展。第一端和第二端的附近通常预留一定的空间，以用于布置驱动控制信号线、磁通调控信号线等微波传输线。同样地，谐振腔的附近通常预留一定的空间用于布置与谐振腔形成耦合的读取信号传输线。

执行量子计算时，利用磁通调控信号线上的磁通调控信号先将量子比特的频率调整到工作频率(初态制作)，再通过驱动控制信号线施加量子态调控信号对处于初始态的量子比特进行量子态调控，然后采用谐振腔读取调控后的量子比特的量子态。

根据图1可以知晓，在量子芯片中，超导量子比特需要多种线路与之配合，以实现对其进行操作。因此当比特的数目逐渐增加时，这些线路也随之而增多。可以预见的是，在量子芯片的有限尺寸的限制下，不仅比特的布局受限，各比特对应的线路的布局也更加受限。再考虑到比特之间的耦合作用，以及线路之间、线路与比特之间的相互影响，使得量子比特的大规模集成有很大的设计和制作难度。

而着眼于局部而言，对于两个相邻比特，在其附近布线同样面临上述问题。例如，在图2所示的两比特体系中，两个比特(第一量子位101、第二量子位102)各自具有十字型结构。其中一个比特的与之操作相关的线路—读取腔104和读取线103—被给出。其中，定义两个比特是沿着横向分布，即左右布局。而谐振腔则依附于其对应的比特/第二量子位102而在图2所示的方位中，在纵向分布，即上下布局。谐振腔的一端靠近比特，而另一端则相较而言远离比特。并且谐振腔远离比特的该端与读取线103相邻。

单个的该二比特体系，采用该图2所示的布线方式似乎并无不妥，但是，当大量的比特集中进行配置时，例如，多个比特形成二位网格结构布局时，其问题将会表现得更明显。例如，在图3中，公开了三行四列共计12个比特的二维布局方案。

在这样的结构中，占据有较大芯片表面的面积的谐振腔在Y轴方向布局，而读取线103则在X轴方向布局。因此，读取线103需要相应地在Y轴的方向上，向上远离比特布局。这会导致比特控制线如XY线、Z线等的布线空间自由度被压缩、甚至无法进行布线。为了克服该问题例如需要选择以倒装芯片的方式进行布线，使得读取线103和谐振腔被配置到不同的层，再在二者需要耦合的位置通过使用诸如铟柱进行信号路径的引导实现。由于需要使用铟柱，就会涉及到进行对准，从而增加了工艺和设计难度；同时，读取线103和谐振腔不在同层对信号的传输质量也会造成不利。

考虑到这些问题，本申请发明人设计了一种新的方案。其通过改变比特集合中的线路布局实现对目前所遇到的问题的克服。同样以两比特体系为例，在其中，发明人调整了中用于对比特状态进行读取的线路的布局方式。

请参阅图4，公开了一种量子芯片。并且为了方便进行阐述，在图4，定义有彼此纵横相交(如正交)的第一方向A和第二方向B。

该量子芯片主要包括第一量子比特201、第二量子比特202、读取谐振器204以及读取总线203。

其中第一量子比特201和第二量子比特202被构建于共面。到该量子芯片被以常规(相对地，倒装芯片则可以作为对比不称为非常规芯片)的量子芯片进行构建时，则可以描述为第一量子比特201和第二量子比特202处于同一芯片。当量子芯片以倒装芯片的方式进行构建时，则可以描述为第一量子比特201和第二量子比特202处于同一层、或同一衬底/基底。

在不同的示例中，第一量子比特201和第二量子比特202之间可以选择按照无彼此有意设计的信号关联的方式进行设计和制作。或者，第一量子比特201和第二量子比特202被有意地设计为彼此关联。例如，二者彼此直接耦合，例如电容耦合等。其他示例中，量子芯片还可以选择配置耦合器，并且在此基础上第一量子比特201通过耦合器和第二量子比特202彼此可调耦合(可以理解耦合器为可调耦合器，其谐振频率可以被调控)；其他可选的示例中，第一量子比特201通过耦合器和第二量子比特202彼此耦合。

在图4的量子芯片中，该两个量子比特是以相邻的方式进行布局，从而使得二者之间没有其他在空间上更近量子比特的分布。并且第一量子比特201和第二量子比特202在第一方向上彼此相邻。为了方便理解，例如在图5中，闭环区域I中的两个比特彼此相邻，而闭环区域III中的两个比特则不相邻/或者称非最近邻。其中的第一量子比特201和第二量子比特202为十字型结构，其包括十字电容以及与其一个电容臂电连接而实现并联的超导量子干涉仪，而该超导量子干涉仪是由并联的两个约瑟夫森结中断的超导环路。

例如，第一量子比特201和第二量子比特202分别呈如图11所示的十字型结构。并且二者可以具有相同的拓扑结构，而在具体材质或尺寸方面具有故意设计的差异或不同。本申请的图示结构中，第一量子比特201和第二量子比特202的结构和尺寸相同，以降低制作难度。

示例性地，第一量子比特201和第二量子比特202各自独立地包括：第一电容基板501、第二电容基板502以及超导量子干涉仪503。并且超导量子干涉仪503连接于彼此分离开的第一电容基板501和第二电容基板502之间。

其中，第一电容基板501为折弯状而具有第一横向臂602和第一纵向臂601；类似地，第二电容基板502为折弯状而具有第二横向臂604和第二纵向臂603。

基于第一电容基板501和第二电容基板503的空间布局方式，其中的第一横向臂602和第二横向臂604沿第一方向分布，并且第一纵向臂601和第二纵向臂603沿第二方向分布。

在此量子比特结构基础上，如图12所示，读取谐振器204沿着第一量子比特201的第二横向臂604和第二量子比特202的第一横向臂602延伸，导体抑制元件205由第一量子比特201的第二横向臂604、第一纵向臂601以及读取谐振器204共同定位。

再参阅图4，其中第二量子比特202配置有与其耦合的读取谐振器204。并且，读取谐振器204在第一量子比特201和第二量子比特202之间沿第一方向A(或者描述为横向)延伸布局。可以知晓，由于将读取谐振器204在横向布局，则其在纵向(或者第二方向B)所占据的空间就相对比较小。作为对比，在图2中，谐振腔在纵向布局，并且因此具有在纵向相对较大的占据空间。其中，以图4中的具有十字电容的transmon超导量子比特为例，第一方向为十字电容的其中一个电容臂的延伸方向，而第二方向则为十字电容的其中另一个电容臂的延伸方向。

再参阅图4，由于读取谐振器204在横向/第一方向A布局，因此，读取谐振器204在纵向/第二方向B所占据的空间更小，相应地，读取总线203可以相对地向下移。例如，在图2中，读取线103在纵向远离比特的十字电容的电容臂；而在图4中，读取总线203在纵向与比特的十字电容的电容臂相交。由于读取总线203在更接近比特的位置布置，从而在该二比特体系的纵向形成了预留空间，并且该预留空间能够用于配置芯片中的其他线路例如XY线或Z线。更有益的是，在这样的示例中，读取总线203和读取谐振器204可以选择共面配置并且读取总线203相对于读取谐振器204，在第二方向布局，从而使得读取信号的传输质量更佳。

由于读取谐振器204在横向延伸布局，因此，与第二量子比特202耦合的读取谐振器204更接近第一量子比特201。那么读取操作时，读取谐振器204可能会对第一量子比特201产生不希望的影响。对于该情况，发明人选择在读取谐振器204和第一量子比特201之间配置导体抑制元件205。导体抑制元件205被作为影响电磁场分布的结构(例如使得读取谐振器204在操作过程中形成的能量场的无完整性被破坏)，使得读取谐振器204和第一量子比特201之间的相互作用被抑制。该导体抑制元件205在超导量子芯片中是使用超导材质制作而成。例如导体抑制元件205是铟结构。独立于导体抑制元件205的材质，导体抑制元件205的形状可以是柱体、或板状体、或块状。在图4和图6中，导体抑制元件205例如是铟圆柱体。

为了控制量子比特状态，其他示例中，量子芯片还可以包括控制线，且其与读取谐振器204共面配置。其中的控制线例如是控制第一量子比特201和第二量子比特202中的任意一者；或者，控制线可以分别控制第一量子比特201和第二量子比特202。其中，作为示例控制线的分布例如为：读取谐振器204、读取总线203以及控制线沿第二方向依次排列。例如图6中的Z控制线206。其中，仅作示意绘制了Z控制线206的局部以及形状，其并非限制性的。并且，可以理解，Z控制线206需要外接信号输入线路，因此，其长度范围内通常覆盖多个区域，例如大于图6中所示的区域。

此外，在图4和图6所示的结构中，为了尽量减小读取谐振器204的所占据的空间，将读取谐振器204以共面波导结构进行构建，并且是蜿蜒曲折地延伸布线。再考虑到其与读取总线203的配合，读取谐振器204可以采取分区不同的适应性形状进行构建。

作为可替代的示例，读取谐振器204具有彼此连接的曲折段302和直线段301，且二者为一体结构。并且在此基础上，其中读取谐振器204通过位于曲折段302的端部与第二量子比特202耦合，且通过直线段301与读取总线203耦合。其中，基于前述类似的理由，曲折段302和直线段301各自沿第一方向(或横向)延伸，因此，部分示例中读取谐振器204的直线段301与读取总线203彼此平行且形成平行线耦合。而直线段301则相对于曲折段302在第二方向定位。

进一步地，读取谐振器204还可以包括转接段303如图7所示。该转接段303的两端分别与曲折段302和直线段301平滑连接。在如图6所示的示例中，转接段303在第二方向延伸、且与导体抑制元件205在第一方向相对地布局。

在诸如前文中提及的量子芯片配置耦合器的示例，为了避免耦合器与读取谐振器204彼此影响，则读取谐振器204的曲折段302由如图8所示的避障段304中断并且避开耦合器。并且具有配置了该避障段304的读取谐振器204的芯片可以具有如图9所示的电路结构。

考虑到，读取谐振器204对耦合器所存在的潜在不利影响，在改进的示例中可以对此予以方案设计。因此，示例性地，为了更好地将读取谐振器204与耦合器之间的影响更好地屏蔽或缓解，可以在其他示例中于读取谐振器204和耦合器之间也配置与导体抑制元件205相类似的结构-例如被描述为隔离墙401。并且对应的芯片结构可以具有如图10所示的电路结构。

上述内容已经对本申请示例中的方案进行充分的说明与公开，为了方便于本领域技术人员实施本申请之技术，以下就其制作方法进行简述。

量子芯片可以在衬底上使用金属导体材料通过蒸发、光刻以及刻蚀等手段获得具有所需形状的各种元器件，并且也可以结合使用类似的工艺对衬底进行处理以获得需要的图形结构。

也即，本申请实施例提供的量子芯片、量子计算机的制造可以应用沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积，示例性的，包括离子束辅助沉积法(IBAD)、真空蒸发镀膜法(Evaporation)、分子束外延(MBE)、脉冲激光沉积法(PLD)、化学气相沉积法(CVD)、溶胶-凝胶法(sol-gel)以及磁控溅射镀膜法(Magnetron Sputtering)等。

进一步地，在制造过程期间可能还选择从器件去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如，光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。

在上述方案的进一步应用中，可以提出一种多层芯片结构，例如被称为倒装芯片的一种量子芯片。该量子芯片包括第一芯片和第二芯片。第一芯片和第二芯片彼此相对地布局，并通过互联件如铟柱进行彼此定位和连接。其中的互联件，通常将第一芯片的衬底与第二芯片的衬底倒装互连。

其中第一芯片采用上述量子芯片的结构进行构造。第二芯片则具有具有量子电路，并且该量子电路被配置为将用于对量子比特实施读取和/或控制的信号引入第一芯片。例如第一芯片中的读取总线203、控制线通过使用超导柱将传输信号的路径到引导至第二芯片。由于第二芯片上可以未配置量子比特等结构，因此，能够提供足够的空间，并且同时也不可不用考虑布线对诸如量子比特等其他部件的信号干扰，从而可以很方便地进行走线。

这样的多层结构的量子芯片可以相对更方便地设计和制作，例如体现于其中的各种线路和元件可以相对更自由地配置。

在上述量子芯片的基础上，其被应用以实现一种量子计算机。量子计算机包括量子芯片、测控系统和控制主机系统等等。对于超导量子计算机而言，为了提供低温的工作环境，其通常还具有环境支持系统。为避免篇幅的冗长，量子计算机中与量子芯片配合的各系统可参考本领域的相关技术，于此不再赘述。

上面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (12)

1.一种量子芯片，定义有彼此纵横相交的第一方向和第二方向，其特征在于，量子芯片包括：

第一量子比特；

第二量子比特，在第一方向与第一量子比特相邻且彼此共面设置；

与第二量子比特耦合的读取谐振器，在第一量子比特和第二量子比特之间沿第一方向延伸布局；

导体抑制元件，位于读取谐振器和第一量子比特之间；以及

相对于读取谐振器，在第二方向布局的读取总线，所述读取总线与读取谐振器共面耦合。

2.根据权利要求1所述的量子芯片，其特征在于，所述第一量子比特和第二量子比特彼此直接耦合；

或者，量子芯片还包括耦合器，第一量子比特通过所述耦合器和第二量子比特彼此可调耦合。

3.根据权利要求1或2所述的量子芯片，其特征在于，量子芯片还包括控制线，且与读取谐振器共面配置，控制线被配置为控制第一量子比特和第二量子比特中的任意一者或两者。

4.根据权利要求1所述的量子芯片，其特征在于，量子芯片还包括被配置为控制第一量子比特和第二量子比特中的任意一者或两者的控制线，且控制线与读取谐振器共面配置，读取谐振器、读取总线以及控制线沿第二方向依次排列；

和/或，导体抑制元件是超导材质的。

5.根据权利要求1或4所述的量子芯片，其特征在于，导体抑制元件是柱体或板状体。

6.根据权利要求5所述的量子芯片，其特征在于，导体抑制元件是铟结构件。

7.根据权利要求1所述的量子芯片，其特征在于，读取谐振器是共面波导结构、且具有彼此连接的曲折段和直线段，其中读取谐振器通过位于曲折段的端部与第二量子比特耦合，且通过直线段与读取总线耦合；

曲折段和直线段各自沿第一方向延伸，且直线段相对于曲折段在第二方向定位。

8.根据权利要求7所述的量子芯片，其特征在于，读取谐振器还包括转接段，转接段两端分别与曲折段和直线段平滑连接，转接段在第二方向延伸、且与导体抑制元件在第一方向相对地布局；

和/或，读取谐振器的直线段与读取总线彼此平行。

9.根据权利要求8所述的量子芯片，其特征在于，所述第一量子比特和第二量子比特通过耦合器彼此耦合，曲折段由避障段中断且避开所述耦合器。

10.根据权利要求1所述的量子芯片，其特征在于，所述第一量子比特和第二量子比特分别呈十字型结构；

第一量子比特和第二量子比特各自独立地包括：第一电容基板、第二电容基板以及超导量子干涉仪，超导量子干涉仪连接于彼此分离开的第一电容基板和第二电容基板之间；

第一电容基板为折弯状而具有第一横向臂和第一纵向臂，第二电容基板为折弯状而具有第二横向臂和第二纵向臂，第一横向臂和第二横向臂沿第一方向分布，第一纵向臂和第二纵向臂沿第二方向分布；

读取谐振器沿着第一量子比特的第二横向臂和第二量子比特的第一横向臂延伸，导体抑制元件由读取谐振器以及第一量子比特的第二横向臂、第一纵向臂共同定位。

11.一种量子芯片，其特征在于，包括：

第一芯片，由权利要求1至10中任一项所述的量子芯片所提供；

具有量子电路的第二芯片，与第一芯片对置，其中量子电路被配置为将用于对量子比特实施读取和/或控制的信号引入第一芯片；

互联件，第一芯片的衬底通过所述互联件与第二芯片的衬底倒装互连。

12.一种量子计算机，其特征在于，包括权利要求1至11中任一项所述的量子芯片。

Images