CN113887732A - 一种量子芯片及抑制量子芯片中信号串扰的方法 - Google Patents
一种量子芯片及抑制量子芯片中信号串扰的方法 Download PDFInfo
- Publication number
- CN113887732A CN113887732A CN202111123713.3A CN202111123713A CN113887732A CN 113887732 A CN113887732 A CN 113887732A CN 202111123713 A CN202111123713 A CN 202111123713A CN 113887732 A CN113887732 A CN 113887732A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal line
- quantum
- air bridge
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种量子芯片及抑制量子芯片中信号串扰的方法,包括:第一芯片,设置有第一信号线路;第二芯片,设置有第二信号线路,所述第二芯片与所述第一芯片之间通过倒装架构连接,所述第二信号线路与所述第一信号线路在量子芯片的俯视投影面上存在重叠区域;其中,所述第一芯片和所述第二芯片之间设置有空气桥,所述空气桥覆盖所述重叠区域。本发明有效抑制量子芯片上下层信号线信号串扰。
Description
技术领域
本发明涉及量子技术领域,具体涉及一种量子芯片及抑制量子芯片中信号串扰的方法。
背景技术
量子系统已经展现出了远超现有数字信息处理系统的信息处理能力,被视为下一代信息技术的关键技术所在。超导量子芯片的发展最为迅速。Google于2019年发布53量子比特的Sycamore芯片,USTC2021年发布62比特的“祖冲之号”芯片,均已展现出优于现有经典计算机的优势。量子超导芯片的发展将面对大规模比特芯片设计以及大规模比特芯片中信号干扰抑制问题的挑战。
随着量子比特数量的增加,相应的量子芯片的线路布局复杂度以及芯片上的信号串扰增强,采用倒装芯片技术将极大地缓解这一问题。但随之而来的是倒装芯片中上下层芯片线路信号发生串扰的问题,导致量子比特相干时间短、量子操作的精确度受到影响,现有方案中通常增加上下层芯片之间的距离,从而减少信号串扰,但其无法对上下层芯片进行完全隔离,减少信号串扰效果有限,尤其无法减少上下层信号重叠部分的信号串扰。
发明内容
本发明的目的是提供一种量子芯片及抑制量子芯片中信号串扰的方法,有效抑制量子芯片上下层信号线信号串扰。
为了解决上述技术问题,本发明提供了一种量子芯片包括:
第一芯片,设置有第一信号线路;
第二芯片,设置有第二信号线路,所述第二芯片与所述第一芯片之间通过倒装架构连接,所述第二信号线路与所述第一信号线路在量子芯片的俯视投影面上存在重叠区域;
其中,所述第一芯片和所述第二芯片之间设置有空气桥,所述空气桥覆盖所述重叠区域。
作为本发明的进一步改进,在量子芯片的俯视投影面上,所述空气桥的面积大于等于所述重叠区域面积,且所述空气桥与相邻的第一信号线或第二信号线之间相隔一定距离。
作为本发明的进一步改进,所述第一信号线路和所述第二信号线路在所述重叠区域相互垂直设置。
作为本发明的进一步改进,在量子芯片的俯视投影面上,当存在一区域上设置有相邻且相互平行的第二信号线路与同一第一信号线路均有重叠区域时,此区域内的所有重叠区域共用一个所述空气桥。
作为本发明的进一步改进,所述空气桥设置在所述第一芯片上或所述第二芯片上。
作为本发明的进一步改进,所述第一信号线路或所述第二信号线路为共面波导结构,所述共面波导结构包括中心带、设置在所述中心带两侧的绝缘带、以及设置在绝缘带相对中心带外侧的接地带,所述空气桥架设在两侧所述接地带上,所述空气桥隔离所述重叠区域内的所述中心带。
作为本发明的进一步改进,所述空气桥的形状为梯形桥或拱形桥,所述空气桥的材质采用铝或钽,所述空气桥内填充有介电常数小的介质。
作为本发明的进一步改进,所述第一芯片上设置有超导量子比特,所述第一信号线路为所述超导量子比特之间的耦合线路;所述第二信号线路为超导量子比特的XY旋转操作信号线、Z旋转操作信号线以及读取线路;所述第一芯片和所述第二芯片通过金属键合或硅通孔连接。
一种抑制量子芯片中信号串扰的方法,采用如上所述的一种量子芯片,包括以下步骤:
S1:分别在量子芯片的第一芯片和第二芯片上布置第一信号线路和第二信号线路,其中第一芯片和第二芯片倒装连接;
S2:找到并确定第一信号线路与第二信号线路在量子芯片的俯视投影面上的重叠区域;
S3:在第一芯片与第二芯片之间搭建空气桥,且空气桥覆盖步骤S2中的重叠区域。
作为本发明的进一步改进,所述S1中第一芯片和第二芯片在布置第一信号线路和第二信号线路时,在重叠区域相互垂直设置,且空气桥与相邻的第一信号线或第二信号线之间相隔一定距离。
本发明的有益效果:本发明通过在量子倒装结构芯片中上下芯片的信号线路重叠部分搭建空气桥,抑制上下芯片之间信号干扰,提高量子比特相干时间以及比特控制精确度。
附图说明
图1是本发明量子芯片的俯视投影面结构示意图;
图2是本发明量子芯片侧视截面结构示意图;
图3是本发明量子芯片的俯视投影面上信号线布线示意图;
图4是本发明共用空气桥布线结构示意图;
图5是本发明空气桥设置在第一芯片侧视截面结构示意图;
图6是本发明空气桥设置在第二芯片侧视截面结构示意图;
图7是本发明实施例三中超导比特设置结构示意图;
图8是本发明实施例四空气桥侧视结构示意图;
图9是本发明实施例四空气桥设置立体结构示意图;
图10是本发明无空气桥作用上层金属平面电场能量衰减趋势图;
图11是本发明包含空气桥作用上层金属平面电场能量衰减趋势图;
图12是本发明在不同空气桥长度时,A、B点电场能量的衰减示意图;
图中标号说明:10、第一芯片;101、第一信号线路;102、中间带;103、绝缘带;104、接地带;105、芯片衬底;20、第二芯片;201、第二信号线路;202、中间带;203、绝缘带;204、接地带;205、芯片衬底;30、重叠区域;40、空气桥。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
参考图1和图2,本发明提供了一种量子芯片包括:
第一芯片10,设置有第一信号线路101;
第二芯片20,设置有第二信号线路201,第二芯片20与第一芯片10之间通过倒装架构连接,第二信号线路201与第一信号线路101在量子芯片的俯视投影面上存在重叠区域30;
其中,第一芯片10和第二芯片20之间设置有空气桥40,空气桥40覆盖重叠区域30。
本发明通过在量子倒装结构芯片中上下芯片的线路重叠部分搭建空气桥40,抑制上下芯片之间信号干扰,提高量子比特相干时间以及比特控制精确度,在本发明实施方式和实施例中将第一芯片10指代为上层芯片,第二芯片20指代为下层芯片。
进一步的,为避免位于上下芯片信号干扰,通过将相关区域信号线设计为直线来尽量减少上下芯片的信号线在投影面上的相交次数,且需将上下芯片中重叠区域30线路的交叠部分设计为最小,故将第一信号线路101和第二信号线路201设计为垂直相交。且为了进一步减弱上下芯片上重叠线路之间干扰,需将上下层芯片中的线路与重叠区域30尽量保持一定距离。
本发明中空气桥40不仅适用于量子倒装芯片设计,也适用于量子多层芯片倒装设计中抑制信号串扰,空气桥40可以单独施加在相邻芯片的任意一层,或在每层芯片上均设置。空气桥40壳体的材质可以是铝AL,金属钽Ta,或者其它合适的金属层,其厚度可按需设置。空气桥40可以是拱形、梯形等工艺上可实现的形状,其高度、角度以及距离要隔离的线路的距离均可以按需调节。空气桥40下方镂空部分可以由空气、SiO2等介电常数小的介质填充。空气桥40对信号线的阻抗匹配会有影响,使得相应信号线的有效线宽变窄,可通过设计信号线线宽来调节阻抗匹配。
实施例一
参考图3,本发明实施例基于上述实施方式,为了进一步减弱上下芯片上重叠线路之间干扰,当在重叠区域30周围布线时,邻近的第一信号线路101与重叠区域30保持一定距离,例如图3中的一种方式,将第二信号线路201与第一信号线路101平行的部分拉开了一定距离,其中L为与第二信号线路201最近的平行第一信号线路101之间的距离,第二信号线路201的位置处于L/2处,用于减弱上下两层相互平行线路间信号串扰,且使得所需的空桥40尺寸最小,即图中空气桥长度air-a和宽度air-b最小,工艺要求低。
实施例二
参考图4,在量子芯片的俯视投影面上,当存在一区域上设置有相邻且相互平行的第二信号线路201与同一第一信号线路101均有重叠区域时,此区域内的所有重叠区域共用一个空气桥40,如图4实例情况,针对相邻芯片层在投影面上具有重合的的信号线分布:m条第一信号线101在上层芯片即第一芯片上,此处m=1,n条相互平行第二信号线201在下层芯片即第二芯片上,此处n=3,此处可设计三条第二信号线201共用一个空气桥40,起到抑制串扰作用的同时,节约成本,共用情况由工艺流程决定。
实施例三
本发明实施例基于上述实施方式,参考图3和图5,第一信号线路101结构为第一芯片10的一个共面波导(coplanar waveguide-CPW)结构;第二信号线路201为第二芯片20的信号传输线,其截面结构类似于波导,包括中心带202、绝缘带203和接地带204,其中间金属宽度W2,绝缘线条宽度S2,参考图5,本实施例空气桥40设置在下层芯片上,即第二芯片20上,第二芯片20包括芯片衬底205,中心带202、绝缘带203和接地带204均设在芯片衬底205上,中心带202和接地带204均为金属导线,两绝缘带203中间的金属导线需要隔离,空气桥40的在量子芯片的俯视投影面上为一个矩形,其尺寸air-a×air-b,其纵向截面图,高度为hab,桥底与相邻的绝缘带203距离为Sab,整体形状为梯形结构,其斜边的倾斜角为α,即air-a=W1+2×S1+2×Sab,air-b由第一信号线路101宽度决定。
实施例四
本发明实施例基于上述实施方式,参考图3和图6,第一信号线路101结构为第一芯片10的一个共面波导(coplanar waveguide-CPW)结构,其中包括中心带102、绝缘带103和接地带104,其中间中心带102金属宽度W1,绝缘带103绝缘线条宽度S1;第二信号线路201为下层芯片的信号传输线,其截面结构类似于波导,参考图6,本实施例空气桥40设置在上层芯片上,即第一芯片100上,第一芯片10包括芯片衬底105,中心带102、绝缘带103和接地带104均设在芯片衬底105上,中心带102和接地带104均为金属导线,两绝缘带103中间的金属导线需要隔离,空气桥40的在量子芯片的俯视投影面上为一个矩形,其尺寸为air-a×air-b,其纵向截面图,高度为hab,桥底与相邻的绝缘带103距离为Sab,整体形状为梯形结构,其斜边的倾斜角为α,即air-b=W2+2×S2+2×Sab,air-a由第二信号线路201宽度决定。
实施例五
本发明实施例基于上述实施方式,设计量子芯片为超导量子倒装芯片,具体,上层芯片即第一芯片10用于布局超导量子比特以及比特之间的耦合线路,下层芯片即第二芯片20用于布局超导量子比特的XY旋转操作信号线、Z旋转操作信号线以及读取线路,上下两层芯片通过金属键合(倒装焊)或者硅通孔(TSVs)连接,信号线布线类型除本实施例外不限制。
本实施例中超导Xmon比特形状为“+”形,由一个十字形的电容以及连着其一个分支的末端的由两个约瑟夫森结构成的SQUID组成。Xmon比特的SQUID端与比特Z旋转操作的控制信号相连,其另外三个分支端与比特的XY旋转操作控制信号、用于比特读取的谐振器以及用于实现比特间耦合线路相连。
参考图7为16个超导比特设计中,其第一芯片10的量子比特和比特之间耦合器阵列排布。其中比特编号从左上角到右上角依次为1-16。量子比特上下两层芯片的设计,提高单位尺寸芯片上布线密度,减少所需芯片的整体尺寸,减少信号串扰,保证芯片工作的精度。空气桥40的位置,为第一芯片10的比特耦合器与第二芯片20的控制读取线路在芯片水平投影面上重叠的部分,通过搭建空气桥来抑制上下层芯片信号线在投影面上重叠部分的相互干扰,增加比特操控的准确度。
实施例六
本发明实施例基于上述实施方式,空气桥40设在下层芯片即第二芯片20,上下层信号线均为共面波导,如图8和图9所示,信号线十字交错垂直设置,上下层共面波导竖直距离为h,空气桥40结构为圆弧形拱桥状,hab=10um、sab=5um、tab=0.3um、h=20um、εr=11.6、w=10um、s=5um,验证空气桥40有助屏蔽电场能量,可减小上下层共面波导结构的相互干扰。
2条共面波导结构(s-w-s=5-10-5um),垂直方向距离为h=20um。在交错区域,如图9为下层共面波导结构设计了空气桥40结构。空气桥40跨度为air-a=w+2×s+2×sab=30um,空气桥40长度air-b=30um。
分别计算无空气桥和包含空气桥结构时,下层共面波导结构电场在上层共面波导空间的分布能量;
为了对电场能量进行统一比较,当下层共面波导电激励时,取分布于上层共面波导的导带重叠区域30中心点A的电场模量为E0=2.57×104V/m,E0相应的能量电场强度为P0,相对P0对全局电场能量P的衰减进行分析:
图10和图11不同灰度呈现电场的相对能量分布。其中实曲线是相对电场能量的等高线,虚线是下层共面波导结构位置,竖直实线为上层共面波导位置。图10中矩形实线框为空气桥40位置,观测点A处于上层共面波导的导带中点,位于空气桥正上方中心,即重叠区域30中心点。B点位于上层共面波导在重叠区域30的边缘,且B点位于A点处于同一水平线上。在图10中,由于无空气桥屏蔽,上层金属平面的能量呈现为中心高,两侧降低的趋势,这与下层共面波导结构在x方向延伸相对应。图11中,当存在空气桥时,空气桥和下层接地金属连接,使正上方金属平面的能量显著降低。如图12所示,随着金属桥长度air-b的增加,对A、B点电场能量屏蔽作用愈加明显。在air-b=30um时,A点可衰减至-60dB,B点可衰减至-30dB。即说明在下层共面波导的交叉区域设计空气桥结构,上层共面波导的电场能量会衰减,有助于减小共面波导彼此之间的串扰,而合理增加空气桥的长度时,电场能量的屏蔽效果可进一步增加。
实施例七
基于上述实施方式,本发明实施例提供了一种抑制量子芯片中信号串扰的方法,包括以下步骤:
S1:分别在量子芯片的第一芯片10和第二芯片20上布置第一信号线路101和第二信号线路201,其中第一芯片10和第二芯片20倒装连接;
S2:找到并确定第一信号线路101与第二信号线路201在量子芯片的俯视投影面上的重叠区域30;
S3:在第一芯片10与第二芯片20之间搭建空气桥40,且空气桥40覆盖步骤S2中的重叠区域30。
通过在量子芯片中上下芯片的线路重叠部分搭建空气桥40,抑制上下芯片之间信号干扰,提高量子比特相干时间以及比特控制精确度。
进一步的,S1中第一芯片10和第二芯片20在布置第一信号线路101和第二信号线路201时,需要将上下芯片的信号先重叠部分尽量减少,所以在重叠区域30第一信号线路101和第二信号线路201尽量相互垂直设置,其他线路尽量采用直线布线,且空气桥40与相邻的第一信号线101或第二信号线201之间相隔一定距离,进一步减弱上下芯片上重叠线路之间干扰。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例,本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换,均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (10)
1.一种量子芯片,其特征在于:包括:
第一芯片,设置有第一信号线路;
第二芯片,设置有第二信号线路,所述第二芯片与所述第一芯片之间通过倒装架构连接,所述第二信号线路与所述第一信号线路在量子芯片的俯视投影面上存在重叠区域;
其中,所述第一芯片和所述第二芯片之间设置有空气桥,所述空气桥覆盖所述重叠区域。
2.如权利要求1所述的一种量子芯片,其特征在于:在量子芯片的俯视投影面上,所述空气桥的面积大于等于所述重叠区域面积,且所述空气桥与相邻的第一信号线或第二信号线之间相隔一定距离。
3.如权利要求1所述的一种量子芯片,其特征在于:所述重叠区域的第一信号线路和第二信号线路相互垂直设置。
4.如权利要求1所述的一种量子芯片,其特征在于:在量子芯片的俯视投影面上,当存在一区域上设置有相邻且相互平行的第二信号线路与同一第一信号线路均有重叠区域时,此区域内的所有重叠区域共用一个所述空气桥。
5.如权利要求1所述的一种量子芯片,其特征在于:所述空气桥设置在所述第一芯片上或所述第二芯片上。
6.如权利要求1所述的一种量子芯片,其特征在于:所述第一信号线路或所述第二信号线路为共面波导结构,所述共面波导结构包括中心带、设置在所述中心带两侧的绝缘带、以及设置在绝缘带相对中心带外侧的接地带,所述空气桥架设在两侧所述接地带上,所述空气桥隔离所述重叠区域内的所述中心带。
7.如权利要求1所述的一种量子芯片,其特征在于:所述空气桥的形状为梯形桥或拱形桥,所述空气桥的材质采用铝或钽,所述空气桥内填充有介电常数小的介质。
8.如权利要求1-8中任一项所述的一种量子芯片,其特征在于:所述第一芯片上设置有超导量子比特,所述第一信号线路为所述超导量子比特之间的耦合线路;所述第二信号线路为超导量子比特的XY旋转操作信号线、Z旋转操作信号线以及读取线路;所述第一芯片和所述第二芯片通过金属键合或硅通孔连接。
9.一种抑制量子芯片中信号串扰的方法,采用如权利要求1-8中任一项所述的一种量子芯片,其特征在于:包括以下步骤:
S1:分别在量子芯片的第一芯片和第二芯片上布置第一信号线路和第二信号线路,其中第一芯片和第二芯片倒装连接;
S2:找到并确定第一信号线路与第二信号线路在量子芯片的俯视投影面上的重叠区域;
S3:在第一芯片与第二芯片之间搭建空气桥,且空气桥覆盖步骤S2中的重叠区域。
10.如权利要求9所述的一种抑制量子芯片中信号串扰的方法,其特征在于:所述S1中第一芯片和第二芯片在布置第一信号线路和第二信号线路时,在重叠区域相互垂直设置,且空气桥与相邻的第一信号线或第二信号线之间相隔一定距离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111123713.3A CN113887732B (zh) | 2021-09-24 | 2021-09-24 | 一种量子芯片及抑制量子芯片中信号串扰的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111123713.3A CN113887732B (zh) | 2021-09-24 | 2021-09-24 | 一种量子芯片及抑制量子芯片中信号串扰的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113887732A true CN113887732A (zh) | 2022-01-04 |
CN113887732B CN113887732B (zh) | 2022-07-26 |
Family
ID=79006627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111123713.3A Active CN113887732B (zh) | 2021-09-24 | 2021-09-24 | 一种量子芯片及抑制量子芯片中信号串扰的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113887732B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115291089A (zh) * | 2022-10-08 | 2022-11-04 | 合肥本源量子计算科技有限责任公司 | 一种串扰测试组件和串扰测试方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109219822A (zh) * | 2016-04-25 | 2019-01-15 | 谷歌有限责任公司 | 用于超导通量量子比特的耦合架构 |
CN109685216A (zh) * | 2019-01-11 | 2019-04-26 | 清华大学 | 一种量子计算机 |
CN109792840A (zh) * | 2016-09-15 | 2019-05-21 | 谷歌有限责任公司 | 用于减少量子信号串扰的多层印刷电路板 |
US10305015B1 (en) * | 2017-11-30 | 2019-05-28 | International Business Machines Corporation | Low loss architecture for superconducting qubit circuits |
CN111081768A (zh) * | 2019-11-29 | 2020-04-28 | 中国科学技术大学 | 二维可扩展超导量子比特结构及其腔模控制方法 |
CN210515357U (zh) * | 2019-11-12 | 2020-05-12 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片结构 |
CN111509348A (zh) * | 2019-01-31 | 2020-08-07 | 安立股份有限公司 | 传输线路及空气桥结构 |
CN111967603A (zh) * | 2020-09-01 | 2020-11-20 | 腾讯科技(深圳)有限公司 | 量子芯片、量子处理器及量子计算机 |
CN112366193A (zh) * | 2020-11-02 | 2021-02-12 | 上海燧原智能科技有限公司 | 一种桥接芯片及半导体封装结构 |
CN112397862A (zh) * | 2019-08-16 | 2021-02-23 | 浙江大学 | 一种基于多模式谐振腔的全连通架构量子芯片 |
CN113300129A (zh) * | 2020-02-21 | 2021-08-24 | Iqm芬兰有限公司 | 连接超导芯片的空气桥和制备有空气桥的超导芯片的方法 |
-
2021
- 2021-09-24 CN CN202111123713.3A patent/CN113887732B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109219822A (zh) * | 2016-04-25 | 2019-01-15 | 谷歌有限责任公司 | 用于超导通量量子比特的耦合架构 |
CN109792840A (zh) * | 2016-09-15 | 2019-05-21 | 谷歌有限责任公司 | 用于减少量子信号串扰的多层印刷电路板 |
US10305015B1 (en) * | 2017-11-30 | 2019-05-28 | International Business Machines Corporation | Low loss architecture for superconducting qubit circuits |
US20190237649A1 (en) * | 2017-11-30 | 2019-08-01 | International Business Machines Corporation | Low loss architecture for superconducting qubit circuits |
CN109685216A (zh) * | 2019-01-11 | 2019-04-26 | 清华大学 | 一种量子计算机 |
CN111509348A (zh) * | 2019-01-31 | 2020-08-07 | 安立股份有限公司 | 传输线路及空气桥结构 |
CN112397862A (zh) * | 2019-08-16 | 2021-02-23 | 浙江大学 | 一种基于多模式谐振腔的全连通架构量子芯片 |
CN210515357U (zh) * | 2019-11-12 | 2020-05-12 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片结构 |
CN111081768A (zh) * | 2019-11-29 | 2020-04-28 | 中国科学技术大学 | 二维可扩展超导量子比特结构及其腔模控制方法 |
CN113300129A (zh) * | 2020-02-21 | 2021-08-24 | Iqm芬兰有限公司 | 连接超导芯片的空气桥和制备有空气桥的超导芯片的方法 |
CN111967603A (zh) * | 2020-09-01 | 2020-11-20 | 腾讯科技(深圳)有限公司 | 量子芯片、量子处理器及量子计算机 |
CN112366193A (zh) * | 2020-11-02 | 2021-02-12 | 上海燧原智能科技有限公司 | 一种桥接芯片及半导体封装结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115291089A (zh) * | 2022-10-08 | 2022-11-04 | 合肥本源量子计算科技有限责任公司 | 一种串扰测试组件和串扰测试方法 |
CN115291089B (zh) * | 2022-10-08 | 2023-08-08 | 本源量子计算科技(合肥)股份有限公司 | 一种串扰测试组件和串扰测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113887732B (zh) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5994766A (en) | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk | |
US5723908A (en) | Multilayer wiring structure | |
US4254445A (en) | Discretionary fly wire chip interconnection | |
US7265438B2 (en) | RF seal ring structure | |
US6967282B2 (en) | Flip chip MMIC on board performance using periodic electromagnetic bandgap structures | |
KR100283508B1 (ko) | 양방향 임피던스가 제어된 비고형 기준면 | |
EP0682852B1 (en) | A circuit board arrangement including shielding grids, and constructing thereof | |
JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
US20060124972A1 (en) | Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding | |
JPH05343820A (ja) | マルチチップモジュール用回路基板 | |
CN113887732B (zh) | 一种量子芯片及抑制量子芯片中信号串扰的方法 | |
US6781236B2 (en) | Semiconductor device using a multilayer wiring structure | |
US6441470B1 (en) | Technique to minimize crosstalk in electronic packages | |
US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
US5119170A (en) | Thin film metal interconnects in integrated circuit structures to reduce circuit operation speed delay | |
JP2002299440A (ja) | 高周波半導体装置 | |
US9609742B2 (en) | Electrical characteristics of package substrates and semiconductor packages including the same | |
JPH11298149A (ja) | 多層配線基板 | |
JP6465451B1 (ja) | 電子回路 | |
JPH0693480B2 (ja) | 半導体集積回路装置 | |
JP2012090207A (ja) | コプレーナ線路のエアブリッジ構造 | |
US9978699B1 (en) | Three-dimensional complementary-conducting-strip structure | |
JPH03158002A (ja) | 半導体装置 | |
JPH0716100B2 (ja) | 多層配線モジュール | |
JPH0652761B2 (ja) | 集積回路構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |