CN109792840A - 用于减少量子信号串扰的多层印刷电路板 - Google Patents

用于减少量子信号串扰的多层印刷电路板 Download PDF

Info

Publication number
CN109792840A
CN109792840A CN201680089325.9A CN201680089325A CN109792840A CN 109792840 A CN109792840 A CN 109792840A CN 201680089325 A CN201680089325 A CN 201680089325A CN 109792840 A CN109792840 A CN 109792840A
Authority
CN
China
Prior art keywords
conductive
conductive trace
trace
hole
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680089325.9A
Other languages
English (en)
Other versions
CN109792840B (zh
Inventor
E.A.卢塞罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN109792840A publication Critical patent/CN109792840A/zh
Application granted granted Critical
Publication of CN109792840B publication Critical patent/CN109792840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Abstract

一种印刷电路板，包括：在堆叠中层压在一起的多个电绝缘层压片；布置在堆叠的第一外表面上、由超导体材料形成的第一导电层，该第一导电层包括信号线和接地面；布置在堆叠的第二外表面上、由超导体材料形成的第二导电层，该第二外表面与第一外表面相对；堆叠的第一电绝缘层压片和堆叠的直接相邻的第二电绝缘层压片之间的第三导电迹线；从信号线延伸穿过堆叠到第三导电迹线的第一通孔，其中信号线穿过通孔电连接到第三导电迹线。

Description

用于减少量子信号串扰的多层印刷电路板
技术领域
本发明涉及用于减少量子信号串扰的多层印刷电路板。
背景技术
量子计算是一种相对新的计算方法，该量子计算充分利用量子效应(诸如，纠缠和基态叠加)以比经典数字计算机更有效地执行某些计算。与以比特(例如，“1”或“0”)的形式存储和操纵信息的数字计算机相比，量子计算系统可以使用量子比特来操纵信息。量子比特可以是指使能多个状态(例如，“0”和“1”两者状态中的数据)叠加的量子器件和/或是指多个状态中的数据本身的叠加。根据传统术语，量子系统中“0”和“1”状态的叠加可以被表示为，例如，α│0>+β│1>。数字计算机的状态“0”和“1”分别类推为量子比特的│0>和│1>基态。值│α│2表示量子比特处于│0>状态的概率，而值│β│2表示量子比特处于│1>基态的概率。
发明内容
通常，在一些方面，本公开的主题可以体现在器件中，该器件包括：印刷电路板，其具有在堆叠中层压在一起的多个电绝缘层压片；布置在堆叠的第一外表面上的第一导电层，该第一导电层包括第一导电迹线和第二导电迹线；布置在堆叠的第二外表面上的第二导电层，该第二外表面与第一外表面相对；堆叠的第一电绝缘层压片和堆叠的直接相邻的第二电绝缘层压片之间的第三导电迹线；从第二导电迹线延伸穿过堆叠到第三导电迹线的第一通孔，其中该第二导电迹线穿过第一通孔电连接到第三导电迹线；以及芯片，其具有量子电路元件和接地触点，其中该量子电路元件电耦合到印刷电路板的第二导电迹线，并且接地线电耦合到第一导电迹线。
器件的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，第一导电迹线和第二导电层中的每一个都是在相应的临界温度处或低于相应的临界温度处呈现出超导特性的超导体材料。超导体材料可以是铝。第三导电迹线可以是铜。第二导电迹线可以由超导体材料形成。第一通孔可以包括超导体材料，并且第一通孔中的超导体材料可以将第二导电迹线物理连接到第三导电迹线。
在一些实施方式中，印刷电路板包括从第一导电迹线延伸穿过堆叠到第二导电层的第二通孔，其中第一导电迹线穿过第二通孔电连接到第二导电层。
在一些实施方式中，第二导电迹线和第三导电迹线被配置为呈现50欧姆阻抗。
在一些实施方式中，印刷电路板包括附接到堆叠的微波发射连接器，其中该微波发射连接器的外部接地触点电连接到第一导电迹线和第二导电层，并且该微波发射连接器的内部信号触点电连接到第三导电迹线。
在一些实施方式中，印刷电路板包括多于两个的电绝缘层压片。
在一些实施方式中，量子电路元件包括量子比特。
在一些实施方式中，量子电路元件包括耦合到量子比特的测量读出谐振器(measurement readout resonator)。
通常，在一些其他方面，本公开的主题可以体现在包括印刷电路板的器件中，该印刷电路板包括：在堆叠中层压在一起的多个电绝缘层压片；布置在堆叠的第一外表面上的第一接地面，其中该第一接地面是第一超导体材料；与在堆叠的第一外表面上的接地面分离的第一导电信号迹线；布置在堆叠的第二外表面上的第二接地面，该第二外表面与第一外表面相对，其中该第二接地面是第二超导体材料；堆叠的第一电绝缘层压片和堆叠的直接相邻的第二电绝缘层压片之间的第二导电信号迹线；以及从第一导电迹线延伸穿过堆叠到第二导电迹线的第一通孔，其中第一导电迹线穿过通孔电连接到第二导电迹线。
器件的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，第一超导体材料和第二超导体材料是相同的材料。第一超导体材料和第二超导体材料可以是铝。
在一些实施方式中，第二导电信号迹线包括铜。
在一些实施方式中，第一导电信号迹线包括第一超导体材料。第一通孔可以包括第一超导体材料，其中第一通孔中的超导体材料将第一导电迹线物理和电连接到第二导电迹线。在一些实施方式中，第一超导体材料是铝。
在一些实施方式中，器件包括从第一接地面延伸穿过堆叠到第二接地面的第二通孔，其中第一接地面穿过第二通孔电连接到第二接地面。
在一些实施方式中，第一导电信号迹线和第二导电信号迹线被配置为呈现50欧姆阻抗。
在一些实施方式中，器件包括附接到堆叠的微波发射连接器，其中该微波发射连接器的外部接地触点电连接到第一接地面和第二接地面，并且该微波发射连接器的内部信号触点电连接到第二导电信号迹线。
在一些实施方式中，印刷电路板包括多于两个的电绝缘层压片。
实施方式可以包括以下优点中的一个或多个。例如，在一些实施方式中，通过使用超导体材料作为接地线的导体，当多层印刷电路板在超导体材料的临界温度以下进行操作时，发送给量子比特器件的控制信号的稳定(settling)时间可以实质上减少。在一些实施方式中，在与接地线分离的层内提供控制线/测量线(或控制线/测量线的实质部分)可以减少这些信号线之间的串扰。
出于本公开的目的，超导体(或超导)材料包括在相应的超导临界温度处或低于相应的超导临界温度处呈现出超导特性的材料。
一个或多个实施方式的细节在下面的附图和描述中阐述。从说明书、附图和权利要求中，其他特征和优点将变得显而易见。
附图说明
图1A至图1C示出了根据本公开的示例多层印刷电路板。
图2是耦合到印刷电路板的芯片的示例的顶视图的图示。
图3是印刷电路板的示例的横截面的图示。
具体实施方式
在诸如超导体量子退火器的量子处理器的操作期间，可以通过向量子比特供应控制信号来动态调整量子比特的频率。典型地，控制信号可以被提供给包含量子比特的芯片，在该量子比特中控制信号是以方波或方波脉冲的形式来自印刷电路板。另外，量子比特状态的测量可以从包含量子比特的芯片耦合到印刷电路板，此后测量的信号可以从模拟形式转换成数字形式，以用于分析。
典型地，在印刷电路板上包括控制线和接地线的导线可以以共面波导的形式图案化。也就是说，控制信号/测量信号沿着印刷电路板的表面上的材料的中心导线行进，并且提供接地连接的两条导线沿着中心导线的任一侧延伸，同时与中心导线分开恒定宽度的间隙。接地线形成在与中心导线相同的表面上。然而，在一些实施方式中，共面波导传输线的使用可能导致实质串扰。例如，来自第一控制线上的第一电压信号的场线可以延伸并干扰第二控制线上的第二电压信号。这种干扰会减少正提供给量子比特的控制信号和/或正从量子比特读出器件读取的测量信号的完整性。
此外，典型地用作印刷电路板的导体的金属(诸如铜)在冷却到超导体临界温度时保持低电阻，在该超导体临界温度处，超导体量子处理器可以进行操作。这种小但残余的(residual)电阻增加了提供给量子比特的控制信号的稳定时间常数，从而产生可以大于10微秒的时间常数。
本公开覆盖了用于量子处理器的系统、器件和结构，其中信号串扰和稳定时间两者都可以减少。例如，可以提供多层印刷电路板，在该多层印刷电路板中控制信号线/测量信号线被布置成印刷电路板的一个或多个内层，而接地线被布置成印刷电路板的外层。利用这种配置，在某些实施方式中，不同控制线/测量线之间的串扰可以实质上减少。在一些实施方式中，接地线由能够实现超导性的材料形成，而不是由不能实现超导性的导体形成。结果，当多层板在低于超导体材料临界温度的温度处操作时，接地线不呈现内阻，因此允许控制信号稳定时间的实质减少。
图1是示出根据本公开的示例多层印刷电路板100的示意图。图1A是示出印刷电路板100的顶视图的示意图，而图1B和图1C分别是穿过图1A的线A-A和B-B的横截面视图。如图1A所示，器件100包括第一导电层102。第一导电层102可以布置在多个电绝缘层压片堆叠的外表面上。在本示例中，堆叠包括两个片：第一电绝缘层压片104和第二电绝缘层压片106，然而堆叠中可以包括附加的绝缘层压片。第一导电层102包括第一导电迹线108和第二导电迹线110。第一导电迹线108可以是连接到电源接地端并且充当来自不同电路组件的电流的返回路径的接地面。第二导电迹线110可以是控制信号和/或测量信号可以在其上传播的信号路径。第一导电迹线108和第二导电迹线110可以被限定以使得它们不与彼此接触。例如，如图1A所示，第二导电迹线110可以通过暴露第一电绝缘层压片104的表面的间隙与导电迹线108分开。
在示例器件100中，第二导电迹线110布置在延伸穿过电绝缘层压片堆叠的开口112的周围。开口112可以被提供为其中可以放置包含量子电路器件(也被称为量子电路元件或量子器件)的芯片的地方。当包含量子电路器件的芯片放置在开口112中时，该芯片可以耦合到导电层102。例如，来自芯片的接地连接可以电耦合到充当接地面的第一导电迹线108，以及来自芯片的量子器件可以电耦合到第二导电迹线110。例如，量子器件可以包括量子比特，并且量子比特的控制端可以电耦合到第二导电迹线110。可替换地，量子器件可以包括耦合到量子比特的测量谐振器，并且测量谐振器的输出端口可以电耦合到第二导电迹线110。
如图1B至图1C所示，器件100可以包括在电绝缘层压片堆叠的第二外表面上的第二导电层114。第二导电层114也可以被提供为接地面。第二外表面可以与堆叠的第一外表面相对，使得接地面在堆叠的顶表面和底表面两者上。
器件100还包括可以在第一电绝缘层压片104和第二电绝缘层压片106之间的第三导电迹线116。第三导电迹线116可以穿过通孔118(见图1B)电连接到第二导电迹线110。通孔118包括填充有导电材料的开口，该开口从第一电绝缘层压片104的外表面延伸到第一电绝缘层压片104和第二电绝缘层压片106之间的界面处的迹线116。在片被层压在一起之前，第三导电迹线116可以形成在片104的底侧或者片106的顶侧。在片104到片106的层压时，来自围绕导电迹线16的每个片的树脂接合在一起，密封迹线116周围的区域。
器件100还包括附加通孔120。每个通孔120包括填充有导电材料的相应的开口，该开口从第一电绝缘层压片104的外表面延伸到第二电绝缘层压片106的外表面，使得(形成第一接地面的)第一导电迹线108电连接到(形成第二接地面的)第二导电层114。通孔118和通孔120可以，例如，通过穿过层压片钻洞，然后用导电材料填充通孔118和通孔120来形成。通孔118和通孔120可以具有在约1密耳和约20密耳之间的直径，包括例如约12密耳的直径。在一些实施方式中，器件100包括从第一导电迹线108延伸到第二导电层114的多个通孔120。多个通孔120可以与彼此间隔开预定距离。例如，通孔120可以具有25密耳的间距。在一些实施方式中，通孔120与相邻导电迹线116横向分开固定量，诸如在约5密耳和约10密耳之间，包括例如约7密耳。导电迹线116之间的间距也可以是预定的。例如，迹线116之间的间距可以在约20密耳和约50密耳之间，包括例如约34密耳。
电绝缘层压片104、106可以包括，但不限于用于形成印刷电路板的材料，诸如浸渍有树脂/环氧树脂的纸或布，诸如FR-1、FR-2、FR-3、FR-4、FR-5、FR-6、G-10、G-11、CEM-1、CEM-2、CEM-3、CEM-4、CEM-5、AD-1000、45Nk、55NK或85NK。可用作衬底114的其他示例层压片包括聚四氟乙烯(polytetrafluoroethylene，PTFE)、RF-35和聚酰亚胺。绝缘层压片可以具有不同的厚度。例如，绝缘层压片的厚度可以在约1-2密耳(约25-50微米)至约几百密耳之间。在具体示例中，绝缘层压片每个具有约25密耳的厚度。在器件100的制造期间，层压片可以例如被放置在压力机中，在该压力机中它们经受将树脂完全固化并且将片紧密接合在一起的热力和压力，使得片维持与彼此的粘合。在层压之前或层压之后，可以在片中钻通孔洞。
为了实现从印刷电路板100传输到量子电路器件的信号(例如，控制脉冲)的基本上平坦和快速的稳定时间，提供了超导材料作为至少构成接地面的材料。例如，第一导电迹线108、第二导电层114和通孔120内的材料由在相应的超导临界温度处或低于相应的超导临界温度处呈现出超导特性的超导体材料形成。超导材料可以包括例如铝、铌或氮化钛。
构成第二导电迹线110、第三导电迹线116和通孔118的材料可以包括能够超导性或者不能提供超导性的导电材料。例如，第二导电迹线110、第三导电迹线116和通孔118可以包括铜。可替换地，第二导电迹线110、第三导电迹线116和通孔118可以包括例如铝。可替换地，在一些实施方式中，第二导电迹线110和通孔118内的材料由诸如铝的超导体材料形成，而第三导电迹线可以由诸如铜的非超导体形成。导电迹线可以具有在例如约1-10密耳(约25-250微米)范围内的厚度。在一些实施方式中，接地面比形成信号线的导电迹线更厚和/或覆盖更广的面积。例如，第一导电迹线108和第二导电层114可以基本上覆盖它们形成于其上的外表面的所有，而第二导电迹线110和第三导电迹线116可以具有与迹线108和层114相比相对窄的宽度。例如，第二导电迹线110和第三导电迹线116可以具有1和10密耳之间的宽度，诸如8密耳。在一些实施方式中，器件100的导电迹线可以被设计成呈现适于实现可接受的信号损耗和功率处理的预定特性阻抗(例如，50欧姆阻抗)。
器件100的导电层和绝缘体的布置提供了混合结构，其中来自包含量子器件的芯片的信号线最初耦合到共面波导结构(参见，例如围绕开口区域112的第二导电迹线110，其中接地面108在迹线110的任一侧以恒定的间隙宽度延伸)，而后过渡到垂直配置，其中信号线(由第三导电迹线116提供)在顶部和底部被绝缘层104、绝缘层106和接地面108分界。在某些实施方式中，这种垂直配置有助于减少串扰，因为从每个信号线延伸的电场线倾向于仅在接地面处终止，并且通常不与相邻信号线重叠。鉴于信号沿着第三导电迹线116行进的总长度相比，第二导电迹线110的长度相对较短，即使在开口区域112附近仍然使用共面波导布置，这也是可能的。例如，第二导电迹线110的长度可以在约5密耳至约50密耳之间，诸如约25密耳，而第三导电迹线从通孔118延伸得更远，至接近器件100的边缘(例如，至少数百密耳)。
导电迹线116形成在第一绝缘层压片104和第二绝缘层压片106之间的界面处，并且从通孔118延伸到器件100的外周边(例如，到器件100的边缘附近)，其中迹线116可以耦合到在连接端口122处的微波连接器(例如，微波发射器)。微波连接器可用于将信号从导电迹线116耦合到同轴电缆或者从同轴电缆耦合到导电迹线116。
如本文所解释的，可以提供开口区域112以用于定位包含量子电路器件的芯片。芯片的量子电路器件和接地连接可以分别电耦合到器件100的导电迹线和接地面。图2是示出耦合到诸如器件100的印刷电路板200的芯片202的示例的顶视图的示意图。为了便于查看，仅示出了芯片202和器件200的一部分。芯片202包括其上形成有一个或多个导电层的衬底208。在图2所示的示例中，形成在衬底208上的导电层包括一条或多条信号线204和一条或多条接地线206。衬底208包括电介质衬底，诸如，例如单晶硅或蓝宝石。信号线204和接地线206由当被冷却到相应的超导体临界温度或低于相应的超导体临界温度时呈现超导特性的(多个)薄膜超导体材料形成在衬底208上。例如，信号线204和接地线206可以由铝、氮化钛或铌等形成。导电层可以形成在薄膜中，诸如，例如在几纳米厚度到几微米厚度之间。在一些实施方式中，信号线204和接地线206由与衬底208的表面直接接触的超导体材料的单个薄膜层形成。尽管信号线204在图中被示出为单个完整组件，但是信号线204可以被构造为例如共面波导，该共面波导具有通过接地面/接地线在任一侧的单个平面中分开的中心迹线。
来自芯片202的信号线204和接地线206分别耦合到印刷电路板200上的信号线210和接地面212。在一些实施方式中，信号线204和接地线206使用耦合元件216(例如，引线接合)分别耦合到信号线210和接地线212。例如，信号线204可以使用引线接合216a电耦合到信号线210，而接地线206可以使用引线接合216b电耦合到接地面212。耦合元件216可以由诸如铝线接合的超导材料形成。在一些实施方式中，超声波引线接合可用于去除信号线、接地线和/或引线接合材料上存在的氧化物(例如，天然氧化物)，以改善电连接。
芯片202包括形成在衬底208上的或衬底208内的一个或多个超导体电路元件218。为了便于查看，超导体电路元件218与衬底208分开示出，但是该超导体电路元件218被理解为形成在衬底208上或衬底208内。信号线204和接地线206可以电耦合、电容耦合和/或电感耦合到芯片202的超导体电路元件218中的一个或多个。超导体电路元件218和信号线204和/或接地线206可以是形成在衬底208表面上的相同导电层的一部分。
超导体电路元件218可以包括超导体量子电路元件。超导体量子电路元件包括被配置为利用诸如叠加和纠缠的量子力学现象来以非确定性的方式对数据执行操作的电路元件。相反，经典电路元件通常以确定性的方式处理数据。超导体量子电路元件包括使用在相应的超导体临界温度处或低于相应的超导体临界温度处呈现出超导特性的超导体材料形成的量子电路元件。例如，超导体量子电路元件可以包括氮化钛、铝或铌等。诸如量子比特的某些量子电路元件可以被配置为同时在多于一个的状态中表示和操作信息。在一些实施方式中，量子电路元件包括电路元件，诸如超导共面波导、量子LC振荡器、通量量子比特、电荷量子比特、超导量子干涉器件(superconducting quantum interference device，SQUID)(例如RF-SQUID或DC-SQUID)等等。
在一些实施方式中，超导体电路元件218包括超导体经典电路元件。如本文所解释的，经典电路元件通常以确定性的方式处理数据。超导体经典电路元件可以被配置为通对数据执行基本算术、逻辑和/或输入/输出操作来共同实行计算机程序的指令，其中数据以模拟或数字形式表示。在一些实施方式中，芯片202上的超导体经典电路元件可用于通过电连接或电磁连接向芯片202上的量子电路元件传输数据和/或从芯片202上的量子电路元件接收数据。超导体经典电路元件包括使用在相应的超导体临界温度处或低于相应的超导体临界温度处呈现出超导特性的超导体材料(诸如铝、氮化钛或铌等)形成的经典电路元件。超导体经典电路元件的示例包括快速单通量量子(rapid single flux quantum，RSFQ)器件。RSFQ是使用超导体器件，即约瑟夫森结(Josephson junction)来处理数字信号的数字电子技术。在RSFQ逻辑中，信息以磁通量量子的形式存储，并以单磁通量量子(single fluxquantum，SFQ)电压脉冲的形式传递。约瑟夫森结是RSFQ电子产品的有源元件，就像晶体管是半导体CMOS电子产品的有源元件一样。RSFQ是超导体或SFQ逻辑的一个家族。其他包括，例如，倒数量子逻辑(Reciprocal Quantum Logic，RQL)和不使用偏置电阻的RSFQ的节能版本的ERSFQ。
为了帮助超导体材料到印刷电路板的绝缘层压片的粘合，可以在板上和通孔内沉积基本层，接着将超导体材料层沉积在第一层的表面上并与该第一层接触。图3是示出诸如图1所示的板100的印刷电路板300的示例的横截面的示意图。印刷电路板包括层压在一起的两个绝缘层压片302a、302b(诸如图1所示的片104、106)。导电迹线(图3中未示出)可以形成在两个片之间的界面处。由超导体材料形成的第一导电层304可以位于片302a的顶侧，并且由超导体材料形成的第二导电层306可以位于片302b的底侧。第一导电层304和第二导电层306可以由相同或不同的超导体材料(诸如铝、氮化钛或铌等)形成。第一导电层304和第二导电层306通过通孔互连308电连接在一起，其中该通孔互连308延伸穿过绝缘层压片302a、302b中的通孔。
在图3所示的示例中，第一导电层304和第二导电层306以及通孔互连308形成在基本层310的表面上并与该表面接触。基本层310可以包括例如为第一导电层304和第二导电层306的超导体材料以及为形成通孔互连308的超导体材料提供粘合的导电金属。例如，在一些实施方式中，基本层310可以由铜形成。铜可以例如通过电镀来沉积，并且然后图案化以匹配印刷电路板300的迹线(例如，信号线和接地线)的轮廓。基本层310的厚度可以变化，并且包括约5微米至约50微米之间的厚度(例如，约25微米或约35微米)。在铜的电镀和图案化之后，形成层304、306和通孔互连308的超导体材料可以形成在基本层310的表面上并与该基本层310接触。例如，在一些实施方式中，铝可以电镀在基本层310的表面上，并且然后图案化以匹配迹线(例如，信号线和接地线)的轮廓。在一些实施方式中，电镀填充了未被基本层310填充的通孔中的剩余空间。
如本文所解释的，提供信号线/测量线的导电迹线可以延伸到印刷电路板的周边附近，其中导电迹线连接到微波耦合器。微波耦合器可以包括例如同轴连接器，该同轴连接器包括标准类型(例如，BMA或BNC连接器)、微型类型(例如，微型BNC连接器)、亚微型类型(例如，SMA或SMC连接器)和微微型类型(例如，IMP、MMCX、MMS或MMT连接器)。也可以代替使用其他微波耦合器。在一些实施方式中，连接器的接地部分耦合到板的接地面(例如，图1中的接地面108、114)，而连接器的信号部分耦合到板的信号线(例如，图1中的导电迹线116)。耦合可以是直接电连接。例如，耦合器的接地部分可以延伸穿过层压片中的开口，其中该开口填充有焊料以将两个接地面电连接到耦合器的接地部分。类似地，耦合器的信号部分可以延伸穿过暴露导电迹线116的一部分的、层压片中的不同开口，其中该开口填充有焊料以将耦合器的信号部分电连接到导电迹线116。
图1所示的示例板仅示出了两个绝缘层压片。然而，可以使用多于两个的绝缘层压片。例如，三个、四个、五个或更多个绝缘层压片可以层压在一起以形成堆叠。在每对相邻的绝缘层压片之间的界面处，可以形成类似于导电迹线116的导电迹线。可以形成从最上面的绝缘层压片的外表面延伸到在绝缘层压片之间的不同界面处形成的不同导电迹线的通孔。如图1中，通孔将堆叠表面上的导电迹线电连接到在层压片之间的界面处形成的导电迹线。在包含三个或更多绝缘层压片的堆叠的不同界面处形成导电迹线的优点在于，在一些实施方式中，可以允许信号线密度的增加，因为并非所有信号线都需要形成在相同平面中(诸如图1所示的配置中的情况)。
本说明书中描述的量子主题的实施方式和量子操作可以在合适的量子电路中实施，或者更一般地，可以在包括本说明书中公开的结构和它们的结构等价物，或者它们中的一个或多个的组合的量子计算系统中实施。术语“量子计算系统”可以包括但不限于，量子计算机、量子信息处理系统、量子密码系统或量子模拟器。
术语量子信息和量子数据是指由量子系统携带、保留或存储的信息或数据，其中最小的非平凡(non-trivial)系统是量子比特，例如，定义量子信息单位的系统。应当理解，术语“量子比特”包含在相应的上下文中可以适当近似为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如具有两个或更多级。举例来说，这种系统可以包括原子、电子、光子、离子或超导量子比特。在许多实施方式中，计算基础状态用基态(ground)和第一激发态来标识，然而，应当理解，其中计算状态用更高级激发态来标识的其他设置也是可能的。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的器件，例如，光-物质界面，其中光用于传输并且物质用于存储和保存量子数据的量子特征(诸如叠加或量子相干)。
量子电路元件可用于执行量子处理操作。也就是说，量子电路元件可以被配置为利用诸如叠加和纠缠的量子力学现象来以非确定性的方式对数据执行操作。诸如量子比特的某些量子电路元件可以被配置为同时在多于一个的状态中表示和操作信息。可以用本文公开的过程形成的超导量子电路元件的示例包括电路元件，诸如共面波导、量子LC振荡器、量子比特(例如，通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如RF-SQUID或DC-SQUID)、电感器、电容器、传输线、接地面等等。
相反，经典电路元件通常以确定性的方式处理数据。经典电路元件可以被配置为通过对数据执行基本算术、逻辑和/或输入/输出操作来共同实行计算机程序的指令，其中数据以模拟形式或数字形式表示。在一些实施方式中，经典电路元件可用于通过电连接或电磁连接向量子电路元件传输数据和/或从量子电路元件接收数据。可以用本文公开的过程形成的经典电路元件的示例包括快速单通量量子(RSFQ)器件、倒数量子逻辑(RQL)器件和不使用偏置电阻的、RSFQ的节能版本的ERSFQ器件。其他经典电路元件也可以用本文公开的过程来形成。
在使用超导量子电路元件和/或超导经典电路元件(诸如本文所述的电路元件)的量子计算系统的操作期间，超导电路元件在低温恒温器内被冷却到允许超导体材料呈现超导特性的温度。
虽然本说明书包含许多特定的实施细节，但这些细节不应被解释为对所要求保护的范围的限制，而是对特定于具体实施方式的特征的描述。本说明书中在单独实施方式的上下文中描述的某些特征也可以在单个实施方式中以组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以单独以多个实施方式实施或者以任何合适的子组合实施。此外，尽管特征可以以上被描述为以某些组合起作用，并且甚至最初被要求保护，但是在一些情况下，来自要求保护的组合的一个或多个特征可以从该组合中删除，并且要求保护的组合可以指向子组合或子组合的变体。
类似地，虽然在附图中以具体次序描述了操作，但这不应被理解为要求以所示的具体次序或顺序次序执行这种操作，或者要求执行所有所示的操作，以实现期望的结果。例如，权利要求中列举的动作可以以不同的次序执行，并且仍然实现期望的结果。在某些情形下，多任务和并行处理可以是有利的。此外，上述实施方式中各种组件的分离不应被理解为在所有实施方式中要求这种分离。
已经描述了许多实施方式。然而，将理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。因此，其他实施方式在所附权利要求的范围内。

Claims (23)

1.一种器件，包括：
印刷电路板，所述印刷电路板包括
在堆叠中层压在一起的多个电绝缘层压片，
布置在所述堆叠的第一外表面上的第一导电层，所述第一导电层包括第一导电迹线和第二导电迹线，
布置在所述堆叠的第二外表面上的第二导电层，所述第二外表面与所述第一外表面相对，
所述堆叠的第一电绝缘层压片和所述堆叠的直接相邻的第二电绝缘层压片之间的第三导电迹线，
从所述第二导电迹线延伸穿过所述堆叠到所述第三导电迹线的第一通孔，其中所述第一通孔将所述第二导电迹线电连接到所述第三导电迹线；以及
芯片，所述芯片包括量子电路元件和接地触点，其中所述量子电路元件电耦合到所述印刷电路板的第二导电迹线，并且接地线电耦合到所述第一导电迹线。
2.根据权利要求1所述的器件，其中所述第一导电迹线和所述第二导电层中的每一个都是在相应的临界温度处或低于所述相应的临界温度处呈现出超导特性的超导体材料。
3.根据权利要求2所述的器件，其中所述超导体材料是铝。
4.根据权利要求2所述的器件，其中所述第三导电迹线是铜。
5.根据权利要求4所述的器件，其中所述第二导电迹线由所述超导体材料形成。
6.根据权利要求5所述的器件，其中所述第一通孔包括所述超导体材料，并且所述第一通孔中的超导体材料将所述第二导电迹线物理连接到所述第三导电迹线。
7.根据权利要求1所述的器件，其中所述印刷电路板包括从所述第一导电迹线延伸穿过所述堆叠到所述第二导电层的第二通孔，其中所述第二通孔将所述第一导电迹线电连接到所述第二导电层。
8.根据权利要求1所述的器件，其中所述第二导电迹线和所述第三导电迹线被配置为呈现50欧姆阻抗。
9.根据权利要求1所述的器件，其中所述印刷电路板包括附接到所述堆叠的微波发射连接器，其中所述微波发射连接器的外部接地触点电连接到所述第一导电迹线和所述第二导电层，并且所述微波发射连接器的内部信号触点电连接到所述第三导电迹线。
10.根据权利要求1所述的器件，其中所述印刷电路板包括多于两个的电绝缘层压片。
11.根据权利要求1所述的器件，其中所述量子电路元件包括量子比特。
12.根据权利要求1所述的器件，其中所述量子电路元件包括耦合到量子比特的测量读出谐振器。
13.一种包括印刷电路板的器件，所述印刷电路板包括：
在堆叠中层压在一起的多个电绝缘层压片；
布置在所述堆叠的第一外表面上的第一接地面，其中所述第一接地面是第一超导体材料；
与在所述堆叠的第一外表面上的接地面分开的第一导电信号迹线；
布置在所述堆叠的第二外表面上的第二接地面，所述第二外表面与所述第一外表面相对，其中所述第二接地面是第二超导体材料；
所述堆叠的第一电绝缘层压片和所述堆叠的直接相邻的第二电绝缘层压片之间的第二导电信号迹线；
从所述第一导电迹线延伸穿过所述堆叠到所述第二导电迹线的第一通孔，其中所述第一通孔将所述第一导电迹线电连接到所述第二导电迹线。
14.根据权利要求13所述的器件，其中所述第一超导体材料和所述第二超导体材料是相同的材料。
15.根据权利要求14所述的器件，其中所述第一超导体材料和所述第二超导体材料是铝。
16.根据权利要求13所述的器件，其中所述第二导电信号迹线包括铜。
17.根据权利要求16所述的器件，其中所述第一导电信号迹线包括所述第一超导体材料。
18.根据权利要求17所述的器件，其中所述第一通孔包括将所述第一导电迹线物理连接到所述第二导电迹线的所述第一超导体材料。
19.根据权利要求18所述的器件，其中所述第一超导体材料是铝。
20.根据权利要求13所述的器件，包括从所述第一接地面延伸穿过所述堆叠到所述第二接地面的第二通孔，其中所述第二通孔将所述第一接地面电连接到所述第二接地面。
21.根据权利要求13所述的器件，其中所述第一导电信号迹线和所述第二导电信号迹线被配置为呈现50欧姆阻抗。
22.根据权利要求13所述的器件，包括附接到所述堆叠的微波发射连接器，其中所述微波发射连接器的外部接地触点电连接到所述第一接地面和所述第二接地面，并且所述微波发射连接器的内部信号触点电连接到所述第二导电信号迹线。
23.根据权利要求13所述的器件，其中，所述印刷电路板包括多于两个的电绝缘层压片。
CN201680089325.9A 2016-09-15 2016-12-20 用于减少量子信号串扰的多层印刷电路板 Active CN109792840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662394892P 2016-09-15 2016-09-15
US62/394,892 2016-09-15
PCT/US2016/067780 WO2018052465A1 (en) 2016-09-15 2016-12-20 Multilayer printed circuit board for reducing quantum signal crosstalk

Publications (2)

Publication Number Publication Date
CN109792840A true CN109792840A (zh) 2019-05-21
CN109792840B CN109792840B (zh) 2022-03-04

Family

ID=57758795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680089325.9A Active CN109792840B (zh) 2016-09-15 2016-12-20 用于减少量子信号串扰的多层印刷电路板

Country Status (7)

Country Link
US (1) US11197365B2 (zh)
EP (1) EP3513631B1 (zh)
JP (1) JP6771660B2 (zh)
CN (1) CN109792840B (zh)
AU (1) AU2016423191B2 (zh)
CA (1) CA3036501C (zh)
WO (1) WO2018052465A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113887732A (zh) * 2021-09-24 2022-01-04 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法
WO2023041078A1 (zh) * 2021-09-18 2023-03-23 合肥本源量子计算科技有限责任公司 传输器件及其制备方法、量子器件集成组件和量子计算机

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792840B (zh) 2016-09-15 2022-03-04 谷歌有限责任公司 用于减少量子信号串扰的多层印刷电路板
US20220122749A1 (en) * 2020-10-19 2022-04-21 International Business Machines Corporation Superconducting wire jumpers for electrically conductive thermal breaks
CN114727477B (zh) * 2022-04-22 2023-07-14 苏州浪潮智能科技有限公司 一种优化高速时钟链路阻抗的pcb板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59103391A (ja) * 1982-12-04 1984-06-14 Nippon Telegr & Teleph Corp <Ntt> 超伝導回路基板連結法
JPH0227615A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 極低温集積回路用入出力ケーブル
US20030207766A1 (en) * 2002-05-03 2003-11-06 Daniel Esteve Superconducting quantum-bit device based on josephson junctions
CN1638074A (zh) * 2003-12-25 2005-07-13 松下电器产业株式会社 半导体器件和使用了半导体器件的电子装置
US20090099025A1 (en) * 2007-10-10 2009-04-16 Uchaykin Sergey V Systems, methods, and apparatus for multilayer superconducting printed circuit boards
CN101978368A (zh) * 2008-03-24 2011-02-16 D-波系统公司 用于模拟处理的系统、装置与方法
US20120302075A1 (en) * 2011-05-27 2012-11-29 Hitachi, Ltd. Signal Wiring Board and Signal Transmission Circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
JP3642061B2 (ja) 2003-05-19 2005-04-27 株式会社日立製作所 磁場計測装置
US8441329B2 (en) * 2007-01-18 2013-05-14 D-Wave Systems Inc. Input/output system and devices for use with superconducting devices
US20080284545A1 (en) * 2007-05-15 2008-11-20 George Andrew Keefe Fixed impedance low pass metal powder filter with a planar buried stripline geometry
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US8138880B2 (en) 2008-07-30 2012-03-20 International Business Machines Corporation Persistent current switch
BRPI1010249A2 (pt) 2009-03-05 2016-03-22 Pressco Tech Inc injeção de calor digital por via de dispositivo semicondutores de emissão superficial
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US9907156B1 (en) * 2015-03-06 2018-02-27 Juniper Networks, Inc. Cross-talk reduction for high speed signaling at ball grid array region and connector region
CN109792840B (zh) 2016-09-15 2022-03-04 谷歌有限责任公司 用于减少量子信号串扰的多层印刷电路板
WO2018052466A1 (en) 2016-09-15 2018-03-22 Google Inc. Superconducting interconnects in a printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59103391A (ja) * 1982-12-04 1984-06-14 Nippon Telegr & Teleph Corp <Ntt> 超伝導回路基板連結法
JPH0227615A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 極低温集積回路用入出力ケーブル
US20030207766A1 (en) * 2002-05-03 2003-11-06 Daniel Esteve Superconducting quantum-bit device based on josephson junctions
CN1638074A (zh) * 2003-12-25 2005-07-13 松下电器产业株式会社 半导体器件和使用了半导体器件的电子装置
US20090099025A1 (en) * 2007-10-10 2009-04-16 Uchaykin Sergey V Systems, methods, and apparatus for multilayer superconducting printed circuit boards
CN101978368A (zh) * 2008-03-24 2011-02-16 D-波系统公司 用于模拟处理的系统、装置与方法
US20120302075A1 (en) * 2011-05-27 2012-11-29 Hitachi, Ltd. Signal Wiring Board and Signal Transmission Circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023041078A1 (zh) * 2021-09-18 2023-03-23 合肥本源量子计算科技有限责任公司 传输器件及其制备方法、量子器件集成组件和量子计算机
CN113887732A (zh) * 2021-09-24 2022-01-04 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法

Also Published As

Publication number Publication date
CA3036501C (en) 2022-11-22
US11197365B2 (en) 2021-12-07
JP2019532507A (ja) 2019-11-07
CN109792840B (zh) 2022-03-04
US20190215952A1 (en) 2019-07-11
EP3513631A1 (en) 2019-07-24
AU2016423191B2 (en) 2020-09-03
EP3513631B1 (en) 2024-05-08
WO2018052465A1 (en) 2018-03-22
JP6771660B2 (ja) 2020-10-21
AU2016423191A1 (en) 2019-03-21
CA3036501A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN109792840A (zh) 用于减少量子信号串扰的多层印刷电路板
JP5676648B2 (ja) 超伝導集積回路のためのシステムおよび方法
EP3580701B1 (en) Flexible wiring for low temperature applications
US11006527B2 (en) Integrating Josephson amplifiers or Josephson mixers into printed circuit boards
CN214378496U (zh) 一种量子芯片
Colless et al. Cryogenic high-frequency readout and control platform for spin qubits
US20230276719A1 (en) Quantum chip and fabrication method therefor
WO2018052466A1 (en) Superconducting interconnects in a printed circuit board
CN216084932U (zh) 传输器件、量子器件集成组件和量子计算机
US20240062089A1 (en) Quantum device and configuration method thereof
JP6396726B2 (ja) 超伝導集積回路装置
CN115843212A (zh) 传输器件及其制备方法、量子器件集成组件和量子计算机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant