CN101978368A - 用于模拟处理的系统、装置与方法 - Google Patents

用于模拟处理的系统、装置与方法 Download PDF

Info

Publication number
CN101978368A
CN101978368A CN2009801102599A CN200980110259A CN101978368A CN 101978368 A CN101978368 A CN 101978368A CN 2009801102599 A CN2009801102599 A CN 2009801102599A CN 200980110259 A CN200980110259 A CN 200980110259A CN 101978368 A CN101978368 A CN 101978368A
Authority
CN
China
Prior art keywords
quantum
quantum bit
bits
bit
quantum bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801102599A
Other languages
English (en)
Inventor
保罗·布伊克
理查德·戴维·纽费尔德
费利克斯·迈鲍姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D Wave Systems Inc
Original Assignee
D Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D Wave Systems Inc filed Critical D Wave Systems Inc
Publication of CN101978368A publication Critical patent/CN101978368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/82Architectures of general purpose stored program computers data or demand driven
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Abstract

一种系统可以包括彼此交叉的第一和第二量子位以及一个第一耦联器,该第一耦联器具有一个周边,该周边包围了第一和第二量子位的这些部分中的至少一部分,该第一耦联器是可运行的以便铁磁性地或者反铁磁性地将该第一与该第二量子位耦联在一起。一种多层的计算机芯片可以包括布置在一个第一金属层中的一个第一复数N个量子位,至少部分地布置在一个第二金属层中并且与该第一复数个量子位的每一个量子位相交叉的一个第二复数M个量子位,以及第一复数N乘以M个耦联装置,这些耦联装置至少部分地包围一个区域,在该区域中来自该第一以及第二复数个量子位的一个对应的量子位对彼此交叉。

Description

用于模拟处理的系统、装置与方法
相关申请的交叉引用
本申请根据35U.S.C.119(e)要求对于2008年3月24日提交的题为“用于超导探针卡的系统、方法与装置”的美国临时专利申请序列号61/039,041的权益,并且根据35U.S.C.119(e)要求对于2008年3月26日提交的题为“用于模拟处理的系统、装置与方法”的美国临时专利申请序列号61/039,710的的权益。
技术领域
本披露总体上涉及模拟计算与模拟处理器(例如)量子计算与量子处理器。
背景技术
量子计算的途径
对于量子计算机的设计及运作存在几种通用的途径。这种途径之一是量子计算的“电路模型”。在这种途径中,通过多个逻辑门序列对量子位起作用,这些逻辑门序列是一种算法的经过编译后的表示。已有大量研究工作集中于开发具有足够相干性的量子位,以形成电路模型量子计算机的基本元件。
对于量子计算的另一个途径涉及将多个耦联的量子系统中的一个系统的自然物理演化来作为一个计算系统。这种途径并不利用量子门与量子电路。取而代之的是,该计算系统始于一个已知的具有一个容易达到的基态的初始哈密尔顿算子、并且被可控制地引导到一个最终的哈密尔顿算子,其基态即代表对于问题的答案。这种途径不需要很长的量子位相干时间而且可以比电路模型更加鲁棒。此类途径的实例包括绝热量子计算与量子退火。
超导量子位
超导量子位是可以包括在一个超导集成电路之中的一类超导量子装置。根据用于对信息进行编码的物理特性,超导量子位可以被分为几个类别。例如,它们可以被分为电荷、通量与相位装置。电荷装置以该装置的电荷状态来存储和处理信息。通量装置以与通过该装置的某个部分的磁通量相关的一个变量来存储信息。相位装置以与该相位装置的两个区域之间的超导相位差相关的一个变量来存储信息。近来已经开发出使用两种或更多种电荷、通量与相位自由度的混合装置。
超导集成电路可以包括单通量量子(SFQ)装置。在美国专利申请序列号11/950,276中说明了SFQ装置与超导量子位的集成。
发明内容
一种系统可以被归纳为包括:一个第一量子位;一个第二量子位,其中该第一量子位的一部分与该第二量子位相交叉;以及一个耦联器,该耦联器具有一个周边、在该第一量子位与该第二量子位之间提供了一种耦联、并且邻近该第一量子位与该第二量子位相交叉的部分。
该第一量子位可以与该第二量子位基本上垂直地交叉。该耦联器的周边可以包围该第一量子位与该第二量子位相交叉部分的至少一部分。该耦联器的周边可以包围该第一量子位的未与该第二量子位相交叉的一个第一部分以及该第二量子位的未与该第一量子位相交叉的一个第二部分。该耦联器的周边可以包括基本上平行于该第一量子位的一个长度延伸的一个第一臂以及基本上平行于该第二量子位的一个长度延伸的一个第二臂。该第一量子位可以包括在一个第一临界温度下是超导的一个超导材料的第一量子位回路,以及至少一个约瑟夫逊结;该第二量子位包括在一个第二临界温度下是超导的一个超导材料的第二量子位回路,以及至少一个约瑟夫逊结;并且该耦联器包括在一个第三临界温度下是超导的一个超导材料的耦联回路。该耦联回路可以被至少一个约瑟夫逊结中断。该耦联器可以在与该第一和第二量子位分开的一个层上。该耦联器可以在与该第一或第二量子位之一相同的一个层上。该第一耦联器可以是可运行的以便至少以铁磁地、反铁磁地与横向地方式之一使该第一量子位与该第二量子位相耦联。
一种多层的计算机芯片可以被归纳为至少部分地布置在一个第一金属层中的一个第一复数N个量子位;至少部分地布置在一个第二金属层中的一个第二复数M个量子位;该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;以及一个第一复数N乘以M个耦联装置,这些耦联装置各自邻近来自该第一与该第二复数个量子位的一个对应的量子位对彼此交叉之处。
这些耦联装置中的至少一个可以包括基本上平行于该第一复数N个量子位中的一个量子位的一个长度延伸的一个第一臂以及基本上平行于该第二复数M量子位中的一个第二量子位的一个长度延伸的一个第二臂。该多个耦联装置可以被至少部分地布置在该第二金属层中。M可以等于N。该多层的计算机芯片可以包括一个金属屏蔽层,该屏蔽层被放置为用于减小围绕这些量子位以及这些耦联器的磁噪声。该第二复数个量子位可以被布置在该第二金属层以及该第一金属层二者中,并且多个通道可以在该第二与该第一金属层之间提供对应的电流路径。该多个耦联装置可以既被布置在该第二金属层之中又被布置在该第一金属层之中并且多个通道可以在该第二与该第一金属层之间提供多个对应的电流路径。该第一复数个量子位的这些量子位可以被安排为彼此平行,该第二复数个量子位中的这些量子位可以被安排为彼此平行,而该第二复数个量子位中的这些量子位可以被安排为垂直于该第一复数个量子位中的这些量子位。该第一复数个量子位中的这些量子位能够以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第二复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第m量子位,该第一复数个量子位中的该第一量子位被铁磁地耦联到该第二复数个量子位中的该第一量子位上,该第一复数个量子位中的一个第二量子位被铁磁地耦联到该第二复数个量子位中的一个第二量子位上,该第一复数个量子位中的一个第三量子位被铁磁地耦联到该第二复数个量子位中的一个第三量子位上,该第一复数个量子位中的一个第四量子位被铁磁地耦联到该第二复数个量子位中的一个第四量子位上,该第一复数个量子位中的该第一量子位是可控制地可耦联到该第二复数个量子位中的该第二、第三以及第四量子位中的每一个上,该第一复数个量子位中的该第二量子位是可控制地可耦联到该第二复数个量子位中的第一、第三以及第四量子位中的每一个上,该第一复数个量子位中的该第三量子位是可控制地可耦联到该第二复数个量子位中的第一、第二与第四量子位中的每一个上,并且该第一复数个量子位中的该第四量子位是可控制地可耦联到该第二复数个量子位中的第一、第二以及第三量子位中的每一个上,以形成一个第一K4模块。该多层的计算机芯片可以包括:布置在一个第一金属层中的一个第三复数I个量子位;至少部分地布置在一个第二金属层中的一个第四复数J个量子位,该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;布置在一个第一金属层中的一个第五复数K个量子位;至少部分地布置在一个第二金属层中的一个第六复数L个量子位,该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;一个第二复数I乘以J个耦联装置,该第二复数个耦联装置中的每个耦联装置至少部分地包围来自该第三以及第四复数个量子位的一个对应的量子位对彼此交叉的一个区域,其中该第三复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第四复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第三复数个量子位中的该第一量子位是可控制地可耦联到该第四复数个量子位中的该第一、第二、第三与第四量子位中的每一个上,该第三复数个量子位中的该第二量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,该第三复数个量子位中的该第三量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,并且该第三复数个量子位中的该第四量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,以形成一个第一双部分的模块;以及一个第三复数K乘以L个耦联装置,该第二复数个耦联装置中的每个耦联装置至少部分地包围来自该第三与第四复数个量子位的一个对应的量子位对彼此交叉的一个区域,其中该第五复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第六复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第五复数个量子位中的该第一量子位被铁磁地耦联到该第六复数个量子位中的该第一量子位上,该第五复数个量子位中的一个第二量子位被铁磁地耦联到该第六复数个量子位中的一个第二量子位上,该第五复数个量子位中的一个第三量子位被铁磁地耦联到该第六复数个量子位中的一个第三量子位上,该第五复数个量子位中的一个第四量子位被铁磁地耦联到该第六复数个量子位中的一个第四量子位上,该第五复数个量子位中的该第一量子位是可控制地可耦联到该第六复数个量子位中的该第二、第三与第四量子位中的每一个上,该第五复数个量子位中的该第二量子位是可控制地可耦联到该第六复数个量子位中的第一、第三与第四量子位中的每一个上,该第五复数个量子位中的该第三量子位是可控制地可耦联到该第六复数个量子位中的第一、第二与第四量子位中的每一个上,并且该第五复数个量子位中的该第四量子位是可控制地可耦联到该第六复数个量子位中的第一、第二与第三量子位中的每一个上,以形成一个第二K4模块,并且其中该第三复数个量子位中的这些量子位被铁磁地与该第一复数个量子位中的这些量子位的对应的那些相耦联,并且其中来自该第四复数个量子位的这些量子位被铁磁地与该第六复数个量子位中的这些量子位的对应的那些相耦联,以形成一个第一K8模块。该多层的计算机芯片可以包括一个额外的复数个量子位以及一个额外的复数个耦联器,它们被配置为用来形成一个第二K8模块,其中来自该第一K8模块的至少一个量子位被可控制地耦联到来自该第二K8模块的至少一个量子位上。这些耦联器中的至少一个可以是一个拐角耦联器,该拐角耦联器是可运行的以便将来自该第一K4模块的至少一个量子位耦联至来自该第五或第六复数个量子位的一个相应的对应量子位上。该多层计算机芯片可以包括一个超导探针卡以便在该多层的计算机芯片与一个数字计算机之间建立一个接口,该超导探针包括:一个印刷电路板,该印刷电路板包括携带了至少一个第一传导迹线的一种介电媒介,其中该第一传导迹线是由在低于一个临界温度时超导的一种材料形成的;以及至少一个第一传导针,该第一传导针至少部分地是由在低于一个临界温度时超导的一种材料形成的,其中该第一传导针的一个第一末端被可联通地连接到该印刷电路板上的该第一传导迹线上,并且该第一传导针的一个第二末端是楔形的以形成一个尖端。
一个超导探针卡可以概述为包括:一个印刷电路板,该印刷电路板包括携带了至少一个第一传导迹线的一种介电媒介,其中该第一传导迹线是由在低于一个临界温度时超导的一种材料形成的;以及至少一个第一传导针,该第一传导针至少部分地是由在低于一个临界温度时超导的一种材料形成的,其中该第一传导针的一个第一末端被可联通地连接到该印刷电路板上的该第一传导迹线上,并且该第一传导针的一个第二末端是楔形的以形成一个尖端;其中该第一传导迹线的临界温度与该第一传导针的临界温度均大约等于或者大于该超导探针卡的工作温度。该印刷电路板可以携带由低于一个临界温度时超导的一种材料所形成的至少一个第一触垫,并且该第一触垫可以被超导地可联通地连接到该第一传导迹线上,这样使该第一传导迹线与该第一传导针之间的可联通连接是通过该第一触垫而实现的。该第一传导针的第一末端可以被涂覆一种低于一个临界温度时超导的可焊接材料,这样使该第一传导针的第一末端可以通过一种超导焊料连接而可联通地连接到该印刷电路板的第一触垫上。该可焊接材料可以包括锌。该可焊接材料可以包括锡与铅中至少一种。该第一传导针可以用一种钨铼合金来形成,其中该合金中铼的比例大于4%并且小于50%。该合金中铼的比例可以在10%-40%的范围之内。该合金中铼的比例可以是大约26%。该印刷电路板可以包括一个穿过该介电媒介的孔,并且该第一传导针在其长度上可以包括一个弯曲,这样使该第一传导针的第二末端上的尖端穿过该孔而延伸。该第一传导针的第二末端可以被超导地可联通地连接到一个超导装置。该超导装置可以包括一个超导集成电路。该超导装置可以包括一个超导处理器。该超导处理器可以包括一个超导量子处理器。该超导量子处理器可以包括选自下组的至少一个装置该组的组成为:超导通量量子位、超导相位量子位、超导电荷量子位、超导混合量子位、超导耦联装置、以及超导读出装置。
该超导探针卡可以进一步包括:由该介电媒介所携带的多条额外的传导迹线,其中这些额外传导迹线中的每一条由低于一个临界温度时超导的一种材料形成;以及多个额外的传导针,其中这些额外的传导针中的每一根由低于一个临界温度时超导的一种材料形成,并且其中这些额外传导针中的每一个的对应的第一末端被可联通地连接到该多条额外传导迹线中的至少一条上,而这些额外传导针中的每一个的对应的第二末端是楔形的以形成一个尖端;其中该多条额外传导迹线的临界温度与该多个额外传导针的临界温度均大约等于或者大于该超导探针卡的工作温度。该印刷电路板可以携带多个触垫,其中每个触垫是由低于一个临界温度时超导的一种材料形成的,并且其中每个触垫被超导地可联通地连接到这些传导迹线中的一条对应的迹线上,这样使一条超导迹线与至少一个超导针之间的每个可联通连接是通过一个对应的触垫来实现的。每个传导针的第一末端可以被涂以低于一个临界温度时超导的一种可焊接材料,并且每个传导针的第一末端可以通过一种超导焊料连接来可联通地连接到该印刷电路板的至少一个触垫上。该印刷电路板可以包括穿过该介电媒介的一个孔并且每个传导针在其长度上包括一个弯曲,这样使每个传导针的第二末端上的尖端穿过该孔而延伸。每个传导针的第二末端可以被超导地可联通地连接到一个超导装置所携带的至少一个触垫上。该介电媒介、该第一传导迹线、以及该第一传导针各自可以由基本上非磁性的材料来形成。该超导探针卡可以包括至少两根传导针,他们均被可联通地连接到该印刷电路板的同一条传导迹线上。该第一传导针可以包括低于该临界温度时超导的材料的一个镀层。
附图说明
在这些附图中,相同的参考数字标识出相似的元件或者动作。附图中元件的尺寸和相对位置不一定是按比例绘制的。例如,不同元件的形状以及角度不一定按比例绘制,并且这些元件中的一些被任意地放大和定位以提高附图的易读性。另外,所绘出的这些元件的特定形状并非旨在传递与这些特定元件的实际形状有关的任何信息,并且选取它们只是为了方便在图中识别。
图1A与1B是功能示图,示出根据一个说明性实施方案的用于解决计算问题的系统。
图2A是示出根据一个说明性实施方案的用于求解计算问题的系统的简图。
图2B是示出根据一个说明性实施方案的用于求解计算问题的系统的简图。
图3是一个来源图的简图。
图4是一个来源图的简图。
图5是示出根据一个额外的说明性实施方案的用于求解计算问题的系统的简图。
图6是示出根据另一个说明性实施方案的用于求解计算问题的系统的简图。
图7是根据所展示的实施方案的一种超导探针卡的俯视图。
图8A是根据所展示的实施方案用于超导探针卡的一种超导针的侧视图。
图8B是根据所展示的实施方案用于超导探针卡并在其长度内包含一个弯曲的一种超导针的侧视图。
具体实施方式
在以下说明中,列举了某些特定的细节以便提供对所披露的不同实施方案的全面理解。但是,相关领域的技术人员将会意识到,多个实施方案可以无需这些具体细节中的一个或多个来实现,或者可以使用其他方法、元器件、材料等来实现。在其他实例中,并未详细示出或者说明与量子处理器、量子位、耦联器、控制器、读出装置和/或接口有关的一些熟知的结构,以避免对这些实施方案的不必要的晦涩说明。
除非上下文另有要求,在整个说明书和所附的权利要求书中,“包括”一词及其多种变体(例如,“包括了”和“包括着”)将以一种开放式的和包含性的意义来进行解释,即作为“包括,但不限于”。
遍及本说明书提到的“一种实施方案”或“一个实施方案”意味着与该实施方案相关联地描述的一个具体的特征、结构或特性被包括在至少一个实施方案中。因此,贯穿本说明书在不同地方出现的短语“在一种实施方案中”、“在一个实施方案中”并不一定全部是指同一个实施方案。此外,这些具体的特征、结构或特性能够以任何适当的方式结合在一个或者多个实施方案中。
如在本说明书和所附的权利要求书中所使用的,单数形式的“一个”以及“该”包括复数对象,除非文中另外明确指明。还应注意,术语“或者”总体上所使用的意义包括“和/或”,除非内容另外明确指明。
在此提供的本披露小标题以及摘要只是为了方便起见,而并非解释这些实施方案的范围或含意。
用于求解计算问题的系统
图1A示出一个示例性的问题求解系统100。问题求解系统100可以包括一台计算机102和一个模拟处理器150。模拟处理器是采用一个物理系统的基本特性来寻求一个计算问题的解决方案的一种处理器。与一个数字处理器(它需要一种算法来寻找问题的解决方案,然后根据布尔方法来执行该算法的每个步骤)相比,模拟处理器并不涉及布尔方法。
计算机102可以包括一个或者多个控制器,如微处理器110、非易失性存储控制器125、数字信号处理器(DSP)(未示出)、模拟处理器150、以及类似元件。计算机102可以进一步包括通过一个或者多个总线106耦联到控制器110、125、150上的一个或者多个存储器126。该一个或者多个存储器的实例包括用于存储系统控制程序(例如,操作系统128、从主非易失性存储单元120载入的应用程序、数据以及类似物)的一个系统存储器126,如高速随机存取存储器(RAM),以及一个只读存储器(ROM)。计算机102还可以包括一个主非易失性存储单元120、一个用户接口114、一块网络接口卡(NIC)124、通信电路、一个网络连接118、以及类似装置。NIC 124、通信电路、网络连接118以及类似装置可以提供一个或者多个通信路径,例如允许该系统与一个或者多个外部装置(例如,外部的计算系统、服务器计算系统、存储器、等等)进行通信。用户接口114还可以包括一个或者多个输入装置116,包括一个显示器112、一个鼠标、一个键盘、以及其他外围设备。
计算机102可以包括一个操作系统128,用于掌控不同的系统服务,譬如文件服务,以及用于执行硬件相关的任务。操作系统128的实例包括UNIX、Windows NT、Windows XP、DOS、LINUX、VMX、以及类似操作系统。可替代地,可以没有操作系统128,而多条指令可以按照(例如)一种菊花链的方式来执行。在一个实施方案中,计算机102可以采取一台数字式计算机的形式。在另一个实施方案中,模拟处理器150可以与一台计算机102进行通信。
模拟处理器150可以采取图1B所示的量子处理器150a的形式,包括形成一种互联拓扑结构的多个量子位172a-172d(图中仅列出四个)、多个耦联装置174a-174d(图中仅列出四个)、一个读出装置160、一个量子位控制系统162、以及一个耦联装置控制系统164。量子处理器150a可以包括至少两个量子位172a、172b,至少一个耦联装置174a、以及至少一个本地偏置装置。
量子位172的互连拓扑结构整体地用作执行量子计算的基础,并且可以采取超导量子位的形式。量子位的实例包括量子粒子、原子、电子、光子、离子、等等。例如,典型的超导量子位具有可拓展性的优点,并且总体上根据物理性能来进行分类,用于对信息进行编码的这些物理性能包括(例如)电荷与相位装置、相位或通量装置、混合装置、等等。
量子处理器150a可以进一步包括一个读出装置160。读出装置160可以包括多个dc-SQUID磁力计,每个磁力计被感应地连接到互连拓扑结构172中的一个不同的量子位上。NIC 124可被配置为用来接收来自读出装置160的一个电压或者电流。包括被至少一个约瑟夫逊结所中断的一个超导材料回路的这种dc-SQUID磁力计是本领域所熟知的。
量子位控制系统162可以包括用于量子位互连拓扑结构172的一个或者多个控制器。耦联装置控制系统164可以包括一个或者多个用于这些耦联装置的耦联控制器,整体记为174。耦联装置控制系统164中的每个对应的耦联控制器可以被配置为用来从零到一个最大值调谐对应的耦联装置174a-174d的耦联强度。耦联装置174可以被调谐以便(例如)在多个量子位172之间提供铁磁的或者反铁磁的耦联。
问题求解系统100可以进一步包括多种程序和数据结构。典型地,某些或者全部的数据结构与程序可以存储在一个或者多个存储器之中,包括系统存储器126、随机访问存储器111、只读存储器113,以及类似的存储器。这可以包括存储关于以下至少一项的信息:对应于至少一个该可控制耦联装置的一个耦联状态、或者对应于至少一个该量子装置的一个初始基本状态。同样地,这些程序与数据结构或者信息可以使用一个或者多个微处理器110、模拟处理器150、以及类似装置来进行处理。对应于至少一个该可控制耦联装置的一个耦联状态或者对应于至少一个该量子装置的一个初始基本状态)可以存储在(例如)非易失性存储单元120之中。在某些实施方案中,某些或者全部的数据结构与程序可以存储在图1A中未示出的一台或者多台远程计算机中,条件是该一台或者多台远程计算机是可以由计算机102来寻址的,即,该远程计算机与计算机102之间存在某种通信措施,这样使数据能够在于(例如)一个数据网络(如,互联网、一种串行连接、一种并行连接、以太网、以及类似网络)上,由此使用一种通信协议(如,FTP、telnet、SSH、IP、以及类似协议)在多个计算机之间进行交换。在某些其他实施方案中,某些或者全部的这些数据结构与程序可以被冗余地在一台和/或者多台远程计算机(未示出)上进行存储与处理,条件是该一台或者多台远程计算机可以由计算机102寻址。
问题求解系统100可以进一步包括一个接收器130、一个预处理管理器132、一个模拟处理器接口134如一个量子处理器接口134a、及一个后处理管理器136。接收器130可以被配置为用于接收有待在模拟处理器150上求解的问题。接收器130可以进一步被配置为用于发送对一个计算问题处理请求的响应。
在一个实施方案中,接收器130、预处理管理器132、量子处理器接口134a以及后处理管理器136均在一个或者多个数字计算系统中实施。在另一个实施方案中,至少接收器130、预处理管理器132、量子处理器接口134a、以及后处理管理器136之一可以位于远离量子处理器150a的一个地点。
微处理器110可以被配置为用于部分地根据与同样复杂程度问题的比较来确定对该计算问题处理请求产生一个或者多个解答的估计。
模拟处理器150可以是可运行的以产生对由计算问题处理请求所识别的计算问题的一个或者多个解答。在某些实施方案中,模拟处理器150可以是可运行的,以便通过该模拟处理器的一种物理演化来获取对这些计算问题的一个或者多个解答。在另一个实施方案中,问题求解系统100可以包括多个额外的模拟处理器150,这些额外的模拟处理器是可运行的,以便冗余地共同处理对由计算问题处理请求所识别的计算问题的一个或者多个解答。
一个计算问题可以由该问题求解系统100通过一个电话调制解调器、一个无线调制解调器、一个局域网连接、一个广域网连接、一个便携式数字数据装置、以及类似装置来接收。接收器130所接收的信息可以包括多个量子位172之间的耦合初始值、量子位172的本地偏置、运行时间控制参数等等。可替代地,接收器130所接收的信息可以包括一个图(它代表一个计算问题)、宏语言指令(如AMPL,它定义一个计算问题)等等。
接收器130可以是可运行的,以便提供用于规划一个计算、以及获取该问题的解答的指令。在一个实施方案中,收集该计算的一个解答作为量子处理器150a的一个输出。在另一个实施方案中,接收器130可以任选地包括一个图形用户接口(GUI)、命令行接口(CLI)、文本用户接口(TUI)等等。在另一个实施方案中,接收器130是可运行的以接收该计算问题的图形表示。
问题求解系统100可以进一步包括一个或者多个通信链接,例如像,一种网络连接118,用于在接收器130、预处理管理器132、量子处理器接口134a、量子处理器150a、以及后处理管理器136中的至少两个之间发送和接收数据。该通信链接可以进一步包括一个加密接口(未示出)。
预处理管理器132可以被配置为用于接收来自接收器130的计算问题处理请求,并且将这些计算问题处理请求转换为一个第一系列的指令。预处理管理器132可以进一步被配置为用于确定一个第一哈密尔算子。在一个实施方案中,预处理管理器132被配置为用于将一个计算问题映射成具有同等复杂度级别的一个问题。在另一个实施方案中,预处理管理器132包括用来将该计算问题映射成至少一个具有同等、更高、或者更低复杂度级别的问题的逻辑。在一个实施方案中,用于将该计算问题映射到模拟处理器150上的逻辑包括将该计算问题映射到一个拓扑表示上并且将该拓扑表示嵌入到模拟处理器150上的指令。在一个实施方案中,该拓扑表示的形式是一个平面图或者一个非平面图中的至少一个。在另一个实施方案中,该拓扑表示是多个顶点与一个或者多个边形式的一种图形。在另一个实施方案中,该拓扑表示是与量子位的互连拓扑所拥有的结构相同的一张互联图形。
在另一个实施方案中,预处理管理器132被配置为用于将一个计算问题映射至模拟处理器150(例如)量子处理器150a。将一个计算问题映射至模拟处理器150可以包括(例如)将该计算问题映射至一个图形并且将该图形嵌入到模拟处理器150。
量子处理器接口134a可以是可运行的以便接收来自预处理管理器132的一个第一系列的指令。量子处理器150a可以被配置为用于接收来自量子处理器接口134a的一个第二系列的指令,并且通过该模拟处理器的一种物理演化来获取对该计算问题处理请求的一个解答。后处理管理器136可以被配置为用于将该解答转换成一种后处理的解答。
预处理管理器132可以包括一个映射器接口,该接口被配置为用于将一个待求解的计算问题映射成一种可由模拟处理器150求解的对应问题描述。该映射器接口可以被配置为用于将多个问题从一种图形表示映射成模拟处理器150的特定配置所需的目标图形表示。在一个实施方案中,该目标图形表示可以包括一种互连的拓扑结构,模拟处理器150可以采取一个量子处理器150a的形式,该量子处理器可以包括量子位172与耦联装置174组成的一种格栅,并且每个耦联装置174可以被配置为用于将两个量子位172耦联在一起。
该映射器接口可以被配置为用于将某些NP问题(例如一个数学问题,如最大独立集问题、最大团问题、最大切割问题或者k-SAT问题,或者一个难题,诸如一个整数规划问题、一个约束优化问题、一个因子分解问题、一个预测模型问题、一个运筹学问题、一个金融资产组合选择问题、一个调度问题、一个供应管理问题、一个电路设计问题、一个旅行路线优化问题、一个企业流程仿真问题、一个生态环境仿真问题、一个蛋白质折叠仿真问题、一个分子基态仿真问题或者一个量子系统仿真问题、以及等等类似的问题)映射成另一个NP问题,如伊辛自旋玻璃问题或者其他已经提到的问题。
一旦解决一个希望的问题所需要的目标图形表示已经被该映射器接口所映射,量子处理器接口134a就被用来建立用于耦联装置174与互连量子位172的耦联值与本地偏置值,以将该表示映射至量子处理器150a。在一个实施方案中,三个分立的程序模块可以提供量子处理器接口134a的功能:一个初始化模块140、一个演化模块142、及一个输出模块144。
初始化模块140可以被配置为用于确定用于耦联装置174的适当的耦联值Jij和用于互连量子位172的本地偏置值hi。初始化模块140可以被配置为用于将问题定义的多个方面转换成多个物理值,如多个耦联强度值与多个量子位偏置值,它们可以被编程到量子处理器150a之中。初始化模块140然后可以被配置为用于将这些适当的信号沿着一条或者多条内部总线106发送到NIC 124之中。进而,NIC 124可以被配置为用于将这些命令发送到量子位控制系统162与耦联装置控制系统164。
对任何给定的问题,演化模块142可以被配置为用于在计算期间的每个时间点上确定用于耦联装置174的适当的耦联值Jij及用于互连量子位172的本地偏置值hi以履行某些预先确定的演化进度(即,该演化如何发生的进度安排)。一旦被确定,用于演化进度安排的这些适当的耦联装置值与本地偏置值就作为多个信号,通过一条或者多条总线106,被发送到NIC 124。进而,NIC124被配置为用于将这些命令发送到量子装置控制系统162与耦联装置控制系统164。
模拟处理器150的计算可以被配置为作为(例如)一种绝热演化或者一种退火演化来运行。一种绝热演化是在绝热模拟计算种所使用的演化,并且演化模块142可以被配置为用于根据在绝热量子计算中所使用的演化过程来推演模拟处理器150的状态。例如,见美国专利申请号:2005-0256007、2005-0250651及2005-0224784,每个的标题都是“使用超导量子位的绝热量子计算”。退火是另一种可以用于某些模拟处理器150的演化形式,并且演化模块142可以被配置为根据退火演化过程来推演模拟处理器150的状态。
量子处理器150a可以被配置为用于根据初始化模块140与演化模块142所提供的多个信号来求解一个量子问题。一旦该问题已被求解,该问题的解答可以通过读出装置160从互连量子位172的状态来进行测定。可以结合读出装置160来对输出模块144进行配置,以读出这一解答。
系统存储器126可以进一步包括一个驱动器模块146,该模块被配置为用于将信号输出至模拟处理器150。NIC 124可以被配置为用于与互连的量子位172和耦联装置174进行接口,或者直接进行或者通过读出装置160、量子位控制系统162、和/或者耦联装置控制系统164来进行。可替代地,NIC 124可以包括将来自驱动器模块146的命令翻译成信号(如,电压、电流)的软件和/或者硬件,这些信号被直接施加到互连的量子位172与耦联装置174上。在一个实施方案中,NIC 124可以包括将来自互连的量子位172与耦联装置174的信号(表示一个问题的解答或者某一其他形式的反馈)进行翻译的软件和/或者硬件,以便输出模块144能够解释它们。在某些实施方案中,初始化模块140、演化模块142和/或输出模块144可以与驱动器模块146进行通信而不是直接与NIC 124进行通信,以便发送信号并从模拟处理器150接收信号。
NIC 124的功能可以划分成两类:数据采集和控制。不同类型的芯片可以被用来处理每个分立的功能类别。数据采集用来在量子处理器150a已经完成一个计算之后测定互连的量子位172的物理特性。此类数据可以使用任何数量的定制的或者可商购的数据采集微控制器来测定,这些数据采集微控制器包括由Elan Digital Systems(Fareham,UK)公司制造的数据采集卡,包括AD132、AD136、MF232、MF236、AD142、AD218和CF241卡等等。可替代地,一种单一类型的微处理器,如Elan D403C或者D480C,可以处理数据采集与控制。可以有多个NIC 124,以便提供对互连的量子位172和耦连装置174的充分控制,并且测量在量子处理器150a上进行的量子计算的结果。
计算机102可以进一步被配置为用于接收一个计算问题并且将模拟处理器150所处理的一个计算问题的解答通过例如一个电话调制解调器、一个无线调制解调器、一种局域网连接(LAN)、一种广域网连接(WAN)、一种便携式数字数据装置、等等类似的装置发送至另一个系统。计算机102可以被配置为用于产生一种包含一个数字信号的载波,而模拟处理器150所处理的计算问题的解答被嵌入在其中。
模拟处理器150可以是一台超导量子计算机的形式,其实例包括量子位寄存器、读出装置,和辅助装置。超导量子计算机一般地在毫开尔文的温度下工作,并且通常在一种稀释制冷机中工作。稀释制冷机的一个实例是Leiden Cryogenics B.V.MNK 126系列(荷兰,Galgewater No.21,2311 VZ Leiden)。量子处理器150a的全部或者部分部可以装入稀释制冷机之内。例如,量子位控制系统162以及耦联装置控制系统164可以安装在稀释制冷机的外部而量子处理器150a的其余部安装在稀释制冷机的内部。
接收器130、量子处理器接口134a、以及驱动器模块146或者它们的任意组合可以通过多个现有的软件包来实施。合适的软件包包括(例如)MATLAB(The MathWorks,Natick,Massachusetts)、LabVIEW(National Instruments,Austin,Texas)、Mathematica(Wolfram Research,Inc.,Champaign,Illinois)、以及类似软件。
在一个实施方案中,接收器130可以被配置为用于接收一个计算问题处理请求,并且提供标识信息来指明一个实体负责(例如,财政上负责)所接收的计算问题处理请求。
在一个实施方案中,这些本发明的系统、装置与方法可以实施成一种计算机程序产品,该计算机程序产品包括嵌入在计算机可读存储媒质中的一种计算机程序机理。例如,该计算机程序产品可以包括量子处理器接口134a、操作系统128、接收器130、预处理管理器132、后处理管理器136等等方面。不同接口、管理器、以及模块的多个方面可以存储在CD-ROM、DVD、磁盘存储产品、任意其他计算机可读数据或者程序存储产品上,并且还可以通过互联网或者其他方式通过嵌入在一种载波之中的一种计算机数据信号(其中嵌入这些软件模块)的传输以及类似方式来进行电子式的分发。
在一个实施方案中,该问题求解系统100可以包括一个微处理器110、一个接收器130、一个预处理管理器136以及一个量子处理器接口134a。接收器130可以被配置为用于接收一个计算问题处理请求并且提供标识信息来指明一个实体负责所接收的计算问题处理请求。量子处理器接口134a可以被配置为用于将该计算问题处理请求转换成可以由量子处理器150a接收的一系列指令,以获取该计算问题处理请求的一个解答,和/或发送该计算问题的一个解答。
在其他实施方案中,问题求解系统100可以包括多个额外的处理器110,这些处理器被配置为用于存储一个计算问题处理请求的整个处理过程中的执行数据,包括多个处理变量、多个解答参数、多个仿真轨迹、多个检验点以及类似数据。例如,通过在预定的时间点上或者在预定的行为之后存储执行数据,有可能将问题求解系统100返回到一个预定的点或者检验点。在预定时间上存储执行数据可以包括(例如)每隔一定的间隔或者根据一个用户确定的进度来存储执行数据。
在一个实施方案中,如果问题求解系统100经历一次断电、和/或者一个应用程序或该操作系统停止执行其预期的功能和/或者一个应用程序或该操作系统的多个部分停止对该系统的其他部分做出响应,所存储的多个处理变量、解答参数、仿真轨迹、和/或者检验点、以及类似数据可以用来将问题求解系统100返回到一个预定的点或者检验点。
互联拓扑
一个具有n个顶点的完全图(记作Kn)是一个具有n个顶点的图,其中每个顶点均与其他顶点中的每一个相连(每对顶点之间有一条边)。在某些实施方案中,每对顶点之间的边可以是连接的、空的或者被加权的。
图2A示出一种拓扑结构200a,它可以包括多个量子位210a-d(整体记作210)和多个量子位220a-d(整体记作220)。量子位210在图2A中被垂直地布置而量子位220在图2A中被水平地布置。本领域的普通技术人员将会认识到,尽管水平与垂直方向均只示出了四个量子位,但这一数量是任意的,并且多个实施方案可以包括多于或者少于四个的量子位。量子位210、220可以是超导量子位。本系统与方法的某些实施方案中量子位210与量子位220之间可以不存在串扰。为了使串扰或者多个量子位之间非计划的耦联存在,来自两个对应的量子位的携带电流的导线必须以某种方式平行延伸,以允许来自一条第一导线之内的电流的通量诱导出一个电流在一条第二导线之中流动。因为量子位210与量子位220彼此垂直延伸,所以可以限制量子位210与量子位220之间的串扰。因此,尽管量子位210与量子位220可以是彼此接近的,但若不通过一个第三方结构,来自量子位210与量子位220的成对的量子位之间将不存在耦联的。每个量子位210a-d可以是被至少一个对应的约瑟夫逊结215a-d所中断的一个对应的超导材料回路212a-d。每个量子位220a-d可以是被至少一个对应的约瑟夫逊结225a-d所中断的一个对应的超导材料回路222a-d。耦联器230a-230p(整体记作230)对量子位210、220进行耦联。每个量子位210a-d通过来自耦联器230的四个对应的耦联器在邻近每个量子位210a-d与量子位220a-d的一部分相交叉部分的一个区域被耦联至每个量子位220a-d。每个耦联器230a-p可以是一个对应的超导材料回路,其中该回路或者超导材料可以对一个耦联区域限定一个周边。每个耦联器230a-p可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路,其中该回路或者超导材料可以对一个耦联区域限定一个周边,其中通过使得一条携带电流的导线(如超导材料回路212a-d、222a-d)以某种方式平行地延伸至耦联器230a-p,以允许来自超导材料回路212a-d、222a-d之中的电流的通量诱导出一个电流在一个耦联器230a-p之中流动,并且反之亦然,来使得耦联沿着该周边而发生。耦联器230可以是可调谐的,因为耦联器230在两个对应的量子位210、220之间所产生的耦联在一个模拟处理器的工作过程中可以被改变。该耦联在计算过程中可以变化。该耦联在多次计算之间可以变化,以便将一个问题嵌入到该模拟处理器之中。
图2B示出一种拓扑结构200B,它可以包括多个量子位210a-d(整体记作210)和多个量子位220a-d(整体记作220)。量子位210在图2B中垂直布置而量子位220在图2B中水平布置。本领域的普通技术人员将会认识到,尽管水平与垂直地示出了四个量子位,但这一数量是任意的,并且实施方案可以包括多于或者少于四个量子位。量子位210、220可以是超导量子位。本系统与方法的某些实施方案中量子位210与量子位220之间可以不存在串扰。为了使串扰或者多个量子位之间非计划的耦联存在,来自两个对应的量子位的携带电流的导线必须以某种方式平行延伸,以允许来自一条第一导线之内的电流的通量诱导出在一条第二导线之中流动的电流。因为量子位210与量子位220彼此垂直延伸,量子位210与量子位220之间的串扰可以受到限制。因此,尽管量子位210与量子位220可以是彼此邻近的,但若不通过一个第三方结构,来自量子位210与量子位220的成对的量子位之间是不会存在串扰的。每个量子位210a-d可以是被至少一个对应的约瑟夫逊结215a-d所中断的一个对应的超导材料回路212a-d。每个量子位220a-d可以是被至少一个对应的约瑟夫逊结225a-d所中断的一个对应的超导材料回路222a-d。耦联器240a-240p(整体记作240)对量子位210、220进行耦联。每个量子位210a-d通过来自耦联器240的四个对应的耦联器,在接近每个量子位210a-d与量子位220a-d的一部分相交叉部分的一个区域,被耦联至每个量子位220a-d。每个耦联器240a-p可以是对应的超导材料回路,其中该回路或者超导材料可以对一个耦联区域限定一个周边,该周边具有两个臂:一个第一臂基本上平行于量子位210的一个对应的量子位而延伸,而一个第二臂基本上平行于量子位220的一个对应的量子位而延伸。该周边可以包围或者可以不包围量子位210与量子位220的对应的量子位对彼此交叉部分的一部分。每个耦联器240a-p可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路,其中该回路或者超导材料可以对一个耦联区域限定一个周边,其中通过使得一条携带电流的导线(如超导材料回路212a-d、222a-d),以某种方式平行延伸至耦联器230a-p,以允许来自超导材料回路212a-d、222a-d之中的电流的通量诱导出一个电流在耦联器230a-p之中流动并且反之亦然,来使得耦联沿着该周边而发生。耦联器240可以是可调谐的,因为耦联器240在两个对应的量子位210、220之间产生的耦联在一个模拟处理器的工作过程中可以改变。该耦联在计算过程中可以变化。该耦联可以在多次计算之间变化,以便将一个问题嵌入到该模拟处理器之中。
耦联器230、240可以标记由量子位210与220所限定的一个格栅的多个顶点并且存在于量子位210、220彼此邻近之处,由此有助于有效的耦联。通过沿着多个对角耦联器230a、230f、230k、230p或者耦联器240a、240f、240k、240p进行铁磁性耦联,一个完全连通K4图300,例如如图3所示,可以被嵌入到拓扑结构200a、200b之中。在一个实施方案中,节点301可以在耦联器230a、240a将量子位210a、220a铁磁性耦联在一起的位置处嵌入到量子位210a、220a之中,这样使量子位210a的状态与量子位220a的状态是同一个状态。节点302可以在耦联器230f、240f将量子位210b、220b铁磁性耦联在一起的位置处嵌入到量子位210b、220b之中,这样使量子位210b的状态与量子位220b的状态是同一个状态。节点303可以在耦联器230k、240k将量子位210c、220c铁磁性耦联在一起的位置处嵌入到量子位210c、220c之中,这样使量子位210c的状态与量子位220c的状态是同一个状态。节点304可以在耦联器230p、240p将量子位210d、220d铁磁性耦联在一起的位置处嵌入到量子位210d、220d之中,这样使量子位210d的状态与量子位220d的状态是同一个状态。边312可以被嵌入到耦联器230b、230e或者240b、240e之中。边313可以被嵌入到耦联器230c、230i或者240c、240i之中。边314可以被嵌入到耦联器230d、230m或者240d、240m之中。边323可以被嵌入到耦联器230g、230j或者240g、240j之中。边324可以被嵌入到耦联器230h、230n或者240h、240n之中。边334可以被嵌入到耦联器230l、230o或者240l、240o之中。
拓扑结构200a、200b可以布置到一个模拟计算机芯片中。这种模拟计算机芯片可以是多层的。该模拟计算机芯片中可以有至少两层金属。多个超导材料回路212a-d可以被布置在该模拟计算机芯片的一个下金属层中。多个超导材料回路222a-d可以被布置在该模拟计算机芯片的一个上金属层中。耦联器230a-p、240a-p可以既存在于该上金属层中又存在于该下金属层中。耦联器230a-p、240a-p接近量子位210a-d时可以存在于该上金属层中,并且在接近量子位220a-d时可以存在于该下金属层中。在耦联器230a-p、240a-p之中可以使用多个通道来使上金属层与下金属层桥接。
拓扑结构200a可以被布置在另一个多层的模拟计算机芯片之中,这样使超导材料回路212a-d可以被布置在一个下金属层中,耦联器230a-p、240a-p可以既存在于一个上金属层中又存在于一个下金属层中,并且超导材料回路222a-d可以既被布置在该上金属层中又被布置在该下金属层中。多个超导材料回路220a-d可以主要存在于该下金属层中,但是在变得邻近超导材料回路210a-d时,可以通过使用通道而存在于该上金属层中。可以存在多个额外的金属层,这些金属层可以在模拟计算机芯片中用于屏蔽。
超导量子位的实例包括超导磁通量子位、超导电荷量子位、等等。例如,参见Makhlin等人于2001年发表在“Reviews of Modern Physics”第73卷第357-400页的结果。可以使用的通量量子位的实例包括rf-SQUID(包括被一个约瑟夫逊结所中断的一个超导回路)、持续电流量子位(包括被三个约瑟夫逊结所中断的一个超导回路)、等等。例如参见Mooij等人于1999年发表在“Science”第285卷第1036页和Orlando等人于1999年发表在“Phys.Rev.B”第60卷第15398页的结果。超导量子位的其他实例可以见于(例如)Il’ichev等人于2003年发表在“Phys.Rev.Lett.”第91卷第097906页的结果、Blatter等人于2001年发表在“Phys.Rev.B”第63卷第174511页的结果,以及Friedman等人于2000年发表在“Nature”第406卷第43页的结果之中。此外,也可以使用混合电荷-相位量子位。
在某些实施方案中,量子装置是通量量子位,它们是超导材料回路。该回路的实际形状并不重要。这意味着一个大致圆形的回路并不比一个拉长的“细瘦”回路更好或者更差。
片上控制电路可以被有效地布置在由量子位210和220所限定的格栅中的区域中。片上控制电路的实例可以见于美国专利申请公开号2008-0215850、美国专利申请序列号12/109,847、美国专利申请序列号12/120,354和美国专利申请序列号12/236,040中。
互连拓扑结构的实例包括美国专利申请公开号2006-0225165、美国专利申请序列号2008-0176750和美国专利申请序列号12/266,378。
量子位210、220相互作用。这是通过在量子位210、220与耦联器230、240之间建立一种互感来实现的。这一互感占据了其上布置着拓扑结构220a、220b的芯片上相当大的物理空间和总的量子位导线长度的相当一部分。
总体上具有更短与更窄导线的量子位将提高电感与电容的比值(在一个给定的βL),其中一个量子位的电感与电容的比值确定了该量子位的量子级别间隔。βL可以定义为
Figure BPA00001229961700221
其中L是每个对应量子位的电感,
Figure BPA00001229961700222
是每个对应量子位的临界电流,而Φ0是磁通量子。这些级别的间隔越远,该量子位所展现的量子效应就越可辨别。所具有的量子位具有更高连通性的处理器被认为是更强大的(对于给定数量的量子位),但是具有更高连通性的量子位固有地具有减小的量子能级间隔。
美国专利申请公开号2006-0225165和美国专利申请序列号12/266,378使用相对较小的量子位和较大的耦联器。多种模拟与量子处理器拓扑结构可以使用相对较大的量子位和较小的耦联器,以便产生具有增强量子效应的量子系统。每个量子位可以具有一个约为3.5的βL(它正比于该量子位的电感乘以该量子位的临界电流),而每个耦联器可以具有1与1.5之间的βL。在相同的线宽与约瑟夫逊结尺寸下,量子位应该约为耦联器物理尺寸的3倍,以便提升模拟处理器拓扑结构内的量子效应。还可以通过增大其线宽来将量子位做得更大,由此增加了不需要的电容,该电容减小了该量子位的电感与电容的比值,由此减小了该量子位所展示的量子效应。通过同样的方式可以将耦联器做得更长,这在其中减小了它们对应的电感与电容的比值。
本装置、系统、与方法允许量子位具有短的导线和小的约瑟夫逊结(转换为一个大的电感与电容的比值)。耦联器被放置在任何量子位交叉或者接触之处,并且在量子位的顶部将耦联器根据需要延伸一个尽量长的距离,可以产生用于耦联器与量子位的所期望的互感和βL<0}
铁磁性耦联意味着平行通量在能量方面是有利的,而反铁磁性耦联意味着反向平行通量在能量方面是有利的。耦联装置的实例可以见于(例如)美国专利申请公开号2006-0147154、美国专利申请公开号2008-0238531、美国专利申请公开号2008-0274898、美国专利申请序列号12/238,147以及美国专利申请序列号12/242,133之中。可替代地,还可以使用基于电荷的耦联装置。
图4示出一种完全连通的K8源图400,其中该源图中的每个节点通过一个边连接到该源图中所有其他节点上。图5示出一个拓扑结构500。拓扑结构500包括三个子拓扑结构501、502、503,其中所有的子拓扑结构都类似于拓扑结构200a。拓扑结构500可以包括多个类似于拓扑结构200b的子拓扑结构。
子拓扑结构501、503可以用来嵌入两个不同的K4图。子拓扑结构502可以用来对一个二部图进行编码,其中二部图是其多个顶点或节点可以被划分为两个不相交的集合V1与V2的一个图,这样二部图中的每一条边连接V1中的一个节点与V2中的一个节点;即,同一个集合中的两个节点之间没有边。子拓扑结构502可以嵌入一个完全二部图,这样V1中的每个节点与V2中的每个节点之间都存在一条边,其中V1中的每个节点与嵌入到子拓扑结构501中的多个节点相关联,而V2中的每个节点与嵌入到子拓扑结构503中的多个节点相关联。
子拓扑结构501可以包括多个量子位510a-d(整体记作510)和多个量子位520a-d(整体记作520)。量子位510被垂直地布置而量子位520被水平地布置。量子位510、520可以是超导量子位。每个量子位510a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。每个个量子位520a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。耦联器530a-530p(整体记作530)对量子位510、520进行耦联。每个量子位510a-d通过来自耦联器530中的四个对应的耦联器耦联至每个量子位520a-d。每个耦联器530a-p可以是对应的超导材料回路。每个耦联器530a-p可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。
耦联器530可以标记由量子位510与520所限定的一个格栅的多个顶点,并且存在于量子位510、520彼此邻近之处,由此有助于有效的耦联。通过沿着多个对角耦联器530a、530f、530k、530p进行耦联,一个完全连通的K4图可以被嵌入到拓扑结构501之中。在一个实施方案中,节点401可以在耦联器530a铁磁地将量子位510a、520a耦联在一起的位置处被嵌入到量子位510a、520a之中,这样使量子位510a的状态与量子位520a的状态是同一个状态。节点402可以在耦联器530f铁磁地将量子位510b、520b耦联在一起的位置处嵌入到量子位510b、520b之中,这样使量子位510b的状态与量子位520b的状态是同一个状态。节点403可以在耦联器530k铁磁地将量子位510c、520c耦联在一起的位置处嵌入到量子位510c、520c之中,这样使量子位510c的状态与量子位520c的状态是同一个状态。节点404可以在耦联器530p将量子位510d、520d耦联在一起的位置处嵌入到量子位510d、520d之中,这样使量子位510d的状态与量子位520d的状态是同一个状态。边412可以被嵌入到耦联器530b、530e之中。边413可以被嵌入到耦联器530c、530i之中。边414可以被嵌入到耦联器530d、530m之中。边423可以被嵌入到耦联器530g、530j之中。边424可以被嵌入到耦联器530h、530n之中。边434可以被嵌入到耦联器530l、530o之中。
子拓扑结构503可以包括多个量子位570a-d(整体记作570)和多个量子位580a-d(整体记作580)。量子位570被垂直地布置而量子位580被水平地布置。量子位570、580可以是超导量子位。每个量子位570a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。每个量子位580a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。多个耦联器590a-590p(整体记作590)对量子位570、580进行耦联。每个量子位570a-d通过来自耦联器590中的四个对应的耦联器耦联至每个量子位580a-d。每个耦联器590a-p可以是对应的超导材料回路。每个耦联器590a-p可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。
耦联器590可以标记由量子位570与580所限定的一个格栅的多个顶点,并且存在于量子位570、580彼此接近之处,由此有助于有效的耦联。通过沿着多个对角耦联器590a、590f、590k、590p进行铁磁性耦联,一个完全连通的K4图可以被嵌入到子拓扑结构503之中。在一个实施方案中,节点405可以在耦联器590a铁磁地将量子位570a、580a耦联在一起的位置处被嵌入到量子位570a、580a之中,这样使量子位570a的状态与量子位580a的状态是同一个状态。节点406可以在耦联器590f铁磁地将量子位570b、580b耦联在一起的位置处被嵌入到量子位570b、580b之中,这样使量子位570b的状态与量子位580b的状态是同一个状态。节点407可以在耦联器590k铁磁地将量子位570c、580c耦联在一起的位置处被嵌入到量子位570c、580c之中,这样使量子位570c的状态与量子位580c的状态是同一个状态。节点408可以在耦联器590p铁磁地将量子位570d、580d耦联在一起的位置处被嵌入到量子位570d、580d之中,这样使量子位570d的状态与量子位580d的状态是同一个状态。边456可以被嵌入到耦联器590b、590e之中。边457可以被嵌入到耦联器590c、590i之中。边458可以被嵌入到耦联器590d、590m之中。边467可以被嵌入到耦联器590g、590j之中。边468可以被嵌入到耦联器590h、590n之中。边478可以被嵌入到耦联器590l、590o之中。
子拓扑结构502可以包括多个量子位540a-d(整体记作540)和多个量子位550a-d(整体记作550)。量子位540被垂直地布置而量子位550被水平地布置。量子位540、550可以是超导量子位。每个量子位540a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。每个量子位550a-d可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。多个耦联器560a-560p(整体记作560)对量子位540、550进行耦联。每个量子位540a-d通过来自耦联器560中的四个对应的耦联器耦联至每个量子位550a-d。每个耦联器560a-p可以是对应的超导材料回路。每个耦联器560a-p可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。每个量子位540a-d可以被铁磁地或者反铁磁地耦联至来自多个量子位510a-d的一个对应的量子位,这样使量子位510a被耦联至540a,由此将节点401嵌入到量子位540a之中;量子位510b被耦联至540b,由此将节点402嵌入到量子位540b之中;量子位510c被耦联至540c,由此将节点403嵌入到量子位540c之中;并且量子位510d被耦联至540d,由此将节点404嵌入到量子位540d之中。每个量子位550a-d可以被铁磁地或者反铁磁地耦联至来自多个量子位580a-d的一个对应的量子位,这样使量子位580a被耦联至550a,由此将节点405嵌入到量子位550a之中;量子位580b被耦联至550b,由此将节点406嵌入到量子位550b之中;量子位580c被耦联至550c,由此将节点407嵌入到量子位550c之中;并且量子位580d被耦联至550d,由此将节点408嵌入到量子位550d之中。子拓扑结构之间的耦联可以通过耦联器512、523来实现。耦联器512可以是能够将子拓扑结构501中的量子位510耦联至子拓扑结构502中的量子位540的一系列耦联装置。耦联器523可以是能够将子拓扑结构502中的量子位550耦联至子拓扑结构503中的量子位580的一系列耦联装置。每个耦联器512、523可以是对应的超导材料回路。每个耦联器512、523可以是被至少一个对应的约瑟夫逊结所中断的一个对应的超导材料回路。
可以存在子拓扑结构之间的耦联器,它们并不耦联在两个子拓扑结构的量子位之间的线性距离。相反,可以存在多个拐角耦联器,它们将两个不同子拓扑结构中的相互垂直延伸的量子位对耦联在一起,并且拐角耦联器通过在该耦联器长度内具有一个约90度的拐角来耦联这两个垂直的量子位。
耦联器560可以标记由量子位540与550所限定的一个格栅的多个顶点,并且存在于量子位540、550彼此接近之处,由此有助于有效的耦联。边415可以被嵌入到耦联器560a之中。边425可以被嵌入到耦联器560b之中。边435可以被嵌入到耦联器560c之中。边445可以被嵌入到耦联器560d之中。边416可以被嵌入到耦联器560e之中。边426可以被嵌入到耦联器560f之中。边436可以被嵌入到耦联器560g之中。边446可以被嵌入到耦联器560h之中。边417可以被嵌入到耦联器560i之中。边427可以被嵌入到耦联器560j之中。边437可以被嵌入到耦联器560k之中。边447可以被嵌入到耦联器560l之中。边418可以被嵌入到耦联器560m之中。边428可以被嵌入到耦联器560n之中。边438可以被嵌入到耦联器560o之中。边448可以被嵌入到耦联器560p之中。
通过添加额外的K4与完全二部图到拓扑结构500中,可以嵌入具有更高节点数的多个图。通过建立两个拓扑结构500以及一个由四个呈2x2方形排列的子拓扑结构503所组成的二部图,可以嵌入一个完全K16图。
嵌入到拓扑结构200a、200b、500中的图形并不需要是完整的。也可以将多个稀松填满的图嵌入到更大的拓扑结构之中。
图6示出拓扑结构600。在来自图5的子拓扑结构501、502、503之外,拓扑结构600还包括子拓扑结构601、602、603。子拓扑结构之间的耦联器511、512、523、531、533、612、623也可以位于拓扑结构600之中。通过耦联器511、531、533,子拓扑结构501、503被耦联至子拓扑结构601、603,这样使可以将一个2XK8图嵌入到拓扑结构600之中。每个K8图或其一部分,如图4中的源图400,可以被耦联至来自该第二K8图中的多个变量。一个K8图可以被嵌入到子拓扑结构501、502、503之中,而一个第二K8图可以被嵌入到子拓扑结构601、602、603之中。子拓扑结构501、503与子拓扑结构601、603的多个量子位之间的耦联器511、512、523、531、533、612、623可以是可控制的,这样使铁磁耦联、反铁磁耦联、零耦联以及横向耦联均可以创建在成对的相邻量子位之间。
超导探针卡
在此所说明的不同实施方案提供了用于超导探针卡的系统与方法。一个超导探针卡可以包括至少一个超导针,这种针能够与一个超导集成电路建立超导连接。尽管常规金属与非超导探针卡在本领域是熟知的(如,由例如500Federal Road,Brookfield,CT 06804,USA的Wentworth Laboratories公司所售的那些探针卡),诸位发明人却并不知道有超导探针卡的先有说明或者实施。
在一个集成电路,如结合了拓扑结构(如,在拓扑结构200a、200b、500、600中示意性地说明了的那些拓扑结构)的集成电路工作时,典型地是建立对一个分离的电子系统的接口。通过这样一种接口,信号可以送往或者取自该集成电路,用于多种目的,包括但不限于:电力分配、通信、系统编程、校准、测量、系统监测、电路控制、反馈、计算、操作、等等。当与一个超导集成电路(“SIC”)的多个部件通信时,可能需要建立与非超导通信接口相反的一个超导通信接口。一个超导通信接口在某些应用中是有益的,因为它可以减小制冷系统(为达到超导温度所要求的)上的热负载并且它可以降低耦联到该SIC的信号噪声级别。后一个好处在涉及到一些高灵敏SIC(如超导处理器和/或者超导量子处理器)的应用时尤其重要。
用于与一个SIC通信的一种超导接口的实施已经见于本技术领域。一种普通的技术是使用超导的导线(如铝线)来引线连接到SIC上。涉及超导引线结合的系统的进一步详细说明参见美国专利申请序列号12/016,801。
尽管有效,但手工的引线连接是一个缓慢而且费力的过程。与一个SIC的通信接口可以涉及任意数目的单独通信路径,并且包括许多这类路径(即,大约一百或更多个)的应用会需要花费一段很长的时间来进行手工的引线连接。另外,引线连接是一个不能轻易撤销的过程。如前所述,在某些应用中,若该SIC可以方便地从系统拆除和/或者替换,那么测试、分析和/或维修就可以简化。一个超导探针卡的实施允许快速并且容易地制成到该SIC的超导连接,同时还允许该SIC被容易地拆除或者更换。
探针卡是为了快速地提供与一个集成电路的一个通信接口而设计的一种装置。典型的探针卡可以包括一块印刷电路板(PCB),该印刷电路板可联通地连接到多个从其上延伸的传导针。这些传导针的安排方式是:当接近该集成电路而定位时,该探针卡的对应的针与该集成电路上的一个具体元器件或者触垫对齐。然后可以使得这些探针卡针全体与该集成电路的对应元器件或者触垫进行接触,在它们之间建立畅通的连接。这些探针卡针保持与该集成电路的对应元器件或者触垫的接触时,可以保持畅通的连接。目前探针卡能够以各种形式来获得;但是,在此所说明的不同实施方案代表了旨在提供在制冷温度下与一个超导集成电路的超导连接的探针卡的最先的说明。
钨-3%铼是典型地用来在一些需要非超导连接的应用中形成常规金属探针卡的针的一种标准合金。这一材料被经常使用,至少部分地因为它易于延展而且持久耐用。探针卡针的耐用性特别重要,因为工作时,这种针被压靠而稳固接触在集成电路的一个元器件或者触垫上。确实,该压力是要使得这个针经常刮掉该触垫的一部分。因此该针尖必须持久耐用以便于反复使用,并且保证在后续的使用中形成可靠的接触。
钨-3%铼合金可以是能够超导的,但仅仅在低于1K的非常低的温度下。但是,正如Blaugher等人在《某些金属间化合物的超导特性》(“The Superconductivity of Some Intermetallic Compounds”,IBM Journal(1992),117-118页)中所述,随着铼的比例增加到约40%,该合金的临界温度(即,在该温度以下该合金超导)提高。因此,根据本系统与装置,说明了一种超导探针卡,该超导探针卡采用由一种钨铼合金所形成的多个针,该合金包括的铼的比例比之前本领域所使用的要高的多。在某些实施方案中,一种钨-26%铼合金被用来形成这些超导探针卡针。
一种超导探针卡可以被专门设计用来工作在大约至少两个温度之一:一个系统测试温度及一个完全实施温度。典型地,完全实施温度要低于系统测试温度。系统测试时,超导探针卡可以被用来在低于SIC的临界温度的一个温度下测试与分析该SIC,但是该温度仍然高于被完全实施时该SIC将要工作的温度。这么做的一个原因是,在决定将资源用于将该SIC冷却到该完全实施温度之前,分析并确认该SIC的超导电行为。例如,如果该SIC包括一个超导处理器,如一个超导量子处理器,那么在决定将该SIC冷却到超导量子计算所需的毫开尔文环境之前,需要测试超导状况下该SIC的行为。将一个装置冷却到该超导状况的最容易与最快速的方式之一是沉浸到一种液体冷却剂之中,如液态氦。如果储存在一个绝热的杜瓦瓶之中,一种液氦-4浴法可以保持一个约4.2K的温度。4.2K低于某些超导材料(如,铅和铌)的临界温度,因此为许多SIC应用提供了一个足够的测试温度。另外,一定容量的液态氦-4可以很容易地通过蒸发冷却(即,将氦蒸汽从该杜瓦瓶中抽出)而进一步冷却到约1K的一个温度范围,该温度要低于许多其他超导材料(如,锡和铝)的临界温度。因此,通过将一个SIC浸入到一个液态氦-4的浴之中(若需要,可以泵送)可以很容易地测试该SIC的超导电行为。
为了系统测试而实施的一块超导探针卡可以采用至少一种超导材料,该材料具有的临界温度高于在其中进行测试的制冷系统的基本温度。例如,在一个液态氦-4浴中使用的一块超导探针卡可以采用至少一种超导材料,该材料具有高于该液态氦-4的温度的一个临界温度。根据本系统与装置,一块超导探针卡可以包括多个针,该多个针由在约1K-5K的范围内超导的一种材料所形成。如Blaugher等人所示,这对应于一种具有约10%-30%铼的钨铼合金(即,从钨10%铼到钨30%铼)。在这一范围内,钨-26%铼是一种容易地以导线的形式获得的合金,因为它常用于高温热电偶装置中。
系统被完全实施时使用的一种超导探针卡可以采用至少一种超导材料,该材料的临界温度高于用于完全实施的制冷系统的基本温度。例如,用于提供与超导处理器(如超导量子处理器)的超导通信接口的一种超导探针卡可以采用多种超导材料,这些材料具有高于该超导量子处理器的工作温度的一个临界温度。典型地,一个超导量子处理器可以工作在毫开尔文范围,因此超导探针卡应该采用具有高于这一范围的临界温度的超导材料。注意到用于系统测试的温度范围典型地比用于完全系统实施的温度范围要高,所以适用于系统测试温度的一个超导探针卡也可以适用于完全系统实施温度,但反之未必。
图7示出根据一个所示的实施方案的一种超导探针卡700。探针卡700包括PCB 701,其在所示的实施方案中包括四个臂701a-701d。本领域的普通技术人员将会认识到,在多种替代实施方案中,PCB 701可以采取任意形式或者几何形状。尽管未示出,PCB 701可以包括多条超导迹线,其中每一条耦联到一个对应的超导触垫711a、711b上(图7中仅列出两个,整体记作711)。这些超导迹线(未示出)可以直接由一种超导材料形成,或者,它们可以由一种镀有超导材料的非超导材料形成。触垫711可以为超导针720(图中仅列出一个)提供连接位点。PCB 701还可以包括孔730,超导针720可以穿过该孔延伸,以建立一个与超导装置740的超导通信连接。在某些实施方案中,每个针720可以在某一点上沿其各自的长度而弯曲,以便穿过孔730而延伸。
所展示的探针卡700的实施方案是简化的,仅示出了触垫711与针720连接到臂701a,而连接到臂701b-701d的类似结构未被示出。这么做的意图在于减小图7的杂乱,而本领域的普通技术人员将会认识到,臂701a-701d可以包括类似于对臂701a所展示和所说明的结构与特征。出于类似的原因,PCB 701上的多条超导迹线已从图7中略去。本领域的普通技术人员将会认识到,这些迹线可以被PCB 701的绝缘材料的任意表面与部分所携带(包括PCB 701的内部层),并且可以最终提供与一个分离的信号分配系统的超导的通信连接。另外,图7中所示的实施方案将某些针示为白色而某些针示为黑色。在该示图中,与连接到对应的触垫711的针相反,用黑色表示连接到PCB 701底层的针。然而,本领域的普通技术人员将会认识到,根据实用所需,探针卡700可以包括任意数目的针720,以及任意对应数目的底层针(以黑色示出),包括没有底层针的实施方案。
如前所述,超导针720可以由一种超导材料形成,该材料具有高于超导探针卡700的拟定工作温度的一个临界温度。这种材料的一个实例是钨铼合金,如钨-26%铼。每个超导针720的一个第一末端被超导地可联通地连接到PCB701的一个对应的触垫711上。在某些实施方案中,这一连接是由(例如)焊接连接所实现的一种固定连接。每个超导针720的一个第二末端被超导地可联通地连接到超导装置740的一个对应触垫741上。在某些实施方案中,这一连接可以是一种自由连接,该连接是通过每个针尖与相应的触垫741中的一个之间的直接物理接触实现的。因此,在某些实施方案中所有的针尖能够以一种共面的方式来对齐,其中探针卡700将与一个具有一组平面触垫741的超导装置740一起使用。在其他实施方案中,多个针尖能够以一种非共面的方式来对齐,例如其中探针卡700将与一个具有一组非共面触垫741的超导装置740一起使用。在某些实施方案中,一个第一组针尖可以处在一个第一平面之内,而一个第二组针尖可以处在不同于该第一平面的一个第二平面之内。在某些这类实施方案中,该第一与第二平面可以基本上彼此平行。
超导装置740可以采取多种形式,并且可以包括一个超导集成电路。在某些实施方案中,超导740装置可以包括一个超导处理器,如一个超导量子处理器。这样的超导量子处理器可以包括多个电路,它们看起来与拓扑结构200a、200b、500、600中的一个相类似。在这些实施方案中,每个触垫741可以超导地可联通地连接到超导量子处理器740的一个对应的装置或者元器件上。可以包括在超导量子处理器740之中的装置或者元器件的实例包括,但不限于:超导通量量子位、超导相位量子位、超导电荷量子位、超导混合量子位、超导耦联装置、超导读出装置、以及超导的片上编程装置。美国专利公开号2008-215850中提供了超导的片上编程装置的进一步细节。
如前所述,在某些实施方案中,每个针720的一个第一末端可以通过一种焊料连接而超导地联通地连接到PCB 701的一个对应触垫711上。但是,钨铼合金是不易于焊接的。在本技术领域中,钨铼(低铼成份)经常被用于非超导的电气应用中并且,当需要焊料连接时,将钨铼镀上一层镍。但是,镍并不是一种超导材料,因此在一个超导探针卡中这一镍的涂层将妨碍信号的超导特性。根据本系统与本装置,每个超导针720的至少一部分可以镀上一种可焊接的超导材料,例如锌。
图8A示出了根据一个所展示实施方案的用于超导探针卡的一种超导针800a。如前所述,针800a可以由一种材料所形成,该材料能够在处于或者高于该探针卡的工作温度的一个温度下超导。例如,针800a可以由一种钨铼合金形成,其中该合金的临界温度取决于该合金中钨与铼的比例。钨铼合金特别适合于用作探针卡针,因为它们非常坚硬,并且因此不太可能由于与SIC的重复接触而损坏。确实,多种钨铼合金已经用于本技术领域中以形成探针卡针;但是,这些应用(参见(例如)Point Technologies公司在http://www.pointtech.com/pdf/def_mat_number.pdf上所提供的出版物“Probe Needle Part Number Clarification,Terminology,Tolerances andMaterial Properties”)局限于半导体与非超导的应用。根据本系统与装置,针800a可以由一种钨铼合金形成,该合金包含比本领域之前所实施的一个更高的铼的比例,用于形成一种超导探针卡这一新颖的目的。
超导针800a包括一个主体或者杆801和以一个点或者针尖810结尾的一个楔形端802。楔形端802用来建立与超导装置(如来自图7中的超导装置740)的触垫的一种物理的或者超导的电连接。在沿着杆801的长度的某处,并且优选地处在或者接近端811,针800a可以被连接到(例如,焊接)在超导探针卡的PCB部分上的一个超导触垫上。为了利于这一连接,杆801的至少一部分可以被覆以一种材料,该材料超导并且易于焊接。锌就是这种材料的一个实例。在某些实施方案中,锌镀层仅用在杆801上,而不用于楔形端802或者针尖810。这就在针800a的表面上锌与钨铼合金之间限定了一个边界803。本领域的普通技术人员将会认识到,在多种可替换实施方案中,边界803可以位于不同于图8A所示的相对于端811、针尖810和楔形端802的位置。本领域的普通技术人员还将认识到,如图8A所示的杆801与楔形末端802之间的相对长度在多种可替代实施方案中可以改变。针800a可以被化学蚀刻为类似于用于半导体与非超导目的的钨铼探针卡针的规格。但是,根据本系统和装置,钨铼合金具有更高的铼的比例(如,钨-26%铼),这样使针800a的临界温度高于典型半导体探针卡针的临界温度。
如前所述,一个超导探针卡针可以在沿其长度的某点上包括至少一个弯曲,这样使该针的尖头穿过该探针卡PCB中的一个孔(如孔730)而延伸。图8B示出了根据一种所示实施方案的用于超导探针卡的一个超导针800b。针800b类似于来自图8A中的针800a,除了针800b在其长度之内包括一个弯曲820。本领域的普通技术人员将会认识到,针800b的相对比例在不同的实施方案中可以改变。例如,弯曲820可以根据需要出现在更邻近端830或者更邻近尖端831处。类似地,尽管弯曲820被示出为约90度,本领域的普通技术人员将会认识到,大于90度或者小于90度的一个不同角度的弯曲可以用于多种可替代实施方案中。另外,针800b表面的锌与钨铼之间的边界833在不同实施方案中可以出现在相对于弯曲820不同的位置上。在某些实施方案中,针800b可以包括类似于弯曲820、邻近端830的一个第二弯曲,以便有助于与探针卡PCB上的一个特定的传导迹线或者触垫进行接触。
本领域的普通技术人员将会认识到,本系统与装置可以利用各种各样的探针卡针设计来实施,而并非仅仅利用图8A与8B中所示的探针卡针设计。例如,本系统与装置可以使用刀片探针卡针和/或开尔文探针卡针来实施。
如前所述,在已知的半导体和非超导探针卡设计中,针可以被镀上镍,以便有助于焊接。根据本系统与装置,超导探针卡针可以镀上完全不同于镍的锌,以便有助于焊接。在超导探针卡的设计中锌比镍更加优选,因为锌是超导材料,而镍不是。另外,许多超导电子学的应用,如超导量子计算,可以对磁场特别敏感。在这些应用中,有必要主要使用基本上非磁性的材料。锌与钨铼合金都是基本上无磁性的并且适用于磁宁静的环境中。
本领域的普通技术人员将会认识到,在本系统与装置中所述的超导探针卡针可以被镀以一种替代的超导并且易于焊接的材料。例如,在某些实施方案中,至少一个超导探针卡针的一部分可以被镀以铅、锡、或者锡/铅的合金。锡/铅的合金具有比锌更高的临界温度,并且因此在工作于更高的制冷温度(如,液态氦-4温度)下的实施方案中是优选的。本领域的普通技术人员将会认识到,锌的临界温度使其在液态氦-4温度下可能不是超导的。但是,在这些应用中,锌层的厚度可以在几个微米的量级,因此提供了在某些应用中可以忽略的一个电阻值。
本系统与装置的另一个方面是一个超导PCB在一种超导探针卡中的使用。一个超导PCB,如图7中的PCB 701,包括由一种超导材料所形成(或者镀以)的多条传导的迹线。这些迹线被用作PCB 701上的多个触垫711与某些外部信号分布系统之间的超导通信管道连接。例如,在一种系统测试实施中,PCB701上的多条超导迹线可以连接到一个浸入式探针的输入/输出系统,该探针用于一个液体制冷剂浴中电路的快速测试。可替代地,在一种完全系统实施中,PCB 701上的多条超导迹线可以连接到一个全规模的输入/输出系统之中的多条超导通信管道上,例如在美国专利申请序列号12/016,801中所说明的和/或者在美国专利申请序列号12/256,332中所说明的系统。
在本系统与装置的某些实施方案中,至少两个超导探针卡针可以被超导地可联通地连接到超导PCB的同一条传导迹线或者触垫上。这些实施方案特别适合用于提供与使用一个单独探针卡装置的多个芯片之间的通信管道。在这些应用中,耦联到超导PCB上的同一条传导迹线的至少两个超导探针卡针中的每一个还可以被超导地可联通地连接到一个对应的SIC上。
在此所述的不同实施方案提供用于一种超导探针卡的系统与装置。超导探针卡在涉及SIC的测试应用中以及在涉及SIC的完全实施的应用中是有利的。该探针卡方法可以优于其他方法而建立与一个集成电路的传导连接,如引线连接法,因为可以快速地完成一个探针卡与一个集成电路的连接(与断开)。在此所述的超导探针卡提供了与SIC的一种基本上非磁性的传导接口,其中该传导接口可以包括多条通信管道并且每个通信管道通过该探针卡提供往返于该SIC的一个基本上不间断的超导路径。
贯穿本说明书与所附权利要求,用来说明一种物理结构如“超导探针”时,术语“超导”用来说明在一个适当的温度下能够表现为一个超导体的一种材料。一种超导材料不是必须在本系统与装置的所有实施方案中都起超导体的作用。
对所展示的实施方案的以上说明(包括在摘要中所描述的)并非旨在是穷尽的或者旨在把这些实施方案限定到所披露的确切的形式。尽管为了说明的目的在此描述了多个具体的实施方案和实例,但是相关领域的普通技术人员将会认识到,可以做出不同的等价更改而不脱离本披露的精神与范围。在此所提供的不同实施方案的传授内容可以应用于其他模拟处理器,而不必一定是以上总体性说明的示例性量子处理器。
可将上述不同的实施方案进行组合以提供多个进一步的实施方案。在与此处的具体传授内容和定义并非不一致的意义上,本说明书所涉及和/或者在本申请书数据清单中所列出的(包括但不限于:美国临时专利申请序列号61/039,041,于2008年3月24日提交,题为“用于超导探针卡的系统、方法和设备”;和美国临时专利申请序列号61/039,710,于2008年3月26日提交,题为“用于模拟处理的系统、装置与方法”)并且转让给本申请的受让人的所有这些美国专利、美国专利申请公开物、美国专利申请书,均通过引用完全结合在此。如有必要,可以对这些实施方案的多个方面进行修改,以利用不同的专利、申请和公开文件中的系统、电路及概念来提供更进一步的实施方案。
鉴于以上的详细说明,对这些实施方案可做出这些及其他的改变。总之,在以下权利要求中,所使用的术语不应当解释为将权利要求限制为本说明书和这些权利要求所披露的特定实施方案,而是应当解释为包括所有可能的实施方案,连同这些权利要求有权获得的等效物的全部范围。因此,这些权利要求并不限于本披露。

Claims (23)

1.一种系统,包括:
一个第一量子位;
一个第二量子位,其中该第一量子位的一部分与该第二量子位相交叉;以及
一个耦联器,该耦联器具有一个周边并且该耦联器在该第一量子位与该第二量子位之间提供了一种联通性耦联,该耦联器物理性地邻近该第一量子位与该第二量子位相交叉的部分。
2.如权利要求1所述的系统,其中该第一量子位的部分与该第二量子位基本上垂直地交叉。
3.如权利要求1所述的系统,其中该耦联器的周边包围了该第一量子位与该第二量子位相交叉部分的至少一部分。
4.如权利要求1所述的系统,其中该耦联器的周边包围了该第一量子位的未与该第二量子位相交叉的一个第一部分以及该第二量子位的未与该第一量子位相交叉的一个第二部分。
5.如权利要求1所述的系统,其中该耦联器的周边包括了基本上平行于该第一量子位的一个长度延伸的一个第一臂以及基本上平行于该第二量子位的一个长度延伸的一个第二臂。
6.如权利要求1所述的系统,其中该第一量子位包括一个超导材料的第一量子位回路,该超导材料在一个第一临界温度下是超导的,以及至少一个约瑟夫逊结;该第二量子位包括一个超导材料的第二量子位回路,该超导材料在一个第二临界温度下是超导的,以及至少一个约瑟夫逊结;并且该耦联器包括一个超导材料的耦联回路,该超导材料在一个第三临界温度下是超导的。
7.如权利要求6所述的系统,其中该耦联回路被至少一个约瑟夫逊结中断。
8.如权利要求6所述的系统,其中该耦联器是在与该第一以及第二量子位分开的一个层上。
9.如权利要求6所述的系统,其中该耦联器是在与该第一或该第二量子位之一相同的一个层上。
10.如权利要求1所述的系统,其中该第一耦联器是可运行的以便至少以铁磁地、反铁磁地以及横向地方式之一使该第一量子位与该第二量子位相耦联。
11.一种多层的计算机芯片,包括:
至少部分地布置在一个第一金属层中的一个第一复数N个量子位;
至少部分地布置在一个第二金属层中的一个第二复数M个量子位;该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;以及
一个第一复数N乘以M个耦联装置,这些耦联装置各自邻近来自该第一与该第二复数个量子位的一个对应的量子位对彼此交叉之处。
12.如权利要求11所述的多层的计算机芯片,其中这些耦联装置中的至少一个包括基本上平行于该第一复数N个量子位中的一个量子位的一个长度延伸的一个第一臂以及基本上平行于该第二复数M量子位中的一个第二量子位的一个长度延伸的一个第二臂。
13.如权利要求11所述的多层的计算机芯片,其中该多个耦联装置被至少部分地布置在该第二金属层中。
14.如权利要求11所述的多层的计算机芯片,其中M等于N。
15.如权利要求11所述的多层的计算机芯片,进一步包括:
一个金属屏蔽层,该屏蔽层被放置用于减小围绕这些量子位以及这些耦联器的磁噪声。
16.如权利要求11所述的多层的计算机芯片,其中该第二复数个量子位被布置在该第二金属层以及该第一金属层二者之中,并且多个通道在该第二与该第一金属层之间提供对应的电流路径。
17.如权利要求11所述的多层的计算机芯片,其中该多个耦联装置既被布置在该第二金属层之中又被布置在该第一金属层之中并且多个通道在该第二与该第一金属层之间提供了多个对应的电流路径。
18.如权利要求11所述的多层的计算机芯片,其中该第一复数个量子位的这些量子位被安排为彼此平行,该第二复数个量子位中的这些量子位被安排为彼此平行,而该第二复数个量子位中的这些量子位被安排为垂直于该第一复数个量子位中的这些量子位。
19.如权利要求11所述的多层的计算机芯片,其中该第一复数个量子位中的这些量子位是以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第二复数个量子位中的这些量子位是以一种连续的顺序从一个第一量子位排列到一个第m量子位,该第一复数个量子位中的该第一量子位被铁磁地耦联到该第二复数个量子位中的该第一量子位,该第一复数个量子位中的一个第二量子位被铁磁地耦联到该第二复数个量子位中的一个第二量子位,该第一复数个量子位中的一个第三量子位被铁磁地耦联到该第二复数个量子位中的一个第三量子位,该第一复数个量子位中的一个第四量子位被铁磁地耦联到该第二复数个量子位中的一个第四量子位,该第一复数个量子位中的该第一量子位是可控制地可耦联到该第二复数个量子位中的该第二、第三以及第四量子位中的每一个上,该第一复数个量子位中的该第二量子位是可控制地可耦联到该第二复数个量子位中的第一、第三以及第四量子位中的每一个上,该第一复数个量子位中的该第三量子位是可控制地可耦联到该第二复数个量子位中的第一、第二与第四量子位中的每一个上,并且该第一复数个量子位中的该第四量子位是可控制地可耦联到该第二复数个量子位中的第一、第二以及第三量子位中的每一个上,以形成一种第一K4模块。
20.如权利要求19所述的多层的计算机芯片,进一步包括:
布置在一个第一金属层中的一个第三复数I个量子位;
至少部分地布置在一个第二金属层中的一个第四复数J个量子位;该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;
布置在一个第一金属层中的一个第五复数K个量子位;
至少部分地布置在一个第二金属层中的一个第六复数L个量子位;该第二复数个量子位中的每个量子位与该第一复数个量子位中的每个量子位相交叉;
一个第二复数I乘以J个耦联装置,该第二复数个耦联装置中的每个耦联装置至少部分地包围来自该第三以及第四复数个量子位的一个对应的量子位对彼此交叉的一个区域;
其中该第三复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第四复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第三复数个量子位中的该第一量子位是可控制地可耦联到该第四复数个量子位中的该第一、第二、第三与第四量子位中的每一个上,该第三复数个量子位中的该第二量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,该第三复数个量子位中的该第三量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,并且该第三复数个量子位中的该第四量子位是可控制地可耦联到该第四复数个量子位中的第一、第二、第三与第四量子位中的每一个上,以形成一个第一双部分的模块;以及
一个第三复数K乘以L个耦联装置,该第二复数个耦联装置中的每个耦联装置至少部分地包围来自该第三与第四复数个量子位的一个对应的量子位对彼此交叉的一个区域,
其中该第五复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第六复数个量子位中的这些量子位以一种连续的顺序从一个第一量子位排列到一个第n量子位,该第五复数个量子位中的该第一量子位被铁磁地耦联到该第六复数个量子位中的该第一量子位上,该第五复数个量子位中的一个第二量子位被铁磁地耦联到该第六复数个量子位中的一个第二量子位上,该第五复数个量子位中的一个第三量子位被铁磁地耦联到该第六复数个量子位中的一个第三量子位上,该第五复数个量子位中的一个第四量子位被铁磁地耦联到该第六复数个量子位中的一个第四量子位上,该第五复数个量子位中的该第一量子位是可控制地可耦联到该第六复数个量子位中的该第二、第三与第四量子位中的每一个上,该第五复数个量子位中的该第二量子位是可控制地可耦联到该第六复数个量子位中的第一、第三与第四量子位中的每一个上,该第五复数个量子位中的该第三量子位是可控制地可耦联到该第六复数个量子位中的第一、第二与第四量子位中的每一个上,并且该第五复数个量子位中的该第四量子位是可控制地可耦联到该第六复数个量子位中的第一、第二与第三量子位中的每一个上,以形成一个第二K4模块,并且
其中该第三复数个量子位中的这些量子位被铁磁地与该第一复数个量子位中的这些量子位的对应的那些相耦联,并且其中来自该第四复数个量子位的这些量子位被铁磁地与该第六复数个量子位中的这些量子位的对应的那些相耦联,以形成一个第一K8模块。
21.如权利要求20所述的多层的计算机芯片,进一步包括:
一个额外的复数个量子位以及一个额外的复数个耦联器,它们被配置为用来形成一个第二K8模块,其中来自该第一K8模块的至少一个量子位被可控制地耦联到来自该第二K8模块的至少一个量子位上。
22.如权利要求20所述的多层的计算机芯片,其中这些耦联器中的至少一个是一个拐角耦联器,该拐角耦联器是可运行的,以便将来自该第一K4模块的至少一个量子位耦联至来自该第五或第六复数个量子位的一个相应的对应量子位上。
23.如权利要求11所述的多层的计算机芯片,进一步包括:
用于在该多层的计算机芯片与一个数字计算机之间建立一个接口的一个超导探针卡,该超导探针卡包括:
一个印刷电路板,该印刷电路板包括携带了至少一个第一传导迹线的一种介电媒介,其中该第一传导迹线是由在低于一个临界温度时超导的一种材料形成的,以及;
至少一个第一传导针,该第一传导针至少部分地是由在低于一个临界温度时超导的一种材料形成的,其中该第一传导针的一个第一末端被可联通地连接到该印刷电路板上的第一传导迹线上,并且该第一传导针的一个第二末端是楔形的以形成一个尖端;
其中该第一传导迹线的临界温度与该第一传导针的临界温度均大约等于或者大于该超导探针卡的一个工作温度。
CN2009801102599A 2008-03-24 2009-03-23 用于模拟处理的系统、装置与方法 Pending CN101978368A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US3904108P 2008-03-24 2008-03-24
US61/039,041 2008-03-24
US3971008P 2008-03-26 2008-03-26
US61/039,710 2008-03-26
PCT/US2009/037984 WO2009120638A2 (en) 2008-03-24 2009-03-23 Systems, devices, and methods for analog processing

Publications (1)

Publication Number Publication Date
CN101978368A true CN101978368A (zh) 2011-02-16

Family

ID=41114619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801102599A Pending CN101978368A (zh) 2008-03-24 2009-03-23 用于模拟处理的系统、装置与方法

Country Status (6)

Country Link
US (5) US8421053B2 (zh)
EP (1) EP2263166B1 (zh)
JP (1) JP5296189B2 (zh)
CN (1) CN101978368A (zh)
CA (1) CA2719343C (zh)
WO (1) WO2009120638A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683460A (zh) * 2015-05-05 2018-02-09 凯恩迪股份有限公司 在传统处理器上模拟量子样计算的quanton表示
CN109313725A (zh) * 2015-12-16 2019-02-05 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
CN109792840A (zh) * 2016-09-15 2019-05-21 谷歌有限责任公司 用于减少量子信号串扰的多层印刷电路板

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
WO2010148120A2 (en) 2009-06-17 2010-12-23 D-Wave Systems Inc. Systems and methods for solving computational problems
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
EP2145294A4 (en) 2007-04-05 2010-12-22 Dwave Sys Inc PHYSICAL ACHIEVEMENTS OF A UNIVERSAL ADIABATIC QUANTUM COMPUTER
JP5296189B2 (ja) 2008-03-24 2013-09-25 ディー−ウェイブ システムズ,インコーポレイテッド アナログ処理用のシステム、装置、および方法
CA2724617C (en) 2008-05-20 2017-02-21 D-Wave Systems, Inc. Systems, methods, and apparatus for calibrating, controlling, and operating a quantum processor
US8229863B2 (en) 2008-05-28 2012-07-24 D-Wave Systems Inc. Method and apparatus for evolving a quantum system using a mixed initial hamiltonian comprising both diagonal and off-diagonal terms
EP2304550A2 (en) 2008-06-03 2011-04-06 D-Wave Systems Inc. Systems, methods and apparatus for superconducting demultiplexer circuits
WO2009152180A2 (en) 2008-06-10 2009-12-17 D-Wave Systems Inc. Parameter learning system for solvers
CA3029949C (en) 2008-09-03 2020-06-02 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
WO2010042735A2 (en) 2008-10-09 2010-04-15 D-Wave Systems Inc. Systems, methods and apparatus for measuring magnetic fields
EP3422412A3 (en) 2009-02-27 2019-05-01 D-Wave Systems Inc. Superconducting integrated circuit
WO2010151581A2 (en) 2009-06-26 2010-12-29 D-Wave Systems Inc. Systems and methods for quantum computation using real physical hardware
US8738105B2 (en) 2010-01-15 2014-05-27 D-Wave Systems Inc. Systems and methods for superconducting integrated circuts
JP2014504057A (ja) 2010-11-11 2014-02-13 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導磁束量子ビット読出しのためのシステム及び方法
US8977576B2 (en) 2010-11-19 2015-03-10 D-Wave Systems Inc. Methods for solving computational problems using a quantum processor
US9218567B2 (en) 2011-07-06 2015-12-22 D-Wave Systems Inc. Quantum processor based systems and methods that minimize an objective function
US9026574B2 (en) 2011-11-15 2015-05-05 D-Wave Systems Inc. Systems and methods for solving computational problems
US9192085B2 (en) 2012-01-20 2015-11-17 D-Ware Systems Inc. Systems, methods and apparatus for planar expulsion shields
US8841764B2 (en) * 2012-01-31 2014-09-23 International Business Machines Corporation Superconducting quantum circuit having a resonant cavity thermalized with metal components
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US9396440B2 (en) 2012-04-19 2016-07-19 D-Wave Systems Inc. Systems and methods for solving combinatorial problems
KR20130126337A (ko) * 2012-05-11 2013-11-20 에스케이하이닉스 주식회사 반도체 장치의 테스트 장비, 반도체 장치의 테스트 시스템 및 반도체 장치의 테스트 방법
US9064067B2 (en) * 2012-08-06 2015-06-23 Microsoft Technology Licensing, Llc Quantum gate optimizations
US9178154B2 (en) 2012-10-09 2015-11-03 D-Wave Systems Inc. Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
US9865648B2 (en) 2012-12-17 2018-01-09 D-Wave Systems Inc. Systems and methods for testing and packaging a superconducting chip
US9875215B2 (en) 2012-12-18 2018-01-23 D-Wave Systems Inc. Systems and methods that formulate problems for solving by a quantum processor using hardware graph decomposition
US9501747B2 (en) 2012-12-18 2016-11-22 D-Wave Systems Inc. Systems and methods that formulate embeddings of problems for solving by a quantum processor
US9207672B2 (en) 2013-01-25 2015-12-08 D-Wave Systems Inc. Systems and methods for real-time quantum computer-based control of mobile systems
EP2954416B1 (en) 2013-02-05 2021-05-12 D-Wave Systems, Inc. Systems and methods for error correction in quantum computation
US8972921B2 (en) * 2013-03-14 2015-03-03 International Business Machines Corporation Symmetric placement of components on a chip to reduce crosstalk induced by chip modes
US8865537B2 (en) 2013-03-14 2014-10-21 International Business Machines Corporation Differential excitation of ports to control chip-mode mediated crosstalk
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US9489634B2 (en) 2013-03-15 2016-11-08 Microsoft Technology Licensing, Llc Topological quantum computation via tunable interactions
US9471880B2 (en) * 2013-04-12 2016-10-18 D-Wave Systems Inc. Systems and methods for interacting with a quantum computing system
US9424526B2 (en) 2013-05-17 2016-08-23 D-Wave Systems Inc. Quantum processor based systems and methods that minimize a continuous variable objective function
US10068180B2 (en) 2013-06-07 2018-09-04 D-Wave Systems Inc. Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
CN105531725B (zh) 2013-06-28 2018-03-13 D-波系统公司 用于对数据进行量子处理的系统和方法
US10318881B2 (en) 2013-06-28 2019-06-11 D-Wave Systems Inc. Systems and methods for quantum processing of data
US9727823B2 (en) 2013-07-23 2017-08-08 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US9129224B2 (en) 2013-07-24 2015-09-08 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
US9495644B2 (en) 2013-07-24 2016-11-15 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor by reducing errors
US9183508B2 (en) 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US10037493B2 (en) 2013-10-22 2018-07-31 D-Wave Systems Inc. Universal adiabatic quantum computing with superconducting qubits
WO2015060256A1 (ja) * 2013-10-22 2015-04-30 富士フイルム株式会社 撮像モジュールの製造方法及び撮像モジュールの製造装置
US9588940B2 (en) 2013-12-05 2017-03-07 D-Wave Systems Inc. Sampling from a set of spins with clamping
CA3189028A1 (en) * 2014-01-06 2015-07-09 Google Llc Constructing and programming quantum hardware for quantum annealing processes
US9634224B2 (en) 2014-02-14 2017-04-25 D-Wave Systems Inc. Systems and methods for fabrication of superconducting circuits
EP3828782A1 (en) 2014-02-28 2021-06-02 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US10002107B2 (en) 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
US9710758B2 (en) 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
WO2016025598A1 (en) * 2014-08-13 2016-02-18 D-Wave Systems Inc. Method of forming superconducting wiring layers with low magnetic noise
CN107077642B (zh) 2014-08-22 2021-04-06 D-波系统公司 可用于量子计算的用于求解问题的系统和方法
US10552755B2 (en) 2014-08-22 2020-02-04 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor to reduce intrinsic/control errors
JP5851570B1 (ja) 2014-08-29 2016-02-03 株式会社日立製作所 半導体装置
JP5865456B1 (ja) 2014-08-29 2016-02-17 株式会社日立製作所 半導体装置
JP5901712B2 (ja) * 2014-08-29 2016-04-13 株式会社日立製作所 半導体装置および情報処理装置
US10031887B2 (en) 2014-09-09 2018-07-24 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor via reduced readouts
US11797641B2 (en) 2015-02-03 2023-10-24 1Qb Information Technologies Inc. Method and system for solving the lagrangian dual of a constrained binary quadratic programming problem using a quantum annealer
CA2881033C (en) 2015-02-03 2016-03-15 1Qb Information Technologies Inc. Method and system for solving lagrangian dual of a constrained binary quadratic programming problem
WO2016199220A1 (ja) * 2015-06-09 2016-12-15 株式会社日立製作所 情報処理装置及びその制御方法
ES2850151T3 (es) * 2015-06-29 2021-08-25 Parity Quantum Computing GmbH Dispositivo y procedimiento de procesamiento cuántico
EP4002228A1 (en) 2015-08-13 2022-05-25 D-Wave Systems Inc. Systems and methods for creating and using higher degree interactions between quantum devices
US11157817B2 (en) 2015-08-19 2021-10-26 D-Wave Systems Inc. Discrete variational auto-encoder systems and methods for machine learning using adiabatic quantum computers
CN108351987A (zh) 2015-08-19 2018-07-31 D-波系统公司 用于使用绝热量子计算机进行机器学习的系统和方法
JP6728234B2 (ja) 2015-09-30 2020-07-22 グーグル エルエルシー 共面導波管の磁束量子ビット
US11100416B2 (en) 2015-10-27 2021-08-24 D-Wave Systems Inc. Systems and methods for degeneracy mitigation in a quantum processor
US10755190B2 (en) 2015-12-21 2020-08-25 D-Wave Systems Inc. Method of fabricating an electrical filter for use with superconducting-based computing systems
US10268622B2 (en) * 2016-01-29 2019-04-23 D-Wave Systems Inc. Systems and methods for increasing analog processor connectivity
US10614370B2 (en) 2016-01-31 2020-04-07 QC Ware Corp. Quantum computing as a service
US10484479B2 (en) 2016-01-31 2019-11-19 QC Ware Corp. Integration of quantum processing devices with distributed computers
US10599988B2 (en) 2016-03-02 2020-03-24 D-Wave Systems Inc. Systems and methods for analog processing of problem graphs having arbitrary size and/or connectivity
US10817796B2 (en) 2016-03-07 2020-10-27 D-Wave Systems Inc. Systems and methods for machine learning
EP3427196B1 (en) 2016-03-11 2021-12-22 1QB Information Technologies Inc. Methods and systems for quantum computing
US10229355B2 (en) 2016-04-13 2019-03-12 Iqb Information Technologies Inc. Quantum processor and its use for implementing a neural network
US10789540B2 (en) 2016-04-18 2020-09-29 D-Wave Systems Inc. Systems and methods for embedding problems into an analog processor
US11127893B2 (en) 2016-05-03 2021-09-21 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
WO2017195114A1 (en) 2016-05-09 2017-11-16 1Qb Information Technologies Inc. Method and system for improving a policy for a stochastic control problem
US10044638B2 (en) * 2016-05-26 2018-08-07 1Qb Information Technologies Inc. Methods and systems for quantum computing
US9870273B2 (en) 2016-06-13 2018-01-16 1Qb Information Technologies Inc. Methods and systems for quantum ready and quantum enabled computations
WO2017214331A1 (en) 2016-06-07 2017-12-14 D-Wave Systems Inc. Systems and methods for quantum processor topology
US10671937B2 (en) 2016-06-08 2020-06-02 D-Wave Systems Inc. Systems and methods for quantum computation
DE102016110780A1 (de) * 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
WO2018058061A1 (en) 2016-09-26 2018-03-29 D-Wave Systems Inc. Systems, methods and apparatus for sampling from a sampling server
WO2018063139A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Tileable arrays of qubits
US11042811B2 (en) 2016-10-05 2021-06-22 D-Wave Systems Inc. Discrete variational auto-encoder systems and methods for machine learning using adiabatic quantum computers
US10929576B2 (en) 2016-12-05 2021-02-23 1Qb Information Technologies Inc. Method for estimating the thermodynamic properties of a quantum Ising model with transverse field
WO2018106942A1 (en) 2016-12-07 2018-06-14 D-Wave Systems Inc. Superconducting printed circuit board related systems, methods, and apparatus
CN117808110A (zh) 2016-12-29 2024-04-02 谷歌有限责任公司 降低寄生电容并耦合到电感耦合器模式
US10346508B2 (en) 2017-01-12 2019-07-09 D-Wave Systems Inc. Re-equilibrated quantum sampling
US11023821B2 (en) 2017-01-27 2021-06-01 D-Wave Systems Inc. Embedding of a condensed matter system with an analog processor
US11263547B2 (en) 2017-01-30 2022-03-01 D-Wave Systems Inc. Quantum annealing debugging systems and methods
EP4142457A1 (en) 2017-02-01 2023-03-01 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US10133603B2 (en) 2017-02-14 2018-11-20 Bank Of America Corporation Computerized system for real-time resource transfer verification and tracking
US10447472B2 (en) 2017-02-21 2019-10-15 Bank Of America Corporation Block computing for information silo
US10454892B2 (en) 2017-02-21 2019-10-22 Bank Of America Corporation Determining security features for external quantum-level computing processing
US10243976B2 (en) 2017-02-24 2019-03-26 Bank Of America Corporation Information securities resource propagation for attack prevention
US10489726B2 (en) 2017-02-27 2019-11-26 Bank Of America Corporation Lineage identification and tracking of resource inception, use, and current location
WO2018160599A1 (en) * 2017-03-01 2018-09-07 QC Ware Corp. Quantum computing as a service
US10929294B2 (en) 2017-03-01 2021-02-23 QC Ware Corp. Using caching techniques to improve graph embedding performance
US10440051B2 (en) 2017-03-03 2019-10-08 Bank Of America Corporation Enhanced detection of polymorphic malicious content within an entity
US10284496B2 (en) 2017-03-03 2019-05-07 Bank Of America Corporation Computerized system for providing resource distribution channels based on predicting future resource distributions
US10270594B2 (en) 2017-03-06 2019-04-23 Bank Of America Corporation Enhanced polymorphic quantum enabled firewall
US10437991B2 (en) 2017-03-06 2019-10-08 Bank Of America Corporation Distractional variable identification for authentication of resource distribution
US10412082B2 (en) 2017-03-09 2019-09-10 Bank Of America Corporation Multi-variable composition at channel for multi-faceted authentication
US11120356B2 (en) 2017-03-17 2021-09-14 Bank Of America Corporation Morphing federated model for real-time prevention of resource abuse
US10440052B2 (en) 2017-03-17 2019-10-08 Bank Of America Corporation Real-time linear identification of resource distribution breach
US11055776B2 (en) 2017-03-23 2021-07-06 Bank Of America Corporation Multi-disciplinary comprehensive real-time trading signal within a designated time frame
US10796240B2 (en) 2017-07-22 2020-10-06 QC Ware Corp. Performing fault tree analysis on quantum computers
US10381708B2 (en) * 2017-10-30 2019-08-13 International Business Machines Corporation Superconducting resonator to limit vertical connections in planar quantum devices
WO2019118644A1 (en) 2017-12-14 2019-06-20 D-Wave Systems Inc. Systems and methods for collaborative filtering with variational autoencoders
CN111788588A (zh) * 2017-12-20 2020-10-16 D-波系统公司 量子处理器中耦合量子位的系统和方法
JP7220222B2 (ja) 2018-01-22 2023-02-09 ディー-ウェイブ システムズ インコーポレイテッド アナログプロセッサの性能を向上させるシステム及び方法
US11074382B2 (en) 2018-01-30 2021-07-27 International Business Machines Corporation Quantum computing device design
WO2019168721A1 (en) 2018-02-27 2019-09-06 D-Wave Systems Inc. Systems and methods for coupling a superconducting transmission line to an array of resonators
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US11481354B2 (en) 2018-04-24 2022-10-25 D-Wave Systems Inc. Systems and methods for calculating the ground state of non-diagonal Hamiltonians
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
WO2020036673A2 (en) * 2018-06-14 2020-02-20 Rigetti & Co., Inc. Modular quantum processor architectures
JP7182173B2 (ja) * 2018-06-20 2022-12-02 株式会社デンソー 変数埋込方法及び処理システム
US11386346B2 (en) 2018-07-10 2022-07-12 D-Wave Systems Inc. Systems and methods for quantum bayesian networks
US10811588B2 (en) 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture
CN112956129A (zh) 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US11678433B2 (en) 2018-09-06 2023-06-13 D-Wave Systems Inc. Printed circuit board assembly for edge-coupling to an integrated circuit
JP7173804B2 (ja) * 2018-09-14 2022-11-16 株式会社東芝 電子回路、発振器、及び計算装置
US11593174B2 (en) 2018-10-16 2023-02-28 D-Wave Systems Inc. Systems and methods for scheduling programs for dedicated execution on a quantum processor
US10474960B1 (en) * 2018-10-25 2019-11-12 International Business Machines Corporation Approximate gate and supercontrolled unitary gate decompositions for two-qubit operations
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US11461644B2 (en) 2018-11-15 2022-10-04 D-Wave Systems Inc. Systems and methods for semantic segmentation
US11468293B2 (en) 2018-12-14 2022-10-11 D-Wave Systems Inc. Simulating and post-processing using a generative adversarial network
US11526795B1 (en) 2019-01-14 2022-12-13 QC Ware Corp. Executing variational quantum algorithms using hybrid processing on different types of quantum processing units
JP2022517100A (ja) 2019-01-17 2022-03-04 ディー-ウェイブ システムズ インコーポレイテッド クラスタ収縮を使用するハイブリッドアルゴリズムのためのシステム及び方法
US11900264B2 (en) 2019-02-08 2024-02-13 D-Wave Systems Inc. Systems and methods for hybrid quantum-classical computing
US11625612B2 (en) 2019-02-12 2023-04-11 D-Wave Systems Inc. Systems and methods for domain adaptation
JP6675565B1 (ja) * 2019-02-21 2020-04-01 Mdr株式会社 量子計算素子
US11567779B2 (en) 2019-03-13 2023-01-31 D-Wave Systems Inc. Systems and methods for simulation of dynamic systems
US11593695B2 (en) 2019-03-26 2023-02-28 D-Wave Systems Inc. Systems and methods for hybrid analog and digital processing of a computational problem using mean fields
US11288073B2 (en) * 2019-05-03 2022-03-29 D-Wave Systems Inc. Systems and methods for calibrating devices using directed acyclic graphs
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
US11647590B2 (en) 2019-06-18 2023-05-09 D-Wave Systems Inc. Systems and methods for etching of metals
WO2020255076A1 (en) 2019-06-19 2020-12-24 1Qb Information Technologies Inc. Method and system for mapping a dataset from a hilbert space of a given dimension to a hilbert space of a different dimension
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11714730B2 (en) 2019-08-20 2023-08-01 D-Wave Systems Inc. Systems and methods for high availability, failover and load balancing of heterogeneous resources
US11425841B2 (en) 2019-09-05 2022-08-23 International Business Machines Corporation Using thermalizing material in an enclosure for cooling quantum computing devices
US11790259B2 (en) 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
JP6773359B1 (ja) * 2020-01-16 2020-10-21 Mdr株式会社 量子計算素子
USD1002664S1 (en) 2020-02-24 2023-10-24 D-Wave Systems Inc. Display screen or portion thereof with graphical user interface
US11409426B2 (en) 2020-02-24 2022-08-09 D-Wave Systems Inc. User in interface, programmer and/or debugger for embedding and/or modifying problems on quantum processors
JP7080927B2 (ja) * 2020-07-01 2022-06-06 グーグル エルエルシー 共面導波管の磁束量子ビット
CN112329298A (zh) * 2020-10-30 2021-02-05 中国科学院高能物理研究所 一种高方向性矩形波导定向耦合器的仿真优化方法及装置
CN113033812B (zh) * 2021-04-01 2022-03-18 腾讯科技(深圳)有限公司 量子操作执行方法、装置及量子操作芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088102A (zh) * 2004-12-23 2007-12-12 D-波系统公司 包括量子装置的模拟处理器
CN101095245A (zh) * 2004-12-30 2007-12-26 D-波系统公司 耦连方法和信息处理结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343979A (en) * 1965-10-22 1967-09-26 Jr Charles E Hamrin Method for depositing a tungsten-rhenium metal alloy on a substrate
US4660061A (en) * 1983-12-19 1987-04-21 Sperry Corporation Intermediate normal metal layers in superconducting circuitry
US5430012A (en) * 1991-12-02 1995-07-04 Sumitomo Electric Industries, Ltd. Superconducting multilayer interconnection formed of a-axis and c-axis oriented oxide superconductor materials
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US7025710B2 (en) 1998-07-23 2006-04-11 Unisen, Inc. Elliptical exercise device and arm linkage
US6987282B2 (en) * 2000-12-22 2006-01-17 D-Wave Systems, Inc. Quantum bit with a multi-terminal junction and loop with a phase shift
MXPA05008444A (es) * 2003-02-14 2006-03-10 Clearsight Systems Inc Metodo y aparato programable para calculo cuantico.
US6926921B2 (en) * 2003-05-05 2005-08-09 Hewlett-Packard Development Company, L.P. Imprint lithography for superconductor devices
US7418283B2 (en) * 2004-03-29 2008-08-26 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
US7109593B2 (en) * 2004-07-30 2006-09-19 Microsoft Corporation Systems and methods for performing quantum computations
US7268576B2 (en) * 2004-11-08 2007-09-11 D-Wave Systems Inc. Superconducting qubit with a plurality of capacitive couplings
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
JP4836028B2 (ja) * 2006-02-09 2011-12-14 日本電気株式会社 超伝導量子演算回路
US7778951B2 (en) * 2006-08-02 2010-08-17 The Mitre Corporation Efficient construction of quantum computational clusters using Hadamard rotations
WO2008058360A1 (en) * 2006-11-13 2008-05-22 Research In Motion Limited System, method and mobile device for displaying wireless mode indicators
JP2010511293A (ja) * 2006-12-01 2010-04-08 ディー−ウェイブ システムズ,インコーポレイテッド 量子コンピューティング用集積回路で使用するための超伝導遮蔽
EP2126800A4 (en) * 2006-12-05 2012-07-11 Dwave Sys Inc SYSTEMS, METHODS AND DEVICES FOR LOCAL PROGRAMMING OF QUANTUM PROCESSOR ELEMENTS
US8195596B2 (en) * 2007-01-12 2012-06-05 D-Wave Systems Inc. Systems, devices, and methods for interconnected processor topology
WO2008089559A1 (en) * 2007-01-23 2008-07-31 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7843209B2 (en) * 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
US7800395B2 (en) * 2007-05-02 2010-09-21 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8098179B2 (en) * 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
CN101868802B (zh) * 2007-09-24 2013-12-25 D-波系统公司 用于量子位状态读出的系统、方法以及装置
WO2009039663A1 (en) * 2007-09-25 2009-04-02 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8159313B2 (en) * 2007-10-22 2012-04-17 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US8190548B2 (en) * 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
US8102185B2 (en) * 2008-01-28 2012-01-24 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
JP5296189B2 (ja) 2008-03-24 2013-09-25 ディー−ウェイブ システムズ,インコーポレイテッド アナログ処理用のシステム、装置、および方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088102A (zh) * 2004-12-23 2007-12-12 D-波系统公司 包括量子装置的模拟处理器
CN101095245A (zh) * 2004-12-30 2007-12-26 D-波系统公司 耦连方法和信息处理结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.GRAJCAR: "Four-Qubit Device with Mixed Coupling", 《PHYSICAL REVIEW LETTERS》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683460A (zh) * 2015-05-05 2018-02-09 凯恩迪股份有限公司 在传统处理器上模拟量子样计算的quanton表示
US11205135B2 (en) 2015-05-05 2021-12-21 Kyndi, Inc. Quanton representation for emulating quantum-like computation on classical processors
CN107683460B (zh) * 2015-05-05 2022-01-28 凯恩迪股份有限公司 在传统处理器上模拟量子样计算的quanton表示
CN109313725A (zh) * 2015-12-16 2019-02-05 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
US11188843B2 (en) 2015-12-16 2021-11-30 Google Llc Programmable universal quantum annealing with co-planar waveguide flux qubits
CN109313725B (zh) * 2015-12-16 2021-12-24 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
CN114781643A (zh) * 2015-12-16 2022-07-22 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
CN114781643B (zh) * 2015-12-16 2023-04-14 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
CN109792840A (zh) * 2016-09-15 2019-05-21 谷歌有限责任公司 用于减少量子信号串扰的多层印刷电路板
CN109792840B (zh) * 2016-09-15 2022-03-04 谷歌有限责任公司 用于减少量子信号串扰的多层印刷电路板

Also Published As

Publication number Publication date
EP2263166A2 (en) 2010-12-22
US20130005580A1 (en) 2013-01-03
US9406026B2 (en) 2016-08-02
WO2009120638A2 (en) 2009-10-01
US8421053B2 (en) 2013-04-16
EP2263166A4 (en) 2014-07-30
US9170278B2 (en) 2015-10-27
US9779360B2 (en) 2017-10-03
JP5296189B2 (ja) 2013-09-25
EP2263166B1 (en) 2020-02-19
JP2011524026A (ja) 2011-08-25
US20110022820A1 (en) 2011-01-27
WO2009120638A3 (en) 2009-12-17
CA2719343C (en) 2017-03-21
CA2719343A1 (en) 2009-10-01
US20160314407A1 (en) 2016-10-27
US8772759B2 (en) 2014-07-08
US20160019468A1 (en) 2016-01-21
US20140329687A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
CN101978368A (zh) 用于模拟处理的系统、装置与方法
Rosenberg et al. Solid-state qubits: 3D integration and packaging
Sachdev Colloquium: Order and quantum phase transitions in the cuprate superconductors
Chen et al. Pair density wave in the pseudogap state of high temperature superconductors
Niemier et al. Clocking structures and power analysis for nanomagnet-based logic devices
JP4189502B2 (ja) 磁性多層膜ドットを用いた高周波デバイス
Martínez-Pérez et al. Three-axis vector nano superconducting quantum interference device
Russo et al. Artificial intelligence-based models for reconstructing the critical current and index-value surfaces of HTS tapes
Lesser et al. Majorana zero modes induced by superconducting phase bias
Endres et al. Current–phase relation of a WTe2 josephson junction
Qin et al. Transport signatures of a Majorana qubit and read-out-induced dephasing
Nguyen et al. A new broken U (1)-symmetry in extreme type-II superconductors
Zheng et al. Formation of two conjoint fivefold deformation twins in copper nanowires with molecular dynamics simulation
Pesin et al. Scattering theory of transport in coherent quantum Hall bilayers
CN112585626A (zh) 用于量子计算芯片的引线接合串扰减少
Monaco et al. Elliptic annular Josephson tunnel junctions in an external magnetic field: the statics
Kumari et al. Performance and signal integrity analysis of intercalation‐doped MLVGNR interconnects
Sujani et al. Kosterlitz-Thouless vortex-scaling equations with nonzero current drives
Carlaw et al. Has the ICT revolution run its course?
Koshelev et al. Universal properties for linelike melting of the vortex lattice
Nam et al. Effect of magnetic field direction on the remanent resistance levels and vortex chirality of a multilayered magnetic ring
Paramekanti et al. Testing for Z 2 topological order in variational wave functions for spin liquids
RU2120142C1 (ru) Магнитный инвертор
Kumar et al. Neural Networks for Fast Design Space Exploration of On-Chip Interconnect Networks
Fortune et al. Calorimetric Observation of Magnetic-Field-Induced High-Field FFLO Superconducting Phase in λ-(BETS) 2 GaCl 4

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110216