CN116341478A

CN116341478A - 量子芯片的布线方法、装置、设备及存储介质

Info

Publication number: CN116341478A
Application number: CN202310126743.2A
Authority: CN
Inventors: 杨卓琛; 焦晓杨; 晋力京
Original assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Current assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Priority date: 2023-02-16
Filing date: 2023-02-16
Publication date: 2023-06-27
Anticipated expiration: 2043-02-16
Also published as: CN116341478B

Abstract

本公开提供了量子芯片的布线方法、装置、设备及存储介质，涉及计算机技术领域，尤其涉及量子芯片、量子芯片制备领域。具体实现方案为：确定量子芯片的网格布线区域中第一方向上

条第一直线的优先级；确定所述网格布线区域中第二方向上的2N条第二直线的优先级；基于所述

条第一直线的优先级、所述2N条第二直线的优先级，以及N个待布线节点对的优先级，从第二直线与第一直线的交点中，确定出第i待布线节点对所对应的第i目标交点组，其中，第i目标交点组所包含的目标交点为经过所述网格布线区域中的第一直线和第二直线，将所述量子芯片中的第i端口与第j引脚连接所需经过的交点。

Description

量子芯片的布线方法、装置、设备及存储介质

技术领域

本公开涉及计算机技术领域，尤其涉及量子芯片、量子芯片制造领域。

背景技术

相比于传统计算，量子计算在求解诸如大数分解之类的问题上展现出显著优势；对量子多体系统、量子化学模拟等前沿研究也具有重要意义。当超导量子比特规模化后，量子芯片中需要集成的线路数量也在不断增加，并且增加速度是量子比特增速的两倍到三倍，因此布线的设计也就成为量子芯片设计中极具挑战的一个核心问题。

发明内容

本公开提供了一种用于量子芯片的布线方法、装置、设备及存储介质。

根据本公开的一方面，提供了一种量子芯片的布线方法，包括：

确定量子芯片的网格布线区域中第一方向上

条第一直线的优先级；其中，所述网格布线区域位于所述量子芯片的引脚区域与端口区域之间；所述引脚区域中设置有N个引脚；所述端口区域中设置有N个端口；所述N为大于等于2的正整数；所述

条第一直线中各第一直线的优先级与N个待布线节点对中各待布线节点对的优先级相关；所述N个待布线节点对是基于所述N个端口与所述N个引脚所确定；所述N个待布线节点对中的第i待布线节点对包括N个端口中的第i端口和N个引脚中的第j引脚；所述i和j均为大于等于1且小于等于N的正整数；

确定所述网格布线区域中第二方向上的2N条第二直线的优先级；其中，所述2N条第二直线中各第二直线的优先级与所述N个待布线节点对中各待布线节点对的优先级相关；所述2N条第二直线中的第二直线从所述N个引脚中的引脚或所述N个端口中的端口引出，且与所述

条第一直线相交；

基于所述

条第一直线的优先级、所述2N条第二直线的优先级，以及所述N个待布线节点对的优先级，从第二直线与第一直线的交点中，确定出所述第i待布线节点对所对应的第i目标交点组，其中，所述第i目标交点组所包含的目标交点为经过所述网格布线区域中的第一直线和第二直线，将所述第i端口与所述第j引脚连接所需经过的交点。

根据本公开的另一方面，提供了一种量子芯片的布线装置，包括：

处理单元，用于确定量子芯片的网格布线区域中第一方向上

条第一直线的优先级；其中，所述网格布线区域位于所述量子芯片的引脚区域与端口区域之间；所述引脚区域中设置有N个引脚；所述端口区域中设置有N个端口；所述N为大于等于2的正整数；所述/>

条第一直线中各第一直线的优先级与N个待布线节点对中各待布线节点对的优先级相关；所述N个待布线节点对是基于所述N个端口与所述N个引脚所确定；所述N个待布线节点对中的第i待布线节点对包括N个端口中的第i端口和N个引脚中的第j引脚；所述i和j均为大于等于1且小于等于N的正整数；确定所述网格布线区域中第二方向上的2N条第二直线的优先级；其中，所述2N条第二直线中各第二直线的优先级与所述N个待布线节点对中各待布线节点对的优先级相关；所述2N条第二直线中的第二直线从所述N个引脚中的引脚或所述N个端口中的端口引出，且与所述/>

条第一直线相交；基于所述

条第一直线的优先级、所述2N条第二直线的优先级，以及所述N个待布线节点对的优先级，从第二直线与第一直线的交点中，确定出所述第i待布线节点对所对应的第i目标交点组，其中，所述第i目标交点组所包含的目标交点为经过所述网格布线区域中的第一直线和第二直线，将所述第i端口与所述第j引脚连接所需经过的交点；

输出单元，用于输出所述第i待布线节点对所对应的第i目标交点组。

根据本公开的另一方面，提供了一种电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开中任一实施例的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，该计算机指令用于使该计算机执行根据本公开中任一实施例的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现根据本公开中任一实施例的方法。

这样，本公开方案能够基于预先设置的第一直线的优先级和第二直线的优先级，确定出各待布线节点对所需经过的交点，如此，最大程度地避免不同待布线节点对之间的布线路线相交叉，而且，该过程能自动化实现，速度快，相比于现有方案，能够最大程度提升布线效率。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开实施例量子芯片的布线方法的实现流程示意图一；

图2是根据本公开实施例量子芯片的外围布线部分的结构示意图；

图3是根据本公开实施例量子芯片的布线方法的实现流程示意图二；

图4(a)和图4(b)是根据本公开实施例量子芯片中待布线节点对的示意图；

图5(a)至图5(d)是根据本公开实施例对待布线节点对进行布线处理的布线流程示意图；

图6是根据本公开实施例量子芯片的布线方法在一具体实施例中的实现流程示意图；

图7是根据本公开实施例应用实例中量子芯片中的布线结果示意图；

图8是根据本公开实施例量子芯片中端口与引脚的位置关系示意图；

图9(a)是根据本公开实施例应用实例中生成的具有17条布线线路的量子芯片版图的外围布线示意图；

图9(b)是根据本公开实施例应用实例中生成的具有12条布线线路的量子芯片版图的外围布线示意图；

图10是根据本公开实施例量子芯片的布线装置的结构示意图；

图11是用来实现本公开实施例的量子芯片的布线方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。本文中术语“第一”、“第二”表示指代多个类似的技术用语并对其进行区分，并不是限定顺序的意思，或者限定只有两个的意思，例如，第一特征和第二特征，是指代有两类/两个特征，第一特征可以为一个或多个，第二特征也可以为一个或多个。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，缺少某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

作为后摩尔时代的标志性技术，量子计算被认为是学术界和工业界研究和发展的重要方向。相比于传统计算，量子计算在求解诸如大数分解之类的问题上展现出显著优势；此外对量子多体系统、量子化学模拟等前沿研究也具有重要意义。在硬件实现上，量子计算拥有多种技术方案，例如超导电路、离子阱、光量子系统等等。其中，受益于退相干时间长、易操控和读取、可扩展性强等优势，超导量子电路被认为是业界最有前景的量子计算硬件候选者。

随着微纳加工技术的不断进步，超导量子比特的质量(比如相干时间)越来越好，超导量子芯片中超导量子比特的数量也在不断的增加。对于单个超导量子比特，通常需要一条或两条(取决于不同的量子芯片架构)与超导量子芯片的外部控制系统相连的控制线(比如磁通控制线，或微波控制线)，来实现对该超导量子比特的操控。除此之外，还需要额外的读取线对单个或多个量子比特进行读取。在含耦合器(Coupler)结构的超导量子芯片中，每一个耦合器(可视为一个可以调节频率的量子比特)还需要一个与外部控制系统相连的磁通控制线。简而言之，当超导量子比特规模化后，超导量子芯片中需要集成的线路数量也在不断增加，并且增加速度是超导量子比特增速的两倍到三倍，因此，布线设计成为超导量子芯片设计中极具挑战的一个问题。

一般而言，将布线设计常分为两部分，分别是围绕在核心器件(如超导量子比特、耦合器等)周围的、不具规律性的内围布线部分；以及离核心器件相对较远，用于将内围布线与引脚进行连接的外围布线部分。由于现有超导量子芯片大多只包含少量的超导量子比特，且布局简单，所以，在小规模下，可采用人工布线方式。但是，如今量子比特规模化趋势已然到来，面对超导量子比特规模化后的超导量子芯片，人工布线就会显得捉襟见肘，因此，亟需一种可应用于大规模超导量子比特的超导量子芯片的布线方案，令超导量子芯片设计更加智能化。

基于此，本公开方案提出了一种量子芯片的外围布线设计方案，可应用于量子芯片(比如超导量子芯片)研发。特别针对于经过内围布线后，引出来若干端口(如平行端口)，且这些端口的排列具有一定的规律性的场景，而且，该场景下，这些端口会与相应的引脚进行配对，形成待布线节点对，此时，可通过本公开方案的布线方法，在网格布线区域(比如由多条横向的水平线以及多条纵向的水平线组成)中，自动化生成端口和引脚相应的布线参数(比如目标交点组)，进而自动化展示端口至引脚的布线路线。与业界方案相比，本公开方案除了能够高效提供合理的布线设计之外，还能够最大程度利用布线空间(高度集成)。而且，经实例测试，当量子芯片中量子比特数目扩大时，本发明方案依旧有效，展现出良好的拓展性。除此之外，本公开方案的自动化布线的实现，还能够极大地提升量子芯片的研发效率。

具体地，图1是根据本公开实施例量子芯片的布线方法的实现流程示意图一；该方法可选地应用于经典计算设备中，比如，个人电脑、服务器、服务器集群等具有经典计算能力的电子设备中。进一步地，该方法包括以下内容的至少部分内容。如图1所示，所述量子芯片的布线方法，包括：

步骤S101：确定量子芯片的网格布线区域中第一方向上

条第一直线的优先级。

这里，所述网格布线区域位于所述量子芯片的引脚区域与端口区域之间；所述引脚区域中设置有N个引脚；所述端口区域中设置有N个端口；所述i和j均为大于等于1且小于等于N的正整数；所述N为大于等于2的正整数。

进一步地，所述

条第一直线中各第一直线的优先级与N个待布线节点对中各待布线节点对的优先级相关；所述N个待布线节点对是基于所述N个端口与所述N个引脚所确定；所述N个待布线节点对中的第i待布线节点对包括N个端口中的第i端口和N个引脚中的第j引脚。

步骤S102：确定所述网格布线区域中第二方向上的2N条第二直线的优先级。

这里，所述2N条第二直线中各第二直线的优先级与所述N个待布线节点对中各待布线节点对的优先级相关；所述2N条第二直线中的第二直线从所述N个引脚中的引脚或所述N个端口中的端口引出，且与所述

条第一直线相交。

步骤S103：基于所述

条第一直线的优先级、所述2N条第二直线的优先级，以及所述N个待布线节点对的优先级，从第二直线与第一直线的交点中，确定出所述第i待布线节点对所对应的第i目标交点组。

这里，所述第i目标交点组所包含的目标交点为：经过所述网格布线区域中的第一直线和第二直线，将所述第i端口与所述第j引脚连接所需经过的交点。

另外，本公开方案的扩展性和兼容性均强，尤其在量子芯片中量子比特的数量较大的场景，本公开方案依旧能够高效完成布线。

而且，本公开方案在面对更加复杂的量子芯片结构时，依然能够实现自动化布线，如此，能够大大提升量子芯片设计，比如量子芯片版图设计的迭代效率，进而为后续量子芯片的设计和研发提供了有利支持。

在一具体示例中，如图2所示，待布线的量子芯片的端口区域中设置有N个端口，引脚区域中设置有N个引脚；此时，所述量子芯片中位于所述端口区域和网格布线区域的至少部分中间区域即可作为网格布线区域，该网格布线区域中用于布置连接引脚与端口的连接线。进一步地，为了最大程度避免连接线(也即布线路线)交叉，可基于N个端口和N个引脚的排列情况，确定出N个待布线节点，其中，各待布线节点对均包含一个引脚以及一个端口，比如，第i待布线节点对包含有N个端口中的第i端口和N个引脚中的第j引脚，如此，以待布线节点对为布线单元，来完成量子芯片的外围区域的布线，这样，可最大程度地使不同待布线节点对所对应的布线路线不交叉，如此，为提升量子芯片的性能奠定了布线基础。

需要指出的是，网格布线区域中的第一直线和第二直线可约束布线路线，换言之，布线路线需要基于第一直线和第二直线而布局，如此，来最大程度避免不必要的交叉。

在一具体示例中，所述

条第一直线中任意两条第一直线相互平行；相应地，所述2N条第二直线中任意两条第二直线相互平行；进一步地，所述第一方向和所述第二方向可为相互垂直的两个方向；此时，第一直线与第二直线则相互垂直，如此，在布线区域形成网格结构。

在一具体示例中，所述量子芯片为超导量子芯片。如此，本公开方案能够实现在超导量子芯片上的应用，对于超导量子芯片的设计与仿真工作有着重要的实用价值。

这里，所述超导量子芯片指超导材料制备而成的量子芯片。比如，所述超导量子芯片中所有元器件(比如量子比特、耦合器件等)均由超导材料制备而成。

在本公开方案的一具体示例中，可以采用如下方式获取第i待布线节点对所对应的第i布线路线，具体步骤包括：

基于所述第i目标交点组，以及所述第i端口的位置和所述第j引脚的位置，得到所述第i待布线节点对所对应的第i布线路线，其中，所述第i布线路线为：通过所述网格布线区域中的第一直线和第二直线、以及第i目标交点组中的各目标交点，将所述第i端口与所述第j引脚连接的路线。

也就是说，对于第i待布线节点对而言，在得到第i目标交点组之后，即可基于第i端口的位置和所述第j引脚的位置，得到用于连接第i端口和第j引脚的路线，且该路线位于网格布线区域中，且经过所述网格布线区域中的第一直线和第二直线。

如此，最大程度地避免了不同待布线节点对之间的布线路线相交叉，而且，该过程能自动化实现，速度快，相比于现有方案，能够最大程度提升布线效率。

图3是根据本公开实施例量子芯片的布线方法的实现流程示意图二；该方法可选地应用于经典计算设备中，比如，个人电脑、服务器、服务器集群等具有经典计算能力的电子设备中。可以理解的是，以上图1所示方法的相关内容，也可以应用于该示例中，该示例对相关联内容不再赘述。

进一步地，该方法包括以下内容的至少部分内容。如图2所示，所述量子芯片的布线方法，包括：

步骤S201：确定量子芯片的网格布线区域中第一方向上

条第一直线的优先级。

进一步地，所述

步骤S202：确定所述网格布线区域中第二方向上的2N条第二直线的优先级。

条第一直线相交。

步骤S203：基于所述

步骤S204：基于各待布线节点对所对应的目标交点组，以及各待布线节点对所包含的端口的位置和引脚的位置，得到所述量子芯片的总布线路线。

这里，所述总布线路线包括各待布线节点对所对应的布线路线，且不同的待布线节点对所对应的布线路线不相交。

步骤S205：在网格布线区域中，展示所述量子芯片的总布线路线。

如此，实现自动化的外围布线，且该流程高效、精准相比于现有方案，能够最大程度提升布线效率，同时，能够可视化呈现。另外，本公开方案的扩展性和兼容性均强，尤其在量子芯片中量子比特的数量较大的场景，本公开方案依旧能够高效完成布线。

需要指出的是，本公开方案可应用于量子芯片版图的设计阶段，此时，利用本公开方案即可输出外围布线完成后的量子芯片版图，为后续量子芯片的设计和研发提供了有利支持。

需要说明的是，本公开方案所述的量子芯片版图用于描述真实量子芯片(如超导量子芯片)中物理结构的几何形状，包含但不限于各物理结构在真实量子芯片上的形状、面积和位置等。

在本公开方案的一具体示例中，可以采用如下方式，得到所述第i待布线节点对所对应的第i目标交点组，具体地，以上所述的基于所述

条第一直线的优先级、所述2N条第二直线的优先级，以及所述N个待布线节点对的优先级，从第二直线与第一直线的交点中，确定出所述第i待布线节点对所对应的第i目标交点组(也即以上所述的步骤S102或步骤S202)，具体包括：

基于所述

条第一直线的优先级以及所述2N条第二直线的优先级，确定出与第二直线i的优先级相同的第一直线；这里，所述第二直线i为所述2N条第二直线中由第i端口引出的第二直线；

将所述第二直线i、和与所述第二直线i的优先级相同的第一直线的交点，作为所述第i端口对应的目标交点Pi1；

基于所述

条第一直线的优先级以及所述2N条第二直线的优先级，确定出确定与第二直线j的优先级相同的第一直线；这里，所述第二直线j为所述2N条第二直线中由所述第j引脚引出的第二直线；

将所述第二直线j、和与所述第二直线j的优先级相同的第一直线的交点，作为第j端口对应的目标交点Pj2；

得到包含有所述目标交点Pi1和目标交点Pj2的所述第i目标交点组。

也就是说，所述第i目标交点组中包含有两个目标交点，分别为目标交点Pi1，以及目标交点Pj2。此时，第i布线路线则为：通过所述网格布线区域中的第二直线i、目标交点Pi1、目标交点Pi1所在的第一直线，以及第二直线j和目标交点Pj2，将所述第i端口与所述第j引脚连接的路线。

这样，本公开方案提供了一种基于优先级来确定目标交点的具体方案，该方式简便，且处理效率高，便于工程化推广和应用。进一步地，由于本公开方案能够基于预先设置的第一直线的优先级和第二直线的优先级，确定出各待布线节点对所需经过的交点，如此，最大程度地避免不同待布线节点对之间的布线路线相交叉，而且，该过程能自动化实现，速度快，相比于现有方案，能够最大程度提升布线效率。

进一步地，在一具体示例中，所述

条第一直线中各第一直线的优先级是基于所述N个待布线节点对中各待布线节点对的优先级所确定，比如，所述/>

条第一直线中，按第一预设规则排序的各第一直线的优先级，对应于所述N个待布线节点对中，按第二预设规则排序的各待布线节点对的优先级相同。以及，所述2N条第二直线中各第二直线的优先级，也是基于所述N个待布线节点对中各待布线节点对的优先级所确定，比如，第二直线的优先级，与第二直线所经过的引脚或端口所对应的待布线节点对的优先级，相同。如此，为有效得到与第二直线的优先级相同的第一直线奠定了基础。

这里，所述N个待布线节点对中各待布线节点对的优先级是基于各待布线节点对所对应的端口或引脚的优先级所确定，举例来说，第i待布线节点对的优先级是基于所包含的第i端口或第j引脚的优先级所确定。也就是说，在确定各端口(或各引脚)的优先级后，即可各待布线节点对的优先级。

这样，本公开方案提供了一种优先级设置方式，为后续能够自动化实现布线奠定了基础，而且，该方式速度快、时间复杂度低、可扩展性和兼容性均强。

进一步地，在一具体示例中，为了进一步提升布线效率，优先级还满足以下至少之一：

条件一：从属于同一待布线节点对的端口和引脚的优先级相同；举例来说，所述第i待布线节点对所包含的第i端口与第j引脚的优先级相同。

条件二：待布线节点对的优先级，与待布线节点对所对应的端口或引脚的优先级相同；举例来说，所述第i待布线节点对与第i端口的优先级相同，或者与第j引脚的优先级相同。进一步地，若满足条件一和条件二，则所述第i待布线节点对、第i端口以及第j引脚，三者的优先级相同。

条件三：第二直线的优先级，与引出第二直线的端口或引脚的优先级相同；比如，若第二直线，是由第i端口所引出的，此时，第二直线的优先级可等于第i端口的优先级；又比如，若第二直线，是由第i引脚所引出的，此时，第二直线的优先级可等于第i引脚的优先级。

条件四：第一直线的优先级，与所述N个引脚中的一引脚，或者，与所述N个端口中的一端口的优先级相同。也就是说，第一直线，其优先级，与某一引脚或某一端口的优先级相同。进一步地，所有第一直线，其优先级，均能从引脚的优先级或端口的优先级中找到与之相同的优先级，即不存在某一第一直线，其优先级，与某一引脚或某一端口的优先级不同。

可以理解的是，以上四个条件可以择一满足，也可以满足上述四个条件中的至少两个、至少三个或全部，本公开方案对此不作限制。

这样，本公开方案提供了一种具体优先级设置方式，为后续能够自动化实现布线奠定了基础，而且，该方式速度快、时间复杂度低、可扩展性和兼容性均强。

在一具体示例中，所述N个端口的优先级满足如下要求：

在N为奇数的情况下，顺序编号后的所述N个端口中，中间编号的端口的优先级，高于其他编号的端口的优先级。举例来说，对应N为奇数的情况下，中间编号的端口存在一个，此时，该中间编号的端口的优先级最高，而其两侧的端口的优先级较低。举例来说，在N为奇数的情况下，对于5个端口，且编号分别为：第1端口、第2端口、第3端口、第4端口及第5端口，此时，第3端口的优先级为最高，三级，而第1端口、第2端口、第4端口、第5端口的优先级可以对应为：一级、二级、二级和一级。

进一步地，所述N个端口的优先级还满足：从中间编号的端口起，指向两侧的端口的优先级递减。举例来说，继续以5个端口为例，此时，第3端口(中间编号的端口)的优先级最高，为三级；而第2端口和第1端口的优先级分别为二级和一级，此时，从第3端口至第1端口的优先级，递减；相应地，第4端口和第5端口的优先级分别为二级和一级，此时，从第3端口至第5端口的优先级也递减。

进一步地，所述N个端口的优先级还满足：在以中间编号的端口为中心点的情况下，以中心点对称的两个端口的优先级相同。举例来说，继续以5个端口为例，此时，第3端口的优先级最高，为三级；而第2端口和第4端口的优先级次之，为二级，第1端口和第5端口的优先级最低，为一级。

在另一具体示例中，类似于端口的优先级要求，所述N个引脚的优先级满足如下要求：在N为奇数的情况下，顺序编号后的所述N个引脚中，中间编号的引脚的优先级，高于其他编号的引脚的优先级。举例来说，对应N为奇数的情况下，中间编号的引脚存在一个，此时，该中间编号的引脚的优先级最高，而其两侧的引脚的优先级较低。进一步地，所述N个引脚的优先级还满足：从中间编号的引脚起，指向两侧的引脚的优先级递减。进一步地，所述N个引脚的优先级还满足：在以中间编号的引脚为中心点的情况下，以中心点对称的两个引脚的优先级相同。

需要说明的是，引脚的优先级的具体示例可参见以上端口的有关内容，比如，将上述端口优先级示例中端口替换成引脚后，即可作为引脚的相关示例，此处不再赘述。

需要说明的是，在N为偶数的情况下，可以在N个端口或N个引脚的中间插入一个虚拟节点，比如，在N个端口的中间插入一个虚拟端口，以及在N个引脚的中间插入一个虚拟引脚，并使得虚拟引脚和虚拟端口形成一组虚拟节点对；此时，即可看做具有N+1个端口(包括一个无需布线的虚拟端口)以及N+1个引脚(包括一个无需布线的虚拟引脚)。进一步地，对N+1个端口进行顺序编号后，其优先级满足：中间编号的端口(也即虚拟端口)的优先级，高于其他编号的端口的优先级；进一步地，优先级还满足：从中间编号的端口(也即虚拟端口)起，指向两侧的端口的优先级逐渐递减；进一步地，优先级还满足：在以中间编号的端口(也即虚拟端口)为中心点的情况下，以中心点对称的两个端口的优先级相同，如此，得到所述N个端口中各端口的优先级。

同理，在N为偶数的情况下，在N个引脚的中间插入一个虚拟引脚后，对于对N+1个引脚进行顺序编号后，其优先级满足：中间编号的引脚(也即虚拟引脚)的优先级，高于其他编号的引脚的优先级；进一步地，优先级还满足：从中间编号的引脚(也即虚拟引脚)起，指向两侧的引脚的优先级逐渐递减；进一步地，优先级还满足：在以中间编号的引脚(也即虚拟引脚)为中心点的情况下，以中心点对称的两个引脚的优先级相同，如此，得到所述N个引脚中各引脚的优先级。

需要指出的是，本公开方案所述的优先级相同，可以具体指等级数相同，比如，某一端口的优先级为二级，此时，与该端口组成待布线节点对的引脚的优先级，也可以为二级，相应地，该端口所属的待布线节点对的优先级也为二级。

在一具体示例中，所述

条第一直线的优先级还满足以下至少之一：

条件五：所述

条第一直线中不同的第一直线的优先级不同。

条件六：所述

条第一直线中第一直线的优先级，沿第一方向中指向引脚区域的方向，递增。

可以理解的是，以上两个条件可以择一满足，也可以均满足，本公开方案对此不作限制。

在本公开方案的一具体示例中，还可以采用如下方式分别对端口和引脚进行编号，进而得到待布线节点对。具体地，所述方法还包括：

对所述N个端口进行顺序编号，得到N个端口中各端口的第一编号；

对所述N个引脚进行顺序编号，得到N个引脚中各引脚的第二编号；

基于各端口的第一编号，以及各引脚的第二编号，确定N个待布线节点对；所述第i端口表示编号为i的端口，所述第j引脚表示编号为j的引脚。

需要指出的是，为了最大程度地避免不同待布线节点对所对应的布线路线之间交叉，所述第i待布线节点对中第i端口与第j引脚之间的距离，小于第i端口与所述N个引脚中除第j引脚之外的其他引脚之间的距离，以及所述第j引脚与第i端口之间的距离，也小于所述第j引脚与所述N个端口中除第i端口以外的其他端口之间的距离。

在一具体示例中，所述N个端口和所述N个引脚可按照相同的编号规则进行编号；举例来说，如图4(a)所示，沿预设方向(如以当前页面为准，沿从左至右的方向)，并按照相同的预设编号方式(编号递增)，分别对N个端口进行编号，从左至右，依次得到第1端口至第N端口，以及，分别对N个引脚进行编号，从左至右，依次得到第1引脚至第N引脚。此时，所述待布线节点对所包含的引脚和端口的编号相同，如，对于第i待布线节点对所包含的第j引脚和第i端口而言，i与j的取值相同。

或者，在一具体示例中，所述N个端口和所述N个引脚可按不同相同的编号规则进行编号；举例来说，如图4(b)所示，对于N个端口而言，沿预设方向(如以当前页面为准，沿从右至左的方向)，并按照预设编号方式(编号递增)，分别对N个端口进行编号，从右至左，依次得到第1端口至第N端口；对于N个引脚而言，沿与预设方向相反的方向(如从左至右的方向)，并按照预设编号方式(编号递增)，分别对N个引脚进行编号，从左至右，依次得到第1引脚至第N引脚。此时，所述待布线节点对所包含的引脚和端口的编号可能相同也可能不相同，如，对于第i待布线节点对所包含的第j引脚和第i端口而言，i与j的取值可能不同也可能不同。

需要说明的是，以上图4(a)和图4(b)仅为示例性说明，实际应用中，还可以有其他编号方式，本公开方案对此不作限制。

需要指出的是，在N为奇数的情况下，可直接基于上述方式进行顺序编号。进一步地，在N为偶数的情况下，可以预先在N个端口的中间位置插入一个虚拟端口，再进行顺序编号，以得到N个端口中各端口的第一编号；同理，预先在N个引脚的中间位置插入一个虚拟引脚，再进行顺序编号，以得到N个引脚中各引脚的第二编号。

这样，本公开方案提供了一种具体编码方式，为后续能够自动化实现布线奠定了基础，而且，该方式速度快、时间复杂度低、可扩展性和兼容性均强。

举例来说，图5(a)至图5(d)给出了布线流程示意图，如图5(a)至图5(d)所示，该示例中，量子芯片中包含有N个端口以及N个引脚，其中，N个端口顺序编号后可分别记为第1端口至第N端口，同理，N个引脚顺序编号后可分别记为第1引脚至第N引脚。

可以理解的是，图5(a)至图5(d)中引脚和端口的相对位置关系仅为一具体示例，实际应用中，还可以其他设置方案，比如，端口和引脚的位置对调等，本公开方案对此不作限制。

这里，该示例以N是奇数为例进行说明，对于N为偶数的情况，可直接在N个端口中插入一个虚拟端口，以及在N个引脚中插入一个虚拟引脚，进而将插入的虚拟端口和虚拟引脚作为待布局节点对，此时，即可复用奇数场景的示例。另外，需要指出的是，实际布线中，可直接忽略由虚拟端口和虚拟引脚作为待布局节点对即可。

进一步地，在N为奇数的情况下，第mid端口为中间编号的端口，同理，第mid引脚为中间编号的引脚。这里，第i待布线节点对包括第i端口和第i引脚，其中，i为大于等于1且小于等于N的正整数。

进一步地，在网格布线区域中，沿水平方向形成

条水平线(也即第一直线)；以及，从各端口起，沿与水平方向垂直的垂直方向引出一条垂直线(也即第二直线)，从各引脚起，沿所述垂直方向引出一条垂直线(也即第二直线)，此时，如图5(a)所示，形成由2N条垂直线以及/>

条水平线所形成的网格布线区域。

进一步地，设置优先级，比如，为N个引脚设置优先级，其中，N个引脚中第mid引脚的优先级最高，并向两侧递减，且以第mid引脚为中心点的情况下，以该中心点对称的两侧的引脚的优先级相同，比如，第1引脚的优先级与第N引脚的优先级相同，均为一级(最小级别)；中间编号的第mid引脚的优先级为最高级别，记为mid级；第mid-1端口和第mid+1端口的优先级为次高级，记为min-1级。

进一步地，该示例中，待布线节点对的优先级，与其所包含的引脚或端口的优先级相同，而且，从属于同一待布线节点对的引脚和端口的优先级相同，基于此，该示例中，第i待布线节点对、第i端口与第i引脚，三者的优先级相同；具体地，第1端口的优先级与第N端口的优先级相同，均为一级(最小级别)；中间编号的第mid端口的优先级为最高级别，也记为mid级；第mid-1端口和第mid+1端口的优先级为次高级，也记为min-1级。

进一步地，该示例中，

条水平线中各水平线的优先级，对应与端口或引脚的优先相同，且沿垂直方向中指向引脚区域的方向，递增；具体地，如图5(a)所示，沿垂直方向中指向引脚区域的方向，对/>

条水平线进行顺序编号，分别为第1水平线至第mid水平线，相应地，第1水平线至第mid水平线的优先级对应为一级至mid级，即越靠近引脚区域的水平线的优先级，越高。所述2N条垂直线中各垂直线的优先级，与引出该垂直线的引脚或端口的优先级相同。

进一步地，如图5(b)所示，对于第1个待布线节点而言，确定与第1端口引出的垂直线的优先级相同的水平线，并将两者之间的交点作为目标交点，可记为P11，同时，确定与第1引脚引出的垂直线的优先级相同的水平线，并将两者之间的交点作为目标交点，也可记为P11。

进一步地，如图5(c)所示，基于第1引脚的位置、第1端口的位置，以及目标交点P11，得到第1布线线路。

进一步地，如图5(d)所示，基于上述方式，得到所有待布线节点对所对应的布线线路。

需要说明的是，本公开方案中，所述N条第一直线中相邻两条第一直线之间的间隔相等，或者不同，本公开方案对此不作限制。进一步，在一示例中，所述N条第一直线中相邻两条第一直线之间的间隔相等，此时，该间隔(可记为gap)可基于N的取值(也即所需的第一直线的数量)以及量子芯片中引脚区域与端口区域之间的有效距离等参数而确定，本公开方案对此不作限制。

另外，为了进一步提升空间利用率，本公开方案中各第一直线距离引脚区域的有效距离，小于该第一直线距离端口区域的有效距离，也即，各第一直线靠近引脚区域。这里，所述的有效距离可以具体为投影距离，比如，第一直线距离引脚区域的有效距离可具体为第一直线距离引脚区域的投影距离，本公开方案对此不作限制。

以下结合具体示例对本公开方案做进一步详细说明；具体地，本公开方案提出了一种超导量子芯片的外围布线层设计方案，旨在从内围布线完成后，进行外围布线，以连接内围布线引出的端口和引脚，如此，来解决规模化量子比特的量子芯片集成度问题，确保可利用的布线空间被充分利用。

这里，需要说明的是，本示例引入优先级概念，优先级越高，越需要优先满足其布线需求。类似贪心算法，在满足优先级高的布线需求后，再满足优先级低的布线需求。该示例中，数值越大，表明优先级越高，比如，mid(为大于等于2的正整数)级，大于一级。可以理解的是，本公开方案对优先级设置方式不作限制，比如，还是设置为数值越小，优先级越大等。

进一步地，以下从几个部分对本公开方案做详细说明。

第一部分，实现布线方法的核心步骤

如图6所示，具体步骤包括：

步骤601：输入待进行布线的量子芯片的端口坐标和引脚坐标。

具体地，量子芯片中内围布线后会引出几条平行端口，比如引出N个端口，同时，设置N个引脚，端口与引脚一一对应；如图5(d)所示，矩形表示从内围布线引出的端口，获取这些端口的坐标；同理，获得各引脚(如图5(d)中五边形)的坐标；并将端口按一定顺序进行编号，比如，以当前页面为准，从左至右升序编号，得到第1端口至第N端口，同理，对各引脚进行升序编号，得到第1引脚至第N引脚。最后，按照编号顺序将端口和引脚进行匹配，得到端口-引脚对(也即以上所述的待布线节点对)，共N个。

步骤602：指定布线优先级。这里，指定优先级目的是优先满足高优先级的布线需求。

具体地，在N为偶数的情况下，即存在偶数个端口-引脚对，此时，可在中间的两个端口中插入一个虚拟端口(无实际意义，只是便于设置优先级)，同理，在中间的两个引脚中插入一个虚拟引脚，此时，端口-引脚对的个数为N+1，N+1为奇数，如此，即可按照后续奇数方式进行优先级设置。

在N为奇数的情况下，将位于中间的端口-引脚对(即第mid端口-引脚对)的优先级设为mid级，即最高优先级，向两侧的优先级逐渐递减。这里，mid＝(N+1)/2；且端口-引脚对的优先级与其所包含的端口和引脚的优先级相同，即第mid端口-引脚对所包含的第mid引脚和第mid端口的优先级均为mid级。具体地，如图5(b)所示，第1端口-引脚对(包括第1端口和第1引脚)至第N端口-引脚对(包括第N端口和第N引脚)的优先级依次设置为一级，…，mid-1级，mid级，mid-1级，…，一级。

进一步地，从N个引脚引出N条垂直线，以及从N个端口引出N条垂直线，以形成网格布线区域中的纵向部分。具体地，N个引脚引出的N条垂直线的编号，从左至右，依次为：1，…,mid-1,mid,mid+1,…,N；该N个引脚引出的N条垂直线的优先级，从左至右，依次为一级，…，mid-1级，mid级，mid-1级，…，一级。相应地，N个端口引出的N条垂直线的编号，从左至右，也依次为：1，…,mid-1,mid,mid+1,…,N；该N个端口引出的N条垂直线的优先级，从左至右，依次为一级，…，mid-1级，mid级，mid-1级，…，一级。因此，共2N条垂直线。

进一步地，由于共mid个优先级，所以，从水平方向引出mid条水平线，以形成网格布线区域中的横向部分。这里，引入参数gap，该参数gap表示相邻水平线之间的间距，这一参数可以根据实际需求和微纳工艺水平进行调节。需要指出的是，实际应用中，为了最大程度利用布线空间，可将水平线均集中于接近引脚的部分，如此，可以最大限度节约量子芯片版图的中间区域的空间，也能有效避免在中间区域与其他器件或者线路交叉。

基于上述思路，为了使得布线更集中在引脚的布局，对于水平线的优先级顺序而言，可从引脚区域到端口区域方向，依次降低，如图5(b)所示，mid条水平线的编号，从上至下，分别为：1,2，…,mid-1,mid，相应地，mid条水平线的优先级，从上至下，分别为：一级，二级，…，mid-1级，mid级。

步骤603：确定目标交点；具体地，确定与第i端口(该第i端口的坐标可记为O_i1)引出的垂直线的优先级(比如，第i端口引出的垂直线的优先级记为s)相同的水平线，此时，确定优先级为s的水平线，将第i端口引出的垂直线与优先级为s的水平线的交点，作为该第i端口对应的目标交点，可记为O_i2。同理，确定与第i引脚(该第i引脚的坐标可记为O_i4)引出的垂直线的优先级(该第i引脚引出的垂直线的优先级为s)相同的水平线，此时，确定优先级为s的水平线，将第i引脚引出的垂直线与优先级为s的水平线的交点，作为该第i引脚对应的目标交点，可记为O_i3

进一步地，按照上述方式，即可得到所有端口-引脚对的目标交点，比如，得到所有端口-引脚对的目标交点的位置，比如，坐标。

可以理解的是，以直角坐标系为例，对于垂直线而言，该垂直线在x轴上的坐标相同，而对于水平线而言，该水平线在y轴上的坐标相同；因此，目标交点在x轴上的坐标，与该目标交点所经过的垂直线在x轴上的坐标相同，相应地，目标交点在y轴上的坐标，与该目标交点所经过水平线在y轴上的坐标相同。

需要指出的是，实际场景中，水平线在y轴上的坐标可以具体与gap和引脚的坐标有关，本公开方案对此不作限制。

步骤604：产生布线参数，并在布线完成后进行可视化展示。

步骤604-1：沿网格布线区域的网格线(也即水平线和垂直线)，连接O_i1O_i2，O_i2O_i3，O_i3O_i4，得到的曲线即为第i端口-引脚对所对应的布线线路。

进一步地，可将上述点、线连接方式输出成可以被制图软件(如

Gdspy)识别的参数；具体地，上述布线方式中，对于得到的各布线线路而言，可以拆分成两个部分，分别为直线段部分和拐角；其中，

对于上述第i端口-引脚对而言，直线段部分具体包括：线段1(O_i1O_i2)，线段2(O_i2O_i3)，线段3(O_i3O_i4)，拐角部分具体包括：拐角2(O_i2处拐角)，拐角3(O_i3处拐角)。

步骤604-2：对于直线段部分的参数而言，可输入线段的起点坐标(可记为S)和终点坐标(可记为E)，此时，即可得到线段的方向(比如，S->E)以及线段的长度。该步可根据起始点的坐标之差所形成的新矢量来计算线段的方向。

步骤604-3：对于拐角部分的参数而言，可输入线段的起点坐标(可记为S)、拐点坐标(可记为T)和终点坐标(可记为E)，进而根据相对位置关系进行角度计算，即可得到在拐点处的旋转角度，该拐点处的旋转角度即为拐角的旋转角度。

步骤604-4：收集各布线线路的上述参数，以用于后续画图软件中。

步骤605：布线路线可视化输出。根据步骤S604所得到的布线参数，依次是：引脚坐标，端口坐标，线段1的方向，线段1的长度，线段2的方向，线段2的长度，线段3的方向，线段3的长度，拐角2的旋转角度，拐角3的旋转角度。根据上述布线参数，即可使用相关绘图模块或软件，自动化产生端口至引脚的布线路线，并可视化展示。

第二部分，网格布线法应用实例

以图7为示例，从内围布线引出的7个平行端口，相应地，设置7个引脚，此时，具体布线流程包括：

步骤701：输入待进行布线的量子芯片的端口和引脚坐标。

如图7所示，该示例中，各端口的编号，从左至右，分别为第1端口至第7端口，相应地，各引脚的编号从左至右分别为：第1引脚至第7引脚。

步骤702：指定布线优先级。

具体地，如图7所示，各端口优先级，从左至右，分别为：一级，二级，三级，四级，三级，二级，一级；这里，四级为最高级，一级为最低级。相应地，各引脚的优先级，从左至右，分别为：一级，二级，三级，四级，三级，二级，一级。这里，引脚所引出的垂直线的优先级，与该引脚的优先级相同；端口所引出的垂直线的优先级，与该端口的优先级相同。

进一步地，设置4条水平线，其中，各水平线从上至下，编号分别为1，2，3和4；相应地，各水平线的优先级，从上至下，分别为一级，二级，三级和四级。这里，水平线之间的gap＝40微米，该取值略高于加工工艺的最短间距，比如，加工工艺的最短间距为30微米，以便于留出一定的工艺误差容忍空间，同时，还能极大限度的利用布线空间，使其高度集成。

这里，gap仅为一示例说明，实际应用中，可基于加工工艺的最短间距进行设置，本公开方案对此不作限制。

步骤703：确定各端口-引脚对所对应的目标交点。

这里，具体确定方式可参见以上描述，此处不再赘述。

步骤704：产生布线参数，并在布线完成后进行可视化展示。

这里，以第1端口-引脚对的布线路线为例，此时，O₁₁，O₁₂，O₁₃，O₁₄的坐标分别是(-200，0),(-200，-540),(-800，-540),(-800，-700)。

步骤704-1：沿网格布线区域的网格线，连接O₁₁O₁₂，O₁₂O₁₃，

O₁₃O₁₄，得到的曲线即为第1端口-引脚对所对应的布线线路。

步骤704-2：对于第1端口-引脚对所对应的布线线路，可以拆分如下部分：直线段部分，分别记为：L1-O₁₁O₁₂，L2-O₁₂O₁₃，L3-

O₁₃O₁₄；拐角部分，分别记为：T1-O₁₂处拐角，T2-O₁₃处拐角。

步骤704-3：对于直线段部分的参数：输入线段的起点坐标(S)和终点坐标(E)坐标，输出线段的方向(S->E)，和线段的长度。比如，L1：长度＝|P₁₁-P₁₂|＝540，方向：向下，数学上，可具体为3π/2；

L2：长度＝|P₁₃-P₁₂|＝600，方向：3π/2；L3：长度＝|P₁₃-P₁₄|＝160，方向

＝3π/2。

步骤704-4：对于拐角部分的参数：输入起点坐标(S)、拐点坐标(T)和终点坐标(E)，根据相对位置关系进行角度计算，即可得到在拐点处旋转的角度，输出此旋转角度即可。

例如，得到拐角T1处的旋转角度为向右转90°，可记为-π/2；

拐角T2处的旋转角度为向左转90°，可记为π/2。

步骤704-5：将所有线路的以上参数打包收集，用于后续画图软件中。

步骤705：布线结果可视化输出。根据步骤704中得到的布线参数，使用相关绘图模块或软件，自动化产生端口至引脚间的布线连线，并进行可视化展示。

这里，需要说明的是，为了进一步提升自动化程度，最大程度避免交叉，处于中间编号的端口(也即第mid端口引出)的位置需要位于第mid-1引脚和第mid+1引脚的之间，具体地，第mid端口引出的垂直线，位于第mid-1引脚引出的垂直线与第mid+1引脚引出的垂直线之间，或者，第mid端口，位于第mid-1引脚引出的垂直线与第mid+1引脚引出的垂直线之间。如图8所示，中间编号为2，此时，第2端口位于第1引脚引出的垂直线与第3引脚引出的垂直线之间。

第三部分，布线结果展示

如图9(a)所示，本公开方案所生成的具有17条布线线路的量子芯片版图中外围布线示意图；进一步地，如图9(b)所示，本公开方案所生成的具有12条布线线路的量子芯片版图中外围布线示意图；

这里，引脚数量从17编号值12，引脚间距变大引起引脚坐标变化，相应端口的配对数目也减少，若使用现有手动布线，将大大增加研发时间，而本公开方案只需要将相应端口和引脚坐标进行变更，即可自动化生成布线路线，相比于现有方案，可大大提升布线效率。

综上所述，本公开方案提出了一种量子芯片(比如超导量子芯片)外围布线的设计方案，可应用于含耦合器的超导量子芯片的研发。在充分考虑到量子芯片的限制条件(如不能存在相交的两条线)，本公开方案提出一种完全流程化、易拓展、且高度集成的外围布线的设计方案。与业界方案相比，本公开方案除了高效给出合理的外围布线设计，还最大程度利用了布线空间(高度集成)。而且，经实例测试，当量子芯片中量子比特的数目扩大时，本公开方案依旧有效，且展现出良好的拓展性。除此之外，本公开方案还可极大地提升量子芯片的研发效率。

具体而言，本公开方案提出的布线方案具有以下优点：

(1)自动化程度高。基于本公开方案中阐述的思路，输入不同(如不同结构或不同规模)的量子芯片设计任务(任意结构、任意规模)，均可以自动完成外围布线层的设计；而且，相比于现有方案，本公开方案节省了很多人为布线的时间，大幅减少了布线过程中的工作量；面对更加复杂的量子芯片规模也游刃有余，如此，大大提升了量子芯片版图绘制的迭代效率。

(2)集成度高。本公开方案对量子芯片版图空间进行了最大程度的使用，如，外侧空间可被引脚占据，外围布线集中，如此，可极大地提升空间利用率。

(3)速度快。本公开方案时间复杂度为O(n)，较经典自动化布线算法时间复杂度低。而且，计算量小，花费较短时间便可完成外围布线层的设计。

(4)可扩展性强。本公开方案的布线方法不考虑线的特征，无论是控制线还是读取线，均可以进行布线，且复用性强，其本质就是两个平行层间的连线。

(5)兼容性强。在超导量子芯片设计中，往往会遇到需要更改量子芯片版图的引脚和端口的情况，本公开方案对这些更改兼容性强，可以很好的适配多种情况。

本公开方案还提供了一种量子芯片的布线装置，如图10所示，包括：

处理单元1001，用于确定量子芯片的网格布线区域中第一方向上

条第一直线相交；基于所述

输出单元1002，用于输出所述第i待布线节点对所对应的第i目标交点组。

在本公开方案的一具体示例中，所述处理单元，还用于：基于所述第i目标交点组，以及所述第i端口的位置和所述第j引脚的位置，得到所述第i待布线节点对所对应的第i布线路线，其中，所述第i布线路线为：通过所述网格布线区域中的第一直线和第二直线、以及第i目标交点组中的各目标交点，将所述第i端口与所述第j引脚连接的路线。

在本公开方案的一具体示例中，

所述处理单元，还用于基于各待布线节点对所对应的目标交点组，以及各待布线节点对所包含的端口的位置和引脚的位置，得到所述量子芯片的总布线路线；其中，所述总布线路线包括各待布线节点对的布线路线，且不同的待布线节点对所对应的布线路线不相交；

所述输出单元，还用于在网格布线区域中，展示所述量子芯片的总布线路线。

在本公开方案的一具体示例中，所述处理单元，具体用于：

基于所述

条第一直线的优先级以及所述2N条第二直线的优先级，确定出与第二直线i的优先级相同的第一直线；所述第二直线i为所述2N条第二直线中由第i端口引出的第二直线；

基于所述

条第一直线的优先级以及所述2N条第二直线的优先级，确定出确定与第二直线j的优先级相同的第一直线；所述第二直线j为所述2N条第二直线中由所述第j引脚引出的第二直线；

在本公开方案的一具体示例中，所述

条第一直线中各第一直线的优先级是基于所述N个待布线节点对中各待布线节点对的优先级所确定；以及，所述2N条第二直线中各第二直线的优先级是基于所述N个待布线节点对中各待布线节点对的优先级所确定；

所述N个待布线节点对中各待布线节点对的优先级是基于各待布线节点对所对应的端口或引脚的优先级所确定。

在本公开方案的一具体示例中，优先级满足以下至少之一：

从属于同一待布线节点对的端口和引脚的优先级相同；

待布线节点对的优先级，与待布线节点对所对应的端口或引脚的优先级相同；

第二直线的优先级，与引出第二直线的端口或引脚的优先级相同；

第一直线的优先级，与所述N个引脚中的一引脚，或者，与所述N个端口中的一端口的优先级相同。

在本公开方案的一具体示例中，所述N个端口的优先级满足：顺序编号后的所述N个端口中，中间编号的端口的优先级高于其他编号的端口的优先级；

或者，

所述N个引脚的优先级满足：顺序编号后的N个引脚中，中间编号的引脚的优先级高于其他编号的引脚的优先级。

在本公开方案的一具体示例中，所述N个端口的优先级还满足：从中间编号的端口起，指向两侧的端口的优先级逐渐递减；

或者，

所述N个引脚的优先级还满足：从中间编号的引脚起，指向两侧的引脚的优先级逐渐递减。

在本公开方案的一具体示例中，所述N个端口的优先级还满足：在以中间编号的端口为中心点的情况下，以中心点对称的两个端口的优先级相同；

或者，

所述N个引脚的优先级还满足：在以中间编号的引脚为中心点的情况下，以中心点对称的两个引脚的优先级相同。

在本公开方案的一具体示例中，优先级还满足以下至少之一：

所述

条第一直线中不同第一直线的优先级不同；

所述

条第一直线中各第一直线的优先级，沿第一方向中指向引脚区域的方向，递增。

在本公开方案的一具体示例中，所述处理单元，还用于：

基于各端口的第一编号，以及各引脚的第二编号，确定N个待布线节点对；其中，所述N个待布线节点对中的第i待布线节点对包括第i端口和第j引脚，其中，所述第i端口表示编号为i的端口，所述第j引脚表示编号为j的引脚。

在本公开方案的一具体示例中，所述量子芯片为超导量子芯片。

本公开实施例的装置的各单元的具体功能和示例的描述，可以参见上述方法实施例中对应步骤的相关描述，在此不再赘述。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图11示出了可以用来实施本公开的实施例的示例电子设备1100的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字助理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图11所示，设备1100包括计算单元1101，其可以根据存储在只读存储器(ROM)1102中的计算机程序或者从存储单元1108加载到随机访问存储器(RAM)1103中的计算机程序，来执行各种适当的动作和处理。在RAM 1103中，还可存储设备1100操作所需的各种程序和数据。计算单元1101、ROM 1102以及RAM 1103通过总线1104彼此相连。输入/输出(I/O)接口1105也连接至总线1104。

设备1100中的多个部件连接至I/O接口1105，包括：输入单元1106，例如键盘、鼠标等；输出单元1107，例如各种类型的显示器、扬声器等；存储单元1108，例如磁盘、光盘等；以及通信单元1109，例如网卡、调制解调器、无线通信收发机等。通信单元1109允许设备1100通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1101可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1101的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1101执行上文所描述的各个方法和处理，例如量子芯片的布线方法。例如，在一些实施例中，量子芯片的布线方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1108。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1102和/或通信单元1109而被载入和/或安装到设备1100上。当计算机程序加载到RAM 1103并由计算单元1101执行时，可以执行上文描述的量子芯片的布线方法的一个或多个步骤。备选地，在其他实施例中，计算单元1101可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行量子芯片的布线方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入、或者触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。