CN114818594A - 一种自动布线及命名方法、装置、设备及介质 - Google Patents
一种自动布线及命名方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114818594A CN114818594A CN202210606567.8A CN202210606567A CN114818594A CN 114818594 A CN114818594 A CN 114818594A CN 202210606567 A CN202210606567 A CN 202210606567A CN 114818594 A CN114818594 A CN 114818594A
- Authority
- CN
- China
- Prior art keywords
- component
- pin
- target
- naming
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000006870 function Effects 0.000 claims abstract description 79
- 238000010586 diagram Methods 0.000 claims abstract description 48
- 238000004590 computer program Methods 0.000 claims description 16
- 101150048253 PHYA gene Proteins 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 239000002699 waste material Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 101150110490 phyB gene Proteins 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Abstract
本申请公开了一种自动布线及命名方法，涉及计算机技术领域，该方法应用于预先开发的软件工具，包括：确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示第一元器件和第二元器件分别对应的若干目标引脚的目标功能和组别信息；确定客户端根据待实现功能、所述目标功能和所述组别信息选取的第一元器件中的第一引脚和第二元器件中的第二引脚；自动连接第一引脚和第二引脚以获取目标信号线，并根据预设命名规则对目标信号线进行命名。由此可见，本申请利用预先开发的软件工具自动连接第一引脚和第二引脚以获取目标信号线，并根据预设命名规则对目标信号线进行命名，提高了布线及命名的效率。
Description
技术领域
本发明涉及计算机技术领域，特别涉及一种自动布线及命名方法、装置、设备及介质。
背景技术
当前，Cadence是一个大型的EDA(Electronic design automation，电子设计自动化)软件，它几乎可以完成电子设计的方方面面，包括ASIC((Application SpecificIntegrated Circuit，专用集成电路)设计、FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)设计和PCB板(Printed Circuit Board，印制电路板)设计。Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。目前，许多厂商均使用Cadence来进行原理图设计。但是，随着设计的复杂度的提高，进行原理图设计时涉及到的元器件也越来越多，并且在绘制原理图时，只能手动对器件进行连接以及手动对信号线进行命名，因此，器件间进行连接以及给各信号线命名将会耗费大量时间，降低了布线及命名的效率。
综上所述，如何提高布线及命名的效率是当前亟待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种自动布线及命名方法、装置、设备及介质，能够提高布线及命名的效率。其具体方案如下：
第一方面，本申请公开了一种自动布线及命名方法，应用于预先开发的软件工具，包括：
确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；
确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；
自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
可选的，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，还包括：
采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息以及目标器件符号的原始信息，并将所述原始信息存放至所述预设数据库中；
相应的，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息，包括：
确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号，然后根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息。
可选的，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，还包括：
采集各类型元器件对应的若干所述目标引脚的连接信息，并将所述连接信息存放至所述预设数据库中；其中，所述连接信息为所述目标引脚需要连接的第三元器件的信息；
相应的，所述自动连接所述第一引脚和所述第二引脚以获取目标信号线，包括：
判断所述第一引脚和所述第二引脚是否存在对应的所述连接信息；
根据判断结果自动连接所述第一引脚和所述第二引脚以获取目标信号线。
可选的，所述根据判断结果自动连接所述第一引脚和第二引脚以获取目标信号线，包括：
如果所述判断结果为所述第一引脚和所述第二引脚均不存在对应的所述连接信息，则直接连接所述第一引脚和所述第二引脚以获取目标信号线。
可选的，所述根据判断结果自动连接所述第一引脚和第二引脚以获取目标信号线，包括：
如果所述判断结果所述第一引脚和所述第二引脚中的任一引脚存在对应的所述连接信息，则根据所述连接信息确定需要连接的所述第三元器件，并依次连接所述第一引脚、所述第三元器件以及所述第二引脚以获取目标信号线。
可选的，所述根据预设命名规则对所述目标信号线进行命名，包括：
根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名。
可选的，所述根据预设命名规则对所述目标信号线进行命名之前，还包括：
获取所述客户端根据当前命名需求创建的所述预设命名规则。
第二方面，本申请公开了一种自动布线及命名装置，应用于预先开发的软件工具，包括：
信息获取模块，用于确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；
引脚确定模块，用于确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；
布线及命名模块，用于自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
第三方面，本申请公开了一种电子设备，包括处理器和存储器；其中，所述处理器执行所述存储器中保存的计算机程序时实现前述公开的自动布线及命名方法。
第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的自动布线及命名方法。
可见，本申请确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。由此可见，本申请利用预先开发的软件工具自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名，不用手动进行目标信号线的连接，也不用手动对目标信号线进行命名，提高了布线及命名的效率，减少了时间和精力的浪费。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请提供的一种自动布线及命名方法流程图；
图2为本申请提供的一种PCIE示意图；
图3为本申请提供的一种具体的自动布线及命名方法流程图；
图4为本申请提供的一种具体的自动布线及命名方法流程图；
图5为本申请提供的一种PCIE和连接器布线及命名的PCIE的示意图；
图6为本申请提供的一种PCIE和连接器布线及命名的连接器的示意图；
图7为本申请提供的一种自动布线及命名流程示意图；
图8为本申请提供的一种自动布线及命名装置结构示意图；
图9为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
当前绘制原理图时，只能手动对器件进行连接以及手动对信号线进行命名，因此，器件间进行连接以及为各信号线进行命名将会耗费大量时间，降低了布线及命名的效率。
为了克服上述问题，本申请提供了一种自动布线及命名方案，能够提高布线及命名的效率。
参见图1所示，本申请实施例公开了一种自动布线及命名方法，应用于预先开发的软件工具，该方法包括：
步骤S11：确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息。
本申请实施例中，在确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，需要采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息的原始信息，并将所述原始信息存放至所述预设数据库中。需要指出的是，所述各类型元器件包括但不限于常用芯片、USB(Universal Serial Bus，通用串行总线)、连接器、电容和电阻等；其中，所述连接器包括但不限于RJ45(Registered Jack45)。例如，当录入一款CPU(中央处理器，central processing unit)芯片后，能采集到芯片各管脚(引脚)的目标功能，CPU共有几组USB3.0信号等，具体的，录入一款新的CPU芯片后，Cadence可以识别到预设数据库里该CPU的symbol(符号)及各引脚对应的目标功能。如PCIE(PCI-Express，peripheralcomponent interconnect express)部分，能识别有几组PCIE，引脚分别位于哪一组，并能自动识别出TX和RX，分辨哪个是输入信号，哪个是输出信号；其中，TX表示输出信号，RX表示输入信号。可以理解的是，所述原理图中包括若干个元器件，工作人员通过客户端点击元器件以选取所述元器件。
需要指出的是，同一元器件中不同组别的具有相同功能的目标引脚，能够连接的另一元器件的目标引脚可能不同；需要指出的是，某元器件中某组别的目标引脚可能规定不能连接某预设元器件的某预设引脚。
本申请实施例中，绘制原理图时，首先需要工作人员通过客户端预先在空白原理图中的预设位置放置元器件；需要指出的是，由于部分元器件较大，因此不同元器件可能存放在不同页数的原理图中。
本申请实施例中，从确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息。需要指出的是，可以通过点击元器件获取元器件对应的提示框，所述提示框中记载包括所述目标引脚的所述目标功能和所述组别信息的原始信息。
本申请实施例中，所述预设数据库可以为预先开发的软件工具对应的数据库，也可以是Cadence对应的数据库，在此不做具体限定。需要指出的是，所述预先开发的软件工具能够在Cadence下对元器件进行信息采集，也能够从原理图中选择元器件，并进一步选取元器件中的目标引脚，还能够在Cadence下通过选取的目标引脚自动生成信号线，并自动对信号线进行命名。
步骤S12：确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚。
本申请实施例中，确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；所述待实现功能是由工作人员确定的。
步骤S13：自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
本申请实施例中，根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名，也可以根据所述第一引脚和所述第二引脚分别对应的所述目标功能对所述目标信号线进行命名。
本申请实施例中，根据预设命名规则对所述目标信号线进行命名之前，获取所述客户端根据当前命名需求创建的所述预设命名规则；具体的预设命名规则可以是根据上述所述目标功能和所述组别信息进行命名，也可以是利用序号进行命名，再次不做具体限定；如图2所示，为PCIE示意图，其中，PCIE包括“PHYA”和“PHYB”，另外，“PEX_PHYA_RX0+”、“PEX_PHYA_RX0-”“PEX_PHYA_TX0+”和“PEX_PHYA_TX0-”为一组引脚；“PEX_PHYA_RX0+”和“PEX_PHYA_RX0-”为输入引脚；“PEX_PHYA_TX0+”和“PEX_PHYA_TX0-”为输出引脚。
本申请实施例中，根据预设命名规则对所述目标信号线进行命名，需要指出的是，所述预设命名规则由工作人员指定，由上所述，所述预设命名规则可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名，也可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能对所述目标信号线进行命名；在此不做具体限定。
本申请实施例中，本申请通过预先开发的软件工具实现，预先开发的软件工具需要预先安装在目标设备中，以便实现本申请的技术方案。
需要指出的是，第一元器件和第二元器件分别为芯片和连接器，与第一元器件和第二元器件都为芯片时的连接过程相同。需要指出的是，第一元器件与第二元器件一般不同时为连接器。
可见，本申请确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。由此可见，本申请利用预先开发的软件工具自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名，不用手动进行目标信号线的连接，也不用手动对目标信号线进行命名，提高了布线及命名的效率，减少了时间和精力的浪费。
参见图3所示，本申请实施例公开了一种自动布线及命名方法，应用于预先开发的软件工具，该方法包括：
步骤S21：确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号。
本申请实施例中，在确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，需要采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息以及目标器件符号的原始信息，并将所述原始信息存放至所述预设数据库中。需要指出的是，所述第一元器件和第二元器件可以根据对应的器件符号确定对应的所述目标引脚的所述目标功能和所述组别信息。
需要指出的是，确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号，以便利用所述第一器件符号和第二器件符号确定所述第一元器件和所述第二元器件分别对应的所述目标引脚的所述目标功能和所述组别信息。
步骤S22：根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息。
本申请实施例中，确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号之后，根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息。
需要指出的是，可以通过点击元器件获取元器件对应的提示框，所述提示框中记载包括所述目标引脚的所述目标功能和所述组别信息的原始信息；其中，所述原始信息中记载有目标器件标识。
步骤S23：确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚。
其中，关于步骤S23的其它更加具体的处理过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
步骤S24：自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
本申请实施例中，根据预设命名规则对所述目标信号线进行命名，需要指出的是，所述预设命名规则由工作人员指定，由上所述，所述预设命名规则可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名，也可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能对所述目标信号线进行命名；在此不做具体限定。
可见，本申请确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号；根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息；确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。由此可见，本申请通过器件符号确定元器件对应的目标引脚的所述目标功能和所述组别信息；本申请利用预先开发的软件工具自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名，不用手动进行目标信号线的连接，也不用手动对目标信号线进行命名，提高了布线及命名的效率，减少了时间和精力的浪费。
参见图4所示，本申请实施例公开了一种具体的自动布线及命名方法，应用于预先开发的软件工具，该方法包括：
步骤S31：确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能、组别信息和所述连接信息。
本申请实施例中，采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息以及目标器件符号的原始信息，并将所述原始信息存放至所述预设数据库中；同时，采集各类型元器件对应的若干所述目标引脚的连接信息，并将所述连接信息存放至所述预设数据库中；其中，所述连接信息为所述目标引脚需要连接的第三元器件的信息。例如，当第一元器件和第二元器件为芯片时，所述第三元器件可为电容或电阻。
步骤S32：确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚。
其中，关于步骤S32的其它更加具体的处理过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
步骤S33：判断所述第一引脚和所述第二引脚是否存在对应的所述连接信息；根据判断结果自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
本申请实施例中，判断所述第一引脚和所述第二引脚是否存在对应的所述连接信息，根据判断结果自动连接所述第一引脚和所述第二引脚以获取目标信号线；具体的，如果所述判断结果为所述第一引脚和所述第二引脚均不存在对应的所述连接信息，则直接连接所述第一引脚和所述第二引脚以获取目标信号线。如果所述判断结果所述第一引脚和所述第二引脚中的任一引脚存在对应的所述连接信息，则根据所述连接信息确定需要连接的所述第三元器件，并依次连接所述第一引脚、所述第三元器件以及所述第二引脚以获取目标信号线。需要指出的是，当存在第三元器件时，所述第一引脚与所述第三元器件之间的第一信号线以及所述第三元器件和所述第二引脚之间的第二信号线的命名不同；如图5所示，为CPU中PCIE和连接器布线及命名的PCIE的示意图；其中，图中框内为连接的目标引脚；“CPUPCIE PHYA RX DP6”等为命名。如图6所示，为CPU中PCIE和连接器布线及命名的连接器的示意图；其中，图中框内为连接的目标引脚；PCIE和连接器之间存在电容，电容与PCIE之间的信号线与电容与连接器之间的信号线的命名不同。
本申请实施例中，根据预设命名规则对所述目标信号线进行命名，需要指出的是，所述预设命名规则由工作人员指定，由上所述，所述预设命名规则可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名，也可以是根据所述第一引脚和所述第二引脚分别对应的所述目标功能对所述目标信号线进行命名；在此不做具体限定。需要指出的是，如图5所示，“CPU PCIE PHYA RX DP6”为命名，可知，图5为通过元器件类型、名称、目标引脚的目标功能和目标引脚的组别信息进行命名。需要指出的是，可以利用序号对所述目标信号线进行命名。
需要指出的是，所述连接信息中包括所述第三元器件对应的型号、类型等信息，以便从与所述第三元器件同类型的元器件中挑选出所述第三元器件。
可见，本申请确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。由此可见，本申请利用预先开发的软件工具自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名，不用手动进行目标信号线的连接，也不用手动对目标信号线进行命名，提高了布线及命名的效率，减少了时间和精力的浪费；另外，第三元器件根据连接信息自动添加并布线及命名，也提高了布线及命名的效率，减少了时间和精力的浪费。
参见图7所示，为本申请提供的自动布线及命名流程示意图；首先采集元器件的原始信息，确定原理图中需要连接的第一元器件和第二元器件，确定第一元器件的第一引脚和第二元器件的第二引脚，自动连接第一引脚和第二引脚得到目标信号线并命名；其中当第一元器件和第二元器件之间需要连接第三元器件时，依次连接第一元器件、第三元器件和第二元器件，得到目标信号线并命名。需要指出的是，采集元器件的原始信息也需要采集目标引脚的连接信息，以便加入第三元器件；需要指出的是，通过原始信息中的连接信息判断所述第一元器件和所述第二元器件之间是否需要添加所述第三元器件；需要指出的是，元器件对应的原始信息中可能存在所述连接信息，也可能不存在所述连接信息，如果所述第一元器件和所述第二元器件中都不存在连接信息，则第一元器件与第二元器件直接连接得到目标信号线。其中，所述原始信息包括但不限于目标引脚的目标功能和组别信息。
需要指出的是，采集元器件的原始信息后，通过点击确定原理图中需要连接的第一元器件和第二元器件，并得到第一元器件和第二元器件分别对应的提示框，通过工作人员确定的待实现功能和所述提示框中记载的原始信息中的目标引脚的目标功能和组别信息确定第一元器件的第一引脚和第二元器件的第二引脚，然后自动连接第一引脚和第二引脚得到目标信号线并命名。需要指出的是，工作人员通过客户端将元器件放置在原理图中。
需要指出的是，现有方法进行布线及命名时，只能手动选择器件，手动对器件进行连接，以及手动对信号线进行命名，因此对每个元器件进行连线及对信号线进行命名将耗费大量的时间，而利用上述自动布线及命名的方法，可以大大缩短工程师们绘制原理图的时间，减少工程师们在绘制信号线及对信号线命名上的精力和时间浪费；需要指出的是，本申请需要代码开发，开发一个在Cadence下能对元器件进行信息采集，能对元器件进行选择，并能在Cadence中自动生成信号及对信号进行命名的软件。
参见图8所示，本申请实施例公开了一种自动布线及命名装置，包括：
信息获取模块11，用于确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；
引脚确定模块12，用于确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；
布线及命名模块13，用于自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
由上可见，本申请利用预先开发的软件工具自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名，不用手动进行目标信号线的连接，也不用手动对目标信号线进行命名，提高了布线及命名的效率，减少了时间和精力的浪费。
在一些实施例中，所述自动布线及命名装置，具体还包括：
第一信息采集单元，用于采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息以及目标器件符号的原始信息，并将所述原始信息存放至所述预设数据库中；
相应的，所述信息获取模块11，具体可以包括：
第一信息获取单元，用于确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号，然后根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息；
在一些实施例中，所述自动布线及命名装置，具体还包括：
第二信息采集单元，用于采集各类型元器件对应的若干所述目标引脚的连接信息，并将所述连接信息存放至所述预设数据库中；其中，所述连接信息为所述目标引脚需要连接的第三元器件的信息；
相应的，所述信息获取模块11，具体可以包括：
判断单元，用于判断所述第一引脚和所述第二引脚是否存在对应的所述连接信息；
目标信号线获取单元，用于根据判断结果自动连接所述第一引脚和所述第二引脚以获取目标信号线；
所述信号线获取单元，具体可以包括：
第一目标信号线获取单元，用于如果所述判断结果为所述第一引脚和所述第二引脚均不存在对应的所述连接信息，则直接连接所述第一引脚和所述第二引脚以获取目标信号线；
第二目标信号线获取单元，用于如果所述判断结果所述第一引脚和所述第二引脚中的任一引脚存在对应的所述连接信息，则根据所述连接信息确定需要连接的所述第三元器件，并依次连接所述第一引脚、所述第三元器件以及所述第二引脚以获取目标信号线；
在一些实施例中，所述布线及命名模块13，具体可以包括：
布线及命名单元，用于根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名；
在一些实施例中，所述自动布线及命名装置，具体还包括：
预设命名规则创建单元，用于获取所述客户端根据当前命名需求创建的所述预设命名规则。
进一步的，本申请实施例还提供了一种电子设备，图9是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图9为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、输入输出接口24、通信接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任意实施例公开的自动布线及命名方法的相关步骤。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口25能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口24，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，存储器22作为可以包括作为运行内存的随机存取存储器和用于外部内存的存储用途的非易失性存储器，其上的存储资源包括操作系统221、计算机程序222等，存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制源主机上电子设备20上的各硬件设备以及计算机程序222，操作系统221可以是Windows、Unix、Linux等。计算机程222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的自动布线及命名方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
本实施例中，所述输入输出接口24具体可以包括但不限于USB接口、硬盘读取接口、串行接口、语音输入接口、指纹输入接口等。
进一步的，本申请实施例还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的自动布线及命名方法。
关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
这里所说的计算机可读存储介质包括随机存取存储器(Random Access Memory，RAM)、内存、只读存储器(Read-Only Memory，ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、磁碟或者光盘或技术领域内所公知的任意其他形式的存储介质。其中，所述计算机程序被处理器执行时实现前述自动布线及命名方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的自动布线及命名方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种自动布线及命名方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种自动布线及命名方法，其特征在于，应用于预先开发的软件工具，包括：
确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；
确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；
自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
2.根据权利要求1所示的自动布线及命名方法，其特征在于，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，还包括：
采集各类型元器件的包括若干所述目标引脚的所述目标功能和所述组别信息以及目标器件符号的原始信息，并将所述原始信息存放至所述预设数据库中；
相应的，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息，包括：
确定客户端选取的放置在原理图中的第一元器件和第二元器件，以及所述第一元器件和所述第二元器件分别对应的第一器件符号和第二器件符号，然后根据所述第一器件符号和所述第二器件符号，获取并显示所述第一元器件和所述第二元器件分别对应的所述原始信息中的若干所述目标引脚的所述目标功能和所述组别信息。
3.根据权利要求1所示的自动布线及命名方法，其特征在于，所述确定客户端选取的放置在原理图中的第一元器件和第二元器件之前，还包括：
采集各类型元器件对应的若干所述目标引脚的连接信息，并将所述连接信息存放至所述预设数据库中；其中，所述连接信息为所述目标引脚需要连接的第三元器件的信息；
相应的，所述自动连接所述第一引脚和所述第二引脚以获取目标信号线，包括：
判断所述第一引脚和所述第二引脚是否存在对应的所述连接信息；
根据判断结果自动连接所述第一引脚和所述第二引脚以获取目标信号线。
4.根据权利要求3所示的自动布线及命名方法，其特征在于，所述根据判断结果自动连接所述第一引脚和第二引脚以获取目标信号线，包括：
如果所述判断结果为所述第一引脚和所述第二引脚均不存在对应的所述连接信息，则直接连接所述第一引脚和所述第二引脚以获取目标信号线。
5.根据权利要求3所示的自动布线及命名方法，其特征在于，所述根据判断结果自动连接所述第一引脚和第二引脚以获取目标信号线，包括：
如果所述判断结果所述第一引脚和所述第二引脚中的任一引脚存在对应的所述连接信息，则根据所述连接信息确定需要连接的所述第三元器件，并依次连接所述第一引脚、所述第三元器件以及所述第二引脚以获取目标信号线。
6.根据权利要求1所示的自动布线及命名方法，其特征在于，所述根据预设命名规则对所述目标信号线进行命名，包括：
根据所述第一引脚和所述第二引脚分别对应的所述目标功能和所述组别信息对所述目标信号线进行命名。
7.根据权利要求1至6任一项所示的自动布线及命名方法，其特征在于，所述根据预设命名规则对所述目标信号线进行命名之前，还包括：
获取所述客户端根据当前命名需求创建的所述预设命名规则。
8.一种自动布线及命名装置，其特征在于，应用于预先开发的软件工具，包括：
信息获取模块，用于确定客户端选取的放置在原理图中的第一元器件和第二元器件，然后从预设数据库中获取并显示所述第一元器件和所述第二元器件分别对应的若干目标引脚的目标功能和组别信息；
引脚确定模块，用于确定所述客户端根据待实现功能、所述目标功能和所述组别信息选取的所述第一元器件中的第一引脚和所述第二元器件中的第二引脚；
布线及命名模块，用于自动连接所述第一引脚和所述第二引脚以获取目标信号线，并根据预设命名规则对所述目标信号线进行命名。
9.一种电子设备，其特征在于，包括处理器和存储器；其中，所述处理器执行所述存储器中保存的计算机程序时实现如权利要求1至7任一项所述的自动布线及命名方法。
10.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的自动布线及命名方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210606567.8A CN114818594A (zh) | 2022-05-31 | 2022-05-31 | 一种自动布线及命名方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210606567.8A CN114818594A (zh) | 2022-05-31 | 2022-05-31 | 一种自动布线及命名方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114818594A true CN114818594A (zh) | 2022-07-29 |
Family
ID=82519864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210606567.8A Withdrawn CN114818594A (zh) | 2022-05-31 | 2022-05-31 | 一种自动布线及命名方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114818594A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
| CN115758983A (zh) * | 2022-11-14 | 2023-03-07 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN116629199A (zh) * | 2023-06-13 | 2023-08-22 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000322462A (ja) * | 1999-05-13 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 自動レイアウト装置および半導体集積回路設計方法 |
| US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
| CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
| CN104750886A (zh) * | 2013-12-29 | 2015-07-01 | 北京华大九天软件有限公司 | 一种集成电路版图布线中确定引脚连接区域的方法 |
| US9202006B1 (en) * | 2014-11-21 | 2015-12-01 | Cadence Design Systems, Inc. | System and method for connecting components in an electronic design |
| US20170220721A1 (en) * | 2016-02-01 | 2017-08-03 | Ciena Corporation | Systems and methods for dynamic symbols for devices in electrical schematics |
| CN114139323A (zh) * | 2021-11-27 | 2022-03-04 | 积成电子股份有限公司 | 一种边界点自动生成的模块封装方法与系统 |
-
2022
- 2022-05-31 CN CN202210606567.8A patent/CN114818594A/zh not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000322462A (ja) * | 1999-05-13 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 自動レイアウト装置および半導体集積回路設計方法 |
| US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
| CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
| CN104750886A (zh) * | 2013-12-29 | 2015-07-01 | 北京华大九天软件有限公司 | 一种集成电路版图布线中确定引脚连接区域的方法 |
| US9202006B1 (en) * | 2014-11-21 | 2015-12-01 | Cadence Design Systems, Inc. | System and method for connecting components in an electronic design |
| US20170220721A1 (en) * | 2016-02-01 | 2017-08-03 | Ciena Corporation | Systems and methods for dynamic symbols for devices in electrical schematics |
| CN114139323A (zh) * | 2021-11-27 | 2022-03-04 | 积成电子股份有限公司 | 一种边界点自动生成的模块封装方法与系统 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
| CN115758983A (zh) * | 2022-11-14 | 2023-03-07 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN115758983B (zh) * | 2022-11-14 | 2023-10-20 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN116629199A (zh) * | 2023-06-13 | 2023-08-22 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
| CN116629199B (zh) * | 2023-06-13 | 2023-11-24 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114818594A (zh) | 一种自动布线及命名方法、装置、设备及介质 | |
| CN104516838B (zh) | 管理路径确定方法及装置 | |
| CN113377653B (zh) | 生成测试用例的方法和装置 | |
| CN106933754A (zh) | 一种usb驱动识别方法及装置 | |
| CN111693294A (zh) | 车辆检测方法、装置、终端设备及存储介质 | |
| CN113010188B (zh) | 模块化测控系统生成方法、装置、计算机设备及存储器 | |
| CN111581098A (zh) | 接口数据转移存储的方法、装置、服务器及存储介质 | |
| CN109120731B (zh) | 一种通用型通讯方法、系统及装置 | |
| CN110674623A (zh) | 模型化埋件定位信息的读取系统及其方法 | |
| CN114564799A (zh) | 卡件接线图生成方法、系统及存储介质 | |
| US9202006B1 (en) | System and method for connecting components in an electronic design | |
| CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 | |
| CN113787977A (zh) | 车辆维修方法、通信设备及存储介质 | |
| CN103514123B (zh) | 一种usb设备连接端口的识别方法及系统 | |
| CN111522748A (zh) | 一种自动化测试案例生成方法、装置、服务器及存储介质 | |
| CN113704035B (zh) | 一种时延检测方法、装置及相关设备 | |
| CN109359384B (zh) | 一种将丝印标识调入印刷电路板的方法及装置 | |
| CN117171042B (zh) | 基于图形程序用参数配置方法的开发调试系统及方法 | |
| CN112882715B (zh) | 一种测控装置定义方法、计算机及可定义的测控装置 | |
| CN115328813B (zh) | 一种测试用例设计方法、装置、设备及存储介质 | |
| CN117478723A (zh) | 数据的传输方法、装置、设备及存储介质 | |
| CN109726476B (zh) | 基于uvm验证平台的验证方法和装置 | |
| CN114115833A (zh) | 协议审计代码自动生成方法及装置 | |
| CN112989140A (zh) | 一种字符串模糊识别方法及装置 | |
| CN117094259A (zh) | 集成电路的静态时序分析环境配置方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220729 |
|
| WW01 | Invention patent application withdrawn after publication |