JPWO2004075337A1 - 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路 - Google Patents

誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路 Download PDF

Info

Publication number
JPWO2004075337A1
JPWO2004075337A1 JP2005502801A JP2005502801A JPWO2004075337A1 JP WO2004075337 A1 JPWO2004075337 A1 JP WO2004075337A1 JP 2005502801 A JP2005502801 A JP 2005502801A JP 2005502801 A JP2005502801 A JP 2005502801A JP WO2004075337 A1 JPWO2004075337 A1 JP WO2004075337A1
Authority
JP
Japan
Prior art keywords
dielectric resonator
coupling element
conductor
dielectric
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005502801A
Other languages
English (en)
Inventor
伊東　正治
正治 伊東
丸橋　建一
建一 丸橋
岸本　修也
修也 岸本
大畑　恵一
恵一 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2004075337A1 publication Critical patent/JPWO2004075337A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1864—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator
    • H03B5/187—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device
    • H03B5/1876—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

誘電体共振器（ＤＲ）を使用した発振器において、誘電体共振器（ＤＲ）と発振回路との結合の制御性と再現性を高くし、且つ、集積回路を小型化する。誘電体共振器（ＤＲ）１は誘電体基板２の両面にグランド導体層３ａ、３ｂを形成し、両導体層間をビアホール４ａで接続することで構成される。グランド導体層３ａの中央部のスロット５ａと、スロット５ａにより囲まれたパッチ６ａから成る結合素子７ａと誘電体共振器（ＤＲ）１とが結合する。パッチ６ａと発振回路９上の伝送線路１３ａとはバンプ８を介して接続される。伝送線路１３ａは終端抵抗１５ａを介してグランドに接続される。発振回路ＭＭＩＣ９上において、伝送線路１３ａはトランジスタＦＥＴ１４のゲートに接続される。トランジスタＦＥＴ１４には正帰還をかける容量性の伝送線路１３ｂが接続される。トランジスタＦＥＴ１４の出力は、整合回路１６を介して出力用の伝送線路１３ｃに接続される。発振回路９の出力用の伝送線路１３ｃは、誘電体共振器（ＤＲ）１の基板端に形成された信号導体層１１ａとグランド導体層３ａとから構成されるコプレーナ線路１２ａにバンプ接続される。

Description

本発明は、マイクロ波帯やミリ波帯で使用される誘電体共振器、その周波数調整方法およびその誘電体共振器を用いた集積回路に関するものである。
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
マイクロ波帯やミリ波帯で使用される発振器においては、位相雑音、及び、周波数安定度を高めるために、誘電体共振器（ＤＲ）が使用される。図１は、一従来例による誘電体共振器を有する発振器（ＤＲＯ）の構成を示す等価回路図である。負性抵抗を得るため、トランジスタＦＥＴ１４のソースには容量性のマイクロストリップ線路２８ｂが接続される。トランジスタＦＥＴ１４のゲートから延びるマイクロストリップ線路２８ａは、円筒形のＴＥ０１δモードの誘電体共振器１と誘導性結合する。この時、結合度は、誘電体共振器１とマイクロストリップ線路２８ａとの距離により調整される。誘電体共振器１の共振周波数において、トランジスタＦＥＴ１４側からの電磁波は反射され、共振周波数以外では、終端抵抗１５ａに吸収される。従って、共振周波数において、大きな負性抵抗値を持つ。トランジスタＦＥＴ１４のドレインには、発振条件を満足するように設計した整合回路１６（伝送線路とキャパシタにより構成）が接続される。トランジスタＦＥＴ１４のゲートバイアス１７ａは、〜数ｋΩの抵抗１５ｂを介して、また、ドレインバイアス１７ｂは、整合回路１６を介して加えられる。また、誘電体共振器１と誘導性結合するマイクロストリップ線路２８ｃの一端に接続されたバラクタダイオード２０によって、共振周波数が微調整される。制御電圧１７ｃをバラクタダイオード２０に加えるため、バラクタダイオード２０の一端には、動作周波数において低リアクタンスであるキャパシタ２１ａが、もう一端には、ＤＣ的にグランドに接続される〜数ｋΩの抵抗１５ｃが接続される。このような構成では、誘電体共振器１の共振周波数は外形寸法で決まるため、高い加工精度が要求される。また、結合度は、誘電体共振器１とマイクロストリップ線路２８ａとの距離により調整されるため、誘電体共振器１の位置合わせに対して高い精度（〜０．１ｍｍ）が要求される。加えて、電磁界は共振器の外側にも拡がるため、パッケージに実装した際に発振周波数が変化し易いという課題がある。
そこで、誘電体共振器と伝送線路との接続構造として、特開平１１−１４５７０９号公報には、図２に示す構造が提案されている。図２は、他の従来例による誘電体共振器と伝送線路との結合構造を示す分解斜視図である。誘電体共振器１は、誘電体基板３０と導電体板２９ａ、２９ｂとから構成されている。誘電体基板３０の上部と下部の両面には、円形状の対向する開口部を持つ導体層３１ａ、３１ｂが形成される。導体層３１ａ上部には、薄膜形成技術により誘電体層３２が形成される。更に、誘電体層３２上部には、信号導体層３３が形成される。このような構成では、誘電体基板３０の開口部の形成された領域が、共振器として動作する。この特許文献１の場合も、図１の構成と同様に、結合度は、共振器と信号導体層３３との距離によって調整されるが、薄膜形成技術を使用することで、信号導体層３３の位置を高精度に制御できるため、結合度のばらつきは小さい。
しかしながら、上記特開平１１−１４５７０９号公報の例では、円筒形の誘電体共振器に比べると、共振器外部への電磁界の拡がりは小さいが、上部、及び、下部方向へは同様に拡がるため、発振器を構成するその他の線路やトランジスタＦＥＴ等を共振器から離して配置する必要があった。即ち上部、及び、下部には配置できない。その結果、回路が大きくなるという課題があった。また、電気的にシールドするため、図２に示すように、共振器部を覆う導電体板２９ａ、２９ｂが別途必要となる課題があった。
本発明の目的は、前述したような問題のない誘電体共振器を提供することにある。
本発明の更なる目的は、前述したような問題のない誘電体共振器を有する集積回路を提供することにある。
本発明の第一の側面によれば、電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも１つの結合素子を含み、更に前記少なくとも１つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも１つの導体面に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器が提供される。
前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の１／２を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも１つの導体面は前記導体構造体の一部を構成することが好ましい。
更に、前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも１つの埋込導体とからなることが好ましい。
更に、前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の１／２以下であることが好ましい。
更に、前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の１／２以下であることが好ましい。
前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に連続的に延在する埋込導体で構成し得る。
前記少なくとも１つのスロットは、前記第一及び第二の導体層の少なくともいずれか一方に形成することが可能である。
前記少なくとも１つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも１つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも１つの開口部を形成してもよい。前記少なくとも１つの開口部は、サイズが均一でない複数の開口部から構成してもよい。また、前記複数の開口部は同心円上に配置しても良い。前記少なくとも１つの開口部は、導電性材料で埋め込んでもよい。
前記スロットは前記パッチ導体領域を少なくとも部分的に囲むよう形成してもよい。前記スロットは前記パッチ導体領域を完全に囲むよう形成してもよい。
前記少なくとも１つの結合素子は、複数の結合素子から構成してもよい。前記複数の結合素子は、同一種類の複数の結合素子から構成してもよい。前記複数の結合素子は、異なる種類の複数の結合素子から構成してもよい。
前記誘電体共振器は、前記有効共振領域外に形成された少なくとも１つのコプレナー線路を更に含んでもよい。
前記誘電体共振器は前記有効共振領域内に形成された少なくとも１つのコプレナー線路を更に含んでもよい。
前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも１つのコプレナー線路を更に含んでもよい。
前記誘電体共振器は、前記少なくとも１つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも１つの信号導体層を更に含み、前記少なくとも１つの信号導体層は少なくとも１つのコプレナー線路を構成してもよい。前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域にも隣接してもよい。前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域と少なくとも部分的に重複してもよい。
前記少なくとも１つの結合素子は、少なくとも１つの導電性コンタクトを介して負性抵抗発生回路に接続されてもよい。前記導電性コンタクトは導電性バンプであってもよい。
本発明の第二の側面によれば、電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも１つの結合素子を含み、更に前記少なくとも１つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも１つの導体面に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器と、少なくとも１つの導電性コンタクトを介して前記少なくとも１つの結合素子に接続される少なくとも１つの負性抵抗発生回路とを含む集積回路が提供される。
前記導電性コンタクトは導電性バンプで構成し得る。
前記少なくとも１つの負性抵抗発生回路は第一の回路基板に形成されると共に前記少なくとも１つの導電性コンタクトに直接接する第一の伝送線路を含むよう構成し得る。
前記少なくとも１つの負性抵抗発生回路は更に前記第一の回路基板に形成されたバラクタダイオードを含み、前記少なくとも１つの結合素子は、第一の導電性コンタクトを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性コンタクトを介して前記バラクタダイオードに接続される第二の結合素子とからなるよう構成し得る。
前記少なくとも１つの負性抵抗発生回路は、少なくとも１つの発振回路を含む能動素子を構成し得る。前記少なくとも１つの導電性コンタクトは前記第一の伝送線路の中央部に接続され、前記第一の伝送線路の第一の端部は前記能動素子に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続されるよう構成し得る。また、前記少なくとも１つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の導電性コンタクト及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなるよう構成し得る。また、前記少なくとも１つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記能動素子の出力側に接続される第二の結合素子とからなるよう構成し得る。
前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続され得る。
前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続され得る。
前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されるよう構成し得る。前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板を前記第二の回路基板の凹部内で封止するよう構成し得る。
前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の１／２を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも１つの導体面は前記導体構造体の一部を構成するよう構成し得る。
前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも１つの埋込導体とからなるよう構成し得る。
前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の１／２以下であるよう構成し得る。
前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の１／２以下であるよう構成し得る。
本発明の第三の側面によれば、誘電体基板と、前記誘電体基板の第１の面上に形成された第１の導体層と、前記誘電体基板の第２の面上に形成された第２の導体層と、共振周波数における電磁波の波長の１／２以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第１及び第２の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であって前記第１の導体層に形成した少なくとも１つの結合素子とを含み、更に、前記少なくとも１つの結合素子は、前記第１の導体層に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器が提供される。
前記少なくとも１つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも１つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも１つの開口部が形成されるよう構成し得る。前記少なくとも１つの開口部は、サイズが均一でない複数の開口部で構成し得る。前記複数の開口部は同心円上に配置し得る。前記少なくとも１つの開口部は、導電性材料により埋め込まれてもよい。
前記少なくとも１つの結合素子は、同一種類の複数の結合素子からなるよう構成し得る。
前記少なくとも１つの結合素子は、異なる種類の複数の結合素子からなるよう構成し得る。
前記有効共振領域外に形成された少なくとも１つのコプレナー線路を更に含むよう構成し得る。
前記誘電体共振器は前記有効共振領域内に形成された少なくとも１つのコプレナー線路を更に含むよう構成し得る。
前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも１つのコプレナー線路を更に含むよう構成し得る。
前記誘電体共振器は、前記少なくとも１つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも１つの信号導体層を更に含み、前記少なくとも１つの信号導体層は少なくとも１つのコプレナー線路を構成するよう構成し得る。前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域にも隣接するよう構成し得る。また、前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域と少なくとも部分的に重複するよう構成し得る。
前記少なくとも１つの結合素子は、少なくとも１つの導電性コンタクトを介して負性抵抗発生回路に接続されるよう構成し得る。前記導電性コンタクトは導電性バンプで構成し得る。
本発明の第四の側面によれば、誘電体基板と、前記誘電体基板の第１の面上に形成された第１の導体層と、前記誘電体基板の第２の面上に形成された第２の導体層と、共振周波数における電磁波の波長の１／２以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第１及び第２の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であって前記第１の導体層に形成した少なくとも１つの結合素子とを含み、更に、前記少なくとも１つの結合素子は、前記第１の導体層に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器と、第一の回路基板に形成されると共に導電性バンプを介して前記少なくとも１つの結合素子に接続される第一の伝送線路を含む発振回路とを含む集積回路が提供される。
前記発振回路は更に前記第一の回路基板に形成されたバラクタダイオードを含み、前記少なくとも１つの結合素子は、第一の導電性バンプを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性バンプを介して前記バラクタダイオードに接続される第二の結合素子とで構成し得る。前記第一の伝送線路の第一の端部は前記発振回路に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続されるよう構成し得る。
また、前記少なくとも１つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の導電性バンプ及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とで構成し得る。
また、前記少なくとも１つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記発振回路の出力側に接続される第二の結合素子とで構成し得る。
前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されるよう構成し得る。
前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されるよう構成し得る。
前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されるよう構成し得る。前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されるよう構成し得る。
図１は、一従来例による誘電体共振器を有する発振器（ＤＲＯ）の構成を示す等価回路図である。
図２は、他の従来例による誘電体共振器と伝送線路との結合構造を示す分解斜視図である。
図３Ａは、本発明による実施の形態１の第一構成例における誘電体共振器を示す斜視図である。
図３Ｂは、図３Ａの一点鎖線Ａ−Ａ’における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。
図３Ｃは、図３Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。
図４Ａは、本発明による実施の形態１の第二構成例における共振器部を示す平面図である。
図４Ｂは、図４Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。
図５は、本発明による実施の形態１の第三構成例における共振器部を示す平面図である。
図６Ａは、本発明による実施の形態２の第一構成例における誘電体共振器を示す平面図である。
図６Ｂは、図６Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。
図７Ａは、本発明による実施の形態３の第一構成例における誘電体共振器を示す平面図である。
図７Ｂは、図７Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。
図８は、本発明による実施の形態３の第二構成例における誘電体共振器を示す平面図である。
図９は、本発明による実施の形態４の第一構成例における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。
図１０は、本発明による実施の形態４の第二構成例における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。
図１１Ａは、本発明による実施の形態５の第一構成例における誘電体共振器を示す斜視図である。
図１１Ｂは、図１１Ａの一点鎖線Ｂ−Ｂ’におけるフリップチップ実装した誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。
図１２Ａは、本発明による誘電体共振器に形成した開口の数に対する共振周波数の変化の計算結果を示す図である。
図１２Ｂは、本発明による誘電体共振器に形成した開口の数に対する無負荷Ｑの変化の計算結果を示す図である。
発明を実施の形態
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
＜実施の形態１＞
図３Ａは、本発明による実施の形態１の第一構成例における誘電体共振器を示す斜視図である。図３Ｂは、図３Ａの一点鎖線Ａ−Ａ’における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。図３Ｃは、図３Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。誘電体共振器１は誘電体基板２の両面にグランド導体層３ａ、３ｂを形成し、両導体層間を環状に配列されたビアホール４ａ内を充填するプラグ導体４ｂで接続することで構成される。ビアホール４ａの間隔は、ビアホール間からの漏洩を抑制するために、誘電体基板内の波長の１／２以下、できれば１／４以下が望ましい。このビアホール及びグランド導体層３ａ、３ｂに囲まれた領域を有効共振領域と呼ぶことにする。ここで、誘電体共振器１は、基底動作で、ＴＥ１１０モード共振器となる。グランド導体層３ａの中央部のスロット５ａと、スロット５ａにより囲まれたパッチ６ａから成る結合素子７ａと誘電体共振器１とは誘導性結合する。結合度は、スロット５ａの幅、パッチ６ａのサイズ、パッチ６ａを形成する位置によって調整される。結合素子７ａはリソグラフィ等を使用して形成するため、結合度の制御性は高い。本実施の形態では、電磁波は、ほぼ誘電体基板２の有効共振領域内に閉じこめられている。従って、共振器の特性に影響を与えることなく、図３Ｂに示すように、共振器上部に発振回路９をフリップチップ実装でき、小型化できる。
次に、本実施の形態の誘電体共振器を有する発振器（ＤＲＯ）について説明する。パッチ６ａと発振回路９上の伝送線路１３ａとはバンプ８を介して接続される。具体的には、フリップチップ実装が行われる。伝送線路１３ａは終端抵抗１５ａを介してグランドに接続される。このため、共振周波数のみが反射され、その他の周波数の電磁波は終端抵抗１５ａにより吸収される。発振回路ＭＭＩＣ９上において、伝送線路１３ａは能動素子であるトランジスタＦＥＴ１４のゲートに接続される。トランジスタＦＥＴ１４には、負性抵抗を得るために、正帰還をかける容量性の伝送線路１３ｂが接続される。トランジスタＦＥＴ１４のドレインは、伝送線路とキャパシタから成る整合回路１６を介して出力用の伝送線路１３ｃに接続される。トランジスタＦＥＴ１４のゲートバイアス１７ａは、〜数ｋΩの抵抗１５ｂを介して、また、ドレインバイアス１７ｂは、整合回路１６を介して加えられる。発振回路９の出力用の伝送線路１３ｃは、誘電体共振器１の基板端に形成された信号導体層１１ａとスロット１０ａを挟んで配置されたグランド導体層３ａとから構成されるコプレーナ線路１２ａにバンプ接続される。これにより、コプレーナ線路１２ａから発振器（ＤＲＯ）の信号が出力される。このように、本実施の形態の構成では、出力用のコプレーナ線路１２ａは、スルーホール列４ａで囲まれた誘電体基板の有効共振領域の外側の領域に設けられている。このため、共振器上において、開口部は結合素子７ａのみにあり、開口部の電磁界の乱れによる共振器のＱの低下を最小限にできる。
図４Ａは、本発明による実施の形態１の第二構成例における共振器部を示す平面図である。図４Ｂは、図４Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。結合素子は、図４Ａに示すように、パッチ６ｂに信号導体層１８ａとスロット５ｂを挟んで配置されたグランド導体層３ａとから成るコプレーナ線路１９を２つ接続した結合素子７ｂであってもよい。この場合には、図４Ｂに示すように、結合素子７ｂがトランジスタＦＥＴ１４のゲートに接続された伝送線路１３ａに対してシリーズに接続される。そのため、インダクタンス成分を持つバンプを介してシャントに接続される場合（結合素子７ａ）に比べて、大きい結合度を得易い。更に、結合素子７ｂには、コプレーナ線路１９が接続されているため、発振回路ＭＭＩＣ９を誘電体共振器１に実装する前に、オンウェハ評価しやすい利点がある。
図５は、本発明による実施の形態１の第三構成例における共振器部を示す平面図である。結合素子は、図５に示すように、グランド導体層３ａにスロット５ｃを形成することによりパッチ６ｃを設けて構成した結合素子７ｃであってもよい。パッチ６ｃには、グランド導体層３ａと共にコプレーナ線路を構成する信号導体層１８ｂが接続されていてもよい。この結合素子７ｃの場合には、全周波数で反射となるため、不要な周波数での発振が起こらないように注意する必要があるが、終端抵抗１５ａが不要になる。
ここでは、ＴＥ１１０モード共振器の場合を示したが、もちろんＴＥ２１０モード等の高次モードを用いた共振器でもよい。
＜実施の形態２＞
図６Ａは、本発明による実施の形態２の第一構成例における誘電体共振器を示す平面図である。図６Ｂは、図６Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。本発明の実施の形態２として、誘電体共振器を有する発振器（ＤＲＯ）の周波数を電気的に調整できる構成を示す。グランド導体層３ａ上に、２つの結合素子７ｄ、７ｅを形成する。結合素子７ｄは、トランジスタＦＥＴ１４のゲートから延びる伝送線路１３ａに接続され、結合素子７ｅは、発振回路ＭＭＩＣ９上に形成されたバラクタダイオード２０に接続される。バラクタダイオード２０に制御電圧１７ｃを加えるために、結合素子７ｅ側を〜数ｋΩの抵抗１５ｃを介してＤＣ的にグランドに接続する。また、結合素子７ｅと反対側には、動作周波数において低リアクタンスなキャパシタ２１ａを接続する。制御電圧１７ｃを変化させることにより、バラクタダイオード２０の容量が変化し、共振器の共振周波数（発振周波数）を調整することができる。結合素子７ｅとバラクタダイオード２０との間には伝送線路を介在させることができる。また、ここでは、バラクタダイオード２０との結合素子として、結合素子７ｅを用いた例を示したが、結合素子７ｃを用いてもよい。この場合には、バラクタダイオード２０の結合素子７ｃ側はグランド電位となるため、抵抗１５ｃが不要になる利点がある。もちろん、結合素子７ｄの代わりに結合素子７ｂの構成をとってもよい。
＜実施の形態３＞
図７Ａは、本発明による実施の形態３の第一構成例における誘電体共振器を示す平面図である。図７Ｂは、図７Ａの誘電体共振器を有する発振器（ＤＲＯ）の等価回路図である。発振回路９の出力は、ＤＣバイアスをカットする動作周波数において低リアクタンスなキャパシタ２１ｂを介して、グランド導体層３ａにスロット５ｄを形成することにより構成した結合素子７ｆに接続される。更に、グランド導体層３ａには、スロット５ｅを形成することにより結合素子７ｇが設けられる。結合素子７ｇは、共振器の内側と外側を跨いで、信号導体層１１ｂとスロット１０ｂを挟んで配置されたグランド導体層３ａとから成るコプレーナ線路１２ｂと接続される。この時、誘電体共振器１は、共振周波数のみを出力させ、共振周波数以外を反射させる。本実施の形態の構成では、発振回路９部の構成は基本的な発振器の構成となり、回路設計が容易になる。
図８は、本発明による実施の形態３の第二構成例における誘電体共振器を示す平面図である。出力用のコプレーナ線路は、図８に示すように２つ設けられていてもよい。この場合には、誘電体共振器１に結合素子７ｈを介して入力された信号は、一部が結合素子７ｉを介してコプレーナ線路１２ｃに出力され、残りが結合素子７ｊを介してコプレーナ線路１２ｄに出力される。このように、誘電体共振器１が２分配の機能を持ち、例えば、ヘテロダイン方式の場合には、送信機、及び、受信機の局部発振器用の信号源として使用できる。ここでは、２分配の例を示したが、結合素子の数を増やすことにより、３分配以上の多分配もできる。
＜実施の形態４＞
図９は、本発明による実施の形態４の第一構成例における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。電磁波は誘電体共振器１内にほぼ完全に閉じこめられるため、発振回路９がフリップチップ実装された誘電体共振器１を、更に、図９に示すようなパッケージなどの実装基板２２にフリップチップ実装しても、発振周波数は変化しないことが期待される。実装基板２２には、窪み２３が形成され、この窪み２３内に発振回路９が内蔵される。実装基板２２の裏面にはグランド導体層３ｄが、表面には信号導体層２４を除いた部分にグランド導体層３ｃが形成される。誘電体共振器１上のコプレーナ線路１２ａは、バンプ８によって、実装基板２２上の信号導体層２４とグランド導体層３ｃとから成るコプレーナ線路に接続される。グランド導体層３ｃと３ｄとは、窪み２３の外周に沿って配列された、ビアホール４ｃに埋設されたプラグ導体４ｄで接続される。これにより、発振回路９が内蔵された窪み２３内は電磁的にシールドされる。
図１０は、本発明による実施の形態４の第二構成例における誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。図１０に示すように、誘電体共振器１の外周部を熱硬化性の樹脂２５等で補強してもよい。本発明の構成では、実装基板２２には窪み２３が設けられているため、樹脂２５を外周部に塗布した場合でも、発振回路ＭＭＩＣ９部には樹脂２５が入り込みにくい。そのため、樹脂２５を使用することによる発振特性の変化がほとんど無いことが期待できる。
＜実施の形態５＞
図１１Ａは、本発明による実施の形態５の第一構成例における誘電体共振器を示す斜視図である。図１１Ｂは、図１１Ａの一点鎖線Ｂ−Ｂ’におけるフリップチップ実装した誘電体共振器を有する発振器（ＤＲＯ）を示す縦断面図である。誘電体共振器１を実装基板２２にフリップチップ実装した場合、誘電体共振器１の裏面は空気層に面する。図１１Ａに示すように、誘電体基板１裏面のグランド導体層３ｂに複数の開口２６を形成する。この開口２６を導電ペースト２７ａやボンディングワイヤ２７ｂ等を使用して埋めていくことで、誘電体共振器１の共振周波数を調整することができる。
図１２Ａは、本発明による誘電体共振器に形成した開口の数に対する共振周波数の変化の計算結果を示す図である。３８ＧＨｚ帯共振器において、開口２６の数を変化させた時の共振周波数の変化を計算した結果を示す。開口２６の個数を変えることで、段階的に共振周波数を調整できることが分かる。共振器の中心に対して、同心円状に開口を配置すると、同心円上の開口については、１個当たりの共振周波数の調整量がほぼ同じになり、調整が容易になる。また、開口２６のサイズを変えることで、１個当たりの共振周波数の調整量を変えることができる。複数のサイズを形成した場合には、１個当たりの調整量が異なる開口ができ、共振周波数の微調整が可能となる。
図１２Ｂは、本発明による誘電体共振器に形成した開口の数に対する無負荷Ｑの変化の計算結果を示す図である。図１２Ａの場合における無負荷Ｑの計算結果を示すが、特に劣化は見られない。ここでは、開口２６を前もって形成しておき、１個ずつ埋めていく例を示したが、例えば、レーザを使用して、開口２６を順次形成し共振周波数を調整してもよい。
以上好ましい実施の形態について説明したが、本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱することのない範囲内において適宜の変更が可能なものである。実施の形態では、能動素子として、電界効果型トランジスタＦＥＴの例を示したが、バイポーラトランジスタ等を用いてもよい。また、基板両面のグランド導体層３ａ、３ｂ；３ｃ、３ｄを接続するのに、プラグ導体４ｂ、４ｄを用いるのに代え、プレーテッドスルーホールのようなビアホール内壁面のみに導体層が形成された構造を用いることができる。
本発明によれば、誘電体共振器上部のグランド導体層にスロットを形成することにより構成した結合素子に発振回路をフリップチップ接続することにより、誘電体共振器を使用した発振器において、結合の制御性と再現性を高くすることができ、且つ、回路を小型化することができる。また、結合素子の反対のグランド導体層に複数のサイズの異なる開口を形成する実施の形態によれば、その数を調整することにより、精度の高い周波数調整が可能となる。
本発明によれば、負性抵抗発生回路の一例としての発振回路に誘電体共振器を接続したが、発振回路に限らず負性抵抗を発生させる回路であれば本発明の誘電体共振器を接続することで本発明の効果が得られる。また、負性抵抗発生回路と誘電体共振器とを接続する手段としてバンプを例に挙げたが、配線のように距離のあるものはあまり好ましくないが、必ずしもバンプに限定する必要はなく導電性コンタクトとして作用するものであればよい。
 産業上の利用の可能性
本発明は、マイクロ波帯やミリ波帯で使用される誘電体共振器、その周波数調整方法およびその誘電体共振器を用いた集積回路に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims (64)

  1. 電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも１つの結合素子を含み、更に前記少なくとも１つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも１つの導体面に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器。
  2. 前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の１／２を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも１つの導体面は前記導体構造体の一部を構成する請求項１に記載の誘電体共振器。
  3. 前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも１つの埋込導体とからなる請求項２に記載の誘電体共振器。
  4. 前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の１／２以下である請求項３に記載の誘電体共振器。
  5. 前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の１／２以下である請求項４に記載の誘電体共振器。
  6. 前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に連続的に延在する埋込導体からなる請求項３に記載の誘電体共振器。
  7. 前記少なくとも１つのスロットは、前記第一及び第二の導体層の少なくともいずれか一方に形成される請求項３に記載の誘電体共振器。
  8. 前記少なくとも１つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも１つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも１つの開口部が形成されている請求項３に記載の誘電体共振器。
  9. 前記少なくとも１つの開口部は、サイズが均一でない複数の開口部からなる請求項８に記載の誘電体共振器。
  10. 前記複数の開口部は同心円上に配置されている請求項９に記載の誘電体共振器。
  11. 前記少なくとも１つの開口部は、導電性材料により埋め込まれている請求項８に記載の誘電体共振器。
  12. 前記スロットは前記パッチ導体領域を少なくとも部分的に囲む請求項１に記載の誘電体共振器。
  13. 前記スロットは前記パッチ導体領域を完全に囲む請求項１２に記載の誘電体共振器。
  14. 前記少なくとも１つの結合素子は、複数の結合素子からなる請求項１に記載の誘電体共振器。
  15. 前記複数の結合素子は、同一種類の複数の結合素子からなる請求項１４に記載の誘電体共振器。
  16. 前記複数の結合素子は、異なる種類の複数の結合素子からなる請求項１４に記載の誘電体共振器。
  17. 前記有効共振領域外に形成された少なくとも１つのコプレナー線路を更に含む請求項１に記載の誘電体共振器。
  18. 前記誘電体共振器は前記有効共振領域内に形成された少なくとも１つのコプレナー線路を更に含む請求項１に記載の誘電体共振器。
  19. 前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも１つのコプレナー線路を更に含む請求項１７に記載の誘電体共振器。
  20. 前記誘電体共振器は、前記少なくとも１つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも１つの信号導体層を更に含み、前記少なくとも１つの信号導体層は少なくとも１つのコプレナー線路を構成する請求項１８に記載の誘電体共振器。
  21. 前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域にも隣接している請求項２０に記載の誘電体共振器。
  22. 前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域と少なくとも部分的に重複している請求項２０に記載の誘電体共振器。
  23. 前記少なくとも１つの結合素子は、少なくとも１つの導電性コンタクトを介して負性抵抗発生回路に接続される請求項１に記載の誘電体共振器。
  24. 前記導電性コンタクトは導電性バンプからなる請求項２３に記載の誘電体共振器。
  25. 電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも１つの結合素子を含み、更に前記少なくとも１つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも１つの導体面に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器と、
    少なくとも１つの導電性コンタクトを介して前記少なくとも１つの結合素子に接続される少なくとも１つの負性抵抗発生回路とを含む集積回路。
  26. 前記導電性コンタクトは導電性バンプからなる請求項２５に記載の集積回路。
  27. 前記少なくとも１つの負性抵抗発生回路は第一の回路基板に形成されると共に前記少なくとも１つの導電性コンタクトに直接接する第一の伝送線路を含む請求項２５に記載の集積回路。
  28. 前記少なくとも１つの負性抵抗発生回路は更に前記第一の回路基板に形成されたバラクタダイオードを含み、前記少なくとも１つの結合素子は、第一の導電性コンタクトを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性コンタクトを介して前記バラクタダイオードに接続される第二の結合素子とからなる請求項２７に記載の集積回路。
  29. 前記少なくとも１つの負性抵抗発生回路は、少なくとも１つの発振回路を含む能動素子を構成する請求項２７に記載の集積回路。
  30. 前記少なくとも１つの導電性コンタクトは前記第一の伝送線路の中央部に接続され、前記第一の伝送線路の第一の端部は前記能動素子に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続される請求項２９に記載の集積回路。
  31. 前記少なくとも１つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の導電性コンタクト及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなる請求項２９に記載の集積回路。
  32. 前記少なくとも１つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記能動素子の出力側に接続される第二の結合素子とからなる請求項２９に記載の集積回路。
  33. 前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されている請求項２７に記載の集積回路。
  34. 前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されている請求項２７に記載の集積回路。
  35. 前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されている請求項３４に記載の集積回路。
  36. 前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されている請求項３５に記載の集積回路。
  37. 前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の１／２を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも１つの導体面は前記導体構造体の一部を構成する請求項２５に記載の集積回路。
  38. 前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも１つの埋込導体とからなる請求項３７に記載の集積回路。
  39. 前記少なくとも１つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の１／２以下である請求項３８に記載の集積回路。
  40. 前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の１／２以下である請求項３９に記載の誘電体共振器。
  41. 誘電体基板と、前記誘電体基板の第１の面上に形成された第１の導体層と、前記誘電体基板の第２の面上に形成された第２の導体層と、共振周波数における電磁波の波長の１／２以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第１及び第２の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であって前記第１の導体層に形成した少なくとも１つの結合素子とを含み、
    更に、前記少なくとも１つの結合素子は、前記第１の導体層に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器。
  42. 前記少なくとも１つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも１つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも１つの開口部が形成されている請求項４１に記載の誘電体共振器。
  43. 前記少なくとも１つの開口部は、サイズが均一でない複数の開口部からなる請求項４２に記載の誘電体共振器。
  44. 前記複数の開口部は同心円上に配置されている請求項４３に記載の誘電体共振器。
  45. 前記少なくとも１つの開口部は、導電性材料により埋め込まれている請求項４３に記載の誘電体共振器。
  46. 前記少なくとも１つの結合素子は、同一種類の複数の結合素子からなる請求項４１に記載の誘電体共振器。
  47. 前記少なくとも１つの結合素子は、異なる種類の複数の結合素子からなる請求項４１に記載の誘電体共振器。
  48. 前記有効共振領域外に形成された少なくとも１つのコプレナー線路を更に含む請求項４１に記載の誘電体共振器。
  49. 前記誘電体共振器は前記有効共振領域内に形成された少なくとも１つのコプレナー線路を更に含む請求項４１に記載の誘電体共振器。
  50. 前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも１つのコプレナー線路を更に含む請求項４１に記載の誘電体共振器。
  51. 前記誘電体共振器は、前記少なくとも１つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも１つの信号導体層を更に含み、前記少なくとも１つの信号導体層は少なくとも１つのコプレナー線路を構成する請求項４１に記載の誘電体共振器。
  52. 前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域にも隣接している請求項５１に記載の誘電体共振器。
  53. 前記少なくとも１つの信号導体層は、更に前記少なくとも１つのパッチ導体領域と少なくとも部分的に重複している請求項５１に記載の誘電体共振器。
  54. 前記少なくとも１つの結合素子は、少なくとも１つの導電性コンタクトを介して負性抵抗発生回路に接続される請求項４１に記載の誘電体共振器。
  55. 前記導電性コンタクトは導電性バンプからなる請求項５４に記載の誘電体共振器。
  56. 誘電体基板と、前記誘電体基板の第１の面上に形成された第１の導体層と、前記誘電体基板の第２の面上に形成された第２の導体層と、共振周波数における電磁波の波長の１／２以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第１及び第２の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であって前記第１の導体層に形成した少なくとも１つの結合素子とを含み、更に、前記少なくとも１つの結合素子は、前記第１の導体層に形成した少なくとも１つのスロットと、前記少なくとも１つのスロットに隣接する少なくとも１つのパッチ導体領域とを含む誘電体共振器と、
    第一の回路基板に形成されると共に導電性バンプを介して前記少なくとも１つの結合素子に接続される第一の伝送線路を含む発振回路とを含む集積回路。
  57. 前記発振回路は更に前記第一の回路基板に形成されたバラクタダイオードを含み、前記少なくとも１つの結合素子は、第一の導電性バンプを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性バンプを介して前記バラクタダイオードに接続される第二の結合素子とからなる請求項５６に記載の集積回路。
  58. 前記第一の伝送線路の第一の端部は前記発振回路に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続される請求項５７に記載の集積回路。
  59. 前記少なくとも１つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の導電性バンプ及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなる請求項５７に記載の集積回路。
  60. 前記少なくとも１つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記発振回路の出力側に接続される第二の結合素子とからなる請求項５７に記載の集積回路。
  61. 前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されている請求項５７に記載の集積回路。
  62. 前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されている請求項５７に記載の集積回路。
  63. 前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されている請求項６２に記載の集積回路。
  64. 前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されている請求項６３に記載の集積回路。
JP2005502801A 2003-02-24 2004-02-23 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路 Pending JPWO2004075337A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003045304 2003-02-24
JP2003045304 2003-02-24
PCT/JP2004/002052 WO2004075337A1 (ja) 2003-02-24 2004-02-23 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路

Publications (1)

Publication Number Publication Date
JPWO2004075337A1 true JPWO2004075337A1 (ja) 2006-06-01

Family

ID=32905519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502801A Pending JPWO2004075337A1 (ja) 2003-02-24 2004-02-23 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路

Country Status (4)

Country Link
US (1) US7378925B2 (ja)
JP (1) JPWO2004075337A1 (ja)
CN (1) CN1754281A (ja)
WO (1) WO2004075337A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260205A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
US7923688B2 (en) * 2007-10-31 2011-04-12 Raytheon Company Multiple-band detector using frequency selective slots
PL2286485T3 (pl) * 2008-04-16 2017-02-28 Monash University Przekaźnik częstotliwości radiowej
US7893791B2 (en) 2008-10-22 2011-02-22 The Boeing Company Gallium nitride switch methodology
JP5703917B2 (ja) * 2011-04-08 2015-04-22 宇部興産株式会社 誘電体共振部品
WO2014115213A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 誘電体共振器、誘電体フィルタ及び誘電体デュプレクサ
US9423578B2 (en) 2013-08-01 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9455484B2 (en) 2013-10-25 2016-09-27 Huawei Technologies Co., Ltd. Wideband electronically tunable cavity filters
US11527696B2 (en) * 2017-10-05 2022-12-13 Google Llc Low footprint resonator in flip chip geometry
US10263170B1 (en) 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
JP6984453B2 (ja) * 2018-01-31 2021-12-22 Tdk株式会社 誘電体フィルタ
US11431108B2 (en) * 2018-08-27 2022-08-30 Kyocera Corporation Resonance structure and antenna
CN111969289B (zh) * 2020-08-19 2021-10-08 南通大学 一种低剖面频率可重构介质贴片谐振器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127030A (ja) * 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd 発振回路ｉｃ用共振回路及び発振回路
JPH11225004A (ja) * 1998-02-06 1999-08-17 Toko Inc 誘電体フィルタの周波数調整方法
JP2002026610A (ja) * 2000-07-07 2002-01-25 Nec Corp フィルタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565979A (en) * 1984-12-10 1986-01-21 Ford Aerospace & Communications Corporation Double dielectric resonator stabilized oscillator
JPH0413845Y2 (ja) * 1985-09-30 1992-03-30
FR2671232B1 (fr) * 1990-12-27 1993-07-30 Thomson Csf Charge pour ligne triplaque hyperfrequences a substrat dielectrique.
JPH11239021A (ja) * 1998-02-24 1999-08-31 Murata Mfg Co Ltd 誘電体共振器装置
JPH11251835A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd マイクロ波集積回路およびマイクロ波装置
JP2000049511A (ja) * 1998-07-31 2000-02-18 Toko Inc 誘電体フィルタの周波数調整方法
JP3183459B2 (ja) * 1998-10-01 2001-07-09 日本電気株式会社 マイクロ波・ミリ波回路装置
US6356172B1 (en) * 1999-12-29 2002-03-12 Nokia Networks Oy Resonator structure embedded in mechanical structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127030A (ja) * 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd 発振回路ｉｃ用共振回路及び発振回路
JPH11225004A (ja) * 1998-02-06 1999-08-17 Toko Inc 誘電体フィルタの周波数調整方法
JP2002026610A (ja) * 2000-07-07 2002-01-25 Nec Corp フィルタ

Also Published As

Publication number Publication date
CN1754281A (zh) 2006-03-29
WO2004075337A1 (ja) 2004-09-02
US20060152306A1 (en) 2006-07-13
US7378925B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
JPWO2004075337A1 (ja) 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路
US7639173B1 (en) Microwave planar sensor using PCB cavity packaging process
US20100188281A1 (en) Direct-Current Blocking Circuit, Hybrid Circuit Device, Transmitter, Receiver, Transmitter-Receiver, and Radar Device
JP3087664B2 (ja) 誘電体共振器装置及び高周波モジュール
JPH10256826A (ja) 同調型スロットアンテナ
JPH09153839A (ja) 超高周波帯無線通信装置
WO2012081288A1 (ja) 高周波用パッケージ
US6204739B1 (en) Dielectric resonant apparatus
US6476465B2 (en) Integrated circuit package for mounting
US7061333B2 (en) Slot line based high frequency oscillator using two-port element
JP3663898B2 (ja) 高周波モジュール
JPWO2020130004A1 (ja) 回路基板及び電子機器
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
JP4989992B2 (ja) 整合回路、送信器、受信器、送受信器およびレーダ装置
JP3119191B2 (ja) 平面誘電体集積回路
JP2002124829A (ja) 発振器およびそれを用いた電子装置
KR100524160B1 (ko) 동일 평면상에 구성되는 발진기 회로 구조물
JP2006211285A (ja) 誘電体共振器アンテナおよび配線基板ならびに電子装置
JP2005151165A (ja) 高周波共振回路及びそれを用いた発振器
JPS58139502A (ja) 共振器
JP4798835B2 (ja) ガンダイオード発振器
JP2010272585A (ja) フリップチップ実装構造
JP4737192B2 (ja) ２つのマイクロストリップ線路の接続構造及び筐体を用いた集積回路チップの実装基板への実装構造
JP3833426B2 (ja) 高周波用配線基板
JP4467115B2 (ja) 高周波用部品の接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100507