CN1754281A - 电介质谐振器、其频率调整方法及具有其的集成电路 - Google Patents

电介质谐振器、其频率调整方法及具有其的集成电路 Download PDF

Info

Publication number
CN1754281A
CN1754281A CNA200480005065XA CN200480005065A CN1754281A CN 1754281 A CN1754281 A CN 1754281A CN A200480005065X A CNA200480005065X A CN A200480005065XA CN 200480005065 A CN200480005065 A CN 200480005065A CN 1754281 A CN1754281 A CN 1754281A
Authority
CN
China
Prior art keywords
dielectric resonator
coupling element
conductor layer
conductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200480005065XA
Other languages
English (en)
Inventor
伊东正治
丸桥建一
岸本修也
大畑惠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1754281A publication Critical patent/CN1754281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1864—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator
    • H03B5/187—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device
    • H03B5/1876—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

在使用了电介质谐振器(DR)的振荡器中，提高了电介质谐振器(DR)和振荡电路的耦合的控制性和再现性，且使集成电路小型化。电介质谐振器(DR)1，在电介质基板2的两面形成接地导体层3a、3b，由通孔4a连接两导体层。由接地导体层3a的中央部的槽5a和被槽5a包围的补片6a构成的耦合元件7a、与电介质谐振器(DR)1耦合。补片6a和振荡电路9上的传送线路13a经由凸起8连接。传送线路13a经由终端电阻15a接地。在振荡电路MMIC9上，传送线路13a与晶体管FET14的栅极连接。在晶体管FET14上连接有施加正反馈的电容性传送线路13b。晶体管FET14的输出，经由匹配电路16连接至输出用的传送线路13c。振荡电路9的输出用传送线路13c，凸起连接至共面线路12a，该共面线路12a由在电介质谐振器(DR)1的基板端部形成的信号导体层11a、和接地导体层3a构成。

Description

电介质谐振器、其频率调整方法及具有其的集成电路
技术领域
本发明涉及用于微波或毫波带的电介质谐振器、其频率调整方法及使用了该电介质谐振器的集成电路。
背景技术
以更为充分地说明本发明涉及的当前的技术水准为目的，在此参照在本申请中引用或特定的全部专利、专利申请、专利公报、科学论文等，从而组合所有这些说明。
在用于微波或毫波带的振荡器中，为了提高相位噪声及频率稳定度，使用电介质谐振器(DR)。图1是表示具有一现有例的电介质谐振器的振荡器(DRO)的结构的等效电路图。为了得到负电阻，在晶体管FET14的源极连接有电容性的微带线路28b。从晶体管FET14的栅极延伸的微带线路28a与圆筒状的TE01δ模式的电介质谐振器1感应性耦合。此时，耦合度根据电介质谐振器1和微带线路28a的距离来调整。在电介质谐振器1的谐振频率中，来自晶体管FET14侧的电磁波被反射，在谐振频率以外被吸收到终端电阻15a。因此，在谐振频率中具有大的负电阻值。在晶体管FET14的漏极，连接有一满足振荡条件的方式设计的匹配电路16(由传送线路和电容器构成)。经由～数kΩ的电阻15b施加晶体管FET144的栅极偏压17a，并经由匹配电路16施加漏极偏压17b。此外，通过连接到与电介质谐振器1感应性耦合的微带线路28c一端的变容二极管20，对谐振频率进行微调整。为了将控制电压17c施加到变容二极管20上，在变容二极管20的一端，连接有在动作频率中作为低电抗的电容器21a，在另一端连接有DC接地的～数kΩ的电阻15c。在这种结构中，电介质谐振器1的谐振频率由外形尺寸决定，因此要求很高的加工精度。此外，由于耦合度根据电介质谐振器1和微带线路28a的距离来调整，因此对于电介质谐振器1的对位要求很高的精度(～0.1mm)。另外，由于电磁场还扩散到谐振器的外侧，因此存在实际安装到组件时振荡频率容易变化的问题。
因此，作为电介质谐振器和传送线路的连接结构，在特开平11-145709号公报中提出了图2所示的结构。图2是表示另一现有例的电介质谐振器和传送线路的耦合结构的分解透视图。电介质谐振器1由电介质基板30和导电板29a、29b构成。在电介质基板30的上部和下部的两面，形成具有圆形状相向的开口部的导体层31a、31b。在导体层31a上部由薄膜形成技术形成电介质层32。进而，在电介质层32的上部形成信号导体层33。在这种结构中，形成了电介质基板30的开口部的区域，作为谐振器而动作。该专利文献1的情况，也和图1的结构一样，耦合度根据谐振器和信号导体层33的距离来调整，但通过使用薄膜形成技术可以对信号导体层33的位置进行高精度的控制，因此耦合度的偏差很小。
但是，在上述特开平11-145709号公报的例中，与圆筒状的电介质谐振器相比，虽然扩散到谐振器外部的电磁场很少，但向上部及下部方向同样进行扩散，因此需要使构成振荡器的其他线路、晶体管FET等从谐振器远离进行配置。即在上部及下部无法配置。其结果，存在电路变大的问题。此外，由于电屏蔽，因此如图2所示，存在另外需要覆盖谐振器部的导电板29a、29b的问题。
发明内容
本发明的目的在于提供一种没有上述问题的电介质谐振器。
本发明的其他目的在于提供一种具有没有上述问题的电介质谐振器的集成电路。
根据本发明的一个侧面，提供一种电介质谐振器，具备封闭电磁波并具有三维扩展的有效谐振区域，其中，所述电介质谐振器至少包含一个耦合元件，进而所述至少一个耦合元件，包括：至少一个槽，在所述有效谐振区域的周围面的至少一部分上具有二维扩展并延伸的至少一个导体面上形成；和至少一个补片导体区域，与所述至少一个槽邻接。
优选的是，所述有效谐振区域内部由电介质构成，另一方面，所述有效谐振区域的周围，由具有二维的扩展并延伸的导体结构体构成，以不形成超过谐振频率中电磁波波长的1/2尺寸的间隙，所述至少一个导体面构成所述导体结构体的一部分。
进一步优选的是，在所述有效谐振区域的周围延伸的所述导体结构，由在电介质基板的第一面上延伸的第一导体层、在所述电介质基板的第二面上延伸的第二导体层、和埋藏在所述电介质基板中的至少一个埋藏导体构成。
进一步优选的是，所述至少一个埋藏导体，从所述电介质基板的平面看，由环状不连续地延伸的多个埋藏导体构成，所述多个埋藏导体间的距离为所述波长的1/2或1/2以下。
进一步优选的是，所述多个埋藏导体，是在贯通所述电介质基板的多个通孔中形成的多个贯通插塞、以连接所述第一及第二导体层间，所述多个贯通插塞的间隔为所述波长的1/2或1/2以下。
所述至少一个埋藏导体，从所述电介质基板的平面看，可以由环状连续地延伸的埋藏导体构成。
所述至少一个槽可以在所述第一及第二导体层的至少一个上形成。
优选的是，所述至少一个导体面由所述第一导体层构成，相对于所述第一导体层上的所述至少一个耦合元件存在的区域，在从所述电介质基板的平面看对应的所述第二导体层的区域上形成至少一个开口部。所述至少一个开口部也可以由尺寸不均的多个开口部构成。此外，所述多个开口部也可以被配置在同心圆上。所述至少一个开口部也可以由导电性材料填充在其中。
所述槽可以至少部分包围所述补片导体区域。所述槽也可以完全包围所述补片区域。
所述至少一个耦合元件可以由多个耦合元件构成。所述多个耦合元件可以由同一种类的多个耦合元件构成。所述多个耦合元件也可以由不同种类的多个耦合元件构成。
所述电介质谐振器，还可以包括在所述有效谐振区域外形成的至少一个共面线路。
所述电介质谐振器还可以包括在所述有效谐振区域内形成的至少一个共面线路。
所述电介质谐振器还可以包括在形成了所述耦合元件的区域内形成的至少一个共面线路。
优选的是，所述电介质谐振器，还包括在所述耦合元件存在的区域内形成、以与所述至少一个槽邻接的至少一个信号导体层，所述至少一个信号导体层构成至少一个共面线路。所述至少一个信号导体层，还可以与所述至少一个补片导体区域邻接。所述至少一个信号导体层，可以进一步与所述至少一个补片导体区域至少部分重叠。
所述至少一个耦合元件，可以经由至少一个导电性接点连接至负电阻生成电路。所述导电性接点可以由导电性凸起构成。
根据本发明的第二侧面，提供一种集成电路，包括：电介质谐振器，具备封闭电磁波并具有三维扩展的有效谐振区域，其中，所述电介质谐振器至少包含一个耦合元件，进而所述至少一个耦合元件，包括：至少一个槽，在所述有效谐振区域的周围面的至少一部分上具有二维扩展并延伸的至少一个导体面上形成；和至少一个补片导体区域，与所述至少一个槽邻接；以及负电阻生成电路，经由至少一个导电性接点连接至所述至少一个耦合元件。
所述导电性接点可以由导电性凸起构成。
所述至少一个负电阻生成电路包括第一传送线路，可以在第一电路基板上形成，并且直接与所述至少一个导电性接点连接。
优选的是，所述至少一个负电阻生成电路还包括在所述第一电路基板上形成的变容二极管，所述至少一个耦合元件，由经由第一导电性接点连接至所述第一传送线路的第一耦合元件、和经由第二导电性接点连接至所述变容二极管连接的第二耦合元件构成。
所述至少一个负电阻生成电路可以构成包括至少一个振荡电路的有源元件。
优选的是，所述至少一个导电性接点被连接至所述第一传送线路的中央部，所述第一传送线路的第一端部与所述有源元件连接，所述第一传送线路的第二端部与终端电阻连接。此外，所述至少一个耦合元件，可以由经由第一导电性接点及所述第一传送线路连接至所述有源元件的输出侧的第一耦合元件、和经由第二导电性接点及所述第一传送线路连接至终端电阻的第二耦合元件构成。此外，所述至少一个耦合元件，可以由经由第一导电性接点及所述第一传送线路连接至所述有源元件的输出侧的第一耦合元件、和经由第二传送线路连接至所述有源元件的输出侧的第二耦合元件构成。
所述第一传送线路和在所述第一电路基板上形成的第三传送线路可以经由导电性凸起连接。
所述第一传送线路和在所述第二电路基板上形成的第四传送线路可以经由导电性的凸起连接。
可以在所述第二电路基板上形成凹部，在该凹部内收容搭载于所述电介质谐振器上的所述第一电路基板。可以通过封闭所述第二电路基板及所述电介质谐振器的间隙的树脂膜，将所述第一电路基板封闭在所述第二电路基板的凹部内。
优选的是，所述有效谐振区域内部由电介质构成，另一方面，所述有效谐振区域的周围，由具有二维的扩展并延伸的导体结构体构成，以不形成超过谐振频率中电磁波波长的1/2尺寸的间隙，所述至少一个导体面构成所述导体结构体的一部分。
在所述有效谐振区域的周围延伸的所述导体结构，可以由在电介质基板的第一面上延伸的第一导体层、在所述电介质基板的第二面上延伸的第二导体层、和埋藏在所述电介质基板中的至少一个埋藏导体构成。
优选的是，所述至少一个埋藏导体，从所述电介质基板的平面看，由环状不连续地延伸的多个埋藏导体构成，所述多个埋藏导体间的距离为所述波长的1/2或1/2以下。
优选的是，所述多个埋藏导体，是在贯通所述电介质基板的多个通孔中形成的多个贯通插塞、以连接所述第一及第二导体层间，所述多个贯通插塞的间隔为所述波长的1/2或1/2以下。
根据本发明的第三侧面，提供一种电介质谐振器，包括：电介质基板；第一导体层，在所述电介质基板的第一面上形成；第二导体层，在所述电介质基板的第二面上形成；多个贯通插塞，埋藏在多个通孔中，该多个通孔，以谐振频率中电磁波波长的1/2或1/2以下的间隔、以上述电介质基板的平面看环状不连续地被配置，且贯通所述电介质基板；有效谐振区域，由所述第一及第二导体层和所述多个埋藏导体划定，封闭电磁波并具有三维扩展；和至少一个耦合元件，在所述有效谐振区域内，在所述第一导体层上形成，进而，所述至少一个耦合元件，包括在所述第一导体层上形成的至少一个槽、和与所述至少一个槽邻接的至少一个补片导体区域。
优选的是，所述至少一个导体面由所述第一导体层构成，相对于所述第一导体层上的所述至少一个耦合元件存在的区域，在从所述电介质基板的平面看对应的所述第二导体层的区域上形成至少一个开口部。所述至少一个开口部可以由尺寸不均的多个开口部构成。所述多个开口部可以被配置在同心圆上。所述至少一个开口部可以由导电性材料埋藏在其中。
所述至少一个耦合元件可以由同一种类的多个耦合元件构成。
所述至少一个耦合元件可以由不同种类的多个耦合元件构成。
还可以包括在所述有效谐振区域外形成的至少一个共面线路。
所述电介质谐振器还可以包括在所述有效谐振区域内形成的至少一个共面线路。
所述电介质谐振器还可以包括在形成了所述耦合元件的区域内形成的至少一个共面线路。
所述电介质谐振器，还可以包括在所述耦合元件存在的区域内形成、以与所述至少一个槽邻接的至少一个信号导体层，所述至少一个信号导体层构成至少一个共面线路。所述至少一个信号导体层，还可以与所述至少一个补片导体区域邻接。所述至少一个信号导体层，可以进一步与所述至少一个补片导体区域至少部分重叠。
所述至少一个耦合元件，可以经由至少一个导电性接点连接至负电阻生成电路。所述导电性接点可以由导电性凸起构成。
根据本发明的第四侧面，提供一种集成电路，包括：电介质谐振器，该电介质谐振包括：电介质基板；第一导体层，在所述电介质基板的第一面上形成；第二导体层，在所述电介质基板的第二面上形成；多个贯通插塞，埋藏在多个通孔中，该多个通孔，以谐振频率中电磁波波长的1/2或1/2以下的间隔、以上述电介质基板的平面看环状不连续地被配置，且贯通所述电介质基板；有效谐振区域，由所述第一及第二导体层和所述多个埋藏导体划定，封闭电磁波并具有三维扩展；和至少一个耦合元件，在所述有效谐振区域内，在所述第一导体层上形成，进而，所述至少一个耦合元件，包括在所述第一导体层上形成的至少一个槽、和与所述至少一个槽邻接的至少一个补片导体区域；以及振荡电路，在第一电路基板上形成，并且经由导电性凸起连接至所述至少一个耦合元件。
优选的是，所述振荡电路还包括在所述第一电路基板上形成的变容二极管，所述至少一个耦合元件，由经由第一导电性凸起连接至所述第一传送线路的第一耦合元件、和经由第二导电性凸起连接至所述变容二极管的第二耦合元件构成。优选的是，所述第一传送线路的第一端部与所述振荡电路连接，所述第一线路的第二端部与终端电阻连接。
此外，所述至少一个耦合元件，可以由经由第一导电性凸起及所述第一传送线路连接至所述振荡电路的输出侧的第一耦合元件、和经由第二导电性凸起及所述第一传送线路连接至终端电阻的第二耦合元件构成。
此外，所述至少一个耦合元件，可以由经由第一导电性凸起及所述第一传送线路连接至所述振荡电路的输出侧的第一耦合元件、和经由第二传送线路连接至所述振荡电路的输出侧的第二耦合元件构成。
所述第一传送线路和在所述第一电路基板上形成的第三传送线路可以经由导电性凸起连接。
所述第一传送线路和在所述第二电路基板上形成的第四传送线路可以经由导电性的凸起连接。
可以在所述第二电路基板上形成凹部，在该凹部内收容搭载于所述电介质谐振器上的所述第一电路基板。可以通过封闭所述第二电路基板及所述电介质谐振器的间隙的树脂膜，将所述第一电路基板封闭在所述第二电路基板的凹部内。
附图说明
图1是表示具有一现有例的电介质谐振器的振荡器(DRO)的结构的等效电路图。
图2是表示其他现有例的电介质谐振器和传送线路的耦合结构的分解透视图。
图3A是表示本发明的实施方式1的第一结构例中的电介质谐振器的透视图。
图3B是表示具有图3A的点划线A-A’中的电介质谐振器的振荡器(DRO)的纵向剖向图。
图3C是表示具有图3A的电介质谐振器的振荡器(DRO)的等效电路图。
图4A是表示本发明的实施方式1的第二结构例中的谐振器部的俯视图。
图4B是表示具有图4A的电介质谐振器的振荡器(DRO)的等效电路图。
图5是表示本发明的实施方式1的第三结构例的谐振器部的俯视图。
图6A是表示本发明的实施方式2的第一结构例中的电介质谐振器的俯视图。
图6B是具有图6A的电介质谐振器的振荡器(DRO)的等效电路图。
图7A是表示本发明的实施方式3的第一结构例中的电介质谐振器的俯视图。
图7B是具有图7A的电介质谐振器的振荡器(DRO)的等效电路图。
图8是表示本发明的实施方式3的第二结构例中的电介质谐振器的俯视图。
图9是表示具有本发明的实施方式4的第一结构例中的电介质谐振器的振荡器(DRO)的纵向剖面图。
图10是表示具有本发明的实施方式4的第二结构例中的电介质谐振器的振荡器(DRO)的纵向剖面图。
图11A是表示本发明的实施方式5的第一结构例中的电介质谐振器的透视图。
图11B是表示具有图11A的点划线B-B’中倒装片安装的电介质谐振器的振荡(DRO)的纵向剖面图。
图12A是表示相对形成于本发明的电介质谐振器的开口数谐振频率的变化的计算结果的图。
图12B是表示相对形成于本发明的电介质谐振器的开口数空载Q的变化的计算结果的图。
具体实施方式
接下来，参照附图对本发明的实施方式进行详细说明。
(实施方式1)
图3A是表示本发明的实施方式1的第一结构例中的电介质谐振器的透视图。图3B是表示具有图3A的点划线A-A’中的电介质谐振器的振荡器(DRO)的纵向剖面图。图3C是具有图3A的电介质谐振器的振荡(DRO)的等效电路图。电介质谐振器1，在电介质基板2的两面形成接地导体层3a、3b，并由在环状配列于两导体层间的通孔4a内填充的插塞式(plug)导体4b连接。为了抑制源于通孔间的泄漏，通孔4a的间隔优选的是，电介质基板内的波长的1/2以下，更优选的是1/4以下。包围在该通孔及接地导体层3a、3b内的区域被称为有效谐振区域。在此，电介质谐振器1，在基本动作下成为TE110模式谐振器。由接地导体层3a中央部的槽(slot)5a和被槽5a包围的补片(patch)6a构成的耦合元件7a与电介质谐振器1感应性耦合。耦合度通过槽5a的宽度、补片6a的尺寸、形成补片6a的位置来调整。由于耦合元件7a利用平板印刷等形成，因此耦合度的控制性很高。在本实施方式中，电磁波几乎被封闭在电介质基板2的有效谐振区域内。因此，可以不对谐振器的特性产生影响，就如图3B所示，在谐振器上部倒装片式安装振荡电路9，可以小型化。
接下来，对具有本实施方式的电介质谐振器的振荡器(DRO)进行说明。补片6a和振荡电路9上的传送线路13a经由凸起(bump)8连接。具体地说，进行倒装片安装。传送线路13a经由终端电阻15a接地。因此，仅谐振频率被反射，其他频率的电磁波由终端电阻15a吸收。在振荡电路MMIC9上，传送线路13a被连接至作为有源元件的晶体管FET14的栅极。在晶体管FET14上，为了得到负电阻，连接有施加正反馈的电容性的传送线路13b。晶体管FET14的漏极，经由由传送线路和电容器构成的匹配电路16连接至输出用的传送线路13c。经由～数kΩ的电阻15b施加晶体管FET14的栅极偏压17a，并经由匹配电路16施加漏极偏压17b。振荡电路9的输出用的传送线路13c凸起连接到共面线路12a，该共面线路12a，由在电介质谐振器1的基板端形成的信号导体层11a、和夹着槽10a配置的接地导体层3a构成。由此，从共面线路12a输出振荡器(DRO)的信号。如此，在本实施方式的结构中，输出用的共面线路12a，被设置在由通孔列4a包围的电介质基板的有效谐振区域的外侧区域。因此，在谐振器上，开口部仅位于耦合元件7a上，可以将由开口部的电磁场的紊乱引起的谐振器的Q的降低限制最小。
图4A是表示本发明的实施方式1的第二结构例的谐振器部的俯视图。图4B是具有图4A的电介质谐振器的振荡器(DRO)的等效电路图。耦合元件，如图4A所示，也可以是在补片6b上连接了两个共面线路19的耦合元件7b，该共面线路19由信号导体层18a、和夹着槽5b配置的接地导体层3a构成。此时，如图4B所示，耦合元件7b，相对于连接至晶体管FET14栅极的传送线路13a串连连接。因此，与经由具有电感成分的凸起分路连接的情况(耦合元件7a)相比，容易得到大的耦合度。进而，由于在耦合元件7b连接有共面线路19，因此在将振荡电路MMIC9安装到电介质谐振器1之前，具有容易进行晶圆(on-wafer)评价的优点。
图5是表示本发明实施方式1的第三结构例中的谐振器部的俯视图。耦合元件，如图5所示，也可以是通过在接地导体层3a上形成槽5c而设置补片6c构成的耦合元件7c。在补片6c上，也可以连接与接地导体层3a一起构成共面线路的信号导体层18b。在该耦合元件7c的情况下，在全部频率均反射，因此虽然需要注意不要发生在不需要的频率的振荡，但不需要终端电阻15a。
在此，表示了TE110模式的谐振器的情况，但当然也可以是利用了TE210模式等高级别模式的谐振器。
(实施方式2)
图6A是表示本发明实施方式2的第一结构例中的电介质谐振器的俯视图。图6B是具有图6A的电介质谐振器的振荡器(DRO)的等效电路图。作为本发明的实施方式2，表示可以电调整具有电介质谐振器的振荡器(DRO)的频率的结构。在接地导体层3a上形成两个耦合元件7d、7e。耦合元件7d被连接至从晶体管FET14的栅极延伸的传送线路13a，耦合元件7e被连接至在振荡电路MMIC9上形成的变容二极管20。为了对变容二极管20施加控制电压17c，使耦合元件7e侧经由～数kΩ的电阻15c而DC接地。此外，在与耦合元件7e相反的一侧，连接有在动作频率中低电抗的电容器21a。可以通过使控制电压17c变化，变容二极管20的电容变化，调整谐振器的谐振频率(振荡频率)。可以使传送线路介于耦合元件7e和变容二极管20之间。此外，在此，作为与变容二极管20的耦合元件，例举了使用耦合元件7e，但也可以使用耦合元件7c。此时，由于变容二极管20的耦合元件7c侧变为接地电位，因此具有不需要电阻15c的优点。当然，也可以选用耦合元件7b的构成替代耦合元件7d。
(实施方式3)
图7A是表示本发明实施方式3的第一结构例中的电介质谐振器的俯视图。图7B是具有图7A的电介质谐振器的振荡器(DRO)的等效电路图。振荡电路9的输出，经由在切断DC偏压的动作频率具有低电抗的电容器21b，连接至通过在接地导体层3a形成槽5e而构成的耦合元件7f。进一步，通过形成槽5e而在接地导体层3a上设置耦合元件7g。耦合元件7g，跨越谐振器的内侧和外侧，与共面线路12b连接，该共面线路12b由信号导体层11b、和夹着槽10b配置的接地导体层3a构成。此时，电介质谐振器1，仅输出谐振频率，谐振频率以外均被反射。在本实施方式的结构中，振荡电路9部的结构为基本的振荡器的结构，电路设计变得容易。
图8是表示本发明实施方式3的第二结构例中的电介质谐振器的俯视图。输出用的共面线路，也可以如图8所示设置两个。此时，经由耦合元件7h输入到电介质谐振器1的信号，一部分经由耦合元件7i被输出到共面线路12c，剩余部分经由耦合元件7j被输出到共面线路12d。如此，电介质谐振器1具有2分配的功能，例如，在外差方式的情况下，可以作为发送机及接收机的局部振荡器用的信号源使用。在此，例举了2分配的例子，但也可以通过增加耦合元件的数量，使之为3分配或3分配以上的多分配。
(实施方式4)
图9是表示具有本发明实施方式4的第一结构例中的电介质谐振器的振荡器(DRO)的纵向剖面图。由于电磁波几乎完全被封闭在电介质谐振器1内，因此期待即使将倒装片安装了振荡电路9的电介质谐振器1，进一步倒装片安装到如图9所示的组件等安装基板22上，振荡频率也不发生变化。在安装基板22上形成凹坑23，在该凹坑23内内置振荡电路9。在安装基板22的背面形成接地导体层3d，在表面除去了信号导体层24的部分形成接地导体层3c。电介质谐振器1上的共面线路12a，通过凸起8连接至由安装基板22上的信号导体层24和接地导体层3c构成的共面线路。接地导体层3c和3d，通过沿着凹坑23的外周配列、埋设在通孔4c内的插塞式导体4d连接。由此，内置有振荡电路9的凹坑23内被电磁性屏蔽。
图10是具有本发明实施方式4的第二结构例中的电介质谐振器的振荡器(DRO)的纵向剖面图。如图10所示，也可以通过热固化性的树脂25等增强电介质谐振器1的外周部。在本发明的结构中，由于在安装基板22上设置有凹坑23，因此即使在外周部涂布了树脂25的情况下，树脂25也难以进入振荡电路MMIC9部。因此，可以期待由于使用树脂25而引起的振荡特性的变化几乎没有。
(实施方式5)
图11A是表示本发明实施方式5的第一结构例中的电介质谐振器的透视图。图11B是表示具有图11A的点划线B-B’中倒装片安装的电介质谐振器的振荡器(DRO)的纵向剖面图。将电介质谐振器1倒装片安装到安装基板22上时，电介质谐振器1的背面面对空气层。如图11A所示，在电介质基板1背面的接地导体层3b形成多个开口26。通过使用导电膏27a或焊线27b等埋藏在该开口26内，可以调整电介质谐振器1的谐振频率。
图12A是表示相对在本发明的电介质谐振器上形成的开口数量谐振频率变化的计算结果的图。在38GHz带谐振器中，表示计算了开口26的数量变化时谐振频率的变化。可知能通过改变开口26的个数，阶段性地调整谐振频率。相对于谐振器的中心将开口配置为同心圆状时，对于同心圆上的开口，每1个对应的谐振频率的调整量几乎相同，容易调整。此外，通过改变开口26的尺寸，可以改变每1个对应的谐振频率的调整量。形成了多个尺寸时，可以形成每1个对应的调整量不同的开口，可以进行谐振频率的微调整。
图12B是表示相对在本发明的电介质谐振器上形成的开口数、空载Q的变化的计算结果。表示图12A的情况下的空载Q的计算结果，但看不到特别劣化。在此，例举了预先形成开口26、逐个埋藏的示例，但也可以例如使用激光、依次形成开口26、调整谐振频率。
以上对优选实施方式进行了说明，但本发明并不限于上述实施方式，在不脱离本发明主旨的范围内可以进行适当的变更。在实施方式中，作为有源元件例举了场效应型晶体管FET，但也可以使用双极晶体管等。此外，连接基板两面的接地导体层3a、3b及3c、3d，利用插塞式导体4b、4d，但也可以利用仅在电镀通孔这种通孔内壁面形成了导体层的结构。
根据本发明，将振荡电路倒装片连接到通过在电介质谐振器上部的接地导体层形成槽而构成的耦合元件，从而在使用了电介质谐振器的振荡器中，可以提高耦合的控制性和再现性，并且可以使电路小型化。此外，根据在耦合元件相反的接地导体层上形成多个尺寸不同的开口的实施方式，可以通过调整其数量进行高精度的频率调整。根据本发明，在作为负电阻生成电路的一例的振荡电路上连接了电介质谐振器，但不限于振荡电路，只要是生成负电阻的电路，通过连接本发明的电介质谐振器就可以得到本发明的效果。此外，作为连接负电阻生成电路和电介质谐振器的设备例举了凸起，但如布线这样有距离的虽然不是很优选，但不需要一定限定于凸起，也可以是作为接点起作用的设备。
产业上的利用可能性
本发明涉及用于微波或毫波带的电介质谐振器、其频率调整方法及使用了该电介质谐振器的集成电路，可以适用于所有设备，在其利用可能性中并没有任何限定。
参照了几个优选实施方式及实施例对本发明进行了说明，但这些实施方式及实施例仅仅是例举实例说明本发明，因此可以理解没有限定的意思。读了本说明书后，对本领域技术人员来说可以明白容易利用等效的结构要素及技术进行很多变更及置换，但可知这种变更及置换应该在权利要求范围及其主旨之内。

Claims (64)

1.一种电介质谐振器，具备封闭电磁波并具有三维扩展的有效谐振区域，其中，所述电介质谐振器至少包含一个耦合元件，进而所述至少一个耦合元件，包括：至少一个槽，在所述有效谐振区域的周围面的至少一部分上具有二维扩展并延伸的至少一个导体面上形成；和至少一个补片导体区域，与所述至少一个槽邻接。
2.根据权利要求1所述的电介质谐振器，其中，所述有效谐振区域内部由电介质构成，另一方面，所述有效谐振区域的周围，由具有二维的扩展并延伸的导体结构体构成，以不形成超过谐振频率中电磁波波长的1/2尺寸的间隙，所述至少一个导体面构成所述导体结构体的一部分。
3.根据权利要求2所述的电介质谐振器，其中，在所述有效谐振区域的周围延伸的所述导体结构，由在电介质基板的第一面上延伸的第一导体层、在所述电介质基板的第二面上延伸的第二导体层、和埋藏在所述电介质基板中的至少一个埋藏导体构成。
4.根据权利要求3所述的电介质谐振器，其中，所述至少一个埋藏导体，从所述电介质基板的平面看，由环状不连续地延伸的多个埋藏导体构成，所述多个埋藏导体间的距离为所述波长的1/2或1/2以下。
5.根据权利要求4所述的电介质谐振器，其中，所述多个埋藏导体，是在贯通所述电介质基板的多个通孔中形成的多个贯通插塞，以连接所述第一及第二导体层，所述多个贯通插塞的间隔为所述波长的1/2或1/2以下。
6.根据权利要求3所述的电介质谐振器，其中，所述至少一个埋藏导体，从所述电介质基板的平面看，由环状连续地延伸的埋藏导体构成。
7.根据权利要求3所述的电介质谐振器，其中，所述至少一个槽在所述第一及第二导体层的至少一个上形成。
8.根据权利要求3所述的电介质谐振器，其中，所述至少一个导体面由所述第一导体层构成，相对于所述第一导体层上的所述至少一个耦合元件存在的区域，在从所述电介质基板的平面看对应的所述第二导体层的区域上形成至少一个开口部。
9.根据权利要求8所述的电介质谐振器，其中，所述至少一个开口部由尺寸不均的多个开口部构成。
10.根据权利要求9所述的电介质谐振器，其中，所述多个开口部被配置在同心圆上。
11.根据权利要求8所述的电介质谐振器，其中，所述至少一个开口部由导电性材料填充在其中。
12.根据权利要求1所述的电介质谐振器，其中，所述槽至少部分地包围所述补片导体区域。
13.根据权利要求12所述的电介质谐振器，其中，所述槽完全包围所述补片区域。
14.根据权利要求1所述的电介质谐振器，其中，所述至少一个耦合元件由多个耦合元件构成。
15.根据权利要求14所述的电介质谐振器，其中，所述多个耦合元件由同一种类的多个耦合元件构成。
16.根据权利要求14所述的电介质谐振器，其中，所述多个耦合元件由不同种类的多个耦合元件构成。
17.根据权利要求1所述的电介质谐振器，其中，还包括在所述有效谐振区域外形成的至少一个共面线路。
18.根据权利要求1所述的电介质谐振器，其中，所述电介质谐振器还包括在所述有效谐振区域内形成的至少一个共面线路。
19.根据权利要求17所述的电介质谐振器，其中，所述电介质谐振器还包括在形成了所述耦合元件的区域内形成的至少一个共面线路。
20.根据权利要求18所述的电介质谐振器，其中，所述电介质谐振器，还包括在所述耦合元件存在的区域内形成、以与所述至少一个槽邻接的至少一个信号导体层，所述至少一个信号导体层构成至少一个共面线路。
21.根据权利要求20所述的电介质谐振器，其中，所述至少一个信号导体层，还与所述至少一个补片导体区域邻接。
22.根据权利要求20所述的电介质谐振器，其中，所述至少一个信号导体层，进一步与所述至少一个补片导体区域至少部分重叠。
23.根据权利要求1所述的电介质谐振器，其中，所述至少一个耦合元件，经由至少一个导电性接点连接至负电阻生成电路。
24.根据权利要求23所述的电介质谐振器，其中，所述导电性接点由导电性凸起构成。
25.一种集成电路，包括：电介质谐振器，具备封闭电磁波并具有三维扩展的有效谐振区域，其中，所述电介质谐振器至少包含一个耦合元件，进而所述至少一个耦合元件，包括：至少一个槽，在所述有效谐振区域的周围面的至少一部分上具有二维扩展并延伸的至少一个导体面上形成；和至少一个补片导体区域，与所述至少一个槽邻接；以及
负电阻生成电路，经由至少一个导电性接点连接至所述至少一个耦合元件。
26.根据权利要求25所述的集成电路，其中，所述导电性接点由导电性凸起构成。
27.根据权利要求25所述的集成电路，其中，所述至少一个负电阻生成电路包括第一传送线路，在第一电路基板上形成，并且直接与所述至少一个导电性接点连接。
28.根据权利要求27所述的集成电路，其中，所述至少一个负电阻生成电路还包括在所述第一电路基板上形成的变容二极管，所述至少一个耦合元件，由经由第一导电性接点连接至所述第一传送线路的第一耦合元件、和经由第二导电性接点连接至所述变容二极管的第二耦合元件构成。
29.根据权利要求27所述的集成电路，其中，所述至少一个负电阻生成电路构成包括至少一个振荡电路的有源元件。
30.根据权利要求29所述的集成电路，其中，所述至少一个导电性接点被连接至所述第一传送线路的中央部，所述第一传送线路的第一端部与所述有源元件连接，所述第一传送线路的第二端部与终端电阻连接。
31.根据权利要求29所述的集成电路，其中，所述至少一个耦合元件，由经由第一导电性接点及所述第一传送线路连接至所述有源元件的输出侧的第一耦合元件、和经由第二导电性接点及所述第一传送线路连接至终端电阻的第二耦合元件构成。
32.根据权利要求29所述的集成电路，其中，所述至少一个耦合元件，由经由第一导电性接点及所述第一传送线路连接至所述有源元件的输出侧的第一耦合元件、和经由第二传送线路连接至所述有源元件的输出侧的第二耦合元件构成。
33.根据权利要求27所述的集成电路，其中，所述第一传送线路和在所述第一电路基板上形成的第三传送线路经由导电性凸起连接。
34.根据权利要求27所述的集成电路，其中，所述第一传送线路和在所述第二电路基板上形成的第四传送线路经由导电性的凸起连接。
35.根据权利要求34所述的集成电路，其中，在所述第二电路基板上形成凹部，在该凹部内收容搭载于所述电介质谐振器上的所述第一电路基板。
36.根据权利要求35所述的集成电路，其中，通过封闭所述第二电路基板及所述电介质谐振器的间隙的树脂膜，将所述第一电路基板封闭在所述第二电路基板的凹部内。
37.根据权利要求25所述的集成电路，其中，所述有效谐振区域内部由电介质构成，另一方面，所述有效谐振区域的周围，由具有二维的扩展并延伸的导体结构体构成，以不形成超过谐振频率中电磁波波长的1/2尺寸的间隙，所述至少一个导体面构成所述导体结构体的一部分。
38.根据权利要求37所述的集成电路，其中，在所述有效谐振区域的周围延伸的所述导体结构，由在电介质基板的第一面上延伸的第一导体层、在所述电介质基板的第二面上延伸的第二导体层、和埋藏在所述电介质基板中的至少一个埋藏导体构成。
39.根据权利要求38所述的集成电路，其中，所述至少一个埋藏导体，从所述电介质基板的平面看，由环状不连续地延伸的多个埋藏导体构成，所述多个埋藏导体间的距离为所述波长的1/2或1/2以下。
40.根据权利要求39所述的集成电路，其中，所述多个埋藏导体，是贯通所述电介质基板的多个通孔中形成的多个贯通插塞、以连接所述第一及第二导体层，所述多个贯通插塞的间隔为所述波长的1/2或1/2以下。
41.一种电介质谐振器，包括：电介质基板；第一导体层，在所述电介质基板的第一面上形成；第二导体层，在所述电介质基板的第二面上形成；多个贯通插塞，埋藏在多个通孔中，该多个通孔，以谐振频率中电磁波波长的1/2或1/2以下的间隔、从上述电介质基板的平面看环状不连续地被配置，且贯通所述电介质基板；有效谐振区域，由所述第一及第二导体层和所述多个埋藏导体划定，封闭电磁波并具有三维扩展；和至少一个耦合元件，在所述有效谐振区域内，在所述第一导体层上形成，
进而，所述至少一个耦合元件，包括在所述第一导体层上形成的至少一个槽、和与所述至少一个槽邻接的至少一个补片导体区域。
42.根据权利要求要求41所述的电介质谐振器，其中，所述至少一个导体面由所述第一导体层构成，相对于所述第一导体层上的所述至少一个耦合元件存在的区域，在从所述电介质基板的平面看对应的所述第二导体层的区域上形成至少一个开口部。
43.根据权利要求42所述的电介质谐振器，其中，所述至少一个开口部由尺寸不均的多个开口部构成。
44.根据权利要求43所述的电介质谐振器，其中，所述多个开口部被配置在同心圆上。
45.根据权利要求43所述的电介质谐振器，其中，所述至少一个开口部由导电性材料填充在其中。
46.根据权利要求41所述的电介质谐振器，其中，所述至少一个耦合元件由同一种类的多个耦合元件构成。
47.根据权利要求41所述的电介质谐振器，其中，所述至少一个耦合元件由不同种类的多个耦合元件构成。
48.根据权利要求41所述的电介质谐振器，其中，还包括在所述有效谐振区域外形成的至少一个共面线路。
49.根据权利要求41所述的电介质谐振器，其中，所述电介质谐振器还包括在所述有效谐振区域内形成的至少一个共面线路。
50.根据权利要求41所述的电介质谐振器，其中，所述电介质谐振器还包括在形成了所述耦合元件的区域内形成的至少一个共面线路。
51.根据权利要求41所述的电介质谐振器，其中，所述电介质谐振器，还包括在所述耦合元件存在的区域内形成、以与所述至少一个槽邻接的至少一个信号导体层，所述至少一个信号导体层构成至少一个共面线路。
52.根据权利要求51所述的电介质谐振器，其中，所述至少一个信号导体层，还与所述至少一个补片导体区域邻接。
53.根据权利要求51所述的电介质谐振器，其中，所述至少一个信号导体层，进一步与所述至少一个补片导体区域至少部分重叠。
54.根据权利要求41所述的电介质谐振器，其中，所述至少一个耦合元件，经由至少一个导电性接点连接至负电阻生成电路。
55.根据权利要求54所述的电介质谐振器，其中，所述导电性接点由导电性凸起构成。
56.一种集成电路，包括：电介质谐振器，该电介质谐振器包括：电介质基板；第一导体层，在所述电介质基板的第一面上形成；第二导体层，在所述电介质基板的第二面上形成；多个贯通插塞，埋藏在多个通孔中，该多个通孔，以谐振频率中电磁波波长的1/2或1/2以下的间隔、从上述电介质基板的平面看环状不连续地被配置，且贯通所述电介质基板；有效谐振区域，由所述第一及第二导体层和所述多个埋藏导体划定，封闭电磁波并具有三维扩展；和至少一个耦合元件，在所述有效谐振区域内，在所述第一导体层上形成，进而，所述至少一个耦合元件，包括在所述第一导体层上形成的至少一个槽、和与所述至少一个槽邻接的至少一个补片导体区域；以及
振荡电路，在第一电路基板上形成，并且经由导电性凸起连接至所述至少一个耦合元件。
57.根据权利要求56所述的集成电路，其中，所述振荡电路还包括在所述第一电路基板上形成的变容二极管，所述至少一个耦合元件，由经由第一导电性凸起连接至所述第一传送线路的第一耦合元件、和经由第二导电性凸起连接至所述变容二极管的第二耦合元件构成。
58.根据权利要求57所述的集成电路，其中，所述第一传送线路的第一端部与所述振荡电路连接，所述第一传送线路的第二端部与终端电阻连接。
59.根据权利要求57所述的集成电路，其中，所述至少一个耦合元件，由经由第一导电性凸起及所述第一传送线路连接至所述振荡电路的输出侧的第一耦合元件、和经由第二导电性凸起及所述第一传送线路连接至终端电阻的第二耦合元件构成。
60.根据权利要求57所述的集成电路，其中，所述至少一个耦合元件，由经由第一导电性凸起及所述第一传送线路连接至所述振荡电路的输出侧的第一耦合元件、和经由第二传送线路连接至所述振荡电路的输出侧的第二耦合元件构成。
61.根据权利要求57所述的集成电路，其中，所述第一传送线路和在所述第一电路基板上形成的第三传送线路经由导电性凸起连接。
62.根据权利要求57所述的集成电路，其中，所述第一传送线路和在所述第二电路基板上形成的第四传送线路经由导电性的凸起连接。
63.根据权利要求62所述的集成电路，其中，在所述第二电路基板上形成凹部，在该凹部内收容搭载于所述电介质谐振器上的所述第一电路基板。
64.根据权利要求63所述的集成电路，其中，通过封闭所述第二电路基板及所述电介质谐振器的间隙的树脂膜，将所述第一电路基板封闭在所述第二电路基板的凹部内。
CNA200480005065XA 2003-02-24 2004-02-23 电介质谐振器、其频率调整方法及具有其的集成电路 Pending CN1754281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003045304 2003-02-24
JP045304/2003 2003-02-24

Publications (1)

Publication Number Publication Date
CN1754281A true CN1754281A (zh) 2006-03-29

Family

ID=32905519

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200480005065XA Pending CN1754281A (zh) 2003-02-24 2004-02-23 电介质谐振器、其频率调整方法及具有其的集成电路

Country Status (4)

Country Link
US (1) US7378925B2 (zh)
JP (1) JPWO2004075337A1 (zh)
CN (1) CN1754281A (zh)
WO (1) WO2004075337A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057533A (zh) * 2008-04-16 2011-05-11 莫纳什大学 射频转发器
CN102738552A (zh) * 2011-04-08 2012-10-17 宇部兴产株式会社 电介质谐振器件
WO2015058713A1 (en) * 2013-10-25 2015-04-30 Huawei Technologies Co., Ltd. Wideband electronically tunable cavity filters
CN110098452A (zh) * 2018-01-31 2019-08-06 Tdk株式会社 电介质滤波器
CN111969289A (zh) * 2020-08-19 2020-11-20 南通大学 一种低剖面频率可重构介质贴片谐振器
CN112771724A (zh) * 2018-08-27 2021-05-07 京瓷株式会社 谐振构造体以及天线

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260205A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
US7923688B2 (en) * 2007-10-31 2011-04-12 Raytheon Company Multiple-band detector using frequency selective slots
US7893791B2 (en) 2008-10-22 2011-02-22 The Boeing Company Gallium nitride switch methodology
US9859600B2 (en) * 2013-01-24 2018-01-02 Nec Corporation Substrate having conductive and non-conductive through holes forming a resonant portion usable as a dielectric resonator, filter and duplexer
US9423578B2 (en) * 2013-08-01 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
CN111183434A (zh) * 2017-10-05 2020-05-19 谷歌有限责任公司 成倒装几何结构的低占位面积谐振器
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
US10263170B1 (en) 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565979A (en) * 1984-12-10 1986-01-21 Ford Aerospace & Communications Corporation Double dielectric resonator stabilized oscillator
JPH0413845Y2 (zh) * 1985-09-30 1992-03-30
FR2671232B1 (fr) * 1990-12-27 1993-07-30 Thomson Csf Charge pour ligne triplaque hyperfrequences a substrat dielectrique.
JPH11127030A (ja) * 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd 発振回路ｉｃ用共振回路及び発振回路
JPH11225004A (ja) * 1998-02-06 1999-08-17 Toko Inc 誘電体フィルタの周波数調整方法
JPH11239021A (ja) * 1998-02-24 1999-08-31 Murata Mfg Co Ltd 誘電体共振器装置
JPH11251835A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd マイクロ波集積回路およびマイクロ波装置
JP2000049511A (ja) * 1998-07-31 2000-02-18 Toko Inc 誘電体フィルタの周波数調整方法
JP3183459B2 (ja) * 1998-10-01 2001-07-09 日本電気株式会社 マイクロ波・ミリ波回路装置
US6356172B1 (en) * 1999-12-29 2002-03-12 Nokia Networks Oy Resonator structure embedded in mechanical structure
JP3804407B2 (ja) * 2000-07-07 2006-08-02 日本電気株式会社 フィルタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057533A (zh) * 2008-04-16 2011-05-11 莫纳什大学 射频转发器
CN102057533B (zh) * 2008-04-16 2015-02-18 莫纳什大学 射频转发器
CN102738552A (zh) * 2011-04-08 2012-10-17 宇部兴产株式会社 电介质谐振器件
CN102738552B (zh) * 2011-04-08 2014-11-26 宇部兴产株式会社 电介质谐振器件
WO2015058713A1 (en) * 2013-10-25 2015-04-30 Huawei Technologies Co., Ltd. Wideband electronically tunable cavity filters
US9455484B2 (en) 2013-10-25 2016-09-27 Huawei Technologies Co., Ltd. Wideband electronically tunable cavity filters
CN110098452A (zh) * 2018-01-31 2019-08-06 Tdk株式会社 电介质滤波器
CN112771724A (zh) * 2018-08-27 2021-05-07 京瓷株式会社 谐振构造体以及天线
CN112771724B (zh) * 2018-08-27 2023-08-22 京瓷株式会社 谐振构造体以及天线
CN111969289A (zh) * 2020-08-19 2020-11-20 南通大学 一种低剖面频率可重构介质贴片谐振器

Also Published As

Publication number Publication date
US7378925B2 (en) 2008-05-27
JPWO2004075337A1 (ja) 2006-06-01
US20060152306A1 (en) 2006-07-13
WO2004075337A1 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
CN1754281A (zh) 电介质谐振器、其频率调整方法及具有其的集成电路
US20220320006A1 (en) Wire bonding method and apparatus for electromagnetic interference shielding
CN1113584C (zh) 印刷电路板装置
CN1236551C (zh) 电感电容振荡器
CN107045972B (zh) 高密度三维集成电容器
CN1141756C (zh) 表面安装型天线和包括它的通信装置
CN1270403C (zh) 电路板装置及其制造方法
CN1173461C (zh) 带功率放大器的电压控制振荡器
CN1210796C (zh) 功率晶体管模块和功率放大器及其制造方法
CN1224301C (zh) 高频模块
CN1799290A (zh) 印刷电路板用小型转接传输线路及其设计方法
KR20050085169A (ko) 평행 플레이트 트렌치 캐패시터를 가진 반도체 디바이스
CN1146074C (zh) 介质谐振装置
CN1885543A (zh) 电子基板、电子基板的制造方法及电子设备
CN1929193A (zh) 共面谐振器及使用了该共面谐振器的滤波器
CN1860598A (zh) 导电性半导体衬底上的电极焊盘
CN1210797C (zh) 功率晶体管模块和功率放大器及其制造方法
CN1170340C (zh) 谐振器、谐振器元件、谐振器装置、滤波器、双工器以及通信装置
CN1344426A (zh) 改进的集成振荡器和调谐电路
CN1165095C (zh) 高频电路组件、滤波器、双工器和通信装置
CN1503454A (zh) 可变电容元件及内置可变电容元件的集成电路
CN1198489C (zh) 高频组件的制造方法
CN1226806C (zh) 电介质谐振器、电介质滤波器、电介质双工器及通信装置
CN1860641A (zh) 介质谐振器器件、振荡器以及收发器装置
CN1459898A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060329