CN1210796C - 功率晶体管模块和功率放大器及其制造方法 - Google Patents

功率晶体管模块和功率放大器及其制造方法 Download PDF

Info

Publication number
CN1210796C
CN1210796C CNB008172196A CN00817219A CN1210796C CN 1210796 C CN1210796 C CN 1210796C CN B008172196 A CNB008172196 A CN B008172196A CN 00817219 A CN00817219 A CN 00817219A CN 1210796 C CN1210796 C CN 1210796C
Authority
CN
China
Prior art keywords
conductive pattern
power transistor
circuit board
module
flexible flake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008172196A
Other languages
English (en)
Other versions
CN1409873A (zh
Inventor
L·－A·奥洛夫松
B·阿尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1409873A publication Critical patent/CN1409873A/zh
Application granted granted Critical
Publication of CN1210796C publication Critical patent/CN1210796C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种功率晶体管模块(101、301、401、501)，用于射频应用，特别是用于无线电基站中或用于电视或无线电地面发射器中的放大器级，其中所述功率晶体管模块包括：支撑装置(107、115、307、407)、安排在其上的功率晶体管芯片(109、609、709)、从所述模块凸出的外部电气连接(131、133)、以及连接在所述晶体管芯片与所述外部连接之间的内部电气连接，其中，至少一个所述外部电气连接包括安排在柔性薄片(120、520)上的第一导体图案。本发明还包括一种包含所述功率晶体管模块的功率放大器、一种制造功率放大器的方法，其中所述模块电气连接到固定在散热器(103)上的电路板(105)上，并安装在所述散热器上，最后，本发明还包括根据该方法制造的功率放大器。

Description

功率晶体管模块和功率放大器及其制造方法
发明领域
本发明涉及一种用于射频应用，特别是用于无线电基站中或用于电视或无线电地面发射器的放大器级的功率晶体管模块，本发明还涉及一种包括所述功率晶体管模块的功率放大器以及制造该种功率晶体管模块和功率放大器的方法。
背景技术
用于高频放大的功率晶体管模块在特定的馈入电压和工作频率下，必须符合多种细节要求，如：功率放大、坚固性、击穿电压、噪声、失真、电容、输入及输出阻抗等。输出功率的要求在几瓦到几百瓦之间变化，在后一种情况下，要用到并联在模块中的几个组件。功率晶体管在高信号电平下工作，并且因此也在高电流密度下工作。其工作频率在射频和微波频率范围内。
功率晶体管模块在射频发射器中的功率放大器内是一个关键组件。模块的性能对输出功率、效率以及可靠性来说是限制因素。
图1示出功率晶体管模块1的剖面图，该晶体管装在散热器3上，并根据已知的习惯与电路板或印刷电路板5上的导体图案电气连接，见美国专利No.5,901,042及其中的参考。
模块1包括一个矩形导电及导热底版或凸缘7，优选为金属材料，其上表面安装一个晶体管芯片9，典型地还安装第一11和第二13电容器芯片。此外，模块1还包括一个绝缘的，优选为陶瓷的，框架装置或绝缘体15，安装在凸缘7的上表面，使得所述框架装置包围所述芯片。模块1还包括一个盖子17连接在框架15上。
晶体管芯片9典型地为LDMOS(横向双扩散金属氧化物)型芯片，且包括一列并联的段，每个段包括大量并联的晶体管单元。期望输出的功率越高，所需要的晶体管单元就越多。图2示出包括7个段的晶体管芯片9的布局。在每一段中，所有栅极都并联到一个栅极连接或衬垫，而所有漏极都连接到一个漏极连接或衬垫。在最上面的段中，栅极衬垫由19表示，漏极衬垫由21表示。源极连接到芯片的背侧/底侧，该侧通过例如凸缘7连接到地。
高功率晶体管在高频时具有非常低的输入和输出阻抗。为了匹配这些在电路板5上的周围电路，靠近有晶体管的有源芯片需要阻抗匹配网络。通常，这样的匹配电路利用接合线23、25、27、29和功率晶体管模块1内的电容器芯片11、13实现。接合线另外连接至从模块1凸出以连接所述周围电路的对接接点31、33，优选由合金42制成。图2中接合线25、27显示在芯片的最上段。其它的每一个段经由本身的接合线(未示出)连接。由于在模块制造期间不易获得紧密的公差，所以引起不同临界电气参数的不理想的变化。
模块1可以由螺钉或螺冒固定在散热器3上，然后，对接接点31、33以人工经由焊缝35、37焊接到电路板5的周围电路。凸缘7以及散热器3典型地包括开孔或凹口以接受安装模块1的螺钉或螺冒(未示出)。
在外电路板上实施外部阻抗匹配前，匹配网络对阻抗施加额外的影响。晶体管芯片在模块中的放置非常重要，因为它可以影响接合线的长度和形状，并且从而影响阻抗匹配。接合线的长度和形状的确定很困难。
晶体管的低输出阻抗是由晶体管芯片的电容与相对低的馈入电压共同引起的。获得与周围电路的良好匹配的可能性受这些因素限制，还受功率晶体管模块与电路板之间的导体(特别是接合线)中的电感限制。
因此，所需的阻抗匹配必须在电路板上的功率晶体管模块内部和外部都实施。晶体管模块特性的改变，如电路板尺寸的改变和组件的布置，将意味着包括该组件的功率放大器必须在功能上加以修改，以达到最佳性能。但是，通过修改均衡公差并不是制造商所理想的。然而，不加修改的制造将很少能提供最佳的性能，而只能导致抛弃晶体管模块。
此外，上述高功率晶体管模块无法与电路板上的其它经表面焊接的电路表面焊接(即机器焊接)在一起并且然后用螺钉固定到散热器上，因为在螺钉拧紧期间，有机械应力作用于模块上。该应力经过对接接点直接转移到焊缝，从而使焊缝受损，即这些焊缝将断裂。因此，晶体管必须由人工焊接，这样又费时，成本又高，而且会导致品质的较大差异。
由于非常坚固的对接接点，由温度改变引起的移动将直接影响模块与电路板之间的焊缝。在这样的应力期间，焊接将变形和松脱，从而导致重合位移。当这种情况多次发生时，焊缝就会开始断裂，这是运行期间的主要故障源。放大器的寿命将只有5-10年，而不是期望的30年。
现有的用于晶体管的膜盒优选具有一个金属凸缘和陶瓷隔离器。由于纯机械的原因，凸缘和隔离器必须有一定的厚度，因此，晶体管模块比电路板(通常为0.8mm)厚。因此，必须在散热器中磨出一个凹口以降低晶体管模块的凸缘，见图1。这样会增加制造成本，并可能使凹口底部不规则。这样的不规则安装表面在螺钉拧紧时，会导致膜盒弯曲的危险，从而会导致芯片断裂。此外，冷却也变坏。
发明概述
本发明的目的之一是提供一种用于射频应用，特别是用于无线电基站中的放大器级的功率晶体管模块，该种晶体管模块至少没有与现有技术有关的一些问题。
在这方面，本发明的一个特殊的目的是提供一种功率晶体管模块，该种模块可以减少焊缝的持久应力的问题。
本发明的另一个目的是提供一种功率晶体管模块，该种模块可以机器焊接至电路板。
通过以下的详细描述，本发明的其它目的将会更加明显。
根据本发明的第一方面，提供了一种功率晶体管模块，包括一个支撑装置、一个安装在其上的功率晶体管芯片、从支撑装置凸出以供外部连接的外部电气连接、以及连接在所述晶体管芯片和所述外部连接之间的内部电气连接。功率晶体管的至少一个外部电气连接根据本发明包括一个柔性薄片之上的第一导体图案。
优选地，具有第一导体图案的柔性薄片机器焊接在安装在散热器上的电路板上。在这方面，柔性薄片可以包括在焊接接点处用于自动焊接的通过孔，该通过孔在焊接期间，作为从焊药产生的溶剂气体的通风口，使得在薄片与电路板之间的焊缝中不存在气泡。
功率晶体管模块优选由螺钉或螺冒固定在散热器上，且具有第一导体图案的柔性薄片有足够的弹性，从而基本上可以消除有导体图案的薄片与电路板之间的焊缝中的应力和塑化。
柔性薄片优选由弹性聚合体制造，例如：聚酰亚胺，每个导体图案至少在该薄片的一个表面上优选通过印刷或蚀刻形成。
根据本发明的另一方面，提供了一种包括上述类型的功率晶体管模块的功率放大器。
本发明的另一目的是提供制造该功率放大器的方法。
根据本发明的另一方面，制造功率放大器的方法包括以下步骤：
(1)制造一个具有支撑装置的功率晶体管模块，其上安排一个功率晶体管芯片，外部电气连接从支撑装置凸出，内部电气连接连接在该晶体管芯片与该外部连接之间，所述外部电气连接包括安排在柔性薄片上的第一导体图案，
(2)将所述导体图案电气连接到装在散热器上的电路板，及
(3)在所述散热器上安装所述功率晶体管模块
此外，还提供根据本方法制造的功率放大器。
本发明的一个优点为，它可以为功率晶体管模块和功率放大器提供改进的运行可靠性和较长的寿命。
本发明的另一个优点是可以实现较快、较便宜且更可靠的制造方法。
通过以下对本发明优选实施例的详述，可以清楚理解本发明的其它特征和优点。
附图简述
下面将参照附图更详细说明本发明，附图只是为了说明本发明，而不够成对本发明的限制。
图1是根据现有技术装在散热器上并电气连接到一个电路板上的功率晶体管模块的剖面图。
图2是图1中的功率晶体管模块包括的晶体管芯片的示意布局图。
图3是根据本发明的一个实施例，装在散热器上并且电气连接到电路板的一种功率晶体管模块的示意剖面图。
图4是包含在图3所示的创造性功率晶体管模块中的晶体管芯片上的电气连接的局部放大的剖面图。
图5是从上方看，图4所示的晶体管芯片上的电气连接的局部放大的示意图。
图6是从上方看，包含在根据本发明的功率晶体管模块中的晶体管芯片上的电气连接和电气匹配电路的示意图。
图7是根据本发明另一实施例安装在散热器上且电气连接至电路板上的功率晶体管模块的剖面图。
图8是根据本发明另一实施例的功率晶体管模块的一个细节的剖面图。
图9是根据本发明另一实施例安装在散热器上且电气连接至电路板上的功率晶体管模块的剖面图。
图10是图9所示剖面图的局部放大。
图11a和11b是从上方看一种晶体管芯片的局部布局，和该晶体管芯片上的电气连接的剖面图，所述晶体管芯片包括在根据本发明另一实施例的功率晶体管模块中。
图12a和12b是从上方看一种晶体管芯片的局部布局，和该晶体管芯片上的电气连接的剖面图，所述晶体管芯片包括在根据本发明再一实施例的功率晶体管模块中。
优选实施例
在下面的说明中，为说明而不是限制的目的，阐述了一些具体的细节，如特殊的应用、技术、方法等，以提供对本发明的透彻理解。然而，本领域的技术人员一定明白，本发明可以用不同于这些细节的其它方案实施。在其它情况下，省略了对公知的方法、器件或电路的详细描述，以便不至于因为不必要的细节而导致本发明说明书的不清楚。
下面参考图3说明本发明的第一实施例，图中以剖面图显示了装在散热器103上且电气连接到电路板105的功率晶体管模块101。
该创造性的晶体管模块101包括基本上是矩形的导电导热底板或凸缘107，该底板或凸缘107优选为金属材料，更优选为铜，在其上表面安装有一个晶体管芯片109，典型地还安装有第一111以及第二113电容芯片。此外，模块101还包括一个绝缘壁装置或隔离器115，沿着凸缘107的边缘安装在该凸缘的上表面，使得凸缘可以围绕所述芯片，还有一个盖子117连接在隔离器115上。隔离器115优选由聚合材料制成，并做得非常薄。
芯片最好焊在凸缘107上，特别是要用金-锡焊接，隔离器可以粘在凸缘107上。
晶体管芯片109典型地是LDMOS芯片，包括一列并联的段，每一段包括大量并联的晶体管单元，如图2所示的布局。晶体管芯片传递至少1瓦输出功率，优选为从几瓦到几百瓦。晶体管芯片应该运行在射频区域，优选从几百MHz到几GHz。
此外，根据本发明，有一个电气连接，最好为低电感，位于晶体管芯片109与电路板上的电路之间。该连接实现为一种柔性和弹性薄片120，即所谓“flex-foil”，最好是聚合材料，如聚酰亚胺，其上安排有导电图案。晶体管芯片109和电容器芯片111及113上的电气连接利用金凸起122、124、126通过热压缩接合来实现。或者，所述连接通过金-锡焊接实现。
根据另一备选方案，芯片首先安装在散热器上，然后，柔性薄片通过所述接合或焊接装在芯片上，而另一个备选方法包括先将芯片安装在柔性薄片上，然后，芯片通过粘贴或焊接装在散热器上。在芯片与薄片连接期间，可能获得自校正效应，即受热的金凸起的毛细力量可以将芯片“牵引”至正确的位置。
在模块101中，柔性薄片120用来作为内部连接，该薄片120从模块101中凸出，因此，它还形成电路板105上的电路的外部连接131、133。在这一方面，模块101的外部连接131、133通过焊缝135、137焊接到电路板105的周围电路，在该电路板上同时还有其它机器焊接在进行。然后，模块101以传统的方式，用螺钉固定在散热器103上(图3中未示出)。
薄片120有足够的弹性以消除(承受)部分在模块101安装时和部分由于温度改变所产生的力，从而避免了焊缝135、137中的锡的变形和松脱。这就意味着模块101可以在连接131和133焊接后安装在散热器103上，并且焊缝的寿命和功率晶体管模块的寿命将显著延长。
柔性薄片120可粘结安装在隔离器115和盖子117之间。在这一方面，隔离器或盖子可以包括用于薄片(未示出)的凹口，而在薄片的厚度小于粘合剂的厚度的情况下，则不需要凹口。象隔离器一样，盖子最好由聚合材料制成，特别是聚合体，该聚合体在高达300℃的高温下都具有抗热性。
在凸缘107和散热器103之间可以存在热糊138，以增强它们之间的热接触。
通过使用具有导体图案的柔性薄片，而不用接合线23、25、27、29和连接器接点31、33，可以获得进一步的优点，如下所述。
参考图4，安装在薄片120底侧的电气连接器128的局部放大的剖面图简略示于图中，所述电气连接器通过使用金凸起124的热压缩接合连接到图3所示的晶体管芯片109。
薄片120由弹性聚合体组成，如聚酰亚胺。电气连接器128最好是金属导体图案，印刷或蚀刻在薄片120上。或者薄片120本身可以为导电材料。
图5显示图3中的晶体管芯片109上的几个电气连接从上方看时的局部放大略图。其中可见导体图案128，优选地连接到晶体管芯片109(用于每一段晶体管单元的一个连接)的漏极连接，还可见到导体图案130，优选地连接到晶体管芯片109(用于每一段晶体管单元的一个连接)的栅极连接。注意，导体图案128、130安装在上述柔性薄片上(图5未示出)。但是，图中示出金凸起124，通过提供高温和高压或通过焊接，该凸起提供晶体管芯片109和导体图案之间的电气和机械连接。
通过提供宽连接器(比对应的接合线宽得多)，可以获得低电阻和低电感的连接，所述宽连接器还可以在靠近芯片109的地方彼此连接。此外，外部连接(图3中的131和133)最好包括宽连接器。
图6显示从上方看，至晶体管芯片109的电气连接和根据本发明的晶体管芯片109附近的电气阻抗匹配电路。其中示出用于漏极连接的导体图案228和用于栅极连接的图案230。
柔性薄片上的金属图案可以是双面式，这样可以提供直接在薄片上实现集成组件，如电感和电容，的极大可能性。这些集成组件可以构成功率晶体管模块(输入侧在230和输出侧在228)的部分阻抗匹配，并且通过在芯片109附近执行该匹配，可以获得极大的优点。
上述电感便利地包括并联电感或所谓调谐短线。
此外，上述电感和电容可用激光调整(如果薄片中的聚合体耐受温度，在其它情况下，聚合体可以在选定的区域被蚀刻掉)，从而有可能在功能上调整组件，从而消除或至少减少参数变化。也可能实现不同类型的反馈，而相位变化较低且可控，如反相反馈和平衡输出。
图6显示具有电容250、252、254和电感256的柔性薄片上的导体图案的实例。此外，还示出上述可调节的支路的实例，包括电容252的支路258和电感256的支路260。应当注意，图6仅仅说明一个例子。阻抗匹配电路可能复杂得多，并包括多个层型结构的集成组件，这种层型结构具有任意层数(分别为导体层和介质层)。
图7显示根据本发明另一实施例，装在散热器103上且与电路板105电气连接的功率晶体管模块301的剖面图。
有可能直接在薄片的图案上实现全部的必要阻抗匹配，在这种情况下，功率晶体管模块可能只需要包括一个晶体管芯片、一个柔性薄片120和一个凸缘307。这样的凸缘307方便地具有与芯片有良好配合的凹口340，从而可以简化芯片的安装。凹口340处于横向位置以用于芯片109的横向校正，其深度基本上等于或稍大于芯片109的厚度。在这一方面，隔离器107也可以省略。在这样的情况下，最好导体图案只安装在芯片109之外薄片120的上侧，使得薄片120本身构成与导电凸缘307的隔离。
图8显示根据本发明另一实施例的功率晶体管模块401剖面图的细节。此处，导电凸缘407具有向上凸出的边缘470，该边缘最好具有类似于图3所示隔离器117的外形。在此实施例中，导体图案最好也只安排在芯片109之外的薄片120上侧，使得薄片120本身构成与导电凸缘307的隔离。但是，应当理解，如果在导体图案与凸缘之间应用绝缘粘合剂，或如果需要至凸缘的电接触，则导体图案可以在底侧。
根据本发明，功率晶体管模块的厚度最好显著小于根据现有技术的模块的厚度(比较图3、7、8与图1)。模块(不包括盖子)的厚度最好在电路板105的厚度范围内。在这种情况下，散热器中不需要凹口。
图9和10分别显示根据本发明另一实施例安装在散热器103上，并且与电路板105电气连接的功率晶体管模块501的剖面图及其局部放大图。
与图3所示的实施例相比，唯一的不同在于功率晶体管模块501包括柔性薄片520，该柔性薄片520具有穿过薄片520的通过孔536，导体图案位于电路板105的焊接位置534。
这些通过孔536作为由焊药产生的溶剂气体的通风口，使得焊缝537中没有气孔。上述通过孔还提供经过薄片520的更好导热，使得用烙铁进行修理或增强的焊接更容易。
晶体管芯片109一般是LDMOS芯片，见图2，包括一列段，每段包括多个并联的晶体管单元。所需输出功率越高，需要并联的段就越多，这样会导致不合适的比例，因为晶体管将变得很宽。到目前为止，还无法在每个段中增加晶体管单元的数目，因为很难在不同的晶体管单元之间均匀分配电流。
通过采用根据本发明的具有金属图案的柔性薄片，每个晶体管段不必限于仅有一个连接点，而可能实现在几个点上的连接。这样做可以改善晶体管的性能，因为入口连接器的宽度可以减小，这意味着较小的寄生电容。因为最外面的单元是主动单元，所以功率分配会更均匀。
图11a和11b说明一个根据本发明另一实施例的每一晶体管段三个连接点的实例。图11a显示从上方看，晶体管芯片609的局部布局图，其中每个晶体管段三个连接衬垫619用于段的栅极，每个晶体管段三个连接衬垫621用于段的漏极。图11b显示安排在薄片120上的导体图案628与晶体管芯片609之间的电气连接624的剖面图。
通过使用柔性薄片可以获得的进一步改进是可以使整个晶体管芯片更宽，因为可以利用更多的连接点。
图12a显示从上方看晶体管芯片709的局部布局略图，其中每段有五个连接点或衬垫(719表示晶体管栅极的连接衬垫，721表示其漏极的连接衬垫)。图12b显示每晶体管段(在最上面的段的漏极与安排在薄片120上的导体图案728之间)五个电气连接724的剖面图，所述晶体管芯片包括在根据本发明另一实施例的功率晶体管模块中。注意，本发明可使功率晶体管芯片具有每段任意数目的连接点。
此外，通过例如适当安排的金凸起，晶体管单元的源极可以连接在晶体管芯片的上侧(而不是连接在散热器的底侧)，所述金凸起连接到安排在柔性薄片上的导体。这些导体最好包括接地平面，该接地平面安排在例如柔性薄片的顶部，但是也可以安排在其它部位。
还应当理解，本发明可以用于制造包括大型复杂电路的功率放大器或功率晶体管模块，其中级联的多个晶体管芯片安排在单个模块或多模块系统中的一个电路板上。在每一种情况下，都可以获得复杂的多芯片系统，其中，用柔性薄片作为线路。
本发明的优点包括以下各点：
功率晶体管模块可以与其它组件一起机器焊接(表面焊接)于电路板上，因为在随后用螺钉或螺冒固定在散热器上时，柔性薄片将抗拒机械应力。
利用具有金属图案的柔性及弹性薄片，如至电路板的连接器接点，可以减少焊缝的重复应力问题。
模块的厚度可以减小，因而散热器不需要凹口。
与使用根据现有技术的接合线相比，可以显著降低串联电感(和电阻)。
有极大的可能性在功率晶体管模块内部实施复杂的阻抗匹配。
有可能设计并实现模块内部的阻抗匹配网络，并从而安排可调整的电感和电容，以期降低根据本发明制造模块时发生的参数变化。
对晶体管模块内部的分立电容和安装段的任何需求都将减少。
还提供下列优点：通过更好的电流电阻制造芯片的最佳可能性，减少了金属性漂移的危险，更低的内部电容和更宽的晶体管芯片。
此外，可以获得进一步的可能性，利用适当安排的金凸起将晶体管单元的源极连接到晶体管芯片的上侧，金凸起以安排在柔性薄片上的接地平面的形式连接至连接器。
此外，能够设计和构造包括大型复杂电路的功率放大器或功率晶体管模块，所述大型复杂电路包括多个级联耦合的晶体管芯片。
本发明当然不限于以上描述的和示于附图中的实施例，而是可以在附加的权利要求的范畴之内进行修改。特别是本发明不限于所述的材料、几何图形、尺寸或结构。

Claims (43)

1.一种用于射频应用的功率晶体管模块(101、301、401、501)，用于无线电基站中或电视或无线电地面发射器中的放大器级，其中所述功率晶体管模块包括一个支撑装置(107、115、307、407)、一个安排在其上的功率晶体管芯片(109、609、709)、从所述支撑装置凸出用于外部连接的外部电气连接(131、133)、以及连接在所述晶体管芯片与所述外部电气连接之间的内部电气连接，其特征在于至少一个所述外部电气连接包括安排在柔性薄片(120、520)上的第一导体图案。
2.如权利要求1的功率晶体管模块，其中具有第一导体图案的柔性薄片(120、520)机器焊接在电路板(105)上，所述电路板安装在散热器上。
3.如权利要求2的功率晶体管模块，其中具有第一导体图案的柔性薄片(520)包括在焊接处(534)的通过孔(536)，供机器焊接之用。
4.如权利要求2或3的功率晶体管模块，其中模块连接在散热器(103)上，且具有第一导体图案的柔性薄片(120、520)具有足够的弹性，以便基本消除具有第一导体图案的柔性薄片和电路板之间的焊缝(135、137、537)内部的应力和变形。
5.如权利要求2的功率晶体管模块，其中支撑装置(107、115、307、407)和电路板(105)的厚度相同。
6.如权利要求1的功率晶体管模块，其中具有第一导体图案的柔性薄片(120、520)机械地连接到支撑装置(107、115、307、407)。
7.如权利要求1的功率晶体管模块，其中安排在柔性薄片(120)上的第一导体图案包括一个宽导体，以实现与电路板的低电感低电阻连接。
8.如权利要求1的功率晶体管模块，其中至少一个所述内部电气连接包括安排在柔性薄片(120)上的第二导体图案(128、228、628、728)。
9.如权利要求8的功率晶体管模块，其中第二导体图案(128、228、628、728)通过金-锡焊接，或热压缩接合，利用金凸起(124、624、724)，连接到功率晶体管芯片(109、609、709)。
10.如权利要求8或9的功率晶体管模块，其中第二导体图案(128、228、628、728)包括宽导体，以实现与功率晶体管芯片(109、609、709)的低电感低电阻连接。
11.如权利要求8的功率晶体管模块，其中第二导体图案包括一个阻抗匹配网络(228)，靠近所述功率晶体管芯片(109)。
12.如权利要求11的功率晶体管模块，其中阻抗匹配网络包括电容(254)和/或电感(256)。
13.如权利要求12的功率晶体管模块，其中，为较少参数变化的目的，至少一些电容和/或一些电感包括可调整的支路(260)，用于调整所述阻抗匹配网络。
14.如权利要求8的功率晶体管模块，其中所述功率晶体管芯片是横向双扩散金属氧化物晶体管芯片，具有一列并联的段，每段包括多个并联晶体管单元。
15.如权利要求14的功率晶体管模块，其中每段包括栅极连接衬垫(19)和漏极连接衬垫(21)，所有漏极连接衬垫(21)都连接到所述第二导体图案(128、228、628、728)，所述第二导体图案连接到所述第一导体图案以便进一步连接到电路板。
16.如权利要求15的功率晶体管模块，其中所有栅极连接衬垫(19)都连接到第三导体图案(130、230)，所述第三导体图案连接到第四导体图案以便进一步连接到电路板(105)，其中，所述第三和第四导体图案安排在所述柔性薄片(120、520)上。
17.如权利要求16的功率晶体管模块，其中每段包括多个栅极连接衬垫(619、719)和多个漏极连接衬垫(621、721)，其中，每段中的多个漏极连接衬垫连接到所述第二导体图案(128、228、628、728)，而其中每段中的多个栅极连接衬垫连接到所述第三导体图案(130、230)。
18.如权利要求1的功率晶体管模块，其中支撑装置(307)包括一个校正装置(340)，用于所述功率晶体管芯片的校正。
19.如权利要求17的功率晶体管模块，其中柔性薄片(120、520)为弹性聚合体，每一导体图案(128、130、228、230、628、728)在所述薄片的至少一个表面上通过印刷或蚀刻形成。
20.一种功率放大器，用于无线电基站中或电视或无线电地面发射器中，其特征在于所述功率放大器包括权利要求1-19中任一项所要求保护的功率晶体管模块(101、301、401、501)。
21.一种方法，用于制造供射频应用的功率放大器，该功率放大器用于无线电基站中或电视或无线电地面发射器中，其特征在于以下步骤：
提供一个功率晶体管模块(101、301、401、501)，它具有一个支撑装置(107、115、307、407)、一个安排在其上的功率晶体管芯片(109、609、709)、从所述支撑装置凸出的外部电气连接(131、133)、以及连接在所述晶体管芯片与所述外部电气连接之间的内部电气连接，其中所述外部电气连接包括安排在柔性薄片(120、520上的第一导体图案；
将所述导体图案电气连接到安装在散热器(103)上的电路板(105)；及
将所述功率晶体管模块固定在所述散热器上。
22.如权利要求21的方法，其中具有第一导体图案的柔性薄片(120、520)机器焊接到电路板(105)上，并且与电路板上应该机器焊接的其它组件一起焊接。
23.如权利要求22的方法，其中具有第一导体图案的柔性薄片(520)在焊接之前在其焊接处(534)备有通过孔(536)，该通过孔在焊接期间作为焊药产生的溶剂气体的通风口，从而使得柔性薄片与电路板之间的焊缝(537)不会产生气泡。
24.如权利要求22或23的方法，其中功率晶体管模块(101、301、401、501)在机器焊接步骤之后以螺钉或螺冒固定在散热器(103)上，具有第一导体图案的柔性薄片(120、520)被做成具有足够的柔性，以便消除柔性薄片与电路板之间的焊缝(135、137、537)的内部应力和变形。
25.如权利要求21的方法，其中具有第一导体图案的柔性薄片(120、520)机械连接到支撑装置(115、307、407)。
26.如权利要求21的方法，其中第一导体图案由宽导体形成，以便实现与电路板(105)的低电感低电阻连接。
27.如权利要求21的方法，其中所述内部电气连接以第二导体图案(128、130、228、230、628、728)的形式形成于所述柔性薄片(120、520)之上。
28.如权利要求27的方法，其中所述第二导体图案(128、130、228、230、628、728)通过金-锡焊接，或热压缩接合，使用金凸起，连接到功率晶体管芯片。
29.如权利要求27或28的方法，其中所述第二导体图案(128、130、228、230、628、728)用宽导体形成，以便实现与功率晶体管芯片(109、609、709)的低电感低电阻连接。
30.如权利要求27的方法，其中所述第二导体图案备有阻抗匹配网络(228、230)，位于所述功率晶体管芯片(109)的附近。
31.如权利要求30的方法，其中阻抗匹配网络(228、230)用电容(250、252、254)和/或电感(256)设计。
32.如权利要求31的方法，其中，为较少参数变化的目的，至少一些电容(252)和/或一些电感(256)备有激光可调整的支路(258、260)，用于调整阻抗匹配网络(228、230)。
33.如权利要求27的方法，其中所述功率晶体管芯片被选择为包括一个具有一列并联段的横向双扩散金属氧化物晶体管芯片，每个段包括并联的大量晶体管单元。
34.如权利要求33的方法，其中每段包括栅极连接衬垫(19)和漏极连接衬垫(21)，所有漏极连接衬垫(21)都连接到所述第二导体图案(128、228、628、728)，所述第二导体图案连接到所述第一导体图案以便进一步连接到电路板。
35 如权利要求34的方法，其中所有栅极连接衬垫(19)都连接到第三导体图案(130、230)，所述第三导体图案连接到第四导体图案以便进一步连接到电路板(105)，所述第三和第四导体图案安排在所述柔性薄片(120、520)上。
36.如权利要求35的方法，其中每段包括多个栅极连接衬垫(619、719)和多个漏极连接衬垫(621、721)，每段中的多个漏极连接衬垫连接到所述第二导体图案(128、228、628、728)，而每段中的多个栅极连接衬垫连接到所述第三导体图案(130、230)。
37.如权利要求21的方法，其中支撑装置(307)备有一个校正装置(340)，用于所述功率晶体管芯片的校正。
38.如权利要求21的方法，其中将支撑装置(107、115、307、407)和电路板(105)的厚度做成基本相同。
39.如权利要求31-38中任一项的方法，其中柔性薄片(120、520)用弹性聚合体制成，每一导体图案(128、130、228、230、628、728)在所述薄片的至少一个表面上通过印刷或蚀刻形成。
40.一种功率放大器，用于无线电基站中或电视或无线电地面发射器中，其特征在于：
散热器(103)；
电路板(105)，固定在所述散热器上；和
具有支撑装置(107、115、307、407)的功率晶体管模块(101、301、401、501)，安排在其上的功率晶体管芯片(109、609、709)，从所述支撑装置凸出的外部电气连接(131、133)，以及连接在所述晶体管芯片与所述外部连接之间的内部电气连接，至少一个所述外部电气连接包括安排在柔性薄片(120、520)上的第一导体图案，其中
所述功率晶体管模块安装在所述散热器上；且
所述安排在柔性薄片上的导体图案连接到所述电路板(105)。
41.如权利要求40的功率放大器，其中
每个所述外部电气连接包括安排在所述柔性薄片上的相应的导体图案；且
每个安排在所述柔性薄片上的所述导体图案电气连接到所述电路板(105)。
42.如权利要求40或41的功率放大器，其中
连接在所述晶体管芯片与所述外部连接之间的每个所述内部电气连接包括安排在所述柔性薄片上的其它相应的导体图案。
43.如权利要求42的功率放大器，其中
每个所述内部电气连接包括一个相应的阻抗匹配网络(228、230)。
CNB008172196A 1999-12-15 2000-12-12 功率晶体管模块和功率放大器及其制造方法 Expired - Fee Related CN1210796C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE99045957 1999-12-15
SE9904595A SE517455C2 (sv) 1999-12-15 1999-12-15 Effekttransistormodul, effektförstärkare samt förfarande för framställning därav

Publications (2)

Publication Number Publication Date
CN1409873A CN1409873A (zh) 2003-04-09
CN1210796C true CN1210796C (zh) 2005-07-13

Family

ID=20418139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008172196A Expired - Fee Related CN1210796C (zh) 1999-12-15 2000-12-12 功率晶体管模块和功率放大器及其制造方法

Country Status (8)

Country Link
US (1) US6580316B2 (zh)
EP (1) EP1238428A1 (zh)
JP (1) JP2003517212A (zh)
CN (1) CN1210796C (zh)
AU (1) AU2415401A (zh)
SE (1) SE517455C2 (zh)
TW (1) TW561801B (zh)
WO (1) WO2001045169A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573374A (zh) * 2010-11-10 2012-07-11 富士通光器件株式会社 电子设备、用于安装器件的方法、以及光通信设备
CN103782670A (zh) * 2011-05-05 2014-05-07 克里恩威孚科技公司 用于冷却功率电子器件的系统和方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE517852C2 (sv) * 1999-12-15 2002-07-23 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav
FI20021218A0 (fi) * 2002-06-20 2002-06-20 Nokia Corp Menetelmä radiojärjestelmän elektroniikkayksikön koneelliseksi valmistamiseksi, radiojärjestelmän elektroniikkayksikkö ja sen valmistamiseen käytettävä elektroniikkakomponentti
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
US6842341B1 (en) * 2003-10-02 2005-01-11 Motorola, Inc. Electrical circuit apparatus and method for assembling same
JP4828969B2 (ja) * 2006-03-10 2011-11-30 株式会社東芝 半導体装置の実装構造
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP5699829B2 (ja) * 2011-07-05 2015-04-15 三菱電機株式会社 高周波電力増幅器
CN102510663A (zh) * 2011-09-29 2012-06-20 华为技术有限公司 印制板组件及其加工方法
CN103887339B (zh) * 2012-12-19 2019-02-05 中兴通讯股份有限公司 一种晶体管、晶体管的散热结构以及晶体管的生产方法
EP3081457B1 (en) * 2013-12-13 2019-04-10 NSK Ltd. Electronic control unit, electric power steering device, and vehicle
US9824995B2 (en) * 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
ITUB20153048A1 (it) * 2015-08-10 2017-02-10 Itelco Broadcast S R L Struttura di modulo amplificatore di potenza per radiofrequenza a doppio stadio, e amplificatore modulare che utilizza tali moduli
WO2017137880A1 (en) * 2016-02-08 2017-08-17 Rjr Technologies, Inc. Electronic packages, housings or packages having one or more apertures
DE102016108500B4 (de) * 2016-05-09 2023-12-14 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Stützelement und eine Halbleitervorrichtung mit einem Stützelement
CN108233877B (zh) * 2017-12-27 2021-08-27 安徽华东光电技术研究所 低噪声放大器的制作工艺
DE102018109920A1 (de) 2018-04-25 2019-10-31 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Kühlung von leistungselektronischen Schaltungen
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US20220157671A1 (en) * 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing
EP4338201A1 (en) * 2021-05-12 2024-03-20 Telefonaktiebolaget LM Ericsson (publ) Circuitry package for power applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
JPS5683096A (en) * 1979-12-10 1981-07-07 Sony Corp Hybrid integrated circuit and method of manufacturing same
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
JPH10294401A (ja) 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
US6432497B2 (en) * 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
DK174111B1 (da) * 1998-01-26 2002-06-24 Giga As Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573374A (zh) * 2010-11-10 2012-07-11 富士通光器件株式会社 电子设备、用于安装器件的方法、以及光通信设备
CN103782670A (zh) * 2011-05-05 2014-05-07 克里恩威孚科技公司 用于冷却功率电子器件的系统和方法

Also Published As

Publication number Publication date
WO2001045169A1 (en) 2001-06-21
AU2415401A (en) 2001-06-25
JP2003517212A (ja) 2003-05-20
SE9904595L (sv) 2001-06-16
CN1409873A (zh) 2003-04-09
SE9904595D0 (sv) 1999-12-15
US20010038310A1 (en) 2001-11-08
EP1238428A1 (en) 2002-09-11
US6580316B2 (en) 2003-06-17
TW561801B (en) 2003-11-11
SE517455C2 (sv) 2002-06-11

Similar Documents

Publication Publication Date Title
CN1210796C (zh) 功率晶体管模块和功率放大器及其制造方法
CN1210797C (zh) 功率晶体管模块和功率放大器及其制造方法
CN1512578A (zh) 半导体模块
CN1491440A (zh) 混合集成电路器件及其制造方法和电子装置
CN1141756C (zh) 表面安装型天线和包括它的通信装置
CN1206732C (zh) 具有集成射频能力的多芯片模块
CN1057659C (zh) 多层印刷板构件
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1224301C (zh) 高频模块
CN1623232A (zh) 带有补偿的射频放大器装置
CN1476633A (zh) 高频模件板装置
CN1336787A (zh) 陶瓷叠层器件
WO2016150391A1 (zh) 智能功率模块及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN1612465A (zh) 高频功率放大器
CN1949663A (zh) 复合滤波器芯片
CN1442902A (zh) 半导体器件及其制造方法
CN1155123C (zh) 电子元件
CN109713912B (zh) 用于空调器的功率集成模块及其制造方法
CN1453858A (zh) 半导体器件及其制造方法
CN1231104C (zh) 电元件、连接装置和包括电路模块和至少一个电元件的设备
CN100352317C (zh) 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
CN109546871B (zh) 用于空调器的功率集成模块及其制造方法
CN1090841C (zh) 调谐用集成电路
KR101850923B1 (ko) 고주파 전력 트랜지스터 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040820

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040820

Address after: Munich, Germany

Applicant after: Infennian Technologies AG

Address before: Stockholm

Applicant before: Ericsson Telephone AB

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee