CN111226323B - 用于超导谐振器的器件、方法和系统 - Google Patents
用于超导谐振器的器件、方法和系统 Download PDFInfo
- Publication number
- CN111226323B CN111226323B CN201780095940.5A CN201780095940A CN111226323B CN 111226323 B CN111226323 B CN 111226323B CN 201780095940 A CN201780095940 A CN 201780095940A CN 111226323 B CN111226323 B CN 111226323B
- Authority
- CN
- China
- Prior art keywords
- superconducting
- coupling device
- assembly
- plane
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/086—Coplanar waveguide resonators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
- H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20381—Special shape resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
Abstract
一组超导器件互连在网格中,该网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于该平面中的第二超导器件的组件到达该组中的第一超导器件,而同时保持在该平面中。在第一超导器件的超导连接中形成具有跨度和间隙高度的超导耦合器件。超导耦合器件的一部分通过平行平面中的间隙与第二超导器件的组件分离。使用超导耦合器件将组件的第一侧上的第一接地平面的电势与组件的第二侧上的第二接地平面均衡。
Description
技术领域
本发明总体上涉及一种超导体器件、制造方法和制造系统,用于最小化平面超导量子器件中的离面连接。更具体地,本发明涉及用于超导谐振器的器件、方法和系统,以限制平面量子器件中的垂直连接。
背景技术
在下文中,短语单词中的“Q”前缀指示该单词或短语在量子计算上下文中的引用,除非在使用时明确区分。
分子和亚原子粒子遵循量子力学定律,量子力学是物理学的一个分支,探索物理世界如何在最基本的层面上工作。在这个层面上,粒子以奇怪的方式运行,同时呈现出一种以上的状态,并与非常遥远的其他粒子相互作用。量子计算利用这些量子现象来处理信息。
我们今天使用的计算机被称为经典计算机(这里也称为“传统”计算机或传统节点或“CN”)。传统计算机使用通过使用半导体材料和技术制造传统的处理器,半导体存储器,以及磁性或固态存储设备,这就是众所周知的冯诺依曼体系结构。特别地,传统计算机中的处理器是二进制处理器,即,对以1和0表示的二进制数据进行操作。
量子处理器(q-处理器,quantum processor)利用纠缠的量子比特器件(在这里简称为“量子比特”,复数“多个量子比特”)的奇特性质来执行计算任务。在量子力学运作的特定领域,物质粒子可以以多种状态存在——诸如“开”状态、“关”状态以及同时“开”和“关”状态。在使用半导体处理器的二进制计算仅限于使用开和关状态(相当于二进制代码中的1和0)的情况下,量子处理器利用物质的这些量子状态来输出可用于数据计算的信号。
传统计算机用比特来编码信息。每个比特可以取值1或0。这些1和0充当最终驱动计算机功能的开/关开关。另一方面,量子计算机是基于量子比特的,量子比特根据量子物理学的两个关键原理运作:叠加和纠缠。叠加意味着每个量子比特可以同时代表1和0。纠缠意味着处于叠加的量子比特可以以非经典的方式相互关联;也就是说,一个量子比特的状态(无论是1还是0或者两者都是)取决于另一个量子比特的状态,并且当两个量子比特纠缠在一起时,可以确定的信息比单独处理它们时要多。
利用这两个原理,量子比特作为更复杂的信息处理器运行,使量子计算机能够以某种方式运行,从而允许它们解决传统计算机难以解决的难题。已经成功地构建并演示了使用超导量子比特的量子处理器的可操作性。/>是在美国和其他国家的国际商用机器公司的注册商标。
在已知的半导体制造技术中,使用超导和半导体材料制造诸如量子比特的超导器件。超导器件通常使用一层或多层不同的材料来实现器件的特性和功能。材料层可以是超导的、导电的、半导电的、绝缘的、电阻性的、电感性的、电容性的,或者具有任何数量的其他特性。考虑到材料的性质,材料的形状、大小或位置,与该材料相邻的其他材料以及许多其他因素,可能必须使用不同的方法来形成不同的材料层。
超导器件通常是平面的,即超导体结构在在一个平面上制造。非平面器件是三维(3D)器件,其中一些结构形成在给定制造平面之上或之下。
q-处理器被实现为一组多于一个的量子比特。量子比特在单个制造平面上被制造成共面器件的网格。这样的q-处理器的实现方式通常被认为是容错量子体系结构,称为表面编码方案(Surface Code Scheme,SCS)或表面编码体系结构(Surface CodeArchitecture,SCA)。
图1描绘了示例表面编码体系结构,其示出了可以使用示例性实施例解决的问题。诸如SCA 100之类的超导量子比特体系结构将多个量子比特102和102A以网格形式排列在单个平面中。量子比特使用谐振线104(也称为“总线”)彼此耦合。使用读取线106和106A读取量子比特102的量子状态。
可以看出,所有谐振线104与量子比特102和102A共面(在同一平面内)。如示例性实施例所认识到的,SCA 100仅允许共面读取线106读取位于网格100外围的量子比特102。对于位于网格100内部区的量子比特,诸如量子比特102A,读取线106A已经连接在与网格100的制造平面正交的平面中。假设根据所描绘的坐标轴,制造平面是二维XY平面。读取线106A必须在Z方向上制造,使得SCA100的制造成为三维制造。
这种访问量子比特(102A)来读取量子比特的量子状态的方式被称为“打破平面”。示例性实施例认识到,由于需要将非共面读取线(106A)制造到网格100中的非外围量子比特(102A)而打破平面会导致量子状态测量的性能下降,更不用说超导体制造的复杂性增加了。
网格的非外围区或区域是位于网格周界内的区域。通常,在与该区域相同的平面内,周界包括必须跨过才能到达位于该区域内的器件的器件、线路或电路。
需要一种解决方案,使得位于SCA网格的非外围区域中的超导器件能够在不打破平面的情况下连接到其他电路。例如,这种解决方案能够将量子比特102A和其他类似位置的超导器件耦合到芯片上或电路板上的共面读取线和其他共面键合,而不是必须制造读取线106A和其他类似的非共面结构。
因此,本领域需要解决上述问题。
发明内容
从第一方面来看,本发明提供了一种超导耦合器件,包括:互连在网格中的一组超导器件,其中网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于该平面中的第二超导器件的组件到达该组中的第一超导器件,而同时保持在该平面中;超导耦合器,形成在第一超导器件的超导连接中,超导耦合器件具有跨度和间隙高度,其中超导耦合器件的一部分通过平行平面中的间隙与第二超导器件的组件分离;以及在组件的第一侧上的第一接地平面,其中超导耦合器件将第一接地平面的电势与在组件的第二侧上的第二接地平面的电势均衡。
从另一个方面来看,本发明提供了一种方法,该方法包括:互连网格中的一组超导器件,其中网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于该平面中的第二超导器件的组件到达该组中的第一超导器件,而同时保持在该平面中;在第一超导器件的超导连接中形成超导耦合器件,超导耦合器件具有跨度和间隙高度,其中超导耦合器件的一部分通过平行平面中的间隙与第二超导器件的组件分离;以及使用超导耦合器件将组件的第一侧上的第一接地平面的电势与组件的第二侧上的第二接地平面的电势均衡。
从另一方面来看,本发明提供了一种包括光刻组件的超导体制造系统,当在管芯上操作该超导体制造系统来制造超导体器件时,该超导体制造系统执行的操作包括:互连网格中的一组超导器件,其中网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于该平面中的第二超导器件的组件到达该组中的第一超导器件,而同时保持在该平面中;在第一超导器件的超导连接中形成超导耦合器件,超导耦合器件具有跨度和间隙高度,其中超导耦合器件的一部分通过平行平面中的间隙与第二超导器件的组件分离;以及使用超导耦合器件将组件的第一侧上的第一接地平面的电势与组件的第二侧上的第二接地平面的电势均衡。
示例性实施例提供了一种超导器件及其制造方法和系统。实施例的超导器件包括互连在网格中的一组超导器件,其中网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于该平面中的第二超导器件的组件到达该组中的第一超导器件,而同时保持在该平面中。该实施例还包括在第一超导器件的超导连接中形成的超导耦合器,超导耦合器件具有跨度和间隙高度,其中超导耦合器件的一部分通过平行平面中的间隙与第二超导器件的组件分离。该实施例还包括在组件的第一侧上的第一接地平面,其中超导耦合器件将第一接地平面的电势与在组件的第二侧上的第二接地平面的电势均衡。因此,实施例提供了一种制造共面超导量子处理电路的方式。
在另一个实施例中,超导耦合器包括谐振器,并且其中谐振器使用引线键合形成。因此,该实施例提供了一种制造共面线的特定方式,该共面线连接到量子处理器件的网格中的非外围定位的超导量子处理器件。
在另一个实施例中,超导耦合器包括谐振器,并且其中谐振器使用共面波导形成。因此,该实施例提供了制造共面线的不同方式,该共面线连接到量子处理器件的网格中的非外围定位的超导量子处理器件。
另一个实施例还包括在第一接地平面和第二接地平面之间的接地平面耦合。因此,该实施例提供了一种均衡了交叉组件上的接地平面电势的结构。
在另一个实施例中,接地平面耦合是超导耦合。因此,该实施例提供了一种制造结构的特定方式,该结构均衡了交叉组件上的接地平面电势。
在另一个实施例中,接地平面耦合是超导耦合,其中超导耦合器包括超导谐振器,并且其中超导谐振器和超导耦合的形状和材料与超导谐振器的形状和材料相同。因此,该实施例提供了一种制造结构的不同方式,该结构均衡了交叉组件上的接地平面电势。
另一个实施例还包括超导耦合器的上升部分,其中上升部分将超导耦合器的一个端耦合到组件的第一侧上的超导连接的一个部分。该实施例包括超导耦合器的重新结合部分,其中重新结合部分将超导耦合器的第二端耦合到组件相对侧上的超导连接的第二部分。因此,该实施例提供了一种制造共面线平面的特定方式,该共面线平面基本上平行于量子处理器件的网格中的非外围定位的超导量子处理器件的制造平面。
在另一个实施例中,间隙至少等于阈值间隙,并且其中绝缘体形成在组件和超导耦合器之间以产生间隙。因此,该实施例提供了一种将连接到非外围定位的超导量子处理器件的共面线与量子处理器件的网格中的交叉组件进行电和磁分离的方式。
在另一个实施例中,第一超导器件是第一量子比特,其中第二超导器件是第二量子比特,其中第一超导器件的超导连接是第一量子比特的读取线,并且其中第二超导器件的组件是第二量子比特的谐振线。因此,该实施例提供了一种不使用3D线来制造共面量子比特的网格的方式。
一个实施例包括用于制造超导器件的制造方法。
一个实施例包括用于制造超导器件的制造系统。
附图说明
现在将参考优选实施例,仅以示例的方式描述本发明,如下图所示:
图1描绘了根据现有技术的数据处理系统网络的框图,其中可以实现本发明的优选实施例;
图2描绘了其中可以实现示例性实施例的数据处理系统的框图;
图3描绘了根据示例性实施例的耦合谐振器的示例实现方式;
图4描绘了根据示例性实施例的耦合谐振器的另一示例配置;
图5描绘了根据示例性实施例的使用耦合谐振器的模拟结果;
图6描绘了根据示例性实施例的使用耦合谐振器的另一模拟结果;
图7描绘了根据示例性实施例的使用耦合谐振器的另一模拟结果;和
图8描绘了根据示例性实施例的一组等式,用于计算网格中所需的跳跃次数。
具体实施方式
用于描述本发明的示例性实施例通过提供超导谐振器来限制平面量子器件中的垂直连接,通常解决了上述问题和其他相关问题。示例性实施例还提供了用于制造超导谐振器的制造方法和系统,以限制平面量子器件中的垂直连接。
一个实施例提供了一种超导耦合器件,其可以在超导量子逻辑电路中实现为超导引线键合、共面波导(coplanar waveguide,CPW)或其某种组合。根据示例性实施例形成的超导耦合器件作为谐振器(以下称为“耦合谐振器”)工作。
引线键合是使用键合装置形成的导体,用来产生两条超导线之间或超导组件与芯片或电路板上的另一个组件之间的超导连接。在一个实施例中,引线键合具有圆形横截面。共面波导是一种超导平面传输线,被设计为用于传输微波频率信号。
另一个实施例提供了耦合谐振器的制造方法,使得该方法可以作为软件应用来实现。实现制造方法实施例的应用可以被配置为与现有的超导制造系统(诸如光刻系统)结合操作。
为了描述的清楚,并且不暗示对其的任何限制,使用排列在网格中的示例数量的量子比特来描述示例性实施例。在示例性实施例的范围内,实施例可以用不同数量的量子比特、网格中的不同排列、不同于量子比特的超导器件或它们的某种组合来实现。可以实施实施例来类似地改进其他共面超导制造,其中到超导元件的耦合不期望地打破平面。
此外,在附图和示例性实施例中使用了示例耦合谐振器的简图。在耦合谐振器的实际制造中,在不脱离示例性实施例的范围的情况下,可以存在这里未示出或描述的附加结构,或者与这里示出和描述的不同的结构。类似地,在示例性实施例的范围内,示例耦合谐振器中示出或描述的结构可以不同地制造,以产生如本文所述的类似操作或结果。
如本文所述,示例结构、层和构造的二维图中的不同阴影部分旨在表示示例制造中的不同结构、层、材料和构造。不同的结构、层、材料和构造可以使用本领域普通技术人员已知的合适材料来制造
本文描绘的形状的特定形状、定位、位置或尺寸不旨在限制示例性实施例,除非这样的特征被明确描述为实施例的特征。选择形状、定位、位置、尺寸或它们的某种组合仅仅是为了附图和描述的清晰,并且可能已经被放大、最小化,或者以其他方式从实际的形状、定位、位置或尺寸改变,这些实际的形状、定位、位置或尺寸可以在实际的光刻中使用,以实现根据示例性实施例的目的。
此外,仅作为示例,针对具体的实际或假设的超导器件,例如量子比特,描述了示例性实施例。由各种示例性实施例描述的步骤可以适于以类似的方式制造各种平面耦合谐振器,并且这种适配被认为在示例性实施例的范围内。仅作为非限制性示例,耦合谐振器被描绘为跳过单个超导器件。根据本公开,本领域普通技术人员将能够构思和制造在单次跳跃中跳过一个以上超导器件的耦合谐振器,并且这种适配被认为在示例性实施例的范围内。以制造耦合谐振器的方式跳过器件被认为与器件共面,即使耦合谐振器沿着从制造平面升高的路径。耦合谐振器被认为是共面的,因为在耦合谐振器的至少一个部分中,升高路径基本上不垂直于制造平面,而是基本上平行于制造平面,并且在耦合谐振器的至少两个部分中连接回制造平面。
当在应用中实现时,实施例使得制造过程执行本文描述的某些步骤。在几幅图中描绘了制造过程的步骤。在特定的制造过程中,并非所有步骤都是必要的。一些制造工艺可以以不同的顺序实施步骤,组合某些步骤,移除或替换某些步骤,或者执行这些步骤的一些组合和其他操作,而不脱离示例性实施例的范围。
示例性实施例仅作为示例针对某些类型的材料、电特性、结构、构造、层取向、方向、步骤、操作、平面、尺寸、数量、数据处理系统、环境、组件和应用来描述。这些和其他类似人工制品的任何具体表现形式都不旨在限制本发明。在示例性实施例的范围内,可以选择这些和其他类似人工制品的任何合适的表现形式。
示例性实施例仅作为示例使用特定的设计、体系结构、布局、示意图和工具来描述,并且不限于示例性实施例。示例性实施例可以与其他可比或类似目的的设计、体系结构、布局、示意图和工具结合使用。
本公开中的示例仅用于描述的清晰性,并不限于示例性实施例。这里列出的任何优点仅是示例,并不旨在限制示例性实施例。通过特定的示例性实施例可以实现附加的或不同的优点。此外,特定的示例性实施例可以具有上面列出的一些、全部或没有优点。
参考图2,该图描绘了根据示例性实施例的示例耦合谐振器。示意视图200示出了图1的网格100的一部分,并且包括由实施例赋予的改进。
视图200描绘了位于网格100的非外围区域中的超导器件,例如量子比特102A。与网格100不同,在网格100中读取线106A在Z方向上构造,实施例在与量子比特102A的平面(前述的XY平面)相同的平面中制造微波信号传输线202。在非限制性示例中,线202可以替代图1中的读取线106A,并且可以作为耦合到量子比特102A的读取线202来操作。
对于共面制造,在网格100中的区域处或附近,线202必须跨过同一平面,即XY平面中的另一个组件(交叉组件)。在这样的区域中,实施例制造耦合谐振器204。耦合谐振器204通过在一个部分(上升部分204A)中离开平面,在另一个部分(升高部分204B)中基本上远离(不一定平行于)该平面,并且在第三部分(重新结合部分204C)中重新结合到该平面,而在该平面上方升高。该实施例定位耦合谐振器204的一个或多个部分204A-C,使得至少升高部分204B跳过交叉组件。两个或更多个部分204A-C可以组合成单个部分(参见图2中的示例,图200C)。
跳过交叉组件意味着跳过或越过交叉组件至少一个阈值间隙。在一个实施例中,阈值间隙至少等于一个距离,超过该距离时,由交叉组件产生的磁场有效地保持不受通过耦合谐振器的信号产生的磁场的干扰(被干扰的量可以忽略不计)。在一个实施例中,阈值间隙是在交叉组件上方的XY平面上制造的绝缘结构的高度。
耦合谐振器204具有跨度。耦合谐振器的跨度是耦合谐振器的长度,其中该长度的每个部分远离交叉组件至少阈值间隙距离。在一个实施例中,跨度包括上升部分204A、升高部分204B和重新结合部分204C。在另一个实施例中,跨度仅包括升高部分204B,不包括上升部分204A和重新结合部分204C,不同之处在于上升部分204A和重新结合部分204C的制造方式。在该图的示意图200A、200B和200C中描绘了制造耦合谐振器的各个部分的一些非限制性示例方式。
在重新结合部分204C重新结合到平面后,线202继续。任何数量的耦合谐振器204可以以类似的方式包括在线202中。给定线202中的不同耦合谐振器204可以彼此不同地形成——图200A、200B和200C中示出了可能差异的一些示例。
参考图3,该图描绘了根据示例性实施例的耦合谐振器的示例实现方式。视图300描绘了超导芯片(或管芯)302,其中一个或多个超导器件被制造在所示的XY平面中。例如,芯片302可以包括图1中的网格100。超导器件102A是网格100中的量子比特102A。线202可以是量子比特102A的读取线。线202从量子比特102A开始,包括耦合谐振器204的非限制性表现形式,并继续到目的地(未示出)。
仅作为非限制性示例,耦合谐振器204在图3中被描绘为具有200微米的阈值间隙和1毫米(mm)的跨度,对于示例性实施例的目的,耦合谐振器204之前和之后的线202的长度是不重要的。
参考图4,该图描绘了根据示例性实施例的耦合谐振器的另一示例配置。在配置400中,量子比特102和102A以图1描绘的方式参与网格100。量子比特102A具有如参考图3所述的线202。量子比特102具有线402,线402可以是谐振线104或与量子比特102相关联的读取线106,这取决于具体的制造。线402形成用于耦合谐振器404的交叉组件。耦合谐振器404是图3所描绘的耦合谐振器204的示例。
如图所示,线202和402将制造平面分成接地平面406A、406B、406C和406D。交叉组件402上的接地平面的信号和电势(电压)(统称为“接地平面的电势”)必须被均衡。这种均衡必须在包括耦合谐振器404的线202的任一侧执行。例如,接地平面406A的电势必须与接地平面406B的电势均衡,并且接地平面406C的电势必须与接地平面406D的电势均衡。
为了以这种方式均衡接地平面电势,耦合谐振器404包括额外的超导耦合。在一个实施例中,超导耦合408被形成以均衡接地平面406A和406B的电势,并且超导耦合410被形成以均衡接地平面406C和406D的电势。在一个实施例中,耦合408和410使用与耦合谐振器404基本相同的方法和材料制造。
耦合408和410可以各自包括类似于部分204A的上升部分、类似于部分204B的上升高部分和类似于部分204C的重新结合部分。耦合408的上升部分、升高部分和重新结合部分中的一个或多个可以被组合。类似地,耦合410的上升部分、升高部分和重新结合部分中的一个或多个可以被组合。
虽然只描绘了四个接地平面406A-D,但是通过以不同于所示的方式布置各种组件,实现方式可以创建四个以上的接地平面。因此,可能需要在两对以上的接地平面上进行电位均衡。类似于耦合408和/或410的耦合器可以以本文描述的方式来制造,以在实现方式可能需要的数量的接地平面对上均衡电势。耦合408可以与耦合410不同地制造,例如,通过使用不同的制造方法、超导材料、截面、大小、间隙、跨度或它们的某种组合。
参考图5,该图描绘了根据示例性实施例的使用耦合谐振器的模拟结果。图4的配置400用于模拟。谐振时的电场模拟证实,耦合谐振器404与耦合408和410一起不会干扰由线402上来自量子比特102的4.75千兆赫(GHz)信号生成的大约2.07e+02dB的场。换句话说,耦合谐振器404连同耦合408和410不会以任何显著的方式扭曲场。
参考图6,该图描绘了根据示例性实施例的使用耦合谐振器的另一个模拟结果。模拟中使用了图4的配置400。谐振时的电场模拟证实,耦合谐振器404与耦合408和410一起不会在大约1.15e+02dB的场中扭曲场或造成损耗,该1.15e+02dB的场是由线202上来自量子比特102A的5.2千兆赫信号生成的。
参考图7,该图描绘了根据示例性实施例的使用耦合谐振器的另一个模拟结果。曲线图700表明,在两种不同的测量设置下,耦合谐振器404连同耦合408和410以及交叉组件402之间的磁串扰远低于-50dB的可接受阈值。
参考图8,该图描绘了根据示例性实施例的一组等式,用于计算网格中所需的跳跃次数。等式组800假设正方形网格,网格的每一侧都有N个量子比特。组800提供了网格中所需的跳跃数J。具体而言,J包括网格中所需的多个耦合谐振器(假设用于电势的接地平面均衡的相应耦合器包括在耦合谐振器中),使得非外围量子比特不需要线的3D制造。
这里参考相关附图描述了本发明的各种实施例。在不脱离本发明范围的情况下,可以设计出替代实施例。尽管各种连接和位置关系(例如,上方、下方、相邻等)在下面的描述和附图中的元件之间阐述,本领域技术人员将认识到,当保持所描述的功能时,即使方位改变,本文描述的许多位置关系也是方位无关的。除非另有说明,这些连接和/或位置关系可以是直接的或间接的,并且本发明不打算在这方面进行限制。因此,实体的耦合可以指直接或间接耦合,并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的示例,在本说明书中对在层“B”上形成层“A”的引用包括一个或多个中间层(例如层“C”)位于层“A”和层“B”之间的情况,只要层“A”和层“B”的相关特性和功能基本上不被中间层改变。
以下定义和缩写将用于解释权利要求和说明书。如本文使用的,术语“包括”、“包含”、“具有”或“含有”或其任何其他变体旨在涵盖非排他性的包含。例如,包括一系列元素的组合物、混合物、工艺、方法、物品或装置不一定仅限于这些元素,而是可以包括未明确列出的或这些组合物、混合物、工艺、方法、物品或装置固有的其他元素。
此外,术语“说明性的”在这里用来表示“用作示例、实例或说明”。本文描述为“说明性”的任何实施例或设计不一定被解释为优于或好于他实施例或设计。术语“至少一个”和“一个或多个”被理解为包括大于或等于一的任何整数,即一、二、三、四等。术语“多个”被理解为包括大于或等于二的任何整数,即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。
说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用表示所描述的实施例可以包括特定的特征、结构或特性,但是每个实施例可以包括或不包括特定的特征、结构或特性。此外,这些短语不一定指同一实施例。此外,当结合实施例描述了特定的特征、结构或特性,但是可以认为,无论是否明确描述,结合其他实施例影响这样的特征、结构或特征性都在本领域技术人员的知识范围内。
术语“大约”、“基本上”、“接近”及其变体旨在包括与基于提交申请时可用设备的特定量的测量相关的误差程度。例如,“大约”可以包括给定值的8%或5%或2%的范围。
已经出于说明的目的给出了本发明的各种实施例的描述,但是并不旨在穷举或限制于所公开的实施例。在不脱离所述实施例的范围的情况下,许多修改和变化对于本领域普通技术人员来说是显而易见的。选择这里使用的术语是为了最好地解释实施例的原理、实际应用或对市场上找到的技术的技术改进,或者使本领域的其他普通技术人员能够理解本文描述的实施例。
Claims (25)
1.一种超导耦合器件,包括:
互连在网格中的一组超导器件,其中所述网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于所述平面中的第二超导器件的组件到达所述组中的第一超导器件,而同时保持在所述平面中;
超导耦合器,形成在所述第一超导器件的超导连接中,所述超导耦合器件具有跨度和间隙高度,其中所述超导耦合器件的一部分通过平行平面中的间隙与所述第二超导器件的组件分离;和
所述组件的第一侧上的第一接地平面,其中所述超导耦合器件将所述第一接地平面的电势与所述组件的第二侧上的第二接地平面的电势均衡。
2.根据权利要求1所述的超导耦合器件,其中所述超导耦合器包括谐振器,并且其中所述谐振器使用引线键合形成。
3.根据权利要求1所述的超导耦合器件,其中所述超导耦合器包括谐振器,并且其中所述谐振器使用共面波导形成。
4.根据权利要求1-3中任一项所述的超导耦合器件,还包括:
在所述第一接地平面和所述第二接地平面之间的接地平面耦合。
5.根据权利要求4所述的超导耦合器件,其中所述接地平面耦合是超导耦合。
6.根据权利要求5所述的超导耦合器件,其中所述超导耦合器包括超导谐振器,并且其中所述超导谐振器和所述超导耦合的形状和材料与所述超导谐振器的形状和材料相同。
7.根据权利要求1-3中任一项所述的超导耦合器件,还包括:
所述超导耦合器的上升部分,其中所述上升部分将所述超导耦合器的一个端耦合到所述组件的第一侧上的超导连接的一个部分;和
所述超导耦合器的重新结合部分,其中所述重新结合部分将所述超导耦合器的第二端耦合到所述组件的相对侧上的超导连接的第二部分。
8.根据权利要求1-3中任一项所述的超导耦合器件,其中所述间隙至少等于阈值间隙,并且其中在所述组件和所述超导耦合器之间形成绝缘体以产生所述间隙。
9.根据权利要求1-3中任一项所述的超导耦合器件,其中所述第一超导器件是第一量子比特,其中所述第二超导器件是第二量子比特,其中所述第一超导器件的超导连接是所述第一量子比特的读取线,并且其中所述第二超导器件的组件是所述第二量子比特的谐振线。
10.一种用于超导耦合器件的方法,包括:
互连网格中的一组超导器件,其中所述网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于所述平面中的第二超导器件的组件到达所述组中的第一超导器件,而同时保持在该平面中;
在所述第一超导器件的超导连接中形成超导耦合器件,所述超导耦合器件具有跨度和间隙高度,其中所述超导耦合器件的一部分通过平行平面中的间隙与所述第二超导器件的组件分离;以及
使用所述超导耦合器件,将所述组件的第一侧上的第一接地平面的电势与所述组件的第二侧上的第二接地平面的电势均衡。
11.根据权利要求10所述的方法,其中所述超导耦合器件包括谐振器,并且其中所述谐振器使用引线键合形成。
12.根据权利要求10所述的方法,其中所述超导耦合器件包括谐振器,并且其中所述谐振器使用共面波导形成。
13.根据权利要求10至12中任一项所述的方法,还包括:
作为形成所述超导耦合器件的一部分,在所述第一接地平面和所述第二接地平面之间形成接地平面耦合。
14.根据权利要求13所述的方法,其中所述接地平面耦合是超导耦合。
15.根据权利要求14所述的方法,其中所述超导耦合器件还包括超导谐振器,并且其中所述超导谐振器和所述超导耦合使用不同的超导材料形成。
16.根据权利要求10至12中任一项所述的方法,还包括:
形成所述超导耦合器件的上升部分,其中所述上升部分将所述超导耦合器件的一个端耦合到所述组件的第一侧上的超导连接的一个部分;和
形成所述超导耦合器件的重新结合部分,其中所述重新结合部分将所述超导耦合器件的第二端耦合到所述组件的相对侧上的超导连接的第二部分。
17.根据权利要求10至12中任一项所述的方法,其中所述间隙至少等于阈值间隙,并且其中在所述组件和所述超导耦合器件之间形成绝缘体以产生所述间隙。
18.根据权利要求10至12中任一项所述的方法,其中所述第一超导器件是第一量子比特,其中所述第二超导器件是第二量子比特,其中所述第一超导器件的超导连接是所述第一量子比特的读取线,并且其中所述第二超导器件的组件是第二量子比特的谐振线。
19.一种包括光刻组件的超导体制造系统,当在管芯上操作该超导体制造系统来制造超导体器件时,执行包括以下步骤的操作:
互连网格中的一组超导器件,其中所述网格在单个二维制造平面中制造,使得超导连接只能通过跨过也位于所述平面中的第二超导器件的组件到达所述组中的第一超导器件,而同时保持在该平面中;
在所述第一超导器件的超导连接中形成超导耦合器件,所述超导耦合器件具有跨度和间隙高度,其中所述超导耦合器件的一部分通过平行平面中的间隙与所述第二超导器件的组件分离;以及
使用所述超导耦合器件,将所述组件的第一侧上的第一接地平面的电势与所述组件的第二侧上的第二接地平面的电势均衡。
20.根据权利要求19所述的超导体制造系统,其中所述超导耦合器件包括谐振器,并且其中所述谐振器使用引线键合形成。
21.根据权利要求19所述的超导体制造系统,其中所述超导耦合器件包括谐振器,并且其中所述谐振器使用共面波导形成。
22.根据权利要求19至21中任一项所述的超导体制造系统,还包括:作为形成所述超导耦合器件的一部分,在所述第一接地平面和所述第二接地平面之间形成接地平面耦合。
23.根据权利要求19至21中任一项所述的超导体制造系统,其中所述接地平面耦合是超导耦合。
24.根据权利要求22所述的超导体制造系统,其中所述接地平面耦合是超导耦合,其中所述超导耦合器件还包括超导谐振器,并且其中所述超导谐振器和所述超导耦合使用不同的超导材料形成。
25.根据权利要求19至21中任一项所述的超导体制造系统,还包括:形成所述超导耦合器件的上升部分,其中所述上升部分将所述超导耦合器件的一个端耦合到所述组件的第一侧上的超导连接的一个部分;和
形成所述超导耦合器件的重新结合部分,其中所述重新结合部分将所述超导耦合器件的第二端耦合到所述组件的相对侧上的超导连接的第二部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/797,777 | 2017-10-30 | ||
US15/797,777 US10381708B2 (en) | 2017-10-30 | 2017-10-30 | Superconducting resonator to limit vertical connections in planar quantum devices |
PCT/IB2017/057895 WO2019086942A1 (en) | 2017-10-30 | 2017-12-13 | Superconducting resonator to limit vertical connections in planar quantum devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111226323A CN111226323A (zh) | 2020-06-02 |
CN111226323B true CN111226323B (zh) | 2023-05-23 |
Family
ID=66244297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780095940.5A Active CN111226323B (zh) | 2017-10-30 | 2017-12-13 | 用于超导谐振器的器件、方法和系统 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10381708B2 (zh) |
JP (1) | JP6951568B2 (zh) |
CN (1) | CN111226323B (zh) |
DE (1) | DE112017007883B4 (zh) |
GB (1) | GB2580280B (zh) |
WO (1) | WO2019086942A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10381708B2 (en) * | 2017-10-30 | 2019-08-13 | International Business Machines Corporation | Superconducting resonator to limit vertical connections in planar quantum devices |
US10916821B2 (en) * | 2018-03-05 | 2021-02-09 | California Institute Of Technology | Metamaterial waveguides and shielded bridges for quantum circuits |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110176532A (zh) * | 2018-02-20 | 2019-08-27 | 英特尔公司 | 用于量子位器件的具有顶部超导体层的封装衬底 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4434347A (en) | 1981-08-19 | 1984-02-28 | Fairchild Camera And Instrument Corporation | Lead frame wire bonding by preheating |
US5338897A (en) | 1991-07-30 | 1994-08-16 | Texas Instruments, Incorporated | Coaxial shield for a semiconductor device |
US6483406B1 (en) * | 1998-07-31 | 2002-11-19 | Kyocera Corporation | High-frequency module using slot coupling |
US6791109B2 (en) * | 2001-12-17 | 2004-09-14 | D-Wave Systems, Inc. | Finger SQUID qubit device |
US7045811B2 (en) | 2002-12-16 | 2006-05-16 | The University Of Utah Research Foundation | Signal amplification using architectures of nanodots and connecting channels |
US7566896B2 (en) | 2004-08-31 | 2009-07-28 | Microsoft Corporation | Lattice platforms for performing quantum computations |
US7533068B2 (en) * | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
US7778951B2 (en) | 2006-08-02 | 2010-08-17 | The Mitre Corporation | Efficient construction of quantum computational clusters using Hadamard rotations |
US7995371B2 (en) * | 2007-07-26 | 2011-08-09 | Unity Semiconductor Corporation | Threshold device for a memory array |
WO2009052621A1 (en) * | 2007-10-22 | 2009-04-30 | D-Wave Systems Inc. | Systems, methods, and apparatus for electrical filters and input/output systems |
EP2263166B1 (en) * | 2008-03-24 | 2020-02-19 | D-Wave Systems Inc. | Systems, devices, and methods for analog processing |
US8912862B2 (en) * | 2009-09-08 | 2014-12-16 | Siklu Communication ltd. | Impedance matching between a bare-die integrated circuit and a transmission line on a laminated PCB |
US20160104073A1 (en) * | 2012-12-05 | 2016-04-14 | The United States Of America As Represented By The Secretary Of Commerce | Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane |
US9111230B2 (en) | 2013-03-14 | 2015-08-18 | International Business Machines Corporation | Frequency arrangement for surface code on a superconducting lattice |
US9219298B2 (en) | 2013-03-15 | 2015-12-22 | International Business Machines Corporation | Removal of spurious microwave modes via flip-chip crossover |
US9183508B2 (en) * | 2013-08-07 | 2015-11-10 | D-Wave Systems Inc. | Systems and devices for quantum processor architectures |
US10496934B2 (en) * | 2014-02-28 | 2019-12-03 | Rigetti & Co, Inc. | Housing qubit devices in an electromagnetic waveguide system |
US10031887B2 (en) * | 2014-09-09 | 2018-07-24 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
US9614270B2 (en) | 2015-04-30 | 2017-04-04 | International Business Machines Corporation | Superconducting airbridge crossover using superconducting sacrificial material |
US9524470B1 (en) | 2015-06-12 | 2016-12-20 | International Business Machines Corporation | Modular array of vertically integrated superconducting qubit devices for scalable quantum computing |
US10042805B2 (en) * | 2016-01-21 | 2018-08-07 | Northrop Grumman Systems Corporation | Tunable bus-mediated coupling between remote qubits |
WO2018004635A1 (en) | 2016-07-01 | 2018-01-04 | Intel Corporation | Interconnects below qubit plane by substrate doping |
US10074056B2 (en) * | 2016-08-01 | 2018-09-11 | Northrop Grumman Systems Corporation | Quantum operations with passive noise suppression |
US10381708B2 (en) * | 2017-10-30 | 2019-08-13 | International Business Machines Corporation | Superconducting resonator to limit vertical connections in planar quantum devices |
-
2017
- 2017-10-30 US US15/797,777 patent/US10381708B2/en active Active
- 2017-12-13 CN CN201780095940.5A patent/CN111226323B/zh active Active
- 2017-12-13 DE DE112017007883.0T patent/DE112017007883B4/de active Active
- 2017-12-13 JP JP2020520753A patent/JP6951568B2/ja active Active
- 2017-12-13 WO PCT/IB2017/057895 patent/WO2019086942A1/en active Application Filing
- 2017-12-13 GB GB2007788.9A patent/GB2580280B/en active Active
-
2019
- 2019-06-28 US US16/457,142 patent/US10833390B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110176532A (zh) * | 2018-02-20 | 2019-08-27 | 英特尔公司 | 用于量子位器件的具有顶部超导体层的封装衬底 |
Non-Patent Citations (1)
Title |
---|
高温超导量子干涉器中的约瑟夫森结;高吉;马平;戴远东;;物理(第11期);869-878 * |
Also Published As
Publication number | Publication date |
---|---|
JP2021501461A (ja) | 2021-01-14 |
US10381708B2 (en) | 2019-08-13 |
DE112017007883B4 (de) | 2021-07-29 |
US10833390B2 (en) | 2020-11-10 |
GB2580280B (en) | 2020-12-23 |
US20190319330A1 (en) | 2019-10-17 |
GB202007788D0 (en) | 2020-07-08 |
CN111226323A (zh) | 2020-06-02 |
GB2580280A (en) | 2020-07-15 |
DE112017007883T5 (de) | 2020-05-07 |
WO2019086942A1 (en) | 2019-05-09 |
US20190131685A1 (en) | 2019-05-02 |
JP6951568B2 (ja) | 2021-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102247626B1 (ko) | 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링 | |
JP7212439B2 (ja) | 超電導部分tsvを用いたトランスモン・キュービット用の後面結合 | |
CN110796256B (zh) | 一种量子芯片结构及制备方法 | |
KR20210130209A (ko) | 양자 컴퓨팅 디바이스를 위해 초전도 공진기에 집적된 게이트 전압-튜닝가능 전자 시스템 | |
CN111226323B (zh) | 用于超导谐振器的器件、方法和系统 | |
KR102596601B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20200320420A1 (en) | Tunable superconducting resonator for quantum computing devices | |
CN107800426A (zh) | 磁性多数决定门 | |
US11251355B2 (en) | Resonance frequency adjustment for fixed-frequency qubits | |
CN210515357U (zh) | 一种量子芯片结构 | |
EP3910562A1 (en) | Quantum computing device and system | |
CN102428603B (zh) | 具有可调谐特征阻抗的垂直共面波导、设计结构及其制造方法 | |
CN114611704A (zh) | 一种量子比特耦合方法和结构 | |
JP7307152B2 (ja) | 量子アプリケーションにおける高密度接続のためのストリップライン形成 | |
US11038093B2 (en) | Wirebond cross-talk reduction for quantum computing chips | |
CN115552428A (zh) | 用于量子计算应用的分层混合量子架构 | |
US7547848B2 (en) | Structure and method for a twisted bus bar for low impedance power distribution and electromagnetic field suppression | |
US20210368614A1 (en) | Power line structure | |
CN117979816A (zh) | 一种量子芯片封装基板及量子计算机 | |
CN116130933A (zh) | 天线装置 | |
CN116596078A (zh) | 一种双层微波量子计算芯片 | |
JPH0864803A (ja) | 無配線論理演算回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |