CN107800426A - 磁性多数决定门 - Google Patents
磁性多数决定门 Download PDFInfo
- Publication number
- CN107800426A CN107800426A CN201710762608.1A CN201710762608A CN107800426A CN 107800426 A CN107800426 A CN 107800426A CN 201710762608 A CN201710762608 A CN 201710762608A CN 107800426 A CN107800426 A CN 107800426A
- Authority
- CN
- China
- Prior art keywords
- magnetic
- input
- bus
- decision gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 383
- 230000000644 propagated effect Effects 0.000 claims abstract description 18
- 230000003993 interaction Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 19
- 230000000694 effects Effects 0.000 claims description 10
- 230000005294 ferromagnetic effect Effects 0.000 claims description 10
- 230000001902 propagating effect Effects 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 10
- 230000005381 magnetic domain Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 4
- 239000002070 nanowire Substances 0.000 claims description 4
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 3
- 230000005293 ferrimagnetic effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 17
- 238000009987 spinning Methods 0.000 description 12
- 230000005415 magnetization Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 239000002061 nanopillar Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000002463 transducing effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Materials Engineering (AREA)
- Hall/Mr Elements (AREA)
Abstract
本公开涉及磁性多数决定门器件(1)，其包括磁性传播层(2)和至少一个输入换能器(6)。磁性传播层(2)包括多个磁总线，用于沿磁总线的纵向方向引导传播磁畴壁。多个磁总线包括具有用于接收相应的输入磁畴壁的相应输入站点的多个输入磁总线(4)。至少一个输入换能器(6)被适配成用于将数字输入信号转换为相应输入站点处的输入磁畴壁，从而该输入磁畴壁的磁化状态对应于数字输入电信号的数字逻辑状态。输入换能器(6)还被适配成用于在数字逻辑状态是预定数字逻辑状态的情况下将面内电流注入到输入磁总线中。磁性传播层(2)包括中心区域(3)，磁总线汇聚于此并且在此结合在一起诸如以允许输入磁畴壁的交互。中心区域(3)包括至少一个磁约束(8)，用于局部限制传播磁畴壁的传播路径。
Description
公开领域
本公开涉及自旋电子学领域。更具体地，它涉及磁性多数决定门(majority gate)器件，例如，自旋转移力矩多数决定门器件，以及相关方法。
公开背景
在互补金属氧化物半导体逻辑电路的发展中，期望避免高功耗密度，同时减少器件的大小。因此，作为对传统CMOS逻辑的替代，自旋电子器件提供了优势。在此类器件中，例如以磁性准粒子波和/或集体磁性激发波的形式的磁化状态，被用于传递信号而非电荷。例如，标识输入逻辑状态的电荷可例如，使用由磁性隧道结施加的自旋转移力矩的作用来生成传播畴壁(domain wall)。由畴壁携带的传播磁状态随后可在自旋电子逻辑电路中使用，并且例如使用可由另一磁性隧道结检测的隧道磁阻效应来转换回代表输出逻辑状态的电荷。
本领域已知的是构造自旋电子多数决定门。此类器件允许通过器件级处的紧凑实现来降低电路级处的复杂性。例如，在Nikonov等人的“Proposal of a Spin TorqueMajority Gate Logic(自旋力矩多数决定门逻辑)”，IEEE电子器件学报32(8)中，揭示了自旋力矩多数决定门，其原则上可实现否则可能在常规CMOS电路中需要至少14个晶体管的操作。基于自旋的逻辑电路系统可因此潜在地在紧凑电路(例如，相对于常规CMOS电路)中供低功耗。另一优势是此种磁性多数决定门器件与CMOS技术兼容。逻辑电路系统的各部分可被有利地集成在互连级处的芯片设计中，由此允许进一步堆叠，从而可更进一步减少占用空间。
由Nikonov等人揭示的器件包括共用自由铁磁层，例如具有面外磁化，以及四个分立的铁磁纳米柱，其各自包含独立的固定层。这些纳米柱可形成磁性隧道结(MTJ)，三个MTR被用于使用自旋转移路局来写入输入状态，而一个MTJ被用于使用隧道磁阻来读取输出状态。在由此形成的多数决定门中，由自旋转移力矩生成的畴壁传播通过自由铁磁层，由此在中心区域合并以返回指示大多数选择器的输出状态。畴壁由在自由层上的两个可能磁化状态的传播(称为向下和向上)来表征，其被编码用于互补的逻辑信息位0和1。
然而，在由Nikonov等人所提议的自旋力矩多数决定门器件中，如果器件长度L大于约其中Aex是交换常数而Keff是有效各向异性，则某些输入组合可能不能返回预期的结果。如图2中所描绘的，器件长度L上的这种操作条件(称为自由铁磁层的相对的外边缘之间的距离)已经解析地导出并且通过模拟来确认。因此，此种器件中使该器件的物理大小最小化是较佳的。
由图1所解说的此种失败模式示出了畴壁传播之后，例如在26ns之后、在提供两个向下状态101和一个向上状态102作为输入之后的最终状态。然而，由于输入状态的传播失败，输出状态103不正确地被解析为向上状态。在该模拟示例中，该器件具有10nm的铁磁带宽度以及70nm的横向长度。
该失败模式可由钉扎在器件中心处的磁性畴壁(DW)来解释，由此防止大多数磁畴朝输出区传播并进入输出区。对于实际的材料参数而言，将要求非常窄的器件(例如，具有小于20nm的临界尺寸(CD))避免操作中的这些失败。因此，此种器件用目前技术的制造是有挑战性的，并且甚至器件CD中的小变化可能导致器件性能的大变化。
例如，尽管十字成形的自旋力矩磁性门(诸如由Nikono等人揭示的)原则上是非常可扩展的(例如，在宏观磁矩规模是有功能的)，但可在小尺寸出现实际问题。类似于缩放STT-MRAM结构中遇到的困难，磁性质可被小规模处的蚀刻所损坏。此外，对于较小规模而言，粗糙度和量子效应可对器件具有显著影响。目前，小于15nm的直径大小看起来是难以实现的。无论如何，由于粗糙度和/或各向异性导致的变化可在宏观磁矩(macrospin)尺寸，(例如对于10nm的铁磁自由层轨道宽度)处具有极少的影响。本领域已知，对于较小尺寸，例如交换长度数倍或小于交换长度，磁化可能是基本上均匀的。对于此类小规模而言，由于缺少非均匀磁化的空间，磁化可约为单个自旋，即宏观磁矩。局部缺陷，诸如粗糙度，因此可能对于此类小规模不具有实质影响，因为磁化表现得像单个自旋状态。
在Nikonov等人的另一出版物，“Cascade-able spin torque logic gates withinput–output isolation(具有输入输出隔离的有级联能力的自旋力矩逻辑门)”，物理评论90(7)中，认识到了级联能力和输入输出隔离的此类问题(表现为畴壁停止、反射线的各端或者传播回输入端)。基于互连中的面内畴壁自动化、在两个铁磁层之间交换磁化耦合以及针对多数决定门的迂回拓扑，在本公布中揭示了新办法。然而，此类器件制造可能更为复杂，并且在集成设备中使用更为复杂，这是此种办法的不利。
公开概述
本公开的实各施例的目的是提供了易于制造、简单且稳健的磁性多数决定门器件以及相关方法。
以上目的通过根据本公开的方法和器件来实现。
可使用互补金属氧化物半导体(CMOS)兼容技术来制造磁性多数决定门器件，这是本公开的各实施例的优势。
例如，在与多数决定门的常规电子CMOS实现相比时，可在多数决定门器件中实现低功耗密度，例如，与紧凑的占用空间结合的低功耗是本公开的各实施例的优势。
提供了可被用于通过恰适地结合此类多数决定门和逻辑反相器(例如，常规逻辑电路中可能需要复杂的NAND和NOR电路)来建立任何布尔操作的多数决定门器件是本公开的各实施例的优势。因此，可实现紧凑的逻辑电路是又一优势。
可构造实质上小于CMOS逻辑电路中的常规CMOS多数决定门器件的多数决定门器件是本公开的实施例的优势，例如，提供可被用作对基于常规CMOS电路系统的复杂构造(例如，要求至少15个晶体管)的替换的简单集成设备。
可在器件的宽范围尺寸上实现可靠操作是本公开的实施例的优势，例如，该器件可被容易地缩小尺寸，而未必需要可能难以制造的小尺寸特征。
多数决定门器件可被集成在互连级处的芯片设计中是本公开的实施例的优势。
提供了允许畴壁的可靠传播的自旋电子多数决定门器件是本公开的实施例的优势。例如，根据各实施例的器件对于畴壁钉扎可能是有弹性的，同时允许临界尺寸(CD)大于20nm。可提供对于制造中的CD小变化是稳健的可靠的多数决定门器件是又一优势。例如，可提供，例如具有I/O换能器之间范围在20nm到150nm(例如，20nm到100nm，例如20nm到50nm)的距离的小器件，从而提供了具有比替换的常规实现小得多的占用空间的易于制造的器件。
提供了可具有简单几何形状、适于使用标准光刻技术来容易和高效制造的自旋电子多数决定门器件是本公开的各实施例的优势。
提供了可被用于实现针对常关型计算的非易失逻辑电路的自旋电子多数决定门器件是本公开的各实施例的优势。
提供了可提供良好的级联性(例如，举例而言，直接将第一门器件的输出条用作下一门器件的输入端，提供在输出条处直接级联的可能性)的自旋电子多数决定门器件是本公开的实施例的优势。
例如，在磁性多数决定门器件中连续和单向地从输入站点到输出站点的畴壁的可靠单向传播可被实现，是本公开的各实施例的优势。
器件可在大的有效各向异性下运作，例如可具有良好的热稳定性是本公开的各实施例的优势。因此，可实现适于非易失逻辑器件的大的保留时间。
在第一方面，本公开涉及包括磁性传播层的磁性多数决定门器件，该磁性传播层包括用于沿磁总线的纵向方向引导传播磁畴壁的多个磁总线。多个磁总线包括具有用于接收相应的输入磁畴壁的相应输入站点的多个输入磁总线。该器件进一步包括至少一个输入换能器，其用于将数字输入电信号转换为在相应输入站点处的输入磁畴壁，使得该输入磁畴壁的磁化状态对应于数字输入电信号的数字逻辑状态。输入换能器还被适配成用于在数字逻辑状态是预定数字逻辑状态的情况下将面内电流注入到输入磁总线中。磁性传播层进一步包括中心区域，多个磁总线汇聚于此并且在此结合在一起诸如以允许输入磁畴壁的交互。中心区域包括至少一个磁约束，用于局部限制传播磁畴壁的传播。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个输入磁总线可由奇数数量的输入磁总线组成。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个磁总线还可包括至少一个输出磁总线，其中磁性传播层的中心区域可被适配成用于允许将由输入磁畴壁的交互所形成的结果所得磁畴壁进一步传播至至少一个输出磁总线中。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，至少一个输出磁总线可由一个输出磁总线组成。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个输入磁总线可由三个输入磁总线组成。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个总线可被配置成十字形，其中三个输入磁总线和一个输出磁总线在中心区域中结合，从而形成所述交叉形状的中心。
根据本公开的第一方面的实施例的磁性多数决定门器件可进一步包括至少一个输出换能器，用于将结果所得磁畴壁转换成输出电信号，其中该输出磁总线或每个输出磁总线耦合至相应的输出换能器。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个输入磁总线可包括多个纳米条和/或纳米线。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，磁性传播层可在基板上包括铁磁、亚铁磁和/或反铁磁自由层。
根据本公开的第一方面的实施例的磁性多数决定门器件可进一步包括安排在磁性传播层上的隧道势垒层。在此种器件中，磁性传播层还可安排在基板上，使得传播磁畴壁在磁性传播层中被隔离。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，每个磁总线可具有范围在10nm到100nm的宽度。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，至少一个输入换能器可被适配成用于通过使用由电场感应的自旋转移力矩效应来生成输入磁畴壁。
在根据本公开的第一方面的实施例的磁性多数决定门器件中输入磁总线中的至少一个输入磁总线可被配置成根据本公开的第一方面的实施例从另一磁性多数决定门器件的输出磁总线接收输入磁畴壁。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个磁约束可安排在多个输入磁总线被结合以形成中心区域的角落处。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，多个磁约束可安排在多个磁总线被结合以形成中心区域的角落处。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，至少一个磁约束可包括磁性传播层中的局部非磁性夹杂、磁性传播层中的晶体结构中的局部包含和/或磁性传播层中的局部腔，例如诸如以在中心区域中或其附近形成钉扎站点。
在根据本公开的第一方面的实施例的磁性多数决定门器件中，至少一个磁约束可包括由磁性传播层的局部离子辐射创造的磁约束。
在第二方面，本公开还涉及一种用于操作根据先前权利要求中任一项的磁性多数决定门器件的方法。该方法包括将多个输入总线初始化至第一预定磁化状态，将数字输入电信号提供给至少一个输入换能器以在每个相应输入站点处生成输入磁畴壁，其中该输入电信号对应于预定数字逻辑状态，以及如果数字输入电信号对应于预定数字逻辑状态，则在相应输入站点处将面内电流注入到输入磁总线中。
本公开的特别和优选方面在所附独立和从属示例性权利要求中阐述。从属权利要求中的技术特征可以与独立权利要求的技术特征以及其他从属权利要求的技术特征适当地结合，而不仅仅是其在权利要求中明确阐明的那样。
本公开的这些以及其他方面从下文所描述的(诸)实施例中将变得显而易见并且将参考这些实施例来进行阐明。
附图简要说明
图1示出了如现有技术中已知的模拟多数决定门器件设备中的故障模式。
图2解说了现有技术中的磁性多数决定门器件。
图3示出了根据本公开的实施例的示例性多数决定门器件的输入状态的各种可能组合的微磁模拟，其中输出磁总线已经到达代表大多数畴(domain)的最终状态。
图4示出了根据本公开的实施例的多数决定门器件的俯视图。
图5解说了根据本公开的实施例的多数决定门器件的透视图。
图6示出了根据本公开的实施例的多数决定门器件的级联安排。
图7解说了根据本公开的实施例的多数决定门器件的操作。
图8示出了根据本公开的实施例的在对输入状态进行编码转换之后即刻的示例性多数决定门器件的输入状态的各种可能组合的微磁模拟。
图9示出了根据本公开的实施例的在切换之后对应于几纳秒传播的时刻的示例性多数决定门器件的输入状态的各种可能组合的微磁模拟。
这些附图只是示意性而非限制性的。在附图中，出于解说性目的，可将一些元素的尺寸放大且未按比例绘制。
权利要求中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指相同或相似的元件。
解说性实施例的详细描述
本公开将针对特定实施例且参考一些附图进行描述，但是本公开不限于此，而是只通过权利要求限定。所描述的附图只是示意性的而非限制性的。在附图中，出于解说性目的，可将一些元素的尺寸放大且未按比例绘制。尺寸和相对尺寸没有对应于本公开实践的实际缩减。
此外，说明书中和权利要求中的术语第一、第二等等用于在类似的元素之间进行区分，而不一定用于在时间上、空间上、以排名或任何其他方式描述某个顺序。应当理解，如此使用的术语在适当的环境下是可互换的，并且本文中所描述的本公开的实施例能够以不同于本文中所描述或所解说的顺序操作。
此外，说明书和权利要求中的术语顶、下方等等用于描述性的目的并且不一定用于描述相对位置。应当理解，如此使用的术语在适当的环境下是可互换的，并且本文中所描述的本公开的实施例能够以不同于本文中所描述或所解说的取向操作。
要注意，权利要求中使用的术语包括摂不应被解读为限定于其后列出的手段；它并不排除其他元素或步骤。由此其解读为指定所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件，或其群组的存在或添加。因此，措词一种包括装置“A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着该设备的唯一与本发明有关的组件是A和B。
贯穿本说明书，对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“在一实施例中”在贯穿本说明书的各个地方的出现并不一定全部引述同一实施例，但是可能引述同一实施例。此外，在一个或多个实施例中，如本领域普通技术人员会从本公开中显而易见的，特定特征、结构或特性可以用任何合适的方式进行组合。
类似地，应当领会在本公开的示例性实施例的描述中，出于流线型化本公开和辅助对各个发明性方面中的一个或多个发明性方面的理解的目的，本公开的各个特征有时被一起归组在单个实施例、附图、或者其描述中。然而，这种公开方法不应被解读为反映所要求保护的本发明需要比每个示例性权利要求中所明确记载的更多特征的意图。相反，如所附权利要求反映的，各发明性方面存在于比单个前述公开的实施例的全部特征更少的特征。因此，详细描述之后的权利要求由此被明确地结合到该详细描述中，其中每一项权利要求本身代表本公开的单独实施例。
此外，尽管此处描述的一些实施例包括其他实施例中所包括的一些特征但没有其他实施例中包括的其他特征，不同实施例的特征的组合意图落在本发明的范围内，并且形成将按本领域技术人员理解的不同实施例。例如，在下面的权利要求书中，所要求的实施例中的任何一个可以任何组合使用。
在本文所提供的描述中，阐述了众多具体细节。然而，应当理解可在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，公知的方法、结构和技术未被详细示出以免混淆对本描述的理解。
在第一方面，本公开的实施例涉及磁性多数决定门器件。该器件包括磁性传播层，磁性传播层包括多个磁总线，例如多个细长结构，诸如纳米条或纳米线，其被适配成引导传播磁畴壁，例如，沿例如每个磁总线的纵向方向的畴壁。
此种磁总线也可称为磁波导，例如，由具有用于允许磁畴壁以受引导的方式在其中或其上传播的适合磁性质的材料构成的元件。
畴壁可称为当分立对称被自然打破时出现的拓扑孤子(soliton)。磁畴壁可称为形成分开不同磁畴(例如，不同磁矩之间的转换)的界面的此种畴壁。此种磁畴壁可通过或经由由磁总线形成的介质(例如，适配成传送、引导和/或传导此类畴壁的磁波导)来传播。多个磁总线包括具有用于接收相应的输入磁畴壁的相应输入站点的多个输入磁总线。多个磁总线还可包括至少一个输出磁总线，例如，一个输出磁总线。磁性多数决定门器件进一步包括至少一个输入换能器，用于将数字输入电信号转换为多个输入站点(例如，多个输入换能器用于在多个输入站点处分别生成输入磁畴壁)的相应输入站点处的输入磁畴壁，使得该输入磁畴壁的磁化状态对应于数字输入电信号的数字逻辑状态。因此，在至少一个输入站点处，例如，在每个输入站点处，可提供输入换能器。
例如，如果(例如，当且仅当)数字逻辑状态是预定数字逻辑状态(例如，逻辑“1”状态)，则每个输入站点被进一步适配成用于(例如，在相应的输入站点处)将面内电流注入到输入磁总线中。
例如，每个输入换能器可被适配成在输入磁总线之间(例如，在相应的输入站点处)生成面内电流，并且至少以下提及的中心区域例如，在输入磁总线与输出磁总线之间，例如在相应的输入站点与输出站点之间。所注入的面内电流Iin可被选择成使得2It/(n+1)<Iin<2It/(n-1)，其中It称为用于克服以下提及的至少一个磁约束的钉扎条件的阈值电流，并且n指输入磁总线的数量。
磁性传播层进一步包括中心区域，多个磁总线汇聚于此并且在此结合在一起诸如以允许当从多个输入总线接收输入磁畴壁时，输入磁畴壁的交互。此外，该中心区域可被配置成允许进一步将由该交互形成的结果所得磁畴壁传播至至少一个输出磁总线。该中心区域还包括至少一个磁约束，用于局部限制传播畴壁的传播路径。
例如，在操作中，中心区域可最初具有均匀的状态。随后，多个磁畴壁可合并到中心区域中并且经由至少一个(例如，一个)输出磁总线向输出区域传播。
磁约束可称为磁总线中的非磁性夹杂，例如在形成磁总线的铁磁材料的容积中，或者磁总线的磁性质的类似紊乱，诸如晶体结构中的错位中。此种磁约束或此种磁约束的组合可形成导致畴壁钉扎的钉扎站点，例如导致磁畴壁位于局部能量最小中，从而需要外部扰动(诸如外部磁场和/或电场，例如，由施加电流或电压所导致的扰动…)以将畴壁从其钉扎位置去钉扎。去钉扎的动作由此可导致畴壁的突然移动以及两个邻居域的容量突然变化。
参照图4和图5，示出了根据本公开的实施例的示例性的磁性多数决定门器件1。磁性多数决定门器件可以是自旋转移力矩多数决定门器件。
磁性多数决定门器件包括磁性传播层2。例如，磁性传播层2可包括适合传导传播磁畴壁(例如，磁性传播层中和/或上传播的畴壁)的铁磁、亚铁磁和/或反铁磁自由层(例如，由铁磁材料、反铁磁材料组成或若干此类材料的混合物，诸举例而言铜合金或斯勒合金，本公开的实施例并不限于此)。磁性传播层2可具有垂直于磁性传播层的平面取向的磁化方向，例如诸如以支持两个稳定磁化状态，称为“向上”和“向下”。
例如，畴壁可在磁性传播层2中和/或上传播，例如通过在两个磁畴之间移动过渡区域形成的畴壁，在这两个磁畴中，磁矩从实质上垂直于磁性传播层的平面的第一磁化状态至也实质上垂直于磁性传播层的平面但相对于第一磁化状态相反取向的第二磁化状态逐渐改变方向。然而，本公开的实施例并不必然限于基本上垂直于磁性传播层的平面的磁化状态，例如可平等地涉及面内磁化状态和由两种不同的此种面内磁化状态之间的转变形成的畴壁。
由于受约束的能量状态，例如积极有力状态的物理偏好，过渡区可具有有限的非零长度，磁矩在该长度上从第一磁化状态到第二磁化状态是有力的，例如诸如以形成Bloch畴壁或Ne′el畴壁。
可在基板10和/或适合的底部电极上提供磁性传播层，例如，磁性多数决定门器件1可包括其上提供磁性传播层2的基板，例如适于隔离磁畴壁在磁性传播层2中的传播的基板。
磁性多数决定门器件1可包括磁性传播层2上的隧道势垒层11，例如隧道电介质层。此种隧道势垒层可包括适合的势垒氧化物，例如MgO、Al2O3、BaTiO3或类似的电介质材料(例如具有范围在0.5nm到5nm之间(例如，在范围从1nm到2nm中)的厚度)。
磁性传播层2包括多个磁总线。例如，此种磁总线可包括纳米条或纳米线。此种磁总线可通过使磁性传播层成形来形成，例如通过将磁性传播层时刻成合适形状以形成细长的磁总线结构。每个磁总线被适配成用于沿该磁总线的纵向方向传播磁畴壁。
例如，每个磁总线可具有范围在10nm到100nm中(例如，在15nm到50nm的范围中，例如在20nm到40nm的范围中)的宽度W。提供了对于传播故障稳健，同时允许临界尺寸(CD)大于20nm的自旋电子多数决定门器件是本公开的实施例的优势。可提供对于制造中的CD小变化是稳健的可靠的多数决定门器件是又一优势。
每个磁总线可具有范围在20nm到150nm(例如，20nm到100nm，例如20nm到50nm)范围中的长度L。因此，可提供可靠的多数决定门器件，其尺寸可被制造例如使得磁总线的宽度和长度尺寸至少为10nm，例如至少20mn，同时仍具有比此类多数决定门器件的常规电实现小得多的占用空间。
多个磁总线包括具有用于接收相应的输入磁畴壁的相应输入站点的多个输入磁总线4。多个磁总线还可包括至少一个输出磁总线5。此种至少一个输出磁总线5，例如单个输出磁总线可具有相应的输出站点，用于例如以该输出磁畴壁的形式或以诸如电信号的不同形式将相应的输出磁畴壁传送至外部接收机。
然而替换地，输出转换器可被配置成可操作地连接至中心区域3，例如诸如以直接生成指示由中心区域中输入磁畴壁的交互形成的结果所得磁畴壁的状态的电信号，例如无需输出磁总线将结果所得磁畴壁从中心区域引导至输出区域以供转换为该输出区域中的电信号。
例如，多个磁总线可由奇数个输入磁总线4，例如三个输入磁总线以及一个输出磁总线5组成。
磁性多数决定门器件1进一步包括至少一个输入换能器6，其用于将数字输入电信号转换为至少一个相应输入站点处的输入磁畴壁，使得该输入磁畴壁的磁化状态对应于数字输入电信号的数字逻辑状态。例如，输入换能器可被配置成用于通过使用由电信号(例如，电压、电流或电荷)引发的自旋转移力矩效应和/或自旋-轨道力矩来生成输入磁畴壁。输入换能器可以是磁电单元或磁性隧道结。例如，相应的输入换能器6可耦合(例如电和/或物理耦合或连接，例如可操作地耦合和/或连接)至输入磁总线4中的每个输入磁总线。
例如，如果(例如，当且仅当)数字逻辑状态是预定数字逻辑状态，则该或每个输入换能器被适配成用于在相应的输入站点处将面内电流注入到输入磁总线中
例如，如果或只要由输入换能器转码的数字逻辑状态对应于预定数字逻辑状态，例如转换为磁性数字逻辑“向上”状态的电子数字逻辑“1”状态，则该或每个输入换能器和输出换能器可被适配成用于将电流注入到输出磁总线的相应输入站点与输出站点之间的磁性传播层中。
同样，该或每个输出磁总线5可耦合至输出换能器7，诸如磁性隧道结，用于将输出磁畴壁(例如通过组合输入磁畴壁形成的结果所得磁畴壁)转换为输出电信号。输出换能器7可被适配成用于在由输入换能器注入面内电流时，提供此种面内电流的电流阱。
然而，取代提供输入换能器，输入磁总线4可从外部源(例如，从根据实施例的另一磁性多数决定门器件1的输出磁总线)接收输入磁畴壁。同样，取代提供输出换能器，输出磁总线5可耦合至外部次信号接收机，例如耦合至根据本公开的实施例的另一磁性多数决定门器件1的输入磁总线。
例如，根据本公开的实施例的器件可在两个输入磁总线处从外部源(例如，从另一类似的自旋电子器件)接收两个输入磁畴壁，并且可在第三磁总线处由输入换能器生成第三输入磁畴壁。然而，根据实施例的器件可平等地包括可操作地连接至相应的三个输入磁总线的、用于在这些输入总线中生成输入磁畴壁的三个输入换能器。应该清楚，这可推广到不同(总)数量的输入磁总线，以及到从外部源接收输入波的输入磁总线和具有用于原地生成此种波的相应输入换能器的不同划分。
参照图6，根据本公开的实施例的多个器件1可互连以形成级联器件20。在图6中示出的示例中，根据本公开的实施例的三个磁性多数决定门器件1互连，例如两个此类器件经由三个输入总线的每一个上的专用输入换能器6接收输入，并且在级联器件20的中心处直接以传播磁畴壁形式提供输出状态作为至第三磁性多数决定门器件1的输入。第三磁性多数决定门器件1因此接收直接作为磁畴壁的两个输入状态，并且具有设置有另一输入换能器6的第三磁总线。该示例性级联器件因此可经由单个输出磁总线报告7个输入的多个状态，其中可提供输出换能器7。
磁性传播层2进一步包括中心区域3，其中所述多个磁总线在此汇聚和结合在一起诸如以允许所述输入磁畴壁的交互，例如当经由相应的输入总线4从多个输入站点接收时输入磁畴壁的交互，并且允许由该交互形成的结果所得磁畴壁进一步传播至至少一个输出磁总线5中，例如经由至少一个相应的输出磁总线朝至少一个输出站点。
例如，多个总线可被配置成十字形，如图4和5中所述，例如其中三个输入磁总线和一个输出磁总线结合在中心区域3中，从而形成十字的中心。多个磁总线可汇聚在中心区域3中诸如以相对于另一磁总线形成实质上直角的磁总线，例如范围在80到100°之间(例如90°)的角。
中心区域3包括至少一个磁约束8，用于局部限制所述传播畴壁的传播路径。替换地，多个磁约束8可安排在拐角处或其附近，例如每个磁约束具有小于从该拐角处移除的输入磁总线宽度的一半(例如，小于1/4)的中心(例如，几何中心或质心)，其中多个输入磁总线结合以形成中心区域3。替换地，多个磁约束8可安排在拐角处或其附近，其中多个磁总线，例如输入和输出磁总线结合以形成中心区域3，例如如图4中所示。
中心区域3包括至少一个磁约束8，用于局部限制所述传播畴壁的传播路径。替换地，多个磁约束8可安排在拐角处或其附近，例如每个磁约束具有小于从该拐角处移除的输入磁总线宽度的50％的中心(例如，几何中心或质心)，其中多个输入磁总线结合以形成中心区域3。例如，每个磁约束可具有在小于或等于从拐角移除的宽度的40％的距离的中心，例如小于或等于从拐角移除的宽度的25％的距离，例如小于或等于从拐角移除的宽度的15％的距离，例如该中心可在距离拐角位于输入磁总线的宽度的5％到45％范围中的距离处。替换地，多个磁约束8可安排在拐角处或其附近，其中多个磁总线，例如输入和输出磁总线结合以形成中心区域3，例如如图4中所示。
例如，此种磁约束8可包括磁性传播层2中的局部非磁性夹杂、磁性传播层2的晶体结构中的局部错位和/或磁性传播层2中的局部腔。例如，局部腔可包括磁性传播层的凹痕，例如通过物理移除磁性传播材料以创建传播层的局部弯曲可获得。然而，此种腔并非必然是气体填充的，而是可例如由不同材料来填充，这些不同材料可局部防止、延迟和/或妨碍磁传播，例如较佳地，导电材料。
磁约束可包括任何人造，例如有意引入的材料设计和/或效应用于停止、延迟和/或妨碍磁性传播层中与磁约束对应的预定义位置处的畴壁。
磁约束8可通过磁性传播层的局部离子辐射来创建，例如以创建磁力损坏区域，其中电导率保持基本上不改变。磁性传播层的磁性质相对于磁性传播层的主体的磁性质在(诸)磁约束处可不同，从而妨碍或防止磁畴壁通过由(诸)磁约束形成的钉扎站点的传播。例如，磁约束8可包括离子注入区域以局部更改磁性传播层的磁性质。较佳地，磁性传播层的电性质，例如电导率是未改变的，例如在磁约束中和磁性传播层的主体中实质上相同。
例如，磁约束可包括磁性传播层中和/或上的局部限制区域，例如在对距离该限制区域的中心大于距离阈值(例如，大于磁总线的直径的3倍，例如大于磁总线的直径的2倍，例如大于总线的直径，例如大于总线直径的一半)的距离处的磁性传播层的磁性质和电性质不具有显著的实质和/或不可忽略的影响的意义上受限。该局部限制区域可具有与磁性传播层主体不同的磁性质，例如在距离每个此种限制区域的中心超过该距离阈值的距离处。局部限制区域可具有与磁传播层主体相似或相同的电性质。
因此，有利地，由至少一个输入换能器注入的用于驱动输入磁畴壁的传播的电流可实质上无妨碍地通过磁约束，同时驱动磁畴壁通过磁传播层的限制横截面区域通过钉扎站点。因此，可实现用于促使不同输入磁畴壁在受限容量和/或中心区域3的区域中的交互的漏斗效应。例如，由至少一个输入换能器注入的电流可使磁畴壁从钉扎站点附近的钉扎位置去钉扎，因此使得畴壁的突然移动以及波形与中心区域中的另一输入波形的高效和完整交互。
为了确保大多数磁畴传播至输出磁总线中，可通过跨磁性自由层施加面内电流来实现从中心区域中释放磁畴壁。该面内电流可创建作用于磁畴壁的附加自旋力矩。为了确保仅大多数域传播，该器件可被配置成用于将初始磁状态设为第一预定磁状态，例如‘向下’状态。然后，输入切换至第二预定磁状态，例如‘向上’状态，并且面内电流可被施加在这些输入的臂上，从而将第二预定磁状态朝中心区域推进。用于形成大多数状态的各状态可随后传播给输出条。为了仅使大多数域通过交叉点，在中心区域中提供至少一个约束，例如形成围绕结合点的磁畴滤波。
参照图7，示出了根据本公开的实施例的器件1的操作。在该示例中，磁性传播层被初始化为预定状态，例如初始化为磁状态“向下”。例如，可施加外部场以执行此种复位。替换地，这三个输入换能器6可被初始化为磁状态“向下”。随后，两个输入换能器6在初始化步骤21中接收代表逻辑状态“1”的电输入信号，并且作为响应生成磁状态“向上”83，而另一输入换能器接收代表逻辑“0”的电输入信号84。随后，前面两个输入换能器在相应的输入磁总线中注入面内电流-Iin，从而导致朝输出磁总线的总电流为-2Iin。在中心区域中的畴壁91的交互之后，大多数状态畴壁朝输出站点传播，如最终状态表示22中所示。
可针对输入状态的每个可能组合来证明器件的功能性，如由图8、图9和图3中解说的微磁模拟所示。图8示出了由输入换能器使用输入切换生成的输入波之后即刻的传播层中的磁状态。这些示例解说了在直角的十字布局中具有3个输入总线和单个输出总线的示例性器件，其适配用于传播畴壁形式的磁信号处理。图9示出了切换之后传播的几纳秒之后的传播层的磁状态。图3示出了模拟结束时的磁状态，例如其中在传播层上实现局部均衡，并且输出总线已经达到代表其实质上整个区域上的大多数域的最终状态。图8、图9和图3的最左列81示出了对应于大多数输出状态‘0’的两个可能输入组合，而图8、图9和图3的两个右列82示出了对应于大多数输出状态‘1’的四个可能输入组合。在这些图中，该器件的所指示的(诸)部件83具有代表状态‘0’的磁化，而所指示的(诸)部件84具有代表状态‘1’的磁化。
与如现有技术中所示(例如，如图1中所解说的)的十字形自旋力矩磁性门器件不同，根据本公开的实施例的器件可针对大于20nm的临界尺寸可靠地工作。此外，此种器件的集成是容易的，无需复杂的材料工程和堆栈开发。在根据实施例的磁性多数决定门器件中可有利地避免后向传播，即使对于相当大的器件尺寸，例如相对于常规电子多数决定门电路的规模的小器件，相对于诸如图1中所示的现有技术的磁性多数决定门器件仍是大的。此外，根据实施例来级联此种器件可容易地实现，因为输出总线臂可被用作对进一步磁性多数决定门器件的输入。
根据本公开的实施例的自旋力矩多数决定门器件的磁状态可在操作中被初始化至单个预定状态，例如或‘向上’或‘向下’状态。输入总线可随后接收传播畴壁形式的信号。这些输入信号可以针对由输入换能器提供的至少一个，例如针对每个输入总线。例如，电输入信号，例如逻辑‘1’或‘0’信号可例如通过施加电场、自旋转移力矩、自旋轨道力矩、磁电效应、热自旋电子学方法和/或类似的换能器效应来导致输入站点处传播层的切换。可施加电面内电流，例如其中输入对应于预定状态，例如逻辑‘1’，使得电子可从所切换的输入站点流至输出站点，或者等效地在相反方向流动，这取决于电流感测的任意预定选取。因此，力矩可施加在传播通过传播层的畴壁上。例如，可施加自旋转移力矩和/或自旋轨道力矩。由于该力矩，所切换的域可在输出方向上主动推进。然而，中心区域3附近或其中的至少一个磁约束8可使传播畴壁在由此形成的钉扎站点处停止。例如，只要畴壁已经成核(uncleated)时，它可在钉扎站点处停止而不必进一步传播至输出磁总线。然而，如果已经创建了两个或更多个畴壁，则这些畴壁可合并并且由于面内电流而朝输出磁总线通过中心区域。
通过在所生成的畴壁上施加力矩，这些畴壁在输出方向上被推进。只要单个畴壁已经成核，则它因此可被这些区域附近或其中的至少一个磁约束，例如通过由至少一个磁约束形成的钉扎站点停止，例如通过围绕输入和输出总线的交叉点防止的磁约束。因此，例如在没有其它生成的畴壁的情况下，单个畴壁将不传播至输出条。然而，如果已经创建了两个或更多个畴壁，则这些畴壁可在中心区域中合并并通过中心区域。尤其是，如果两个畴壁可对彼此施加实质影响，例如如果它们之间的距离小于畴壁宽度的几倍，则这两个畴壁可合并。因此，磁约束可位于彼此附近，并且在中心区域中或其附近，例如位于围绕中心区域的中心(例如几何中心)，该中心可通过交叉磁总线来形成。合并的畴壁随后可由面内电流驱动，传播至输出。
例如，在预定阈值电流It以下，畴壁可被钉扎在(诸)钉扎站点处。可选择注入到输入磁总线中(其中逻辑状态对应于预定数字逻辑状态(例如“1”)，例如，在输出磁总线与输入磁总线之间生成的面内电流，其中生成畴壁(例如，对应于状态“1”))的面内电流Iin，例如，对于具有3个输入磁总线的设置，从而It/2<Iin<It。其后将使用3个输入磁总线和1个输出磁总线的配置的示例，本公开的实施例并不限于此。
因为每个所输出的畴壁的注入面内电流小于It，则隔离的畴壁被(诸)钉扎站点钉扎，例如，当到达中心区域时或在到达之前被钉扎。在输出磁总线中，所注入的面内电流可组合，例如输出磁总线可形成针对所注入面内电流的共用端子，例如在每个活跃输入磁总线中补充电流源或电流阱的共用电流阱或电流源。因此，在中心区域的输出侧，例如在输出磁总线的中心端处，电流Iout可基本上等于每个输入中的电流之和。例如，如果没有畴壁已经成核，则Iout可基本上等于0。如果单个畴壁已经成核，则Iout基本上等于Iin。如果两个畴壁已经成核，则Iout可基本上等于2Iin。如果三个畴壁已经成核，则Iout可基本上等于3Iin。因此，当两个或更多个畴壁已经在输入磁总线中成核时，它们在交叉点处合并。在中心区域中，靠近输出磁总线，也可提供一个或多个磁约束，如图4中所示。当两个或更多个畴壁共同地到达输出钉扎站点处时，组合的畴壁可传播至输出磁总线以用所切换的域来填充输出磁总线，因为在该情形中，Iout≥2Iin>2It。因此，当例如当且仅当所切换的域是大多数域时，它可传播至输出。另一方面，当它不是大多数域时，它不通过中心，并且输出条保持在其初始磁化方向(大多数)。因此，大多数域将如所预期地一贯地传播至输出。
对于具有任意奇数n个输入磁总线的配置而言，面内电流因此可有利地被选择成小于预定阈值电流It除以(n-1)/2，并且大于预定阈值电流除以(n+1)/2，例如从而2It/(n+1)<Iin<2It/(n-1)。
磁约束8可由可导电但无磁性的成对缺口形成，例如具有基本上等于0(例如，Ms＝0)的饱和磁化强度。在阈值电流It以下，畴壁可被钉扎。输入磁总线中的面内电流Iin可被选择成使得It/2<Iin<It。因为它小于It，则畴壁可在到达中心区域3之前钉扎。在中心区域3之后，在输出磁总线的开始处，电流Iout可基本上等于每个输入总线中的电流之和。如果没有畴壁已经成核，则Iout＝0。如果一个畴壁已经成核，则Iout＝Iin。如果两个畴壁已经成核，则Iout＝2Iin。如果三个畴壁已经成核，则Iout＝3Iin。如先前所提及的，当两个或更多个畴壁已经在输入中成核时，它们在交叉点处合并随后，它们可到达输出钉扎站点。在该情形中，Iout≥2Iin>2It。因此，畴壁传播至输出条，用所切换的域来填充输出条。因此，当所切换的域是大多数时，它传播至输出。另一方面，当它不是大多数时，它不通过中心，并且输出条保持在其初始磁化方向(大多数)。因此，大多数域将如所预期地始终传播至输出。
在第二方面，本公开还涉及一种用于操作根据本公开的第一方面的实施例的磁性多数决定门器件的方法。该方法包括将多个输入总线初始化为第一预定磁化状态，例如‘向下’状态。该方法进一步包括将数字输入电信号提供给至少一个输入换能器6以在响应的数字输入电信号的所述数字逻辑状态等于第一预定逻辑状态时生成输入磁畴壁，例如从而输入总线的磁化状态从如初始化的‘向下’状态切换至‘向上’状态以局部生成畴壁。因此，在该步骤之后传导传播畴壁的(诸)输入总线对应于数字输入电信号的预定数字逻辑状态，例如逻辑状态“1”。在该步骤之后不传导传播畴壁的(诸)输入总线对应于预定数字逻辑状态的共轭，例如逻辑状态“0”。
该方法还包括如果数字逻辑状态对应于预定数字逻辑状态，则在相应的输入站点处将面内电流注入到输入磁总线中，例如如果逻辑状态“1”生成了畴壁则将面内电流注入到输入总线中，以朝中心区域3推动畴壁。
例如，可在相应的输入站点与输出站点之间，例如在器件的输入磁总线与至少中心区域之间，例如在器件的输入磁总线与输出磁总线之间，生成面内电流。所注入的面内电流Iin可被选择成使得2It/(n+1)<Iin<2It/(n-1)，其中It称为用于克服至少一个钉扎站点的钉扎条件的阈值电流，并且n指器件的输入磁总线的数量。
根据本公开的第一方面的实施例的磁性多数决定门器件可包括控制器，例如集成电路，用于提供根据第二方面的实施例的方法。例如，此种控制器可包括支持集成电路或支持电子器件，用于操作根据本公开的第一方面的实施例的磁性多数决定门器件，例如以提供同步，用于提供输入信号，用于收集(诸)输出信号，和/或用于执行控制序列或控制回路，例如包括复位、输入和输出处理的顺序执行。
Claims (14)
1.一种磁性多数决定门器件(1)，所述磁性多数决定门器件包括：
-磁性传播层(2)，所述磁性传播层包括多个磁总线，用于沿所述磁总线的纵向方向引导传播磁畴壁，
其中所述多个磁总线包括具有用于接收相应的输入磁畴壁的相应输入站点的多个输入磁总线(4)；以及
-至少一个输入换能器(6)，用于将数字输入电信号转换为相应输入站点处的输入磁畴壁，从而所述输入磁畴壁的磁化状态对应于所述数字输入电信号的数字逻辑状态，
其中所述输入换能器(6)还被适配成用于在所述数字逻辑状态是预定数字逻辑状态的情况下将面内电流注入到所述输入磁总线中，
其中所述磁性传播层(2)包括中心区域(3)，所述多个磁总线汇聚于此并且在此结合在一起诸如以允许所述输入磁畴壁的交互，
其中所述中心区域(3)包括至少一个磁约束(8)，用于局部限制所述传播磁畴壁的传播。
2.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，多个磁约束(8)被安排在所述多个磁总线被结合以形成所述中心区域(3)的角落处。
3.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述至少一个磁约束(8)包括所述磁性传播层(2)中的局部非磁性夹杂、所述磁性传播层(2)的晶体结构中的局部错位和/或所述磁性传播层(2)中的局部腔。
4.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述至少一个磁约束(8)包括由所述磁性传播层(2)的局部离子辐射创建的磁约束。
5.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述多个输入磁总线(4)由奇数个输入磁总线组成并且所述多个磁总线还包括至少一个输出磁总线(5)，其中所述磁性传播层(2)的所述中心区域还被适配成用于允许由所述输入磁畴壁的所述交互形成的结果所得磁畴壁进一步传播至所述至少一个输出磁总线中。
6.-根据权利要求5的磁性多数决定门器件，其特征在于，所述至少一个输出磁总线(5)由一个输出磁总线组成并且所述多个输入磁总线(4)由三个输入磁总线组成，其中所述多个总线被配置成十字形，其中所述三个输入磁总线(4)和所述一个输出磁总线(5)在所述中心区域(3)中结合以形成所述十字形的中心。
7.-根据权利要求6的磁性多数决定门器件，其特征在于，进一步包括至少一个输出换能器(7)，用于将所述结果所得磁畴壁转换为输出电信号，其中所述输出磁总线(5)被耦合至相应的输出换能器(7)。
8.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述多个磁总线包括多个纳米条和/或纳米线。
9.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述磁性传播层(2)包括基板上的铁磁、亚铁磁和/或反铁磁自由层。
10.-根据先前权利要求中任一项述的磁性多数决定门器件，其特征在于，进一步包括被安排在所述磁性传播层(2)上的隧道势垒层，并且其中所述磁性传播层(2)被安排在基板(10)上，使得所述传播磁畴壁在所述磁性传播层(2)中被隔离。
11.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述磁总线中的每个磁总线具有10nm到100nm范围中的宽度(W)。
12.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述至少一个输入换能器(6)被适配成用于通过使用由电场感应的自旋转移力矩效应来生成所述输入磁畴壁。
13.-根据先前权利要求中任一项所述的磁性多数决定门器件，其特征在于，所述输入磁总线(4)中的至少一个输入磁总线被配置成从根据先前权利要求中任一项所述的另一磁性多数决定门器件(1)的输出磁总线接收输入磁畴壁。
14.-一种用于操作根据先前权利要求中任一项所述的磁性多数决定门器件的方法，所述方法包括：
-将所述多个输入总线初始化为第一预定磁化状态，
-将所述数字输入电信号提供给所述至少一个输入换能器(6)以在每个相应的输入站点处生成所述输入磁畴壁，其中所述数字输入电信号对应于预定数字逻辑状态，以及
-如果所述数字输入电信号对应于所述预定数字逻辑状态，则在所述相应输入站点处将所述面内电流注入到所述输入磁总线中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP16186477.2 | 2016-08-31 | ||
| EP16186477 | 2016-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107800426A true CN107800426A (zh) | 2018-03-13 |
| CN107800426B CN107800426B (zh) | 2023-07-25 |
Family
ID=56893724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710762608.1A Active CN107800426B (zh) | 2016-08-31 | 2017-08-30 | 磁性多数决定门 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10164077B2 (zh) |
| CN (1) | CN107800426B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10269402B2 (en) * | 2015-09-15 | 2019-04-23 | Imec Vzw | Magnetic topological soliton detection |
| US10593414B2 (en) * | 2016-11-09 | 2020-03-17 | Imec Vzw | Method of propagating magnetic domain wall in magnetic devices |
| US10236046B2 (en) * | 2016-11-09 | 2019-03-19 | Imec Vzw | Method of propagating magnetic domain wall in magnetic devices |
| EP3339871B1 (en) * | 2016-12-21 | 2019-08-07 | IMEC vzw | Inline wave majority gate device |
| EP3637420A1 (en) * | 2018-10-09 | 2020-04-15 | Imec VZW | Method of propagating magnetic domain wall in magnetic devices |
| CN110071213B (zh) * | 2019-04-08 | 2023-06-02 | 三峡大学 | 基于磁畴壁钉扎与脱钉行为的逻辑器件 |
| KR102376380B1 (ko) * | 2020-09-10 | 2022-03-18 | 재단법인대구경북과학기술원 | 자구벽 이동에 기반한 스핀 토크 다수결 게이트 |
| US11582865B2 (en) * | 2020-11-26 | 2023-02-14 | Innolux Corporation | Package device |
| RU2758000C1 (ru) * | 2021-04-21 | 2021-10-25 | Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук | Мажоритарный элемент на спиновых волнах |
| KR102550681B1 (ko) * | 2021-07-21 | 2023-06-30 | 한양대학교 산학협력단 | 자화 씨드층과 자화 자유층 접합 계면의 비대칭 구조를 이용하는 스핀 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120126807A1 (en) * | 2010-11-15 | 2012-05-24 | Massachusetts Institute Of Technology | Transport and detection of superparamagnetic particles by nanowire |
| US20120248556A1 (en) * | 2011-03-30 | 2012-10-04 | Nikonov Dmitri E | Three-dimensional magnetic circuits including magnetic connectors |
| US20130314978A1 (en) * | 2011-11-15 | 2013-11-28 | Massachusetts Institute Of Technology | Low energy magnetic domain wall logic device |
| WO2016071319A1 (en) * | 2014-11-03 | 2016-05-12 | Imec Vzw | A spin torque majority gate device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102164992B1 (ko) * | 2013-09-30 | 2020-10-13 | 인텔 코포레이션 | 스핀트로닉 로직 소자 |
| US10217522B2 (en) * | 2016-05-23 | 2019-02-26 | Regents Of The University Of Minnesota | Fast magnetoelectric device based on current-driven domain wall propagation |
| US10236046B2 (en) * | 2016-11-09 | 2019-03-19 | Imec Vzw | Method of propagating magnetic domain wall in magnetic devices |
-
2017
- 2017-08-30 CN CN201710762608.1A patent/CN107800426B/zh active Active
- 2017-08-31 US US15/693,243 patent/US10164077B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120126807A1 (en) * | 2010-11-15 | 2012-05-24 | Massachusetts Institute Of Technology | Transport and detection of superparamagnetic particles by nanowire |
| US20120248556A1 (en) * | 2011-03-30 | 2012-10-04 | Nikonov Dmitri E | Three-dimensional magnetic circuits including magnetic connectors |
| TW201244198A (en) * | 2011-03-30 | 2012-11-01 | Intel Corp | Three-dimensional magnetic circuits including magnetic connectors |
| US20130314978A1 (en) * | 2011-11-15 | 2013-11-28 | Massachusetts Institute Of Technology | Low energy magnetic domain wall logic device |
| WO2016071319A1 (en) * | 2014-11-03 | 2016-05-12 | Imec Vzw | A spin torque majority gate device |
Non-Patent Citations (1)
| Title |
|---|
| BREITKREUTZ, S. ET AL.: "Domain Wall Gate for Magnetic Logic and Memory Application with Perpendicular Anisotropy", 《IEEE INTERNATIONAL ELECTRON DEVICES MEETING 2013》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180061970A1 (en) | 2018-03-01 |
| CN107800426B (zh) | 2023-07-25 |
| US10164077B2 (en) | 2018-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107800426A (zh) | 磁性多数决定门 | |
| Zhang et al. | Stochastic computing implemented by skyrmionic logic devices | |
| US6774391B1 (en) | Magnetic logic element | |
| KR102327417B1 (ko) | 전하 인터커넥트들 및 자기전기 노드들을 갖는 스핀 궤도 로직 | |
| Yao et al. | Magnetic tunnel junction-based spintronic logic units operated by spin transfer torque | |
| Niemier et al. | Clocking structures and power analysis for nanomagnet-based logic devices | |
| US9208845B2 (en) | Low energy magnetic domain wall logic device | |
| US20120176154A1 (en) | All-spin logic devices | |
| US9379313B2 (en) | Non-volatile spin switch | |
| TW201701285A (zh) | 自旋力矩磁性積體電路及其製造方法 | |
| Das et al. | Ultra-low power hybrid CMOS-magnetic logic architecture | |
| Eichwald et al. | Signal crossing in perpendicular nanomagnetic logic | |
| CN105514260A (zh) | 自旋逻辑器件和包括其的电子设备 | |
| CN111953312A (zh) | 一种基于拓扑磁结构的非门及其控制方法 | |
| EP1334556B1 (en) | Magnetic logic elements | |
| US8456894B2 (en) | Noncontact writing of nanometer scale magnetic bits using heat flow induced spin torque effect | |
| US8872547B2 (en) | Nanomagnetic logic gate and an electronic device | |
| Jaiswal et al. | A novel approach to design multiplexer using magnetic quantum-dot cellular automata | |
| Augustine et al. | A design methodology and device/circuit/architecture compatible simulation framework for low-power magnetic quantum cellular automata systems | |
| EP3353789B1 (en) | Spinram | |
| Leem et al. | Magnetic coupled spin-torque devices for nonvolatile logic applications | |
| US8358153B2 (en) | Magnetic logic circuits formed with tapered magnetic wires | |
| Yilmaz et al. | Nonvolatile nanopipelining logic using multiferroic single-domain nanomagnets | |
| Guillemenet et al. | On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays | |
| Wang et al. | All‐spin logic XOR gate implementation based on input interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |