CN110071213B - 基于磁畴壁钉扎与脱钉行为的逻辑器件 - Google Patents
基于磁畴壁钉扎与脱钉行为的逻辑器件 Download PDFInfo
- Publication number
- CN110071213B CN110071213B CN201910277607.7A CN201910277607A CN110071213B CN 110071213 B CN110071213 B CN 110071213B CN 201910277607 A CN201910277607 A CN 201910277607A CN 110071213 B CN110071213 B CN 110071213B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- domain wall
- pendulum
- shaped
- nanowire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
基于磁畴壁钉扎与脱钉行为的逻辑器件,包括磁性纳米直线、初始磁场、驱动场、钟摆状纳米、圆弧形磁性纳米线结构米、等腰三角形纳米线尾端结构。利用初始磁场的方向及强度,在圆弧形磁性纳米线结构上形成磁畴壁,在驱动场的作用下,驱动磁畴壁沿着磁性纳米直线进行传播。所述钟摆状纳米结构A、钟摆状纳米结构B的磁化状态,对磁畴壁钉扎或者脱钉;通过改变钟摆状纳米结构A、钟摆状纳米结构B磁化状态的方式,对磁畴壁移动进行调控。本发明不仅可以通过磁畴壁钉扎与脱钉行为进行逻辑运算,而且也可以通过磁性材料的磁化状态翻转,实现逻辑运算和信息存储的一体化,不仅可简化器件结构,而且可进一步提高其集成度。
Description
技术领域
本发明涉及一种磁逻辑门器件,具体是一种基于磁畴壁钉扎与脱钉行为的逻辑器件。
背景技术
逻辑门是逻辑电路的基础元件,逻辑门的操作速度,稳定性,散热性以及其效率都对整个逻辑电路而言意义重大。如今计算机、通讯设备、人工智能、自动控制、自动化生产等都建立在逻辑电路的基础之上。人类社会已步入了高度信息化的时代,为了进一步提高信息处理仪器和设备的性能、效率以及其实用性,不仅需要降低其功耗和成本而且需进一步实现其小型化或者结构简化。因此,现代社会迫切需要设计出新型的低功耗、超高速且有利于小型化的简单结构逻辑门方案来满足人类的高度信息化发展需求。
发明内容
本发明提供一种基于磁畴壁钉扎与脱钉行为的逻辑器件,不仅可以通过磁畴壁钉扎与脱钉行为进行逻辑运算,而且也可以通过磁性材料的磁化状态翻转,实现逻辑运算和信息存储的一体化。本发明不仅可简化逻辑器件的结构,提高其集成度,而且可以在降低热功耗的同时提高其工作效率。
为达到上述目的,本发明采取的技术方案为:
基于磁畴壁钉扎与脱钉行为的逻辑器件,包括:
磁性纳米直线;
初始磁场、驱动场;
钟摆状纳米结构,包括钟摆状纳米结构A、钟摆状纳米结构B;
圆弧形磁性纳米线结构;
利用初始磁场的方向和强度,在圆弧形磁性纳米线结构上形成磁畴壁,在驱动场的作用下,驱动磁畴壁沿着磁性纳米直线进行传播;
所述钟摆状纳米结构A、钟摆状纳米结构B的磁化状态,对磁畴壁钉扎或者脱钉;通过改变钟摆状纳米结构A、钟摆状纳米结构B磁化状态的方式,对磁畴壁的移动进行调控。
将所述钟摆状纳米结构的磁化状态,作为逻辑运算信号的输入端,其中钟摆状纳米结构A的磁化状态作为输入A,钟摆状纳米结构B的磁化状态作为输入B。值得注意的是:在逻辑“非”门设计中,只选择钟摆状纳米结构A的磁化状态作为输入端,而钟摆状纳米结构B的磁化状态保持恒定。
磁性纳米直线由磁性纳米直线I段和磁性纳米直线II段组成,在钟摆状纳米结构A的左侧那部分的磁性纳米直线为:磁性纳米直线I段、右侧的则为磁性纳米直线II段。将磁性纳米直线II段上特定位置的磁化状态,作为逻辑运算结果的信号输出端。
所述钟摆状纳米结构A两端分别为:圆形磁畴壁注入A端、第一等腰三角形纳米线尾端结构。所述钟摆状纳米结构B两端分别为:圆形磁畴壁注入B端、第二等腰三角形纳米线尾端结构。
所述磁性纳米直线、钟摆状纳米结构A、钟摆状纳米结构B、圆弧形磁性纳米线结构、等腰三角形纳米线尾端结构的材料类型为:Fe、Co、Ni单元素磁性材料,或者FeCo、NiFe、CoFeB磁性合金材料,或者复合型多层结构材料。
所述磁性纳米直线、钟摆状纳米结构A、钟摆状纳米结构B、圆弧形磁性纳米线结构、等腰三角形纳米线尾端结构、圆形磁畴壁注入A端、圆形磁畴壁注入B端的形貌(后面只提到了尺寸啊)和尺寸:所有纳米线的厚度范围为1-20nm,纳米线宽度范围为10-150nm;
所述圆弧形磁性纳米线结构的半径范围在200-1000nm。
所述钟摆状纳米结构A、钟摆状纳米结构B的纳米直线部分长度范围在200-500nm。
所述等腰三角形纳米线尾端结构宽高比值在1/2~1/5范围。
所述初始磁场、驱动场由物理外场构成,所述物理外场可以为磁场、电场、温度场、或者压力场。
所述驱动场,强度大小必须在磁畴壁的脱钉场和钉扎场范围之内。脱钉场是可使磁畴壁越过钟摆状纳米结构对磁畴壁引起的势垒(或势阱)所需的最小驱动场,钉扎场是可使磁畴壁从圆弧形磁性纳米线结构移动到磁性纳米直线所需要的最小驱动场。
所述钟摆状纳米结构的圆形磁畴壁注入A端和圆形磁畴壁注入B端的直径R必须不同,则磁畴壁注入所需的注入磁场大小不同,要求圆形磁畴壁注入A端的直径R是圆形磁畴壁注入B端的一半。钟摆状纳米结构A和钟摆状纳米结构B的磁化状态是通过圆形磁畴壁注入A端和圆形磁畴壁注入B端的磁畴壁注入及移动来实现,圆形磁畴壁注入端的直径R不同,导致磁畴壁注入所需要的注入磁场大小不同。
该逻辑器件是:利用钟摆状纳米结构A、钟摆状纳米结构B的磁化状态,对磁畴壁的钉扎或者脱钉行为的调控作用存在一定的逻辑关系,通过这种逻辑关系设计出一套磁逻辑门。
该逻辑器件是:通过圆弧形磁性纳米线结构的相对弯曲方向以及钟摆状纳米结构A、钟摆状纳米结构B在磁性纳米直线上的具体位置,设计出一套完整的基于磁畴壁钉扎与脱钉行为的逻辑器件。
该逻辑器件是:利用钟摆状纳米结构A、钟摆状纳米结构B、磁性纳米直线II段的磁化状态,来实现信号输入和输出。
本发明是一种基于磁畴壁钉扎与脱钉行为的逻辑器件,技术效果如下:
1:磁性纳米直线作为磁畴壁输运的载体;物理外场用于磁畴壁形成及驱动;钟摆状纳米结构可通过改变自身的磁化状态,控制磁畴壁的钉扎或者脱钉行为;圆弧形磁性纳米线结构用于磁畴壁的形成及注入;等腰三角形纳米线尾端结构是为了防止多余磁畴壁形成及引入。
2:本发明的结构设计相比于传统逻辑门更加简单,比如利用晶体管设计的逻辑门中,一个逻辑“或”、“与”、“非”等逻辑运算需多个晶体管的充放电行为来协同完成。本发明设计的逻辑门器件,既不需要电荷的充放电过程,也不需要多个晶体管的协同工作,而只需要磁单元磁矩的翻转。不仅如此,由于本发明利用的是磁性材料,不仅可以通过磁畴壁钉扎与脱钉行为进行逻辑运算,而且也可以通过磁性材料的磁化状态翻转来实现逻辑运算和信息存储的一体化。因此,不仅可简化器件结构而且可进一步提高其集成度。
3:磁性逻辑门器件与电学逻辑门器件相比,拥有着显著的非易失性优势。由于磁性逻辑器件中磁单元的磁矩不需要依赖外场来维持,即使突然断电逻辑门仍然可保持断电前的运算状态。本发明逻辑器件采用的是磁性金属或者磁性合金材料,因此与传统逻辑控制电路之间不存在接触电阻问题不仅具备良好的兼容性而且可以有效降低器件能耗。
附图说明
下面结合附图和实施例对本发明作进一步说明:
图1是基于“丁”字形人工缺陷结构的具有磁畴壁钉扎和脱钉功能的磁元件设计示意图。
图1-1是具体展示了“丁”字形人工缺陷结构的磁畴壁脱钉功能示意图。
图1-2是具体展示了“丁”字形人工缺陷结构的磁畴壁钉扎功能示意图。
图2是基于“十”字形人工缺陷结构的具有磁畴壁钉扎和脱钉功能的磁元件设计示意图。
图2A是具体展示了第一种“十”字形人工缺陷结构的磁畴壁脱钉功能示意图。
图2B是具体展示了第二种“十”字形人工缺陷结构的磁畴壁脱钉功能示意图。
图2C是具体展示了第一种“十”字形人工缺陷结构的磁畴壁钉扎功能示意图。
图2D是具体展示了第二种“十”字形人工缺陷结构的磁畴壁钉扎功能示意图。
图3是利用磁畴壁钉扎和脱钉功能的元件组合设计出的逻辑“与”门示意图。
图4是利用磁畴壁钉扎和脱钉功能的元件组合设计出的逻辑“或”门示意图。
图5是利用磁畴壁钉扎和脱钉功能的元件组合设计出的逻辑“非”门示意图。
图6是利用磁畴壁钉扎和脱钉功能的元件组合设计出的逻辑“同或”门示意图。
上述图中:
100-磁性纳米直线,101-磁性纳米直线I段,102-磁性纳米直线II段;
110-初始磁场;120-驱动场;121-注入磁场;
130-钟摆状纳米结构A,140-钟摆状纳米结构B;
122-圆形磁畴壁注入A端,123-圆形磁畴壁注入B端;
150-圆弧形磁性纳米线结构;
160-等腰三角形纳米线尾端结构;
170-磁畴壁。
具体实施方式
基于磁畴壁钉扎与脱钉行为的逻辑器件,包括:
磁性纳米直线、磁性纳米直线I段、磁性纳米直线II段、初始磁场;
驱动场、注入磁场;
钟摆状纳米结构A、钟摆状纳米结构B、圆形磁畴壁注入A端、圆形磁畴壁注入B端;
圆弧形磁性纳米线结构;
等腰三角形纳米线尾端结构;
磁畴壁。
所述磁性纳米直线、磁性纳米直线I段、磁性纳米直线II段、钟摆状纳米结构A、钟摆状纳米结构B、圆形磁畴壁注入A端、圆形磁畴壁注入B端、圆弧形磁性纳米线结构、等腰三角形纳米线尾端结构都是逻辑器件的组成部分,它们是按照示意图中所示的连接方式共同构成了磁逻辑门。
钟摆状纳米结构A和钟摆状纳米结构B作为两个输入端,其圆形磁畴壁注入A端、圆形磁畴壁注入B端的半径R必须不同,有利于通过不同大小的注入磁场来分别控制钟摆状纳米结构A和钟摆状纳米结构B的磁化状态。
利用初始磁场的方向及强度,在圆弧形磁性纳米线结构上形成磁畴壁,在驱动场的作用下,驱动磁畴壁沿着磁性纳米直线进行传播。
所述磁性纳米直线、钟摆状纳米结构A、钟摆状纳米结构B、圆形磁畴壁注入A端、圆形磁畴壁注入B端、圆弧形磁性纳米线结构、等腰三角形纳米线尾端结构的材料类型为:
Fe、Co、Ni单元素磁性材料,或者FeCo、NiFe、CoFeB磁性合金材料,或者复合型多层结构磁性材料。
所述磁性纳米直线、钟摆状纳米结构A、钟摆状纳米结构B、圆弧形磁性纳米线结构、等腰三角形纳米线尾端结构的形貌和尺寸:所有纳米线的厚度范围为1-20nm,纳米线宽度范围为10-150nm;在这种尺寸的纳米线结构中容易形成简单自旋结构磁畴壁并且在磁畴壁传播过程中其内部自旋结构不会出现失真。
所述圆弧形磁性纳米线结构的半径范围在200-1000nm,这种尺寸和结构容易引入简单自旋结构磁畴壁。
所述钟摆状纳米结构A、钟摆状纳米结构B长度范围在200-500nm,这种尺寸和结构容易形成稳定的单畴结构磁化状态。
所述等腰三角形纳米线尾端结构宽高比值在1/2~1/5范围,这种尺寸和结构可防止从纳米线端点处引入多余的磁畴壁。
所述驱动场由物理外场构成,所述物理外场可选择为磁场、电场、温度场、或者压力场中的一种或者多场组合。
所述钟摆状纳米结构A和钟摆状纳米结构B与磁性纳米直线形成点连接后,点连接处的磁化状态变化,不仅会影响磁畴壁在磁性纳米直线上的传播行为而且起到对磁畴壁动力学行为的势垒或势阱作用。
在所述物理外场的作用下,不仅可以在圆弧形磁性纳米线结构上形成磁畴壁,而且在物理外场的驱动作用下,磁畴壁注入到磁性纳米直线上且可以进行移动。在磁性纳米直线上移动的磁畴壁,将会受到钟摆状纳米结构磁化状态的影响。
钟摆状纳米结构A和钟摆状纳米结构B的磁化状态,可以分别通过磁畴壁注入A端和磁畴壁注入B端的磁畴壁形成及注入来进行调节。不仅如此,由于磁畴壁注入A端和磁畴壁注入B端的半径R不同,可通过不同的注入磁场对磁畴壁注入A端和磁畴壁注入B端的磁化状态进行调节。
在钟摆状纳米结构磁化状态的调控作用下,移动的磁畴壁将会在钟摆状纳米结构与磁性纳米直线的接触点附近出现钉扎或者脱钉行为。如果磁性纳米直线上的磁畴壁,通过脱钉行为越过钟摆状纳米结构与磁性纳米直线的接触点,则会对磁性纳米直线的整体磁化状态进行翻转。如果磁畴壁因其钉扎行为而不能越过钟摆状纳米结构与磁性纳米直线的接触点,则只能对磁性纳米直线的前半部分进行磁化翻转,对后半部分无法实现磁化翻转。通过钟摆状纳米结构在磁性纳米直线上的具体位置和布局,以及和输入输出端磁化状态的逻辑定义的结合,可实现各种逻辑运算。
具体实施例:
基于磁畴壁钉扎与脱钉行为的逻辑器件,磁性纳米线中的磁矩由于形状各向异性容易沿着纳米线轴向方向磁化。如图1所示,可以通过施加方向和X轴正向成135°的初始磁场,在圆弧形磁性纳米线结构上形成一个横向自旋结构磁畴壁。再由水平方向磁场的驱动下,磁畴壁会沿着磁性纳米直线方向移动。当磁畴壁移动到磁性纳米直线与扁平钟摆状纳米结构的接触点附近时(以下都简称为接触点),由于接触点附近的自旋结构对磁畴壁内部自旋结构的能量势垒或势阱作用,对磁畴壁动力学行为造成钉扎或脱钉效应。
在图1中所展示的丁字形纳米线结构中,在2.2-5mT(不包括5mT)驱动磁场作用下,发现当磁畴壁内部磁化方向和钟摆状纳米结构之间的磁化方向平行的时候,出现脱钉扎效应使得磁畴壁可以通过接触点,从而可以翻转后面纳米线中的磁化方向。当磁畴壁内部磁化方向和钟摆状纳米结构磁化方向反向平行的时候,出现磁畴壁的钉扎效应使得磁畴壁无法通过接触点,同时磁畴壁也无法翻转后面纳米线的磁化方向。
图2A、图2B、图2C、图2D中,在2.2-5mT(不包括5mT)驱动磁场作用下,发现当上、下两个钟摆状纳米结构的磁化方向反向平行的时候,磁畴壁内部磁化方向无论朝上还是朝下,都可以出现脱钉效应使得磁畴壁通过接触点,从而可以翻转后面纳米线中的磁化方向。然而,当上、下两个钟摆状纳米结构的磁化方向平行的时候,无论磁畴壁内部磁化方向朝上还是朝下,都会出现钉扎效应使得磁畴壁无法通过接触点,同时磁畴壁也无法翻转后面纳米线的磁化方向。
通过以上磁畴壁内部磁化方向与钟摆状纳米结构的磁化方向之间关系对磁畴壁动力学行为的影响,设计出了逻辑“与”门。如图3中所示,图3中符号表示的含义:
两个钟摆状纳米结构分别隔着一段距离附着在磁性纳米直线的下方,圆弧形磁性纳米线结构结构朝下,在初始磁场的作用下,磁畴壁内部磁化方向朝上。如规定两个钟摆状纳米结构的磁化方向朝上代表二进制信息“1”,朝下代表“0”,钟摆状纳米结构的磁化方向为信息的输入端;同时选择磁性纳米直线尾端部分的磁化方向为信息的输出端,且规定其磁化方向朝右代表逻辑信息“1”,朝左代表逻辑信息“0”。在2.2–5mT(不包括5mT)驱动磁场作用下,磁畴壁沿着磁性纳米直线方向运动。磁畴壁若是通过接触点并翻转输出端的磁化方向,则得到输出结果为逻辑信息“1”,这需要两个输入端的磁化方向必须都朝上,即两个输入端都必须同时为“1”。在其他情况下,磁畴壁都会被钉扎在接触点无法翻转输出端的磁化方向,所得输出都为“0”。综上,所设计的磁逻辑门满足逻辑“与”门运算的要求。
通过以上磁畴壁内部磁化方向与钟摆状纳米结构的磁化方向之间关系对磁畴壁动力学行为的影响设计出了逻辑“或”门。如图4中所示,图4中符号表示的含义:
两个钟摆状纳米结构分别隔着一段距离附着在磁性纳米直线的上方,圆弧形磁性纳米线结构朝上,在初始磁场的作用下,磁畴壁内部磁化方向朝下。如规定两个钟摆状纳米结构的磁化方向朝上代表二进制信息“1”,朝下代表“0”,钟摆状纳米结构的磁化方向为信息的输入端;同时选择磁性纳米直线尾端部分的磁化方向为信息的输出端,且规定其磁化方向朝左代表逻辑信息“1”,朝右代表逻辑信息“0”。在2.2–5mT(不包括5mT)驱动磁场作用下,磁畴壁沿着磁性纳米直线方向运动。磁畴壁若是通过接触点并翻转输出端的磁化方向,则得到输出结果为逻辑信息“0”,这需要两个输入端的磁化方向必须都朝下,即两个输入端都必须同时为“0”。在其他情况下,磁畴壁都会被钉扎在接触点无法翻转输出端的磁化方向,所得输出都为“1”。即输入端中至少有一个为“1”时,输出都是“1”,当且仅当两个输入都是“0”的时候,输出才是“0”。综上,所设计的磁逻辑门满足逻辑“或”门运算的要求。
通过以上磁畴壁内部磁化方向与钟摆状纳米结构的磁化方向之间关系对磁畴壁动力学行为的影响设计出了逻辑“非”门。如图5中所示,图5中符号表示的含义:
两个钟摆状纳米结构对称的附着在磁性纳米直线的上下表面,圆弧形磁性纳米线结构朝下,在初始磁场的作用下,磁畴壁内部磁化方向朝上。如规定磁性纳米直线下方的那个钟摆状纳米结构的磁化方向朝上代表二进制信息“1”,朝下代表“0”,其磁化方向为信息的输入端,而附着在磁性纳米直线上方的那个钟摆状纳米结构的磁化方向始终保持朝下,并且其不是信息的输入端;同时选择磁性纳米直线尾端部分的磁化方向为信息的输出端,且规定其磁化方向朝左代表逻辑信息“1”,朝右代表逻辑信息“0”。在2.2–5mT(不包括5mT)驱动磁场作用下,磁畴壁沿着磁性纳米直线方向运动。磁畴壁若是通过接触点并翻转输出端的磁化方向则得到输出结果为逻辑信息“0”,这需要输入端的磁化方向必须朝上,即输入端为“1”。在输入为“0”的情况下,磁畴壁都会被钉扎在接触点无法翻转输出端的磁化方向,所得输出为“1”。综上,所设计的磁逻辑门满足逻辑“非”门运算的要求。
通过以上磁畴壁内部磁化方向与钟摆状纳米结构的磁化方向之间关系对磁畴壁动力学行为的影响设计出了逻辑“同或”门。如图6中所示,图6中符号表示的含义:
两个钟摆状纳米结构对称的附着在磁性纳米直线的上下表面,圆弧形磁性纳米线结构朝上,在初始磁场的作用下,磁畴壁内部磁化方向朝下。如规定两个钟摆状纳米结构的磁化方向朝上代表二进制信息“1”,朝下代表“0”,钟摆状纳米结构的磁化方向为信息的输入端;同时选择磁性纳米直线尾端部分的磁化方向为信息的输出端,且规定其磁化方向朝左代表逻辑信息“1”,朝右代表逻辑信息“0”。在2.2–5mT(不包括5mT)驱动磁场作用下,磁畴壁沿着磁性纳米直线方向运动。磁畴壁若是通过接触点并翻转输出端的磁化方向,则得到输出结果为逻辑信息“0”,这需要两个输入端的磁化方向必须反向平行,即两个输入的信息组合为“0”和“1”。在其他情况下,磁畴壁都会被钉扎在接触点无法翻转输出端的磁化方向,所得输出都为“1”。综上,所设计的磁逻辑门满足逻辑“同或”门运算的要求。
通过以上各种纳米线结构及其磁化布局的设计实现了各种磁逻辑关系,这种基于磁畴壁动力学行为的磁逻辑器件将会应用到各种自旋电子学相关应用。
表1:是基于磁畴壁动力学行为“与”门逻辑器件的真值表
输入A | 输入B | 输出C |
1 | 1 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
0 | 0 | 0 |
表2:是基于磁畴壁动力学行为“或”门逻辑器件的真值表
输入A | 输入B | 输出C |
1 | 1 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
0 | 0 | 0 |
表3:是基于磁畴壁动力学行为“非”门逻辑器件的真值表
输入A | 输出C |
1 | 0 |
0 | 1 |
表4:基于磁畴壁动力学行为“同或”门逻辑器件的真值表
输入A | 输入B | 输出C |
1 | 1 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
0 | 0 | 1 |
Claims (6)
1.基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于包括:
磁性纳米直线(100);
初始磁场(110)、驱动场(120);
钟摆状纳米结构,包括钟摆状纳米结构A(130)、钟摆状纳米结构B(140);
圆弧形磁性纳米线结构(150);
利用初始磁场(110)的方向和强度,在圆弧形磁性纳米线结构(150)上形成磁畴壁(170),在驱动场(120)的作用下,驱动磁畴壁(170)沿着磁性纳米直线(100)进行传播;
所述钟摆状纳米结构的磁化状态,对磁畴壁(170)钉扎或者脱钉;通过改变钟摆状纳米结构磁化状态对磁畴壁(170)的移动进行调控;
利用钟摆状纳米结构的磁化状态,作为逻辑运算信号的输入端,其中:钟摆状纳米结构A(130)的磁化状态作为输入A,钟摆状纳米结构B(140)的磁化状态作为输入B;
所述磁性纳米直线(100)包括左侧的磁性纳米直线I段(101)、右侧的磁性纳米直线II段(102);将磁性纳米直线II段(102)上特定位置的磁化状态作为逻辑运算结果的信号输出端;
在逻辑“非”门设计中,只选择钟摆状纳米结构A(130)的磁化状态作为输入端,而钟摆状纳米结构B(140)的磁化状态保持朝下。
2.根据权利要求1所述基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于:
所述钟摆状纳米结构A(130)两端分别为:圆形磁畴壁注入A端(122)、第一等腰三角形纳米线尾端结构;
所述钟摆状纳米结构B(140)两端分别为:圆形磁畴壁注入B端(123)、第二等腰三角形纳米线尾端结构。
3.根据权利要求2所述基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于:所述圆形磁畴壁注入A端(122)、圆形磁畴壁注入B端(123)的直径R不同,使得磁畴壁(170)注入所需的注入磁场(121)大小不同。
4.根据权利要求1所述基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于:所述圆弧形磁性纳米线结构(150)的半径范围在200-1000 nm。
5.根据权利要求1所述基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于:所述钟摆状纳米结构A(130)、钟摆状纳米结构B(140)的纳米直线部分长度范围在200-500 nm。
6.根据权利要求2所述基于磁畴壁钉扎与脱钉行为的逻辑器件,其特征在于:所述等腰三角形纳米线尾端结构宽高比值在1/2~1/5范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910277607.7A CN110071213B (zh) | 2019-04-08 | 2019-04-08 | 基于磁畴壁钉扎与脱钉行为的逻辑器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910277607.7A CN110071213B (zh) | 2019-04-08 | 2019-04-08 | 基于磁畴壁钉扎与脱钉行为的逻辑器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110071213A CN110071213A (zh) | 2019-07-30 |
CN110071213B true CN110071213B (zh) | 2023-06-02 |
Family
ID=67367317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910277607.7A Active CN110071213B (zh) | 2019-04-08 | 2019-04-08 | 基于磁畴壁钉扎与脱钉行为的逻辑器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110071213B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113113444A (zh) * | 2021-06-11 | 2021-07-13 | 南京南机智农农机科技研究院有限公司 | 一种内存内计算的金属基可编程逻辑电路及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008139131A1 (en) * | 2007-05-09 | 2008-11-20 | Ingenia Holdings (Uk) Limited | Data storage device and method |
JP2010528455A (ja) * | 2007-05-09 | 2010-08-19 | インジェニア・ホールディングス・(ユー・ケイ)・リミテッド | データストレージデバイスおよびデータストレージ方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100085659A1 (en) * | 2008-10-08 | 2010-04-08 | Samsung Electronics Co., Ltd. | Information storage devices using magnetic domain wall motion |
US9431599B2 (en) * | 2013-05-17 | 2016-08-30 | Nanyang Technological University | Non-volatile logic device |
US9583212B2 (en) * | 2014-08-22 | 2017-02-28 | International Business Machines Corporation | Domain wall injector device using fringing fields aided by spin transfer torque |
CN107800426B (zh) * | 2016-08-31 | 2023-07-25 | Imec 非营利协会 | 磁性多数决定门 |
-
2019
- 2019-04-08 CN CN201910277607.7A patent/CN110071213B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008139131A1 (en) * | 2007-05-09 | 2008-11-20 | Ingenia Holdings (Uk) Limited | Data storage device and method |
CN101681680A (zh) * | 2007-05-09 | 2010-03-24 | 英根亚控股(英国)有限公司 | 数据存储设备和方法 |
JP2010528455A (ja) * | 2007-05-09 | 2010-08-19 | インジェニア・ホールディングス・(ユー・ケイ)・リミテッド | データストレージデバイスおよびデータストレージ方法 |
Non-Patent Citations (2)
Title |
---|
Domain Wall Gate for Magnetic Logic and Memory Applications with Perpendicular Anisotropy;Lehrstuhl für Technische Elektronik et al.;《2013 IEEE International Electron Devices Meeting》;20140213;图1和图3和第1页 * |
Lehrstuhl für Technische Elektronik et al..Domain Wall Gate for Magnetic Logic and Memory Applications with Perpendicular Anisotropy.《2013 IEEE International Electron Devices Meeting》.2014,第1-4页. * |
Also Published As
Publication number | Publication date |
---|---|
CN110071213A (zh) | 2019-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cowburn | Magnetic nanodots for device applications | |
Csaba et al. | Simulation of power gain and dissipation in field-coupled nanomagnets | |
CN107732005B (zh) | 一种自旋多数门器件及逻辑电路 | |
US9379313B2 (en) | Non-volatile spin switch | |
US8344758B2 (en) | Magnetic device for performing a logic function | |
CN105514260A (zh) | 自旋逻辑器件和包括其的电子设备 | |
Ohsawa et al. | High-density and low-power nonvolatile static random access memory using spin-transfer-torque magnetic tunnel junction | |
WO2012173279A1 (ja) | 不揮発磁性素子及び不揮発磁気装置 | |
US20210043829A1 (en) | Magnon spin valve, magnon sensor, magnon field effect transistor, magnon tunnel junction and magnon memory | |
CN110071213B (zh) | 基于磁畴壁钉扎与脱钉行为的逻辑器件 | |
CN105895799A (zh) | 可编程自旋逻辑器件和包括其的电子设备 | |
CN111953312A (zh) | 一种基于拓扑磁结构的非门及其控制方法 | |
CN113795884A (zh) | 自旋轨道扭矩器件中的切换轨迹的控制 | |
US11991933B2 (en) | Magnetic random-access memory | |
CN110211614B (zh) | 一种基于磁性斯格明子的锁存器与触发器及控制方法 | |
US9431599B2 (en) | Non-volatile logic device | |
US9503085B1 (en) | Exclusive-OR gate using magneto-electric tunnel junctions | |
Chang et al. | Clocked domain wall logic using magnetoelectric effects | |
Estévez et al. | Fast vortex wall motion in wide permalloy strips from double switching of the vortex core | |
US9692413B2 (en) | Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions | |
Bhukta et al. | A novel chiral spin texture: Antiferromagnetic Skyrmionium | |
KR102469824B1 (ko) | 스커미온을 이용하는 논리소자 | |
Hassan et al. | Toggle spin-orbit torque MRAM with perpendicular magnetic anisotropy | |
Luis et al. | Current-driven skyrmion dynamics along curved tracks | |
US20240120923A1 (en) | Spin logic device based on magnetic tunnel junction and electronic apparatus comprising the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |