JP2021501461A - プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 - Google Patents

プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 Download PDF

Info

Publication number
JP2021501461A
JP2021501461A JP2020520753A JP2020520753A JP2021501461A JP 2021501461 A JP2021501461 A JP 2021501461A JP 2020520753 A JP2020520753 A JP 2020520753A JP 2020520753 A JP2020520753 A JP 2020520753A JP 2021501461 A JP2021501461 A JP 2021501461A
Authority
JP
Japan
Prior art keywords
superconducting
coupling
resonator
component
coupling device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020520753A
Other languages
English (en)
Other versions
JP6951568B2 (ja
Inventor
オリヴァデーセ、サルヴァトーレ、ベルナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021501461A publication Critical patent/JP2021501461A/ja
Application granted granted Critical
Publication of JP6951568B2 publication Critical patent/JP6951568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/086—Coplanar waveguide resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器のための、超電導結合デバイス、方法、および、超電導体製作システムを提供する。【解決手段】格子内において１組の超電導デバイスが相互接続されており、超電導接続が、単一の２次元の製作平面内に位置する第２の超電導デバイスの構成部分と交差することによって、製作平面内に留まったまま、１組のうちの第１の超電導デバイスに到達することのみできるように、格子が製作平面内に作られる。スパンおよびクリアランス高さを有する超電導結合デバイスが、第１の超電導デバイスの超電導接続において形成される。超電導結合デバイスの区間は、平行な平面内において第２の超電導デバイスの構成部分からクリアランスだけ離れている。超電導結合デバイスを用いて、構成部分の第１の側の第１の接地面の電位は、構成部分の第２の側の第２の接地面と等しくされる。【選択図】図３

Description

本発明は、一般的には、プレーナ超電導量子デバイス（planar superconducting quantum device）において平面から離れた接続を最小化するための、超電導体デバイス（superconductor device）、製作方法、および、製作システムに関する。より詳細には、本発明は、プレーナ量子デバイス（planar quantum device）において垂直接続を制限する超電導共振器のための、デバイス、方法、および、システムに関する。
以下においては、語または句の接頭辞「Ｑ」は、使用される場合に明確に区別されない限り、量子コンピューティングの文脈におけるその語または句への言及を示す。
分子、および、亜原子粒子は、量子力学（最も根本的なレベルにおいて物質界がどのように働くかを研究する物理学の一部門）の法則に従う。このレベルでは、粒子は奇妙な仕方で振舞う。１つを超える状態を同時にとり、非常に遠く離れている他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を、情報を処理するために利用する。
我々が今日使用するコンピュータは、古典的コンピュータとして知られている（本願明細書においては、「従来型」コンピュータ、あるいは、従来のノードまたは「ＣＮ」とも称される）。従来型コンピュータは、半導体材料および技術、半導体メモリ、および、磁気または固体記憶装置を用いて作られる、（フォン・ノイマン・アーキテクチャとして知られているものにおける）従来のプロセッサを使用する。特に、従来型コンピュータのプロセッサは、バイナリ・プロセッサであり、すなわち、１および０で示される２進データで動作する。
量子プロセッサ（ｑプロセッサ）は、（本明細書においては、簡潔に、単数または複数の「量子ビット」と称される）もつれた量子ビット・デバイスの奇妙な性質を用いて、コンピュータのタスクを実行する。量子力学が働く特定の領域において、材料粒子は、「オン」状態、「オフ」状態、および、同時に「オン」および「オフ」の両方の状態のような複数の状態で存在することができる。半導体プロセッサを用いるバイナリ・コンピューティングが（バイナリ・コードの１および０に相当する）「オン」状態およびオフ状態だけを使用することに制限されているのに対して、量子プロセッサは、これらの材料の量子状態を、データ・コンピューティングにおいて使用可能な信号を出力するために利用する。
従来型コンピュータは情報をビットにコード化する。各ビットは１または０の値をとることができる。これらの１および０は、コンピュータ機能を最終的に駆動するオン／オフ・スイッチとして作用する。他方、量子コンピュータは、量子ビットに基づき、量子物理学の２つの基本原理である、重ね合わせおよびもつれに従って動作する。重ね合わせは、各量子ビットが同時に１および０の両方を示すことができることを意味する。もつれは、重ね合わせの量子ビットが古典的でない仕方で互いに相関し得ることを意味する。すなわち、１つの状態（１、または、０、または、それらの両方のうちの何れであっても）は、別の状態に依存し得、それらが個々に扱われるときよりそれらがもつれるときに、２つの量子ビットについて確認され得る情報がより多く存在する。
これらの２つの原理を用いて、量子ビットは情報のより洗練されたプロセッサとして機能する。そして、量子コンピュータが、従来型コンピュータを用いては困難である難題を解決できるようにする仕方で機能することを可能にする。ＩＢＭは、超電導量子ビットを用いる量子プロセッサの動作可能性を構築し、実証することに成功した。（ＩＢＭは米国の、そして、他の国におけるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。）
量子ビットのような超電導デバイス（superconducting device）は、知られている半導体製造技術において超電導および半導体材料を用いて製造される。超電導デバイスは、一般に、異なる材料の１つまたは複数の層を用いてデバイスの特性および機能を実現する。材料の層は、超電導性、電導性、半導電性、絶縁性、抵抗性、誘導性、容量性であり得、または、任意の数の他の特性を有し得る。材料の性質、形状、サイズ、または、その材料の配置、その材料に隣接する他の材料、および、他の多くの考慮すべき情報を与えられたとき、異なる材料の層は異なる方法を用いて形成されねばならない場合がある。
超電導デバイスは、しばしば平面状であり、すなわちそこでは、１つの平面上に超電導体構造が作られる。非平面状デバイスは３次元（３Ｄ）デバイスである。そこでは、所与の製作平面の上下に幾つかの構造が形成される。
ｑプロセッサは、２つ以上の量子ビットからなる１組として実現される。これらの量子ビットは、単一の製作平面上に、共平面デバイスからなる格子として作られる。ｑプロセッサのそのような実現は、表面符号スキーム（ＳＣＳ：Surface Code Scheme）または表面符号アーキテクチャ（ＳＣＡ：Surface Code Architecture）として知られる故障許容（fault-tolerant）量子アーキテクチャとして一般に認められている。
図１は、例示的な一実施形態を用いて解決され得る問題を示す表面符号アーキテクチャの例を示す。ＳＣＡ１００のような超電導量子ビット・アーキテクチャは、幾つかの量子ビット１０２および１０２Ａを単一の平面内に格子形状に配置する。量子ビットは、（「バス」としても知られる）共振線１０４を用いて互いに結合される。量子ビット１０２の量子状態は、読み出し（read）線１０６および１０６Ａを用いて読み出される。
理解されるように、全ての共振線１０４は量子ビット１０２および１０２Ａと共平面に（同じ平面内に）ある。例示的な実施形態によって認識されるように、ＳＣＡ１００は、共平面読み出し線１０６が、格子１００の周辺にある量子ビット１０２を読み出すことのみを可能にする。格子１００の内側領域にある量子ビット１０２Ａのような量子ビットのために、読み出し線１０６Ａが、格子１００の製作平面に直交する平面内で接続される。製作平面は、図示された座標軸による２次元のＸＹ平面であると仮定する。読み出し線１０６ＡはＺ方向に作られなければならず、ＳＣＡ１００の製作を３次元製作にする。
量子ビットの量子状態を読み出すために量子ビット（１０２Ａ）にアクセスするこの方法は、「平面から飛び出すこと（breaking the plane）」として知られている。例示的な実施形態では、格子１００の非周辺量子ビット（１０２Ａ）への非共平面読み出し線（１０６Ａ）を作ることの必要性のために平面から飛び出すことが、結果として、超電導体製作の複雑さの増加は言うまでもなく、量子状態測定の性能の低下に導くと認識される。
格子の非周辺の領域またはエリアは、格子の周辺部の内側にあるエリアである。通常、このエリアと同じ平面内において、周辺部は、このエリア内にあるデバイスに到達するために交差しなければならないデバイス、ワイヤ、または、回路を含む。
ＳＣＡ格子の非周辺エリアにある超電導デバイスが、その平面から飛び出すことなく、他の回路に接続され得るような解決策が必要である。例えば、そのような解決策は、読み出し線１０６Ａおよび他の類似の非共平面構造を製作しなければならない代わりに、量子ビット１０２Ａおよび他の類似状況にある超電導デバイスを、チップ上または回路基板上の他の場所の共平面読み出し線および他の共平面ボンディングに結合することを可能にする。
例示的な実施形態は、超電導デバイス、ならびに、超電導デバイスのための製作の方法およびシステムを提供する。一実施形態の超電導デバイスは、格子内において相互接続する１組の超電導デバイスを含み、超電導接続が、単一の２次元の製作平面内に位置する第２の超電導デバイスの構成部分と交差することによって、この製作平面内に留まったまま、１組のうちの第１の超電導デバイスに到達することのみできるように、格子が製作平面内に作られる。実施形態は、第１の超電導デバイスの超電導接続において形成される超電導結合器（superconducting coupler）を更に含み、この超電導結合デバイス（superconducting coupling device）はスパンおよびクリアランス高さを有し、この超電導結合デバイスの区間は、平行な平面内において第２の超電導デバイスの構成部分からクリアランスだけ離れている。この実施形態は、構成部分の第１の側の第１の接地面を更に含み、超電導結合デバイスは、第１の接地面の電位を構成部分の第２の側の第２の接地面の電位と等しくする。したがって、実施形態は、共平面超電導量子処理回路を製作する方法を提供する。
他の実施形態では、超電導結合器は、ワイヤボンドを用いて形成された共振器を含む。したがって、この実施形態は、量子処理デバイスの格子において非周辺的に位置する超電導量子処理デバイスに接続する共平面線路を作る特定の方法を提供する。
他の実施形態では、超電導結合器は、共平面導波管を用いて形成された共振器を含む。したがって、この実施形態は、量子処理デバイスの格子において非周辺的に位置する超電導量子処理デバイスに接続する共平面線路を作る異なる方法を提供する。
他の実施形態は、第１の接地面と第２の接地面との間の接地面結合を更に含む。したがって、この実施形態は、交差した構成部分の両側で接地面電位を等しくする構造を提供する。
他の実施形態では、接地面結合は超電導結合である。したがって、この実施形態は、交差した構成部分の両側で接地面電位を等しくする構造を製作する特定の方法を提供する。
他の実施形態では、接地面結合は超電導結合であり、超電導結合器は超電導共振器を含む。そして、この超電導結合の形状および材料は、この超電導共振器の形状および材料と同じである。したがって、この実施形態は、交差した構成部分の両側で接地面電位を等しくする構造を製作する異なる方法を提供する。
他の実施形態は、超電導結合器の上昇する区間を更に含み、この上昇する区間は、この超電導結合器の一端を、構成部分の第１の側の超電導接続の１つの区間に結合する。この実施形態は、超電導結合器の再び結合する区間を含み、この再び結合する区間は、超電導結合器の第２の端を構成部分の反対側の超電導接続の第２の区間に結合する。したがって、この実施形態は、量子処理デバイスの格子において非周辺的に位置する超電導量子処理デバイスの製作平面と実質的に平行である共平面線路平面を製作する特定の方法を提供する。
他の実施形態では、クリアランスは少なくとも閾値クリアランスに等しく、構成部分と超電導結合器との間に絶縁体が形成されてクリアランスを作る。したがって、この実施形態は、量子処理デバイスの格子において、非周辺的に位置する超電導量子処理デバイスに接続する共平面線路を、交差した構成部分から電気的そして磁気的に分離する方法を提供する。
他の実施形態では、第１の超電導デバイスは第１の量子ビットであり、第２の超電導デバイスは第２の量子ビットであり、第１の超電導デバイスの超電導接続は第１の量子ビットの読み出し線であり、第２の超電導デバイスの構成部分は第２の量子ビットの共振線である。したがって、この実施形態は、３Ｄ線路を使用することなく、共平面量子ビットの格子を製作する方法を提供する。
一実施形態は、超電導デバイスを製作するための製作方法を含む。
一実施形態は、超電導デバイスを製作するための製作システムを含む。
本発明の特性と考えられる新規な特徴は、添付の特許請求の範囲に記載されている。しかしながら、本発明の好適な使用モード、更に、目的、および、利点と同様に、本発明そのものは、添付の図面と併せて読むと、例示的な実施形態についての以下の詳細な説明を参照することによって最も良く理解されるであろう。
例示的な実施形態が実現され得る、データ処理システムのネットワークのブロック図である。 例示的な実施形態が実現され得る、データ処理システムのブロック図である。 例示的な一実施形態に従う結合共振器の実現例を示す図である。 例示的な一実施形態に従う結合共振器の他の構成例を示す図である。 例示的な一実施形態に従う結合共振器を使用したシミュレーション結果を示す図である。 例示的な一実施形態に従って結合共振器を使用した他のシミュレーション結果を示す図である。 例示的な一実施形態に従って結合共振器を使用した他のシミュレーション結果を示す図である。 例示的な一実施形態に従う格子において必要な多くの飛び越しを計算するための、１組の方程式を示す図である。
本発明を記述するために用いる例示的な実施形態は、一般に、プレーナ量子デバイスにおいて垂直接続を制限するように超電導共振器を提供することによって上記の問題および他の関連した問題に対処し解決する。例示的な実施形態は、プレーナ量子デバイスにおける垂直接続を制限するように超電導共振器を製作するための、製作方法およびシステムも提供する。
一実施形態は、超電導量子論理回路における超電導ワイヤボンド、共平面導波管（ＣＰＷ）、または、それらの何らかの組み合わせとして実現され得る超電導結合デバイスを提供する。例示的な一実施形態に従って形成された超電導結合デバイスは、共振器（以下では「結合共振器」と称する）として動作する。
ワイヤボンドは、２本の超電導の線の間に、または、超電導の構成部分とチップもしくは回路基板上の他の構成部分との間に超電導性の接合部を作るために、接合装置を用いて形成される導体である。１つの実施形態において、ワイヤボンドは、丸い断面を有する。共平面導波管は、マイクロ波周波数の信号を搬送するように設計された一種の超電導平面伝送線路である。
他の実施形態は、結合共振器のための製作方法を提供し、その方法はソフトウェア・アプリケーションとして実装され得る。製作方法の実施形態を実現するアプリケーションは、例えば、リソグラフィ・システムのような、既存の超電導の製作システムと連携して動作するように構成され得る。
記述の明快さのために、そして、それに対する如何なる限定を意味することもなく、例示的な実施形態は、格子に配置された、例示的な数の量子ビットを用いて記述されている。例示的な実施形態の技術範囲内で、異なる数の量子ビット、格子における異なる配置、量子ビット以外の超電導デバイス、または、それらの何らかの組み合わせによって一実施形態が実現され得る。一実施形態は、超電導要素に対する結合が意に反して平面から飛び出す他の超電導の共平面製作を同様に改善するために実施され得る。
更に、図面および例示的な実施形態において、結合共振器の例の概略図が使用される。結合共振器の実際の製作において、本明細書において図示も記述もされない追加の構造、または、本明細書において図示され記述されたものと異なる構造が、例示的な実施形態の技術範囲から逸脱せずに存在し得る。同様に、結合共振器の例の図示または記述された構造は、本明細書において記述されているものと同様の動作または結果を得るために、例示的な実施形態の技術範囲内で、異なる仕方で作られ得る。
本明細書において記述されているように、構造、層、および、配置の例の２次元図面において異なる仕方で陰影をつけた部分は、異なる構造、層、材料、および、配置を示すことを意図している。異なる構造、層、材料、および、配置は、当業者に知られている適切な材料を用いて作られ得る。
本明細書において示される、特別な形状、位置、配置、または、形状寸法は、そのような特性が一実施形態の特徴として明確に記述されない限り、例示的な実施形態に限定されることを意図しない。形状、位置、配置、寸法、または、それらの何らかの組み合わせは、図面および記述の明快さのためだけに選択されており、例示的な実施形態に従って目的を達成するために実際のリソグラフィで使用される可能性のある実際の形状、位置、配置、または、寸法から、誇張されているか、最小化されているか、あるいは、変更されている可能性がある。
更に、例示的な実施形態は、特定の実際または仮定の超電導デバイス（例えば、量子ビット）に関して、単なる例として、記述されている。様々な例示的な実施形態によって記述されているステップは、同様の仕方で様々なプレーナ結合共振器を製作するのに適合され得る。そのような適合化は例示的な実施形態の技術範囲内で考えられる。結合共振器は、単なる非限定的な例として、単一の超電導デバイスを越える飛び越しとして示される。この開示から、当業者は、単一の飛び越しによって２つ以上の超電導デバイスを飛び越える結合共振器を考案し製作することが可能であろう。また、そのような適合化は例示的な実施形態の技術範囲内で考えられる。結合共振器が製作される仕方でデバイスを飛び越すことは、結合共振器が製作平面から持ち上げられた経路を辿る場合であっても、そのデバイスと共平面で成されると考えられる。持ち上げられた経路が、製作平面に対して実質的に直交ではなく、結合共振器の少なくとも１つの区間において製作平面と実質的に平行であって、結合共振器の少なくとも２つの区間において製作平面に戻って結合するので、結合共振器は、共平面であると考えられる。
アプリケーションに実装されるときの一実施形態は、製作プロセスに、本明細書において記述される特定のステップを実行させる。製作プロセスのステップは、幾つかの図面において示される。全てのステップが特定の製作プロセスで必要になり得るというわけではない。幾らかの製作プロセスでは、ステップを異なる順序で実施すること、特定のステップを組み合わせること、特定のステップを削除または置き換えること、または、ステップのこれらおよび他の操作の任意の組み合わせを、例示的な実施形態の技術範囲から逸脱することなく、実行することができる。
例示的な実施形態は、単なる例として、特定の種類の材料、電気的性質、構造、配置、層、向き、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成部分、および、応用に関して記述されている。これらおよび他の同様の人為要素の如何なる具体的な明示も、本発明を限定するものであることを意図しない。これらおよび他の同様の人為要素の如何なる適切な明示も例示的な実施形態の技術範囲内で選択され得る。
例示的な実施形態は、特定の設計、アーキテクチャ、レイアウト、図表、および、ツールを単なる例として用いて記述されているが、例示的な実施形態に限定するものではない。例示的な実施形態は、他の相当する、または、同様の目的を有する設計、アーキテクチャ、レイアウト、図表、および、ツールと連携して使用され得る。
本開示における例は、記述の明快さの目的にのみ使用され、例示的な実施形態に限定するものではない。本明細書において列挙される如何なる利点も単なる例であって、例示的な実施形態に限定することを意図しない。特定の例示的な実施形態によって、追加の、または、異なる利点が実現され得る。更に、特定の例示的な一実施形態が、上記の利点のうちの、幾らかもしくは全てを有する場合もあり、または、上記の利点の何れも有しない場合もある。
図２を参照すると、この図は、例示的な一実施形態に従う結合共振器の例を示す。概略図２００は、図１の格子１００の一部を示し、一実施形態によって与えられる改善を含む。
図２００は、格子１００の非周辺エリアにある超電導デバイス（例えば、量子ビット１０２Ａ）を示す。読み出し線１０６ＡがＺ方向に造られる格子１００とは違い、一実施形態では、量子ビット１０２Ａの平面（上述したＸＹ平面）と同じ平面においてマイクロ波信号伝送線路２０２を製作する。非限定的な一例においては、線路２０２が図１の読み出し線１０６Ａの代替であり得、量子ビット１０２Ａに結合された読み出し線路２０２として動作することができる。
共平面製作のためには、格子１００のエリアにおいて、または、その近くにおいて、線路２０２が、同じ平面（すなわち、ＸＹ平面）内の他の構成部分（交差した構成部分）と交差しなければならない。そのようなエリアにおいて、一実施形態では、結合共振器２０４を製作する。結合共振器２０４は、１つの区間（上昇する区間２０４Ａ）において平面から離れ、他の区間（持ち上げられた区間２０４Ｂ）において平面から実質的に離れたまま（必ずしも平行でなく）延び、第３の区間（再び結合する区間２０４Ｃ）において平面と再び結合することによって、平面の上方に持ち上げられる。この実施形態は、少なくとも持ち上げられた区間２０４Ｂが交差した構成部分を飛び越えるという仕方で、結合共振器２０４の１つまたは区間２０４Ａから２０４Ｃを配置する。２つ以上の区間２０４Ａから２０４Ｃが単一区間として１つにされることもできる（図２中の例、図２００Ｃを参照）。
交差した構成部分を越える飛び越しは、少なくとも閾値クリアランスだけ、交差した構成部分をクリアする、または、上を通過することを意味する。１つの実施形態においては、閾値クリアランスは、交差した構成部分によって作られる磁場が結合共振器を通過する信号によって作られる磁場によって事実上乱されない（無視できる量だけ乱される）ままである距離に少なくとも等しい。１つの実施形態においては、閾値クリアランスは、ＸＹ平面上の交差した構成部分の上方に作られた絶縁構造の高さである。
結合共振器２０４はスパンを有する。結合共振器のスパンは、その長さのあらゆる部分が交差した構成部分から少なくとも閾値クリアランスの距離だけ離れている結合共振器の長さである。１つの実施形態においては、スパンは、上昇する区間２０４Ａ、持ち上げられた区間２０４Ｂ、および、再び結合する区間２０４Ｃを含む。他の実施形態では、スパンは持ち上げられた区間２０４Ｂだけを含んで、上昇および再び結合する区間２０４Ａおよび２０４Ｃを含まない。違いは、上昇する区間２０４Ａおよび再び結合する区間２０４Ｃが作られる仕方にある。結合共振器の様々な区間を作る幾つかの非限定的な仕方の例が図２の概略図２００Ａ、２００Ｂ、および、２００Ｃにおいて示されている。
再び結合する区間２０４Ｃが平面と再び結合した後、線路２０２が続く。任意の数の結合共振器２０４が同様の仕方で線路２０２に含まれ得る。所与の線路２０２内に様々な結合共振器２０４が互いとは異なる仕方で形成され得る。可能な相違点の幾つかの例が図２００Ａ、２００Ｂ、および、２００Ｃに示されている。
図３を参照すると、この図は、例示的な一実施形態に従う結合共振器の実現例を示す。図３００は、１つまたは複数の超電導デバイスがそのＸＹ平面内で図示されるように作られる超電導チップ（または、ダイ）３０２を示す。例えば、チップ３０２は、図１による格子１００を含むことができる。超電導デバイス１０２Ａは格子１００の量子ビット１０２Ａである。線路２０２は、量子ビット１０２Ａのための読み出し線路でもよい。線路２０２は、量子ビット１０２Ａから始まって、結合共振器２０４の非限定的な出現を含み、目的地（図示せず）へと続く。
非限定的な例であるだけとして、２００ミクロンの閾値クリアランスおよび１ミリメートル（ｍｍ）のスパンを有する結合共振器２０４が図３に示されている。結合共振器２０４の前後の線路２０２の長さは、例示的な実施形態の目的には重要でない。
図４を参照すると、この図は、例示的な一実施形態に従う結合共振器の他の構成例を示す。構成４００において、量子ビット１０２および１０２Ａは、図１において示されるように格子１００に加わっている。量子ビット１０２Ａは、図３について述べたような線路２０２を備えている。量子ビット１０２は線路４０２を有し、線路４０２は、特定の製作に応じて、量子ビット１０２と関連した共振線１０４または読み出し線１０６であり得る。線路４０２は、結合共振器４０４と交差した構成部分を形成する。結合共振器４０４は、図３において示される結合共振器２０４の一例である。
線路２０２および４０２は、示されるように製作平面を接地面４０６Ａ、４０６Ｂ、４０６Ｃ、および、４０６Ｄに分ける。交差した構成部分４０２の両側の接地面の信号および電位（電圧）（集合的に「接地面の電位」と称される）は、等しくされなければならない。この均等化は、結合共振器４０４を含む線路２０２の両側で実行されなければならない。例えば、接地面４０６Ａの電位は接地面４０６Ｂの電位と等しくされなければならず、接地面４０６Ｃの電位は接地面４０６Ｄの電位と等しくされなければならない。
このように接地面電位の均等化のために、結合共振器４０４は、追加の超電導結合を含む。１つの実施形態において、超電導結合４０８は接地面４０６Ａおよび４０６Ｂの電位を等しくするために形成され、超電導結合４１０は接地面４０６Ｃおよび４０６Ｄの電位を等しくするために形成される。１つの実施形態において、結合４０８および４１０は、結合共振器４０４と実質上同じ方法および材料を用いて作られる。
結合４０８および４１０は、各々、区間２０４Ａと類似の上昇する区間、区間２０４Ｂと類似の持ち上げられた区間、および、区間２０４Ｃと類似の再び結合する区間を含むことができる。結合４０８の上昇する区間、持ち上げられた区間、および、再び結合する区間のうちの１つまたは複数は１つにされ得る。同様に、結合４１０の上昇する区間、持ち上げられた区間、および、再び結合する区間の１つまたは複数は１つにされ得る。
４つの接地面４０６Ａから４０６Ｄだけが示されたが、ある実施においては、示されたものとは違い、様々な構成成分をレイアウトすることによって５つ以上の接地面を作る場合がある。したがって、等電位化が、２対より多い接地面にわたって必要な場合がある。ある実施で要求される数だけの接地面の対にわたって電位を等しくするために、結合４０８または４１０あるいはそれらの両方と同様の結合が、本明細書において記述されている仕方で作られ得る。結合４０８は、結合４１０とは異なる仕方でも（例えば、異なる、製作方法、超電導材料、区間、サイズ、クリアランス、スパン、または、それらの何らかの組み合わせを用いて）作られ得る。
図５を参照すると、この図は、例示的な一実施形態に従う結合共振器を使用したシミュレーション結果を示す。このシミュレーションにおいて図４の構成４００が使用される。共振における電界シミュレーションは、結合４０８および４１０と共に結合共振器４０４が、量子ビット１０２からの線路４０２上の４．７５ギガヘルツ（ＧＨｚ）の信号によって生成される約２．０７ｅ＋０２ｄＢの電界を妨げないことを確認している。すなわち、結合４０８および４１０と共に結合共振器４０４は、如何なる有意の仕方でも電界を歪ませない。
図６を参照すると、この図は、例示的な一実施形態に従う結合共振器を使用した他のシミュレーション結果を示す。このシミュレーションにおいて図４の構成４００が使用される。共振における電界シミュレーションは、結合４０８および４１０と共に結合共振器４０４が、量子ビット１０２Ａからの線路２０２上の５．２ＧＨｚの信号によって生成される約１．１５ｅ＋０２ｄＢの電界を歪ませない、または、損失を発生させないことを確認している。
図７を参照すると、この図は、例示的な一実施形態に従う結合共振器を使用した他のシミュレーション結果を示す。グラフ７００は、結合４０８および４１０ならびに結合共振器４０４と交差した構成部分４０２との間の磁気クロストークが、２つの異なる測定設定の下で、−５０ｄＢの許容閾値より十分下にあることを証明している。
図８を参照すると、この図は、例示的な一実施形態に従う格子において必要な飛び越しの数を計算するための１組の方程式を示す。方程式の組８００では、格子の各辺がＮ個の量子ビットを有する正方形の格子を仮定する。組８００は、格子において必要である飛び越しの数Ｊを与える。具体的には、（電位接地面均等化のための対応する結合が結合共振器と共に含まれると仮定すると、）Ｊは、線路の３Ｄ製作を必要とする非周辺量子ビットがないような格子において必要である結合共振器の数を含む。
本発明の様々な実施形態は、関連した図面を参照して本明細書において記述されている。本発明の技術範囲から逸脱しない範囲で代替の実施形態が考案され得る。様々な接続および位置関係（例えば、上に、下に、隣接して、その他）が、後に続く記述および図面における要素間で明らかにされているが、向きが変えられても記述されている機能が維持されるときには、本明細書において記述されている位置関係の多くが向きに無関係であることを当業者は認識するであろう。これらの接続または位置関係あるいはこれらの両方は、特に明記しない限り、直接的または間接的であり得、本発明はこの点で限定的であることを意図しない。したがって、実在する物同士の結合は直接または間接的な結合を意味し得、実在する物同士の間の位置関係は直接的または間接的な位置関係であり得る。間接的な位置関係の例として、本記述における、層「Ｂ」の上に層「Ａ」を形成することへの言及は、層「Ａ」および層「Ｂ」の関連する特性および機能がそれらの間に１つまたは複数の中間層があっても実質的に変えられない限り、１つまたは複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」の間にあるという状況を含む。
以下の定義および短縮が、請求項および明細書の解釈のために使用されることとする。本明細書において使用されるとき、「含む（comprises, comprising）」、「備える（includes,including）」、「有する（has, having）」、または「含有する（contains, containing）」等の用語、あるいは、それらの任意の他の変形は、非排他的包含をカバーすることを意図する。例えば、要素のリストを含む、構成物、混合物、プロセス、方法、物品、もしくは、装置は、必ずしもそれらの要素だけに限られず、明確に列挙されない、または、そのような構成物、混合物、プロセス、方法、物品、もしくは、装置に特有でない、他の要素も含むことができる。
加えて、本明細書においては、「例示的な」という用語が、「例、実例、または、説明として提示する」ことを意味するために使用される。本明細書において「例示的」として記述される如何なる実施形態または設計も、必ずしも、他の実施形態または設計よりも好適または有利であると解釈されるべきであるというわけではない。「少なくとも１つ」および「１つまたは複数」という用語は、１以上の如何なる整数（すなわち、１、２、３、４等）をも含むように理解される。「複数」という用語は、２以上の如何なる整数（すなわち、２、３、４、５等）をも含むと理解される。「接続」という用語は、間接的な「接続」および直接的な「接続」を含むことができる。
本明細書における「一実施形態」、「実施形態」、「例としての実施形態」等の言及は、記述されている実施形態が特定の特徴、構造、または、特性を含むことができることを示すが、あらゆる実施形態は、特定の特徴、構造、または、特性を含む場合も含まない場合もあり得る。更に、そのような句が、必ずしも、同じ実施形態を指しているというわけではない。更に、特定の特徴、構造、または、特性が一実施形態に関連して記述されるときに、明示的に記述されているか否かを問わず、当業者の知識の範囲内において、他の実施形態に関連するそのような特徴、構造、または、特性に影響を及ぼすということがあると考える。
「約」、「実質的に」、「およそ」等の用語、および、それらの変形は、本願出願時に利用可能な機器に基づく特定の量の測定と関連した誤差の程度を含むことを意図する。例えば、「約」は、所与の値の±８％または５％または２％の範囲を含むことができる。
本発明の様々な実施形態の記述は、説明のために提示されたが、網羅的であることも、または、開示された実施形態に限定されることも意図しない。記述されている実施形態の技術範囲および思想から逸脱しない範囲で多くの修正および変更が当業者にとって明らかである。実施形態の原理、実際的応用、もしくは、市場で見つけられる技術を越える技術的な改良を最も良く説明するために、または、当業者が本明細書において記述されている実施形態を理解することを可能にするために本明細書において用いられる用語は選ばれている。
１００ 表面符号アーキテクチャ（ＳＣＡ）
１０２，１０２Ａ 量子ビット
１０４ 共振線
１０６，１０６Ａ 読み出し線
２０２ マイクロ波信号伝送線路
２０４ 結合共振器
３０２ 超電導チップ
４０２ 線路
４０４ 結合共振器
４０６Ａ〜４０６Ｄ 接地面
４０８，４１０ 超電導結合

Claims (25)

  1. 超電導結合デバイスであって、
    格子内において相互接続する１組の超電導デバイスであって、超電導接続が、単一の２次元の製作平面内に位置する第２の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記１組のうちの第１の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記１組の超電導デバイスと、
    前記第１の超電導デバイスの前記超電導接続において形成される超電導結合器であって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第２の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記超電導結合器と、
    前記構成部分の第１の側の第１の接地面であって、前記超電導結合デバイスは前記第１の接地面の電位を前記構成部分の第２の側の第２の接地面の電位と等しくする、前記第１の接地面と
    を含む、超電導結合デバイス。
  2. 前記超電導結合器が共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項１に記載の超電導結合デバイス。
  3. 前記超電導結合器は共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項１に記載の超電導結合デバイス。
  4. 前記第１の接地面と前記第２の接地面との間の接地面結合を更に含む、請求項１に記載の超電導結合デバイス。
  5. 前記接地面結合が超電導結合である、請求項４に記載の超電導結合デバイス。
  6. 前記接地面結合が超電導結合であり、前記超電導結合器が超電導共振器を含み、前記超電導結合の形状および材料が、前記超電導共振器の形状および材料と同じである、請求項４に記載の超電導結合デバイス。
  7. 前記超電導結合器の上昇する区間であって、前記上昇する区間は、前記超電導結合器の一端を、前記構成部分の前記第１の側の前記超電導接続の１つの区間に結合する、前記上昇する区間と、
    前記超電導結合器の再び結合する区間であって、前記再び結合する区間は、前記超電導結合器の第２の端を、前記構成部分の反対側の前記超電導接続の第２の区間に結合する、前記再び結合する区間と
    を更に含む、請求項１に記載の超電導結合デバイス。
  8. 前記クリアランスは少なくとも閾値クリアランスに等しく、前記構成部分と前記超電導結合器との間に絶縁体が形成されて前記クリアランスを作る、請求項１に記載の超電導結合デバイス。
  9. 前記第１の超電導デバイスは第１の量子ビットであり、前記第２の超電導デバイスは第２の量子ビットであり、前記第１の超電導デバイスの前記超電導接続は前記第１の量子ビットの読み出し線であり、前記第２の超電導デバイスの前記構成部分は前記第２の量子ビットの共振線である、請求項１に記載の超電導結合デバイス。
  10. 格子内に１組の超電導デバイスを相互接続することであって、超電導接続が、単一の２次元の製作平面内に位置する第２の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記１組のうちの第１の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記相互接続することと、
    前記第１の超電導デバイスの前記超電導接続において超電導結合デバイスを形成することであって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第２の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記形成することと、
    前記超電導結合デバイスを用いて、前記構成部分の第１の側の第１の接地面の電位を、前記構成部分の第２の側の第２の接地面と等しくすることと
    を含む方法。
  11. 前記超電導結合デバイスが共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項１０に記載の方法。
  12. 前記超電導結合デバイスは共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項１０に記載の方法。
  13. 前記超電導結合デバイスを形成することの一部分として、前記第１の接地面と前記第２の接地面との間に接地面結合を形成することを更に含む、請求項１０に記載の方法。
  14. 前記接地面結合が超電導結合である、請求項１３に記載の方法。
  15. 前記接地面結合が超電導結合であり、前記超電導結合デバイスが超電導共振器を更に含み、前記超電導共振器および前記超電導結合は異なる超電導材料を用いて形成される、請求項１３に記載の方法。
  16. 前記結合共振器の上昇する区間を形成することであって、前記上昇する区間は、前記結合共振器の一端を、前記構成部分の前記第１の側の前記超電導接続の１つの区間に結合する、前記上昇する区間を形成することと、
    前記超電導結合デバイスの再び結合する区間を形成することであって、前記再び結合する区間は、前記超電導結合デバイスの第２の端を、前記構成部分の反対側の前記超電導接続の第２の区間に結合する、前記再び結合する区間を形成することと
    を更に含む、請求項１０に記載の方法。
  17. 前記クリアランスは少なくとも閾値クリアランスに等しく、前記構成部分と前記超電導結合デバイスとの間に絶縁体が形成されて前記クリアランスを作る、請求項１０に記載の方法。
  18. 前記第１の超電導デバイスは第１の量子ビットであり、前記第２の超電導デバイスは第２の量子ビットであり、前記第１の超電導デバイスの前記超電導接続は前記第１の量子ビットの読み出し線であり、前記第２の超電導デバイスの前記構成部分は前記第２の量子ビットの共振線である、請求項１０に記載の方法。
  19. リソグラフィ・コンポーネントを備える超電導体製作システムであって、前記超電導体製作システムは、超電導体デバイスを製作するためにダイに対して動作するときに複数のオペレーションを実行し、前記複数のオペレーションは、
    格子内に１組の超電導デバイスを相互接続することであって、超電導接続が、単一の２次元の製作平面内に位置する第２の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記１組のうちの第１の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記相互接続することと、
    前記第１の超電導デバイスの前記超電導接続において超電導結合デバイスを形成することであって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第２の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記形成することと、
    前記超電導結合デバイスを用いて、前記構成部分の第１の側の第１の接地面の電位を、前記構成部分の第２の側の第２の接地面と等しくすることと
    を含む、超電導体製作システム。
  20. 前記超電導結合デバイスが共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項１９に記載の超電導体製作システム。
  21. 前記超電導結合デバイスは共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項１９に記載の超電導体製作システム。
  22. 前記超電導結合デバイスを形成することの一部分として、前記第１の接地面と前記第２の接地面との間に接地面結合を形成することを更に含む、請求項１９に記載の超電導体製作システム。
  23. 前記接地面結合が超電導結合である、請求項２２に記載の超電導体製作システム。
  24. 前記接地面結合が超電導結合であり、前記超電導結合デバイスが超電導共振器を更に含み、前記超電導共振器および前記超電導結合は異なる超電導材料を用いて形成される、請求項２２に記載の超電導体製作システム。
  25. 前記結合共振器の上昇する区間を形成することであって、前記上昇する区間は、前記結合共振器の一端を、前記構成部分の前記第１の側の前記超電導接続の１つの区間に結合する、前記上昇する区間を形成することと、
    前記超電導結合デバイスの再び結合する区間を形成することであって、前記再び結合する区間は、前記超電導結合デバイスの第２の端を、前記構成部分の反対側の前記超電導接続の第２の区間に結合する、前記再び結合する区間を形成することと
    を更に含む、請求項１９に記載の超電導体製作システム。
JP2020520753A 2017-10-30 2017-12-13 プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 Active JP6951568B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/797,777 US10381708B2 (en) 2017-10-30 2017-10-30 Superconducting resonator to limit vertical connections in planar quantum devices
US15/797,777 2017-10-30
PCT/IB2017/057895 WO2019086942A1 (en) 2017-10-30 2017-12-13 Superconducting resonator to limit vertical connections in planar quantum devices

Publications (2)

Publication Number Publication Date
JP2021501461A true JP2021501461A (ja) 2021-01-14
JP6951568B2 JP6951568B2 (ja) 2021-10-20

Family

ID=66244297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020520753A Active JP6951568B2 (ja) 2017-10-30 2017-12-13 プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器

Country Status (6)

Country Link
US (2) US10381708B2 (ja)
JP (1) JP6951568B2 (ja)
CN (1) CN111226323B (ja)
DE (1) DE112017007883B4 (ja)
GB (1) GB2580280B (ja)
WO (1) WO2019086942A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381708B2 (en) * 2017-10-30 2019-08-13 International Business Machines Corporation Superconducting resonator to limit vertical connections in planar quantum devices
US10858240B2 (en) 2018-03-05 2020-12-08 California Institute Of Technology Techniques for bidirectional transduction of quantum level signals between optical and microwave frequencies using a common acoustic intermediary
US10916821B2 (en) * 2018-03-05 2021-02-09 California Institute Of Technology Metamaterial waveguides and shielded bridges for quantum circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524026A (ja) * 2008-03-24 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド アナログ処理用のシステム、装置、および方法
US20160071021A1 (en) * 2014-09-09 2016-03-10 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor via reduced readouts
US20160364653A1 (en) * 2015-06-12 2016-12-15 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434347A (en) 1981-08-19 1984-02-28 Fairchild Camera And Instrument Corporation Lead frame wire bonding by preheating
US5338897A (en) 1991-07-30 1994-08-16 Texas Instruments, Incorporated Coaxial shield for a semiconductor device
US6483406B1 (en) * 1998-07-31 2002-11-19 Kyocera Corporation High-frequency module using slot coupling
US6791109B2 (en) * 2001-12-17 2004-09-14 D-Wave Systems, Inc. Finger SQUID qubit device
US7045811B2 (en) 2002-12-16 2006-05-16 The University Of Utah Research Foundation Signal amplification using architectures of nanodots and connecting channels
US7566896B2 (en) 2004-08-31 2009-07-28 Microsoft Corporation Lattice platforms for performing quantum computations
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7778951B2 (en) 2006-08-02 2010-08-17 The Mitre Corporation Efficient construction of quantum computational clusters using Hadamard rotations
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
WO2009052621A1 (en) * 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US8912862B2 (en) * 2009-09-08 2014-12-16 Siklu Communication ltd. Impedance matching between a bare-die integrated circuit and a transmission line on a laminated PCB
US20160104073A1 (en) * 2012-12-05 2016-04-14 The United States Of America As Represented By The Secretary Of Commerce Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
US9111230B2 (en) 2013-03-14 2015-08-18 International Business Machines Corporation Frequency arrangement for surface code on a superconducting lattice
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
US9183508B2 (en) * 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
EP3828782A1 (en) * 2014-02-28 2021-06-02 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US9614270B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Superconducting airbridge crossover using superconducting sacrificial material
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US10748960B2 (en) 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate doping
US10074056B2 (en) * 2016-08-01 2018-09-11 Northrop Grumman Systems Corporation Quantum operations with passive noise suppression
US10381708B2 (en) * 2017-10-30 2019-08-13 International Business Machines Corporation Superconducting resonator to limit vertical connections in planar quantum devices
US10468578B2 (en) * 2018-02-20 2019-11-05 Intel Corporation Package substrates with top superconductor layers for qubit devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524026A (ja) * 2008-03-24 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド アナログ処理用のシステム、装置、および方法
US20160071021A1 (en) * 2014-09-09 2016-03-10 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor via reduced readouts
US20160364653A1 (en) * 2015-06-12 2016-12-15 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing

Also Published As

Publication number Publication date
US10381708B2 (en) 2019-08-13
JP6951568B2 (ja) 2021-10-20
DE112017007883T5 (de) 2020-05-07
WO2019086942A1 (en) 2019-05-09
CN111226323B (zh) 2023-05-23
GB202007788D0 (en) 2020-07-08
DE112017007883B4 (de) 2021-07-29
CN111226323A (zh) 2020-06-02
GB2580280A (en) 2020-07-15
US20190319330A1 (en) 2019-10-17
US20190131685A1 (en) 2019-05-02
US10833390B2 (en) 2020-11-10
GB2580280B (en) 2020-12-23

Similar Documents

Publication Publication Date Title
JP6951568B2 (ja) プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器
CN110796256B (zh) 一种量子芯片结构及制备方法
CN101170106B (zh) 叠层芯片封装及其制造方法和系统
JP2021504936A (ja) 超電導部分ｔｓｖを用いたトランスモン・キュービット用の後面結合
WO2021103530A1 (zh) 二维可扩展超导量子比特结构及其腔模控制方法
JP6106279B2 (ja) 予め規定される電流帰還を有するインダクタ構造
US11812672B2 (en) Quantum computing device and system
KR101706834B1 (ko) 터치 패널 및 그 제조 방법
CN104698665B (zh) 触控显示面板结构及其形成方法、触控显示装置
TW201727522A (zh) Xor邏輯電路
CN210515357U (zh) 一种量子芯片结构
JP2022522637A (ja) 固定周波数量子ビットの共振周波数調整
JP2017531312A (ja) 超電導回路用の接地グリッド
US9972566B2 (en) Interconnect array pattern with a 3:1 signal-to-ground ratio
CN104216566A (zh) 触控面板
JP7410125B2 (ja) 量子計算チップのためのワイヤボンド・クロストーク減少
CN115271081B (zh) 一种控制线路、版图结构以及倒装芯片
CN217655544U (zh) 一种电路结构、量子芯片以及量子计算机
US7671273B2 (en) Method and apparatus for facilitating signal transmission using differential transmission lines
CN107635350B (zh) 电路板组件及移动终端
TW202127552A (zh) 積體電路
CN218214168U (zh) 一种量子芯片及量子计算机
CN116596078B (zh) 一种双层微波量子计算芯片
CN117500364A (zh) 一种量子芯片及量子计算机

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210924

R150 Certificate of patent or registration of utility model

Ref document number: 6951568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150