JP2021501461A - プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 - Google Patents
プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 Download PDFInfo
- Publication number
- JP2021501461A JP2021501461A JP2020520753A JP2020520753A JP2021501461A JP 2021501461 A JP2021501461 A JP 2021501461A JP 2020520753 A JP2020520753 A JP 2020520753A JP 2020520753 A JP2020520753 A JP 2020520753A JP 2021501461 A JP2021501461 A JP 2021501461A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- coupling
- resonator
- component
- coupling device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/086—Coplanar waveguide resonators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
- H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20381—Special shape resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biophysics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
102,102A 量子ビット
104 共振線
106,106A 読み出し線
202 マイクロ波信号伝送線路
204 結合共振器
302 超電導チップ
402 線路
404 結合共振器
406A〜406D 接地面
408,410 超電導結合
Claims (25)
- 超電導結合デバイスであって、
格子内において相互接続する1組の超電導デバイスであって、超電導接続が、単一の2次元の製作平面内に位置する第2の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記1組のうちの第1の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記1組の超電導デバイスと、
前記第1の超電導デバイスの前記超電導接続において形成される超電導結合器であって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第2の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記超電導結合器と、
前記構成部分の第1の側の第1の接地面であって、前記超電導結合デバイスは前記第1の接地面の電位を前記構成部分の第2の側の第2の接地面の電位と等しくする、前記第1の接地面と
を含む、超電導結合デバイス。 - 前記超電導結合器が共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項1に記載の超電導結合デバイス。
- 前記超電導結合器は共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項1に記載の超電導結合デバイス。
- 前記第1の接地面と前記第2の接地面との間の接地面結合を更に含む、請求項1に記載の超電導結合デバイス。
- 前記接地面結合が超電導結合である、請求項4に記載の超電導結合デバイス。
- 前記接地面結合が超電導結合であり、前記超電導結合器が超電導共振器を含み、前記超電導結合の形状および材料が、前記超電導共振器の形状および材料と同じである、請求項4に記載の超電導結合デバイス。
- 前記超電導結合器の上昇する区間であって、前記上昇する区間は、前記超電導結合器の一端を、前記構成部分の前記第1の側の前記超電導接続の1つの区間に結合する、前記上昇する区間と、
前記超電導結合器の再び結合する区間であって、前記再び結合する区間は、前記超電導結合器の第2の端を、前記構成部分の反対側の前記超電導接続の第2の区間に結合する、前記再び結合する区間と
を更に含む、請求項1に記載の超電導結合デバイス。 - 前記クリアランスは少なくとも閾値クリアランスに等しく、前記構成部分と前記超電導結合器との間に絶縁体が形成されて前記クリアランスを作る、請求項1に記載の超電導結合デバイス。
- 前記第1の超電導デバイスは第1の量子ビットであり、前記第2の超電導デバイスは第2の量子ビットであり、前記第1の超電導デバイスの前記超電導接続は前記第1の量子ビットの読み出し線であり、前記第2の超電導デバイスの前記構成部分は前記第2の量子ビットの共振線である、請求項1に記載の超電導結合デバイス。
- 格子内に1組の超電導デバイスを相互接続することであって、超電導接続が、単一の2次元の製作平面内に位置する第2の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記1組のうちの第1の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記相互接続することと、
前記第1の超電導デバイスの前記超電導接続において超電導結合デバイスを形成することであって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第2の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記形成することと、
前記超電導結合デバイスを用いて、前記構成部分の第1の側の第1の接地面の電位を、前記構成部分の第2の側の第2の接地面と等しくすることと
を含む方法。 - 前記超電導結合デバイスが共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項10に記載の方法。
- 前記超電導結合デバイスは共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項10に記載の方法。
- 前記超電導結合デバイスを形成することの一部分として、前記第1の接地面と前記第2の接地面との間に接地面結合を形成することを更に含む、請求項10に記載の方法。
- 前記接地面結合が超電導結合である、請求項13に記載の方法。
- 前記接地面結合が超電導結合であり、前記超電導結合デバイスが超電導共振器を更に含み、前記超電導共振器および前記超電導結合は異なる超電導材料を用いて形成される、請求項13に記載の方法。
- 前記結合共振器の上昇する区間を形成することであって、前記上昇する区間は、前記結合共振器の一端を、前記構成部分の前記第1の側の前記超電導接続の1つの区間に結合する、前記上昇する区間を形成することと、
前記超電導結合デバイスの再び結合する区間を形成することであって、前記再び結合する区間は、前記超電導結合デバイスの第2の端を、前記構成部分の反対側の前記超電導接続の第2の区間に結合する、前記再び結合する区間を形成することと
を更に含む、請求項10に記載の方法。 - 前記クリアランスは少なくとも閾値クリアランスに等しく、前記構成部分と前記超電導結合デバイスとの間に絶縁体が形成されて前記クリアランスを作る、請求項10に記載の方法。
- 前記第1の超電導デバイスは第1の量子ビットであり、前記第2の超電導デバイスは第2の量子ビットであり、前記第1の超電導デバイスの前記超電導接続は前記第1の量子ビットの読み出し線であり、前記第2の超電導デバイスの前記構成部分は前記第2の量子ビットの共振線である、請求項10に記載の方法。
- リソグラフィ・コンポーネントを備える超電導体製作システムであって、前記超電導体製作システムは、超電導体デバイスを製作するためにダイに対して動作するときに複数のオペレーションを実行し、前記複数のオペレーションは、
格子内に1組の超電導デバイスを相互接続することであって、超電導接続が、単一の2次元の製作平面内に位置する第2の超電導デバイスの構成部分と交差することによって、前記製作平面内に留まったまま、前記1組のうちの第1の超電導デバイスに到達することのみできるように、前記格子が前記製作平面内に作られる、前記相互接続することと、
前記第1の超電導デバイスの前記超電導接続において超電導結合デバイスを形成することであって、前記超電導結合デバイスはスパンおよびクリアランス高さを有し、前記超電導結合デバイスの区間は、平行な平面内において前記第2の超電導デバイスの前記構成部分から前記クリアランスだけ離れている、前記形成することと、
前記超電導結合デバイスを用いて、前記構成部分の第1の側の第1の接地面の電位を、前記構成部分の第2の側の第2の接地面と等しくすることと
を含む、超電導体製作システム。 - 前記超電導結合デバイスが共振器を含み、前記共振器がワイヤボンドを用いて形成される、請求項19に記載の超電導体製作システム。
- 前記超電導結合デバイスは共振器を含み、前記共振器が共平面導波管を用いて形成される、請求項19に記載の超電導体製作システム。
- 前記超電導結合デバイスを形成することの一部分として、前記第1の接地面と前記第2の接地面との間に接地面結合を形成することを更に含む、請求項19に記載の超電導体製作システム。
- 前記接地面結合が超電導結合である、請求項22に記載の超電導体製作システム。
- 前記接地面結合が超電導結合であり、前記超電導結合デバイスが超電導共振器を更に含み、前記超電導共振器および前記超電導結合は異なる超電導材料を用いて形成される、請求項22に記載の超電導体製作システム。
- 前記結合共振器の上昇する区間を形成することであって、前記上昇する区間は、前記結合共振器の一端を、前記構成部分の前記第1の側の前記超電導接続の1つの区間に結合する、前記上昇する区間を形成することと、
前記超電導結合デバイスの再び結合する区間を形成することであって、前記再び結合する区間は、前記超電導結合デバイスの第2の端を、前記構成部分の反対側の前記超電導接続の第2の区間に結合する、前記再び結合する区間を形成することと
を更に含む、請求項19に記載の超電導体製作システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/797,777 US10381708B2 (en) | 2017-10-30 | 2017-10-30 | Superconducting resonator to limit vertical connections in planar quantum devices |
US15/797,777 | 2017-10-30 | ||
PCT/IB2017/057895 WO2019086942A1 (en) | 2017-10-30 | 2017-12-13 | Superconducting resonator to limit vertical connections in planar quantum devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021501461A true JP2021501461A (ja) | 2021-01-14 |
JP6951568B2 JP6951568B2 (ja) | 2021-10-20 |
Family
ID=66244297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020520753A Active JP6951568B2 (ja) | 2017-10-30 | 2017-12-13 | プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10381708B2 (ja) |
JP (1) | JP6951568B2 (ja) |
CN (1) | CN111226323B (ja) |
DE (1) | DE112017007883B4 (ja) |
GB (1) | GB2580280B (ja) |
WO (1) | WO2019086942A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10381708B2 (en) * | 2017-10-30 | 2019-08-13 | International Business Machines Corporation | Superconducting resonator to limit vertical connections in planar quantum devices |
US10916821B2 (en) * | 2018-03-05 | 2021-02-09 | California Institute Of Technology | Metamaterial waveguides and shielded bridges for quantum circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011524026A (ja) * | 2008-03-24 | 2011-08-25 | ディー−ウェイブ システムズ,インコーポレイテッド | アナログ処理用のシステム、装置、および方法 |
US20160071021A1 (en) * | 2014-09-09 | 2016-03-10 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
US20160364653A1 (en) * | 2015-06-12 | 2016-12-15 | International Business Machines Corporation | Modular array of vertically integrated superconducting qubit devices for scalable quantum computing |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4434347A (en) | 1981-08-19 | 1984-02-28 | Fairchild Camera And Instrument Corporation | Lead frame wire bonding by preheating |
US5338897A (en) | 1991-07-30 | 1994-08-16 | Texas Instruments, Incorporated | Coaxial shield for a semiconductor device |
US6483406B1 (en) * | 1998-07-31 | 2002-11-19 | Kyocera Corporation | High-frequency module using slot coupling |
US6791109B2 (en) * | 2001-12-17 | 2004-09-14 | D-Wave Systems, Inc. | Finger SQUID qubit device |
US7045811B2 (en) | 2002-12-16 | 2006-05-16 | The University Of Utah Research Foundation | Signal amplification using architectures of nanodots and connecting channels |
US7566896B2 (en) | 2004-08-31 | 2009-07-28 | Microsoft Corporation | Lattice platforms for performing quantum computations |
US7533068B2 (en) * | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
US7778951B2 (en) | 2006-08-02 | 2010-08-17 | The Mitre Corporation | Efficient construction of quantum computational clusters using Hadamard rotations |
US7995371B2 (en) * | 2007-07-26 | 2011-08-09 | Unity Semiconductor Corporation | Threshold device for a memory array |
WO2009052621A1 (en) * | 2007-10-22 | 2009-04-30 | D-Wave Systems Inc. | Systems, methods, and apparatus for electrical filters and input/output systems |
US8912862B2 (en) * | 2009-09-08 | 2014-12-16 | Siklu Communication ltd. | Impedance matching between a bare-die integrated circuit and a transmission line on a laminated PCB |
US20160104073A1 (en) * | 2012-12-05 | 2016-04-14 | The United States Of America As Represented By The Secretary Of Commerce | Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane |
US9111230B2 (en) | 2013-03-14 | 2015-08-18 | International Business Machines Corporation | Frequency arrangement for surface code on a superconducting lattice |
US9219298B2 (en) | 2013-03-15 | 2015-12-22 | International Business Machines Corporation | Removal of spurious microwave modes via flip-chip crossover |
US9183508B2 (en) * | 2013-08-07 | 2015-11-10 | D-Wave Systems Inc. | Systems and devices for quantum processor architectures |
US10496934B2 (en) * | 2014-02-28 | 2019-12-03 | Rigetti & Co, Inc. | Housing qubit devices in an electromagnetic waveguide system |
US9614270B2 (en) | 2015-04-30 | 2017-04-04 | International Business Machines Corporation | Superconducting airbridge crossover using superconducting sacrificial material |
US10042805B2 (en) * | 2016-01-21 | 2018-08-07 | Northrop Grumman Systems Corporation | Tunable bus-mediated coupling between remote qubits |
US10748960B2 (en) | 2016-07-01 | 2020-08-18 | Intel Corporation | Interconnects below qubit plane by substrate doping |
US10074056B2 (en) * | 2016-08-01 | 2018-09-11 | Northrop Grumman Systems Corporation | Quantum operations with passive noise suppression |
US10381708B2 (en) * | 2017-10-30 | 2019-08-13 | International Business Machines Corporation | Superconducting resonator to limit vertical connections in planar quantum devices |
US10468578B2 (en) * | 2018-02-20 | 2019-11-05 | Intel Corporation | Package substrates with top superconductor layers for qubit devices |
-
2017
- 2017-10-30 US US15/797,777 patent/US10381708B2/en active Active
- 2017-12-13 CN CN201780095940.5A patent/CN111226323B/zh active Active
- 2017-12-13 DE DE112017007883.0T patent/DE112017007883B4/de active Active
- 2017-12-13 JP JP2020520753A patent/JP6951568B2/ja active Active
- 2017-12-13 WO PCT/IB2017/057895 patent/WO2019086942A1/en active Application Filing
- 2017-12-13 GB GB2007788.9A patent/GB2580280B/en active Active
-
2019
- 2019-06-28 US US16/457,142 patent/US10833390B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011524026A (ja) * | 2008-03-24 | 2011-08-25 | ディー−ウェイブ システムズ,インコーポレイテッド | アナログ処理用のシステム、装置、および方法 |
US20160071021A1 (en) * | 2014-09-09 | 2016-03-10 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
US20160364653A1 (en) * | 2015-06-12 | 2016-12-15 | International Business Machines Corporation | Modular array of vertically integrated superconducting qubit devices for scalable quantum computing |
Also Published As
Publication number | Publication date |
---|---|
WO2019086942A1 (en) | 2019-05-09 |
GB2580280B (en) | 2020-12-23 |
US20190131685A1 (en) | 2019-05-02 |
GB202007788D0 (en) | 2020-07-08 |
US10381708B2 (en) | 2019-08-13 |
CN111226323B (zh) | 2023-05-23 |
US20190319330A1 (en) | 2019-10-17 |
CN111226323A (zh) | 2020-06-02 |
DE112017007883T5 (de) | 2020-05-07 |
US10833390B2 (en) | 2020-11-10 |
JP6951568B2 (ja) | 2021-10-20 |
GB2580280A (en) | 2020-07-15 |
DE112017007883B4 (de) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101170106B (zh) | 叠层芯片封装及其制造方法和系统 | |
CN110796256B (zh) | 一种量子芯片结构及制备方法 | |
JP6951568B2 (ja) | プレーナ量子デバイスにおいて垂直接続を制限する超電導共振器 | |
JP2021504936A (ja) | 超電導部分tsvを用いたトランスモン・キュービット用の後面結合 | |
US8860180B2 (en) | Inductor structure with a current return encompassing a coil | |
JP2022525910A (ja) | 量子コンピューティング・デバイス用の調整可能な超伝導共振器のためのデバイス、方法、システム | |
WO2021103530A1 (zh) | 二维可扩展超导量子比特结构及其腔模控制方法 | |
CN104698665B (zh) | 触控显示面板结构及其形成方法、触控显示装置 | |
KR101706834B1 (ko) | 터치 패널 및 그 제조 방법 | |
US11812672B2 (en) | Quantum computing device and system | |
CN114611704B (zh) | 一种量子比特耦合方法和结构 | |
JP2022522637A (ja) | 固定周波数量子ビットの共振周波数調整 | |
CN210515357U (zh) | 一种量子芯片结构 | |
JP2017531312A (ja) | 超電導回路用の接地グリッド | |
US9646925B2 (en) | Interconnect array pattern with a 3:1 signal-to-ground ratio | |
CN104216566A (zh) | 触控面板 | |
JP7410125B2 (ja) | 量子計算チップのためのワイヤボンド・クロストーク減少 | |
CN115115054A (zh) | 一种电路结构、量子芯片以及量子计算机 | |
CN107635350B (zh) | 电路板组件及移动终端 | |
CN218214168U (zh) | 一种量子芯片及量子计算机 | |
CN217655544U (zh) | 一种电路结构、量子芯片以及量子计算机 | |
JP2023026966A (ja) | アンテナ装置 | |
TW202127552A (zh) | 積體電路 | |
CN116596078A (zh) | 一种双层微波量子计算芯片 | |
CN117500364A (zh) | 一种量子芯片及量子计算机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6951568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |