TW202127552A - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TW202127552A
TW202127552A TW109114230A TW109114230A TW202127552A TW 202127552 A TW202127552 A TW 202127552A TW 109114230 A TW109114230 A TW 109114230A TW 109114230 A TW109114230 A TW 109114230A TW 202127552 A TW202127552 A TW 202127552A
Authority
TW
Taiwan
Prior art keywords
metal layer
layer strip
strip
boundary
strips
Prior art date
Application number
TW109114230A
Other languages
English (en)
Inventor
彭士瑋
莊惠中
曾健庭
林威呈
吳國暉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127552A publication Critical patent/TW202127552A/zh

Links

Images

Classifications

    • H01L27/0207—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H01L2027/11875—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種積體電路包括第一金屬層，此第一金屬層具有鄰近於第一邊界的第一第一金屬層條帶及鄰近於第二邊界的第二第一金屬層條帶，第二邊界與第一邊界相對。第一第一金屬層條帶及第二第一金屬層條帶、第一邊界及第二邊界彼此平行。電路進一步包括第二金屬層，此第二金屬層具有第一第二金屬層條帶及鄰近於第一第二金屬層條帶的第二第二金屬層條帶。第一第二金屬層條帶在第一第一金屬層條帶處連接第一金屬層條帶及第二第二金屬層條帶在第二第一金屬層條帶處連接第一金屬層條帶。第一第二金屬層條帶及第二第二金屬層條帶中的每一者彼此平行。

Description

積體電路
本發明的一實施例是關於一種積體電路，特別是關於一種積體電路的單元佈局。
在積體電路的形成中，標準單元常用作構建積體電路的基本元件。將標準單元佈置及佈線以形成功能電路。在標準單元的典型佈局中，在單元的邊界上佈置電力軌道。當成列佈置複數個標準單元時，同一列中的標準單元的電力軌道彼此連接以形成長電力軌道，此長電力軌道可延伸穿過例如數千個或更多個標準單元。為了向標準單元提供電力，在與電力軌道相同的金屬層中形成額外金屬特徵，稱為突出端。突出端具有一端連接至電力軌道。突出端延伸至電晶體的源極正上方，使得可形成接觸插塞以將突出端連接至電晶體的源極。
當標準單元成列佈置時，存在許多突出端，這些突出端自電力軌道延伸至各別標準單元正上方。另外，自電力軌道延伸的突出端可能過於靠近而無法將單元鄰接在一起。現有電力佈線方案需要大量的佈線資源（諸如晶片面基）。
根據本案的一些示例性實施例，一種積體電路，包含：第一金屬層，包含複數個第一金屬層條帶，其中複數個第一金屬層條帶包含鄰近於第一邊界的第一第一金屬層條帶及鄰近於第二邊界的第二第一金屬層條帶，其中第二邊界與第一邊界相對，及其中複數個第一金屬層條帶中的每一者、第一邊界及第二邊界實質上彼此平行；及第二金屬層，包含第一第二金屬層條帶及鄰近於第一第二金屬層條帶的第二第二金屬層條帶，其中第一第二金屬層條帶在第一第一金屬層條帶處連接至第一金屬層，其中第二第二金屬層條帶在第二第一金屬層條帶處連接至第一金屬層，及其中第一第二金屬層條帶及第二第二金屬層條帶中的每一者實質上彼此平行。
以下揭示內容提供許多不同實施例或實例，以便實施所提供的標的之不同特徵。下文描述部件及佈置之特定實例以簡化本案。當然，這些僅為實例且不欲為限制性。舉例而言，在下文的描述中，第一特徵形成於第二特徵上方或第二特徵上可包括以直接接觸形成第一特徵與第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。另外，本案可在各實例中重複元件符號及/或字母。此重複係出於簡化與清楚目的，且本身並不指示所論述的各實施例及/或配置之間的關係。
此外，為了便於描述，本文可使用空間相對性術語（諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者）來描述諸圖中所圖示一個元件或特徵與另一元件（或多個元件）或特徵（或多個特徵）的關係。除了諸圖所描繪的定向外，空間相對性術語意欲包含使用或操作中元件的不同定向。設備可經其他方式定向（旋轉90度或處於其他定向上）且因此可類似解讀本文所使用的空間相對性描述詞。
應理解，儘管本文可使用術語「第一」、「第二」、「第三」等來描述各種元件、部件、區域、層及/或區段，但這些元件、部件、區域、層及/或區段不應受限於這些術語。這些術語用於將一個元件、部件、區域、層或區段與另一元件、部件、區域、層或區段區別開。因此，在不脫離本發明的一實施例的精神及範疇的情況下，可將下文描述的第一元件、部件、區域、層或區段可稱為第二元件、部件、區域、層或區段。
應理解，當一元件或層被稱為處於另一元件或層「上」、「連接至」或「耦接至」另一元件或層時，此元件或層可直接處於另一元件或層上，直接連接至或耦接至另一元件或層，或可存在一或更多個中間元件或層。另外，亦應將理解，當一元件或層被稱為處於兩個元件或層「之間」時，此元件或層可為兩個元件或層之間的唯一元件或層，或亦可存在一或更多個中間元件或層。
本案的一實施例提供針對具有單元鄰接而無佈置限制的電路的佈局準則。例如，第1A圖根據一實施例繪示用於積體電路110的第一示例性佈置方案100。更特定而已，第1A圖圖示積體電路110的金屬層的第一示例性佈置100。積體電路110可包括具有預定單元高度（指定為CH）的單高度單元。在一些實施例中，積體電路110可為含有複數個單高度單元的元件或晶片。如第1A圖所示，積體電路110包括複數個第一金屬層條帶，亦即，第一第一金屬層條帶102a、第二第一金屬層條帶102b及第三第一金屬層條帶102c。第一第一金屬層條帶102a、第二第一金屬層條帶102b及第三第一金屬層條帶102c中的每一者在第一維度上實質上彼此平行及延伸。可將第一金屬層可稱為金屬層M0 。儘管圖示積體電路110僅包括三個第一金屬條帶，但不同數目的第一金屬條帶屬於本案之一實施例的範疇內。
如本文所指示，第一金屬層（亦稱為金屬1層或M0）大體上為積體電路（integrated circuit; IC）中最低的金屬層。亦即，M0為最接近基板的金屬層，在此基板上形成金屬層。第二金屬層（亦稱為金屬2層或M1）為在M0上方形成的金屬層，在M0與M1之間無任何其他金屬層。同樣地，第三金屬層（亦稱為金屬3層或M2）為在M1上方形成的下一金屬層，在M1與M2之間無任何其他金屬層。金屬層的進程以此方式繼續，直至形成頂部金屬層，例如，M6上方形成的M7，在M6與M7之間無任何其他金屬層。應理解，本案不限於任何特定數目的金屬層。
繼續參照第1A圖，積體電路110進一步包括由第一邊界108a（亦稱為頂部邊界）與第二邊界108b（亦稱為底部邊界108b）界定的單元邊界。第一邊界108a實質上平行於第二邊界108b。第一邊界108a與第二邊界108b間隔預定距離，或單元高度（指定為CH）。單元邊界可進一步包括第三邊界及第四邊界（未圖示）。在示例性實施例中，第一邊界108a及第二邊界108b可界定基板的邊界。
複數個第一金屬層條帶實質上平行於第一邊界108a及第二邊界108b置放。例如，且如第1A圖所示，鄰近於第一邊界108且在與第一邊界108a相距第一預定距離（指定為CB_Top ）處置放第一第一金屬層條帶102a。第一第一金屬層條帶102a實質上平行於第一邊界108a。類似地，鄰近於第二邊界108b且與第二邊界108b相距第二預定距離（指定為CB_Bottom ）處置放第二第一金屬層條帶102b。第二第一金屬層條帶102b實質上平行於第二邊界108b。在第一第一金屬層條帶102c與第二第一金屬層條帶102b之間置放第三第一金屬層條帶102c。第一預定距離及第二預定距離中的每一者處於0.2PM0 與0.5PM0 的範圍內（亦即，CB_Top ,CB_Bottom >0.2PM0 -0.5PM0 ），其中PM0 為第一金屬層條帶的間距。將複數個第一金屬層條帶的間距（指定為PM0 ）決定為第一第一金屬層條帶102a的第一長邊緣與第二第一金屬層條帶102b的第一長邊緣之間的距離。儘管僅圖示一個第一金屬層條帶（亦即，第三第一金屬層條帶102c）置放在第一第一金屬層條帶102a與第二第一金屬層條帶102b之間，在閱讀本案之後將對熟習此項技術者顯而易見的是，可在第一第一金屬層條帶102a與第二第一金屬層條帶102b之間置放多於一個第一金屬層條帶（例如，第四第一金屬層條帶102d等）。
積體電路110進一步包括複數個第二金屬層條帶，亦即，第一第二金屬層條帶104a及第二第二金屬層條帶104b。複數個第二金屬層條帶中的每一者在第二維度上延伸，第二維度與複數個第一金屬層條帶的第一維度不同。例如，垂直於複數個第一金屬層條帶置放複數個第二金屬層條帶。實質上平行於第二第二金屬層條帶104b置放複數個第二金屬層條帶的第一第二金屬層條帶104a。可將第二金屬層指定為金屬層M1 。第一第二金屬層條帶104a及第二第二金屬層條帶104b中的每一者的長度可約等於或大於0.5CH。將複數個第二金屬層條帶的間距（指定為PM1 ）決定為第一第二金屬層條帶104a的第一長邊緣與第二第二金屬層條帶104b的第一長邊緣之間的距離。儘管圖示積體電路110僅包括兩個第二金屬層條帶，但不同數目的第二金屬層條帶屬於本案之一實施例的範疇內。
在示例性實施例中，複數個第二金屬層條帶可交替歸類為奇數軌與偶數軌。例如，複數個第二金屬層條帶的第一第二金屬層條帶104a可歸類為元件100的奇數軌（亦即，2n+1）。另外，第二第二金屬層條帶104b可表示元件100的偶數軌（亦即，2n）。類似地，第三第二金屬層條帶（未圖示）可歸類為奇數軌（亦即，2n+1）及第四第二金屬層條帶（未圖示）可歸類為偶數軌（亦即，2n），等等。
經由一或更多個通孔將複數個第二金屬層條帶中的每一者連接至複數個第一金屬層條帶中的至少一者。可使用通孔或替代連接結構來連接適宜垂直與水平導電軌，諸如在水平導電軌與垂直導電軌的相交處。本文所使用的術語通孔意欲廣泛地指示在IC中不同金屬層之間提供電連接的導電結構。
在示例性第一佈置方案100中，將偶數軌第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將奇數軌第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。亦即，將複數個第二金屬層條帶交替連接至鄰近於相對單元邊界的第一金屬層條帶。例如，且如第1A圖所示，經由第一通孔106a將第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。此外，且如第1A圖所示，經由第二通孔106b將第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。可在與第一第二金屬條帶104a的第一端相距預定距離（指定為ENm1_v0 ）處置放第一通孔106a。類似地，亦可在與第二第二金屬條帶104b的第二端相距預定距離（指定為ENm1_v0 ）處置放第二通孔106b。
在示例性實施例中，在第一佈置方案100中，偶數軌第二金屬層條帶自底部邊界朝向頂部邊界延伸，距離到達頂部邊界相差第一預定距離（指定為Scb_m1 ）。例如，且如第1A圖所示，第二第二金屬層條帶104b自第二邊界108b朝向第一邊界108a延伸且距離到達第一邊界108a相差距離Scb_m1 。亦即，第二第二金屬層條帶104b的第一端位於第二邊界108b處及第二第二金屬層條帶104b的第二端位於第一邊界108a的距離Scb_m1 處。
另外，在示例性第一佈置方案100中，奇數軌第二金屬層條帶自頂部邊界延伸且朝向底部邊界延伸，距離到達底部邊界相差第一預定距離（指定為Scb_m1 ）。例如，且如第1A圖所示，第一第二金屬層條帶104a自第一邊界108a朝向第二邊界108b延伸且距離到達第二邊界108b相差距離Scb_m1 。亦即，第一第二金屬層條帶104a的第二端位於第一邊界108a處及第一第二金屬層條帶104a的第一端位於距第二邊界108b達距離Scb_m1 處。距離Scb_m1 約等於或大於PM0 的一半（亦即，Scb_m1 >0.5PM0 ）。
在第一佈置方案100的示例性替代實施例中，第二金屬層條帶可延伸超出單元邊界。例如，偶數軌第二金屬層條帶可延伸超出底部邊界及奇數軌第二金屬層條帶可延伸超出頂部邊界。亦即，交替第二金屬層條帶可交替延伸相對單元邊界。第1B圖圖示替代第一佈置方案100’，其中積體電路110的第二金屬層條帶延伸超出單元邊界。例如，且如第1B圖所示，第二第二金屬層條帶104b可延伸超出第二邊界108b（亦即，超出底部邊界）及第一第二金屬層條帶104a可延伸超出第一邊界108a（亦即，超出頂部邊界）。然而，對於第二第二金屬層條帶104b越過第二邊界108b，第二通孔106b與第二第二金屬層條帶104b的第一端的距離（指定為ENm1_v0 ）大於0.3 PM0 （亦即，ENm1_v0 >0.3 PM0 ），此第二通孔連接第二第二金屬層條帶104b及第二第一金屬層條帶102b。類似地，對於第一第二金屬層條帶104a越過第一邊界108a，第一通孔106a與第一第二金屬層條帶104a的第二端的距離（指定為ENm1_v0 ）大於0.3 PM0 （亦即，ENm1_v0 >0.3 PM0 ），此第一通孔連接第一第二金屬層條帶104a及第一第一金屬層條帶102a。
在示例性第二佈置方案200中，將偶數軌第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶，及將奇數軌第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶。亦即，將交替第二金屬層條帶交替連接至鄰近於相對單元邊界的第一金屬層條帶。第2A圖圖示積體電路110的示例性第二佈置方案200。例如，且如第2A圖所示，經由第一通孔106a將第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。類似地，經由第二通孔106b將第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。
在第二佈置方案200的示例性替代實施例中，第二金屬層條帶可延伸超出單元邊界。例如，偶數軌第二金屬層條帶可延伸超出頂部邊界及奇數軌第二金屬層條帶可延伸超出底部邊界。亦即，交替第二金屬層條帶可交替延伸相對單元邊界。第2B圖圖示積體電路110中的金屬層的替代第二示例性佈置方案200’，其中第二金屬層條帶延伸超出單元邊界。例如，且如第2B圖所示，第一第二金屬層條帶104a可延伸超出第一邊界108a（亦即，超出頂部邊界）及第三第二金屬層條帶104c延伸超出第二邊界108b（亦即，超出底部邊界）。然而，對於第一第二金屬層條帶104a越過第一邊界108a，第一通孔106a與第一第二金屬層條帶104a的第一端的距離（指定為ENm1_v0 ）大於0.3PM0 （亦即，ENm1_v0 >0.3PM0 ），此第一通孔連接第一第二金屬層條帶104a及第一第一金屬層條帶102a。類似地，對於第三第二金屬層條帶104c越過第二邊界108b，第三通孔106a與第三第二金屬層條帶104c的第二端的距離（指定為ENm1_v0 ）大於0.3 PM0 （亦即，ENm1_v0 >0.3 PM0 ），此第三通孔連接第三第二金屬層條帶104c及第二第一金屬層條帶102b。
在示例性第三佈置方案中，將第一顏色第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將第二顏色第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。第3A圖圖示用於此類配置的積體電路110的示例性第三佈置方案300。如第3A圖所示，第一第二金屬層條帶104a具有第一顏色（亦即，顏色A）及第二第二金屬層條帶104b具有第二顏色（亦即，顏色B）。在示例性實施例中，第一顏色表示第二金屬層條帶的第一圖案及第二顏色表示第二金屬層條帶的第二圖案，第二圖案與第一圖案不同。
在示例性實施例中，多重圖案化（或多圖案化）製程包括一組技術及方法，已開發這些技術及方法用以允許越來越小的金屬圖案化的成像，從而用於增加佈局中的特徵密度，此舉超出在積體電路的製造期間使用單個遮罩可實現的程度。雙重圖案化係針對光微影術開發的一種技術，用以增加積體電路中的特徵密度，但在IC元件生產中使用的每個額外遮罩皆增加了製造成本，減小了晶圓廠的生產能力，及/或增加了引入一或更多個缺陷的可能性。
已產生多種技術來實施雙重或多重圖案化。一種技術為圖案-蝕刻-圖案-蝕刻（pattern-etch-pattern-etch，2P2E）技術。在2P2E技術中，將圖案分為兩個部分（顏色A及顏色B），這些部分在IC元件製造製程期間使用兩個圖案化步驟相繼實施，其中每個圖案化步驟之後執行對應蝕刻（移除）製程。
繼續參照第3A圖，在示例性第三佈置方案300中，經由第一通孔106a將具有第一顏色的第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。類似地，經由第二通孔106b將具有第二顏色的第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。
在第三佈置方案300的示例性替代實施例中，第二金屬層條帶可延伸超出單元邊界。例如，第一顏色第二金屬層條帶可延伸超出頂部邊界及第二顏色第二金屬層條帶可延伸超出底部邊界。第3B圖圖示積體電路110的替代第三佈置方案300'，其中第二金屬層條帶延伸超出單元邊界。例如，且如第3B圖所示，第一第二金屬層條帶104a延伸超出第一邊界108a（亦即，超出頂部邊界）及第二第二金屬層條帶104b可延伸超出第二邊界108b（亦即，超出底部邊界）。然而，對於第一第二金屬層條帶104a越過第一邊界108a，第一通孔106a與第一第二金屬層條帶104a的第一端的距離（指定為ENm1_v0 ）大於0.3PM0 （亦即，ENm1_v0 >0.3 PM0 ），此第一通孔連接第一第二金屬層條帶104a及第一第一金屬層條帶102a。類似地，對於第二第二金屬層條帶104b越過第二邊界108b，第三通孔106a與第二第二金屬層條帶104b的第二端的距離（指定為ENm1_v0 ）大於0.3 PM0 （亦即，ENm1_v0 >0.3 PM0 ），此第三通孔連接第二第二金屬層條帶104b及第二第一金屬層條帶102b。儘管圖示第三示例性佈置方案300及300'僅包括兩種顏色的第二金屬層條帶（亦即，顏色A及顏色B），但在閱讀本案之後熟習此項技術者顯而易見的是，第二金屬層條帶可包括多於兩種顏色。
在示例性第四佈置方案400中，將第一顏色第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶，及將第二顏色第二金屬層條帶連接至鄰近於底部邊界的第一金屬條帶。第4A圖圖示針對此類配置用於積體電路110的示例性第四佈置方案400。如第4A圖所示，第一第二金屬層條帶104a具有第二顏色（亦即，顏色B）及第二第二金屬層條帶104B具有第一顏色（亦即，顏色A）。在示例性第四佈置方案400中，經由第一通孔106a將具有第二顏色的第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。類似地，經由第二通孔106b將具有第一顏色的第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。
在第四佈置方案400的示例性替代實施例中，第二金屬層條帶可延伸超出單元邊界。例如，第二顏色第二金屬層條帶可延伸超出頂部邊界及第一顏色第二金屬層條帶可延伸超出底部邊界。第4B圖圖示積體電路110的示例性替代第四佈置400，其中第二金屬層條帶延伸超出單元邊界。例如，且如第4B圖所示，第一第二金屬層條帶104a延伸超出第一邊界108a（亦即，超出頂部邊界）及第二第二金屬層條帶104b延伸超出第二邊界108b（亦即，超出底部邊界）。然而，對於第一第二金屬層條帶104a延伸超出（亦即，越過）第一邊界108a，第一通孔106a與第一第二金屬層條帶104a的第一端的距離（指定為ENm1_v0 ）大於0.3PM0 （亦即，ENm1_v0 >0.3PM0 ），此第一通孔連接第一第二金屬層條帶104a及第一第一金屬層條帶102a。類似地，對於第二第二金屬層條帶104b越過第二邊界108b，第三通孔106a與第二第二金屬層條帶104b的第二端的距離（指定為ENm1_v0 ）大於0.3PM0 （亦即，ENm1_v0 >0.3PM0 ），此第三通孔連接第二第二金屬層條帶104b及第二第一金屬層條帶102b。儘管圖示第四示例性佈置方案400及400'僅包括兩種顏色的第二金屬層條帶（亦即，顏色A及顏色B），但在閱讀本案之後熟習此項技術者顯而易見的是，第二金屬層條帶可包括多於兩種顏色。
第5圖根據一實施例繪示積體電路110的示例性第五佈置方案500。在示例性第五佈置方案500中，積體電路110包括兩倍高度單元，此兩倍高度單元包括複數個第一金屬層條帶，例如，第一第一金屬層條帶102a、第二第一金屬層條帶102b、第三第一金屬層條帶102c、第四第一金屬層條帶102d、第五第一金屬層條帶102e、第六第一金屬層條帶102f、第七第一金屬層條帶102g及第八第一金屬層條帶102h。兩倍高度單元的每個單元包括四個第一金屬條帶（亦稱為4M0 配置）。另外，積體電路110包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104a、第二第二金屬層條帶104b、第三第二金屬層條帶104c及第四第二金屬層條帶104d。第一第一金屬層條帶102a鄰近於第一邊界108a及第二第一金屬層條帶102b鄰近於第二邊界108b。
在示例性第五佈置方案500中，將偶數軌第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將奇數軌第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。例如，且如第5圖所示，經由第一通孔106a將第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。此外，且如第5圖所示，經由第二通孔106b將第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。可在與第一第二金屬層條帶104a的第一端相距預定距離（指定為ENm1_v0 ）處置放第一通孔106a。類似地，亦可在與第二第二金屬層條帶104b的第二端相距預定距離（指定為ENm1_v0 ）處置放第二通孔106b。
另外，亦經由第三通孔106c將第一第二金屬層條帶104a連接至第七第一金屬層條帶102g。此外，經由第四通孔106d將第二第二金屬層條帶104b連接至第五第一金屬層條帶102e。另外，經由第五通孔106e將第三第二金屬層條帶104c連接至第八第一金屬層條帶102h。此外，經由第六通孔106f將第四第二金屬層條帶104d連接至第六第一金屬層條帶102f及經由第七通孔106g連接至第四第一金屬層條帶102d。
在示例性實施例中，在示例性第五佈置方案500中，偶數軌第二金屬層條帶可延伸超出底部邊界。例如，且如第5圖所示，第二第二金屬層條帶104b延伸超出第二邊界108b。另外，在示例性第五佈置方案中，奇數軌第二金屬層條帶可延伸超出頂部邊界。例如，且如第5圖所示，第一第二金屬層條帶104a延伸超出第一邊界108a。
第6圖根據一實施例繪示用於積體電路110的示例性第六佈置方案600。在示例性第六佈置方案中，積體電路110包括兩倍高度單元。例如，積體電路110包括兩倍高度單元，此兩倍高度單元包括複數個第一金屬層條帶，例如，第一第一金屬層條帶102a、第二第一金屬層條帶102b、第三第一金屬層條帶102c、第四第一金屬層條帶102d、第五第一金屬層條帶102e、第六第一金屬層條帶102f、第七第一金屬層條帶102g及第八第一金屬層條帶102h。兩倍高度單元的每個單元高度包括四個第一金屬層條帶（亦稱為4M0 配置）。另外，積體電路110包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104a、第二第二金屬層條帶104b、第三第二金屬層條帶104c及第四第二金屬層條帶104d。第一第一金屬層條帶102a鄰近於第一邊界108a（亦即，頂部邊界）及第二第一金屬層條帶鄰近於第二邊界108b（亦即，底部邊界）。第一第二金屬層條帶104a及第三第二金屬層條帶104c具有第一顏色（亦即，顏色A）以及第二第二金屬層條帶104b及第四第二金屬層條帶104d具有第二顏色（亦即，顏色B）。
在示例性第六佈置方案600中，將第二顏色第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將第一顏色第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。例如，且如第6圖所示，經由第一通孔106a將第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。此外，且如第5圖所示，經由第二通孔106b將第二第二金屬層條帶104b連接至鄰近於第二邊界108b的第二第一金屬層條帶102b。可在與第一第二金屬層條帶104a的第一端相距預定距離（指定為ENm1_v0 ）處置放第一通孔106a。類似地，亦可在與第二第二金屬層條帶104b的第二端相距預定距離（指定為ENm1_v0 ）處置放第二通孔106b。
另外，亦經由第三通孔106c將第一第二金屬層條帶104a連接至第七第一金屬層條帶102g。此外，亦經由第四通孔106d將第二第二金屬層條帶104b連接至第五第一金屬層條帶102e。另外，經由第五通孔106e將第三第二金屬層條帶104c連接至第八第一金屬層條帶102h。此外，經由第六通孔106f將第四第二金屬層條帶104d連接至第六第一金屬層條帶102f及經由第七通孔106g連接至第四第一金屬層條帶102d。
在示例性實施例中，在示例性第六佈置方案600中，第一顏色第二金屬層條帶可延伸超出頂部邊界及第二顏色第二金屬層條帶可延伸超出底部邊界。例如，且如第6圖所示，第二第二金屬層條帶104b延伸超出第二邊界108b及第一第二金屬層條帶104a延伸超出第一邊界108a。儘管圖示第六示例性佈置方案600僅包括兩種顏色的第二金屬層條帶（亦即，顏色A及顏色B），但在閱讀本案之後熟習此項技術者顯而易見的是，第二金屬層條帶可包括多於兩種顏色。
第7圖根據一實施例繪示示例性第七佈置方案700。在示例性第七佈置方案700中，積體電路110包括兩個兩倍高度單元，例如，第一兩倍高度單元112及第二兩倍高度單元114。鄰近於第二兩倍高度單元114置放第一兩倍高度單元112。第一兩倍高度單元112包括複數個第一金屬層條帶，例如，第一第一金屬層條帶102a、第二第一金屬層條帶102b、第三第一金屬層條帶102c、第四第一金屬層條帶102d、第五第一金屬層條帶102e及第六第一金屬層條帶102f。第一第一金屬層條帶102a鄰近於第一邊界108a及第二第一金屬層條帶102b鄰近於第三邊界108c。積體電路110的每個單元包括三個第一金屬層條帶（亦稱為3M0 配置）。另外，第一兩倍高度單元112包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104a、第二第二金屬層條帶104b、第三第二金屬層條帶104c、第四第二金屬層條帶104d及第五第二金屬層條帶104e。
第二兩倍高度單元114包括複數個第一金屬層條帶，例如，第一第一金屬層條帶102g、第二第一金屬層條帶102h、第三第一金屬層條帶102i、第四第一金屬層條帶102j、第五第一金屬層條帶102k及第六第一金屬層條帶102l。另外，第二兩倍高度單元114包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104f、第二第二金屬層條帶104g、第三第二金屬層條帶104h、第四第二金屬層條帶104i及第五第二金屬層條帶104j。第一第一金屬層條帶102g鄰近於第三邊界108c及第二第一金屬層條帶102h鄰近於第二邊界108b。第三邊界108c為第一兩倍高度單元112的底部邊界及第二兩倍高度單元114的頂部邊界。
在示例性第七佈置方案700中，將偶數軌第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將奇數軌第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。例如，且如第7圖所示，經由第一通孔106a將第一兩倍高度單元112的第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a及經由第八通孔106h將第一兩倍高度單元112的第一第二金屬層條帶104f連接至鄰近於第三邊界108c的第一第一金屬層條帶102g。此外，且如第7圖所示，經由第二通孔106b將第一兩倍高度單元112的第二第二金屬層條帶104b連接至鄰近於第三邊界108c的第二第一金屬層條帶102b，及經由第九通孔106h將第二兩倍高度單元114的第二第二金屬層條帶104g連接至鄰近於第二邊界108b的第二第一金屬層條帶102h。
另外，亦經由第四通孔106c將第一兩倍高度單元112的第二第二金屬層條帶104b連接至第四第一金屬層條帶102d。另外，經由第四通孔106d將第一兩倍高度單元112的第三第二金屬層條帶104c連接至第六第一金屬層條帶102f。此外，經由第五通孔106e將第一兩倍高度單元112的第四第二金屬層條帶104d連接至第二第一金屬層條帶102b。此外，經由第六通孔106f將第一兩倍高度單元112的第五第二金屬層條帶104e連接至第四第一金屬層條帶102d及經由第七通孔106g連接至第六第一金屬層條帶102f。另外，亦經由第十通孔106j將第二兩倍高度單元114的第二第二金屬層條帶104g連接至第四第一金屬層條帶102j。此外，經由第十一通孔106k將第二兩倍高度單元114的第三第二金屬層條帶104h連接至第六第一金屬層條帶102l。此外，經由第十二通孔106l將第二兩倍高度單元114的第四第二金屬層條帶104i連接至第二第一金屬層條帶102h。此外，經由第十三通孔106m將第二兩倍高度單元114的第五第二金屬層條帶104j連接至第四第一金屬層條帶102j及經由第十四通孔106n連接至第六第一金屬層條帶102l。
第8圖根據一實施例繪示示例性第八佈置方案800。在示例性第八佈置方案800中，積體電路110包括兩個兩倍高度單元，例如，第一兩倍高度單元112及第二兩倍高度單元114，其中第一兩倍高度單元112置放在第二兩倍高度單元114上方。第一兩倍高度單元112包括複數個第一金屬條帶，例如，第一第一金屬條帶102a、第二第一金屬條帶102b、第三第一金屬條帶102c、第四第一金屬條帶102d、第五第一金屬條帶102e及第六第一金屬條帶102f。第一第一金屬條帶102a鄰近於第一邊界108a及第二第一金屬條帶102b鄰近於第三邊界108c。
另外，第一兩倍高度單元112包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104a、第二第二金屬層條帶104b、第三第二金屬層條帶104c、第四第二金屬層條帶104d及第五第二金屬層條帶104e。第一第二金屬層條帶104a及第三第二金屬層條帶104c具有第一顏色（亦即，顏色A）以及第二第二金屬層條帶104b、第四第二金屬層條帶104d及第五第二金屬層條帶104e具有第二顏色（亦即，顏色B）。
第二兩倍高度單元114包括複數個第一金屬層條帶，例如，第一第一金屬層條帶102g、第二第一金屬層條帶102h、第三第一金屬層條帶102i、第四第一金屬層條帶102j、第五第一金屬層條帶102k及第六第一金屬層條帶102l。另外，第二兩倍高度單元114包括複數個第二金屬層條帶，例如，第一第二金屬層條帶104f、第二第二金屬層條帶104g、第三第二金屬層條帶104h、第四第二金屬層條帶104i及第五第二金屬層條帶104j。第一第一金屬層條帶102g鄰近於第三邊界108c及第二第一金屬層條帶102h鄰近於第二邊界108b。第三邊界108c為第一兩倍高度單元112的底部邊界及第二兩倍高度單元114的頂部邊界。第一第二金屬層條帶104f及第三第二金屬層條帶104h具有第一顏色（亦即，顏色A）以及第二第二金屬層條帶104b及第四第二金屬層條帶104d具有第二顏色（亦即，顏色B）。
在示例性第八佈置方案800中，將第二顏色第二金屬層條帶連接至鄰近於底部邊界的第一金屬層條帶，及將第一顏色第二金屬層條帶連接至鄰近於頂部邊界的第一金屬層條帶。例如，且如第8圖所示，經由第一通孔106a將第一兩倍高度單元112的第一第二金屬層條帶104a連接至鄰近於第一邊界108a的第一第一金屬層條帶102a。類似地，且如第8圖所示，經由第八通孔106h將第二兩倍高度單元114的第一第二金屬層條帶104f連接至鄰近於第三邊界108c的第一第一金屬層條帶102g。此外，且如第8圖所示，經由第二通孔106b將第一兩倍高度單元112的第二第二金屬層條帶104b連接至鄰近於第三邊界108c的第二第一金屬層條帶102b，及經由第九通孔106i將第二兩倍高度單元114的第二第二金屬層條帶104h連接至鄰近於第二邊界108b的第二第一金屬層條帶102h。
另外，亦經由第三通孔106c將第一兩倍高度單元112的第二第二金屬層條帶104b連接至第四第一金屬層條帶102d。此外，經由第四通孔106d將第一兩倍高度單元112的第三第二金屬層條帶104c連接至第六第一金屬層條帶102f。此外，經由第五通孔106e將第一兩倍高度單元112的第四第二金屬層條帶104d連接至第二第一金屬層條帶102b。此外，經由第六通孔106f將第一兩倍高度單元112的第五第二金屬層條帶104e連接至第四第一金屬層條帶102d及經由第七通孔106g連接至第六第一金屬層條帶102f。另外，亦經由第十通孔106j將第二兩倍高度單元114的第二第二金屬層條帶104g連接至第四第一金屬層條帶102j。此外，經由第十一通孔106k將第二兩倍高度單元114的第三第二金屬層條帶104h連接至第六第一金屬層條帶102l。此外，經由第十二通孔106l將第二兩倍高度單元114的第四第二金屬層條帶104i連接至第二第一金屬層條帶102h。此外，經由第十三通孔106m將第二兩倍高度單元114的第五第二金屬層條帶104j連接至第四第一金屬層條帶102j及經由第十四通孔106n連接至第六第一金屬層條帶102l。儘管圖示第八示例性佈置方案800僅包括兩種顏色的第二金屬層條帶（亦即，顏色A及顏色B），但在閱讀本案之後熟習此項技術者顯而易見的是，第二金屬層條帶可包括多於兩種顏色。
第9圖係圖示根據一些實施例的用於形成電路的方法900的流程圖。方法900的步驟可儲存為指令，這些指令可由作業環境的處理器執行以實施方法900。參照本說明書的第10圖詳細描述示例性作業環境。在方法900的方塊910處，形成基板。在方法900的方塊920處，鄰近於基板形成第一金屬層。形成第一金屬層包括鄰近於第一邊界形成第一第一金屬層條帶及鄰近於第二邊界形成第二第一金屬層條帶。第二邊界與第一邊界相對。複數個第一金屬條帶中的每一者、第一邊界及第二邊界在第一維度上延伸。
在方法900的方塊930處，鄰近於第一第二金屬層條帶形成具有第一第二金屬層條帶及第二第二金屬層條帶的第二金屬層。在方法900的方塊940處，將第二金屬層連接至第一金屬層。將第一金屬層連接至第二金屬層包括：在第一第一金屬條帶處將第一第二金屬條帶連接至第一金屬層，及在第二第一金屬條帶處將第二第二金屬層條帶連接至第一金屬層。第一第二金屬層條帶及第二第二金屬層條帶中的每一者在第二維度上延伸，第二維度與第一維度不同。
在示例性實施例中，本文參照第1A圖至第8圖描述的示例性佈置方案可提供用於單元鄰接的佈局準則，而無佈置限制。例如，本文揭示的佈局準則可避免鄰接單元之間的複數個第二金屬層條帶的縮短，而無需針對鄰接的任何佈置限制。
第10圖及本說明書中的額外論述意欲提供適宜計算環境的簡要概述，在此計算環境中可實施本案及/或其部分。儘管不一定需要，可將本文描述的實施例實現為電腦可執行指令，諸如由電腦執行的程式模組，諸如客戶端工作站或伺服器。大體上，程式模組包括執行特定任務或實施特定抽象資料類型的常式、程式、物件、部件、資料結構及類似者。此外，應理解，可使用其他電腦系統配置實踐本發明的一實施例及/或其部分，包括手持裝置、多處理器系統、基於微處理器或可程式化消費者電子設備、網路PC、小型電腦、主機電腦及類似者。亦可在分佈式計算環境中實踐本發明的一實施例，其中藉由經由通訊網路鏈接的遠端處理裝置來執行任務。在分佈式計算環境中，程式模組可位於本端及遠端記憶體儲存裝置兩者中。
第10圖圖示適宜作業環境1000的一個實例，在此適宜作業環境中可實施本案實施例中的一者或更多者。此僅為適宜作業環境的一個實例且不欲對使用或功能性範疇提出任何限制。可適用的其他熟知計算系統、環境及/或配置包括但不限於個人電腦、伺服器電腦、手持或筆記型裝置、多處理器系統、基於微處理器的系統、諸如智慧電話的可程式化消費者電子設備、網路PC、小型電腦、主機電腦、包括上述任何系統或裝置的分佈式計算環境及類似者。
在最基本配置中，作業環境1000通常可包括至少一個處理單元1002及記憶體1004。取決於計算裝置的精確配置及類型，記憶體1004（除其他外，儲存API、程式等及/或其他部件或指令以實施或執行本文揭示的系統及方法等）可為揮發性（諸如RAM）、非揮發性（諸如ROM、快閃記憶體等）或兩者的一些組合。在第10圖中藉由虛線1006圖示最基本配置。進一步地，環境1000亦可包括儲存裝置（可移除1008及/或不可移除1010）包括但不限於磁碟或光碟或磁帶。類似地，環境1000亦可具有輸入裝置1014，諸如鍵盤、滑鼠、筆、語音輸入等，及/或輸出裝置1016，諸如顯示器、揚聲器、印表機等。在環境中亦可包括一或更多個通訊連接1012，諸如LAN、WAN、點對點等。
作業環境1000可包括至少某種形式的電腦可讀取媒體。電腦可讀取媒體可為任何可用媒體，此媒體可由處理單元1002或包含作業環境的其他裝置存取。例如，電腦可讀取媒體可包括電腦儲存媒體及通訊媒體。電腦儲存媒體可包括在任何方法或技術中實施揮發性及非揮發性、可移除及不可移除媒體，以便儲存資訊，諸如電腦可讀取指令、資料結構、程式模組或其他資料。電腦儲存媒體可包括RAM、ROM、EEPROM、快閃記憶體或其他記憶體技術、CD-ROM、數位通用碟（digital versatile disks; DVD）或其他光學儲存器、磁帶匣、磁帶、磁碟儲存器或其他磁性儲存裝置，或可用以儲存所欲資訊的任何其他非暫時性媒體。電腦儲存媒體可不包括通訊媒體。
通訊媒體可體現諸如載波或其他傳輸機制的調變資料訊號中的電腦可讀取指令、資料結構、程式模組或其他資料及包括任何資訊傳遞媒體。術語「調變資料訊號」可意謂以在訊號中編碼資訊的方式設定或改變其一或更多個特徵的訊號。例如，通訊媒體可包括有線媒體，諸如有線網路或直接有線連接，及無線媒體，諸如聲學、RF、紅外線及其他無線媒體。上述任何者的組合亦應包括在電腦可讀取媒體的範疇內。
作業環境1000可為使用邏輯連接至一或更多個遠端電腦在網路連接環境中作業的單個電腦。遠端電腦可為個人電腦、伺服器、路由器、網路PC、同級裝置或其他常見網路節點，且通常包括上文所描述的許多或全部元件以及尚未提及的其他元件。邏輯連接可包括由可用通訊媒體支援的任何方法。此類網路連接環境在辦公室、企業範圍的電腦網路、內部網路及網際網路中很常見。
可使用軟體、硬體或軟體與硬體的組合來採用本文描述的不同態樣以實施及執行本文揭示的系統及方法。儘管貫穿本案已敘述特定裝置，但熟習此項技術者應瞭解，提供這些裝置係出於說明目的，且可在不脫離本案的範疇的情況下採用其他裝置來執行本文揭示的功能。
如上文所述，可在系統記憶體1004中儲存多個程式模組及資料檔案。在處理單元1002上執行時，程式模組1008（例如，應用程式、輸入/輸出（I/O）管理、製造工具及其他公用設施）可執行製程，包括但不限於本文描述的操作方法的階段中的一者或更多者，諸如第9圖所示的方法900。例如，系統記憶體1004可包括軟體程式碼及製造工具，這些可由處理單元1002執行以獲得整合系統設計及/或佈局用於執行關於第9圖描述的方法。例如，此類程式碼及製造工具可包括由作業環境1000實施的示例性積體電路設計及製造製程。除了第9圖所示的示例性步驟之外，可執行多種製程步驟，諸如單元佈置及佈線，以完成元件佈局。可基於佈局產生光微影遮罩，及基於光遮罩製造積體電路。
此外，可在包含分立電子元件的電路、包含邏輯閘的封裝或整合電子晶片、使用微處理器的電路或包含電子元件或微處理器的單個晶片上實踐本發明的實例。例如，可經由晶片上系統（system-on-a-chip; SOC）實踐本發明的實例，其中可將第10圖所示的部件中的每一者或許多者整合至單個積體電路上。此類SOC裝置可包括一或更多個處理單元、圖形單元、通訊單元、系統虛擬化單元及各種應用功能，所有這些皆整合（或「燒熔」）至晶片基板上作為單個積體電路。當經由SOC操作時，可經由與單個積體電路（晶片）上的作業環境1000的其他部件整合的專用邏輯來操作本文描述的功能。亦可使用其他技術實踐本案的實例，這些技術能夠執行邏輯操作，諸如例如AND、OR及NOT，包括但不限於機械、光學、流體及量子技術。另外，可在通用電腦內或在任何其他電路或系統中實踐本發明的實例。
根據本案的一些示例性實施例，一種積體電路，包含：第一金屬層，包含複數個第一金屬層條帶，其中複數個第一金屬層條帶包含鄰近於第一邊界的第一第一金屬層條帶及鄰近於第二邊界的第二第一金屬層條帶，其中第二邊界與第一邊界相對，及其中複數個第一金屬層條帶中的每一者、第一邊界及第二邊界實質上彼此平行；及第二金屬層，包含第一第二金屬層條帶及鄰近於第一第二金屬層條帶的第二第二金屬層條帶，其中第一第二金屬層條帶在第一第一金屬層條帶處連接至第一金屬層，其中第二第二金屬層條帶在第二第一金屬層條帶處連接至第一金屬層，及其中第一第二金屬層條帶及第二第二金屬層條帶中的每一者實質上彼此平行。
在一些實施例中，第一第二金屬層條帶為奇數第二金屬層條帶，及其中第二第二金屬層條帶為偶數第二金屬層條帶。
在一些實施例中，奇數第二金屬層條帶延伸超出第一邊界及偶數第二金屬層條帶延伸超出第二第一金屬條帶。
在一些實施例中，第一第二金屬層條帶為偶數第二金屬層條帶，及其中第二第二金屬層條帶為奇數第二金屬層條帶。
在一些實施例中，偶數第二金屬層條帶延伸超出第一邊界及奇數第二金屬層條帶延伸超出第二邊界。
在一些實施例中，第一第二金屬層條帶為第一顏色第二金屬層條帶，及其中第二第二金屬層條帶為第二顏色第二金屬層條帶。
在一些實施例中，第一顏色第二金屬層條帶延伸超出第一邊界及第二顏色第二金屬層條帶延伸超出第二第一金屬條帶。
在一些實施例中，第一第二金屬層條帶為第二顏色第二金屬層條帶，及其中第二第二金屬層條帶為第一顏色第二金屬層條帶。
在一些實施例中，第二顏色第二金屬層條帶延伸超出第一邊界及第一顏色第二金屬層條帶延伸超出第二第一金屬條帶。
在本案的一些示例性實施例中，一種元件，包含：第一金屬層，此第一金屬層包含複數個第一金屬層條帶，這些第一金屬層條帶包含鄰近於第一邊界的第一第一金屬層條帶及鄰近於電路的第二邊界的第二第一金屬層條帶，其中第二邊界與第一邊界相對，及其中複數個第一金屬層條帶中的每一者、第一邊界及第二邊界在第一維度上實質上彼此平行；及將複數個第二第二金屬層條帶交替指定為奇數軌第二金屬層條帶及偶數軌第二金屬層條帶中的一者，其中每個奇數軌第二金屬層條帶在第一第一金屬層條帶處連接至第一金屬層，其中每個偶數軌第二金屬層條帶在第二第一金屬層條帶處連接至第一金屬層，及其中每個偶數軌第二金屬層條帶在第二維度上實質上彼此平行，第二維度與第一維度不同。
在一些實施例中，第一奇數軌第二金屬層條帶在第二維度上自第一邊界延伸，直至與第二邊界相距預定距離，及其中預定距離大於或等於第二金屬層間距的約一半。
在一些實施例中，第一偶數軌第二金屬層條帶在第二維度上自第二邊界延伸，直至與第一邊界相距預定距離，及其中預定距離大於或等於第二金屬層間距的約一半。
在一些實施例中，第一奇數軌第二金屬層條帶經由一第一通孔連接至第一第一金屬層條帶及第一偶數軌第二金屬層條帶經由一第二通孔連接至第二第一金屬層條帶。
在一些實施例中，第一第二金屬層條帶自第一通孔延伸至少0.3PM0 ，及其中PM0 為第一金屬層間距的倍數。
在一些實施例中，第一第一金屬層條帶與第一邊界之間相距約0.3PM0 -0.5PM0 的一距離，及其中PM0 為第一金屬層間距。
在一些實施例中，第二第一金屬層條帶與第二邊界之間相距約0.3PM0 -0.5PM0 的距離，及其中PM0 為第一金屬層間距。
在一些實施例中，第一奇數軌第二金屬層條帶延伸超出第一邊界及第一偶數軌第二金屬層條帶延伸超出第二邊界。
在一些實施例中，偶數軌第二金屬層條帶具有第一顏色及奇數第二層條帶具有第二顏色，第二顏色與第一顏色不同。
在一些實施例中，第一顏色包含一第一圖案及第二顏色包含一第二圖案。
根據本案的一些示例性實施例，一種形成電路的方法，包含：形成基板；鄰近於基板形成第一金屬層，其中形成第一金屬層包含形成鄰近於第一邊界的第一第一金屬層條帶及形成鄰近於第二邊界的第二第一金屬層條帶，其中第二邊界與第一邊界相對，及其中複數個第一金屬條帶中的每一者、第一邊界及第二邊界在第一維度上延伸；形成第二金屬層，其中形成此第二金屬層包含形成第一第二金屬層條帶及鄰近於第一第二金屬層條帶的第二第二金屬層條帶；及將第二金屬層連接至第一金屬層，其中將第一金屬層連接至第二金屬層包含：在第一第一金屬條帶處將第一第二金屬條帶連接至第一金屬層，及在第二第一金屬條帶處將第二第二金屬層條帶連接至第一金屬層，及其中第一第二金屬層條帶及第二第二金屬層條帶中的每一者在第二維度上延伸，第二維度與第一維度不同。
前文概述了數個實施例的特徵，使得熟習此項技術者可更好地理解本案的態樣。熟習此項技術者應瞭解，可易於使用本案作為設計或修改其他製程及結構的基礎以便實施本文所介紹的實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本案的精神及範疇，並且可在不脫離本案的精神及範疇的情況下在本文中實施各種變化、取代及修改。
100:第一示例性佈置方案 100':替代第一佈置方案 102a:第一第一金屬層條帶 102b:第二第一金屬層條帶 102c:第三第一金屬層條帶 102d:第四第一金屬層條帶 102e:第五第一金屬層條帶 102f:第六第一金屬層條帶 102g:第七第一金屬層條帶;第一第一金屬層條帶 102h:第八第一金屬層條帶;第二第一金屬層條帶 102i:第三第一金屬層條帶 102j:第四第一金屬層條帶 102k:第五第一金屬層條帶 102l:第六第一金屬層條帶 104a:第一第二金屬層條帶 104b:第二第二金屬層條帶 104c:第三第二金屬層條帶 104d:第四第二金屬層條帶 104e:第五第二金屬層條帶 104f:第一第二金屬層條帶 104g:第二第二金屬層條帶 104h:第三第二金屬層條帶 104i:第四第二金屬層條帶 104j:第五第二金屬層條帶 106a:第一通孔 106b:第二通孔 106c:第三通孔 106d:第四通孔 106e:第五通孔 106f:第六通孔 106g:第七通孔 106h:第八通孔 106i:第九通孔 106j:第十通孔 106k:第十一通孔 106l:第十二通孔 106m:第十三通孔 106n:第十四通孔 108a:第一邊界 108b:第二邊界 P­M0 ­:第一金屬層條帶的間距 P­M1 ­:第二金屬層條帶的間距 EN­M1_v0 ­:預定距離 S­cb_m1 ­:第一預定距離 C­B_Top :第一預定距離 C­B_Bottom ­:第二預定距離 CH:單元高度 L­m1 ­:長度 110:積體電路 112:第一兩倍高度單元 114:第二兩倍高度單元 200:示例性第二佈置方案 200':替代第二示例性佈置方案 300:示例性第三佈置方案 300':替代第三佈置方案 400:示例性第四佈置方案 400':示例性替代第四佈置 500:示例性第五佈置方案 600:示例性第六佈置方案 700:示例性第七佈置方案 800:示例性第八佈置方案 900:方法 910:方塊 920:方塊 930:方塊 940:方塊 1000:作業環境 1002:處理單元 1004:記憶體 1006:虛線 1008:可移除儲存裝置;程式模組 1010:不可移除儲存裝置 1012:通訊連接 1014:輸入裝置 1016:輸出裝置
當結合隨附圖式閱讀時，將自下文的詳細描述最佳地理解本案的態樣。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵的尺寸： 第1A圖根據一實施例繪示用於電路的第一示例性佈置方案； 第1B圖根據一實施例繪示用於電路的替代第一示例性佈置方案； 第2A圖根據一實施例繪示用於電路的第二示例性佈置方案； 第2B圖根據一實施例繪示電路的替代第二示例性佈置方案； 第3A圖根據一實施例繪示用於電路的第三示例性佈置方案； 第3B圖根據一實施例繪示電路的替代第三示例性佈置方案； 第4A圖根據一實施例繪示用於電路的第四示例性佈置方案； 第4B圖根據一實施例繪示電路的替代第四示例性佈置方案； 第5圖根據一實施例繪示用於電路的第五示例性佈置方案； 第6圖根據一實施例繪示電路的第六示例性佈置方案； 第7圖根據一實施例繪示用於電路的第七示例性佈置方案； 第8圖根據一實施例繪示電路的第八示例性佈置方案； 第9圖係圖示根據一些實施例的用於形成電路的方法的流程圖； 第10圖圖示適宜作業環境的實例，在此適宜作業環境中可實施本案實例中的一者或更多者。
100:第一示例性佈置方案；電路；元件
102a:第一第一金屬層條帶
102b:第二第一金屬層條帶
102c:第三第一金屬層條帶
104a:第一第二金屬層條帶
104b:第二第二金屬層條帶
104c:第三第二金屬層條帶
106a:第一通孔
106b:第二通孔
108a:第一邊界
108b:第二邊界
110:積體電路
Lm1 :長度
PM0 :第一金屬層條帶的間距
PM1 :第二金屬層條帶的間距
ENM1_v0 :預定距離
Scb_m1 :第一預定距離
CB_Top :第一預定距離
CB_Bottom :第二預定距離
CH:單元高度

Claims (1)

  1. 一種積體電路，包含： 一第一金屬層，包含複數個第一金屬層條帶，其中該些第一金屬層條帶包含鄰近於一第一邊界的一第一第一金屬層條帶及鄰近於一第二邊界的一第二第一金屬層條帶，其中該第二邊界與該第一邊界相對，及其中該些第一金屬層條帶中的每一者、該第一邊界及該第二邊界實質上彼此平行；及 一第二金屬層，包含一第一第二金屬層條帶及鄰近於該第一第二金屬層條帶的一第二第二金屬層條帶，其中該第一第二金屬層條帶在該第一第一金屬層條帶處連接至該第一金屬層，其中該第二第二金屬層條帶在該第二第一金屬層條帶處連接至該第一金屬層，及其中該第一第二金屬層條帶及該第二第二金屬層條帶中的每一者實質上彼此平行。
TW109114230A 2019-12-31 2020-04-28 積體電路 TW202127552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/731,387 2019-12-31
US16/731,387 US20210202466A1 (en) 2019-12-31 2019-12-31 Layout architecture for a cell

Publications (1)

Publication Number Publication Date
TW202127552A true TW202127552A (zh) 2021-07-16

Family

ID=76546564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114230A TW202127552A (zh) 2019-12-31 2020-04-28 積體電路

Country Status (3)

Country Link
US (1) US20210202466A1 (zh)
CN (1) CN113130443A (zh)
TW (1) TW202127552A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848554B (zh) * 2022-03-02 2024-07-11 台灣積體電路製造股份有限公司 積體電路及形成單元佈局結構的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029230B2 (en) * 2013-01-31 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive line routing for multi-patterning technology
US10312192B2 (en) * 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848554B (zh) * 2022-03-02 2024-07-11 台灣積體電路製造股份有限公司 積體電路及形成單元佈局結構的方法

Also Published As

Publication number Publication date
US20210202466A1 (en) 2021-07-01
CN113130443A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US10867100B2 (en) Integrated circuit designing system
JP6095752B2 (ja) Ｘｏｒ及びｘｎｏｒロジックの回路及びレイアウト
US9530795B2 (en) Methods for cell boundary encroachment and semiconductor devices implementing the same
US10777505B2 (en) Method of fabricating integrated circuit having staggered conductive features
KR102636095B1 (ko) 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
TW202127552A (zh) 積體電路
TWI614879B (zh) 施行動態陣列結構之半導體晶片及其製造方法
CN102841956B (zh) 单元结构及方法