JP6106279B2 - 予め規定される電流帰還を有するインダクタ構造 - Google Patents

予め規定される電流帰還を有するインダクタ構造 Download PDF

Info

Publication number
JP6106279B2
JP6106279B2 JP2015539581A JP2015539581A JP6106279B2 JP 6106279 B2 JP6106279 B2 JP 6106279B2 JP 2015539581 A JP2015539581 A JP 2015539581A JP 2015539581 A JP2015539581 A JP 2015539581A JP 6106279 B2 JP6106279 B2 JP 6106279B2
Authority
JP
Japan
Prior art keywords
current feedback
coil
inductor structure
inductor
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015539581A
Other languages
English (en)
Other versions
JP2016500924A (ja
Inventor
ジン,ジン
ウー,シューシエン
ウパディアヤ,パラグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2016500924A publication Critical patent/JP2016500924A/ja
Application granted granted Critical
Publication of JP6106279B2 publication Critical patent/JP6106279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Regulation Of General Use Transformers (AREA)

Description

本明細書に開示される1つ以上の実施例は、半導体集積回路(IC)に関し、より特定的には、半導体ICとともに用いるためのインダクタ構造に関する。
背景
半導体集積回路(IC)技術は、これまでになくより小さな構造物サイズを支持することを展開し続けている。より小さな構造物サイズは、より小さな装置の形成を容易にし、それによって、より多数の装置がICの所与の領域内において実現されることを可能にする。装置が互いに対してより接近して実現され、全体的な装置の数がIC内において増大するにつれ、装置間の電気的相互作用の数も増大する傾向にある。
電気的相互作用の一例は誘導結合である。誘導結合は、IC内における装置、および特にインダクタの性能を低減し得る。IC内のインダクタの実現は、現代の回路の動作周波数およびインピーダンス整合の必要性を考えると、ますます重要となっている。しかしながら、誘導結合のような多くの電気的な相互作用は、現代のIC製造技術を用いて実現されるIC内において予測および定量化することは難しい。
概要
半導体集積回路(IC)内において実現されるインダクタ構造は、導電性材料からなり、少なくとも1つの巻回を有するコイルを含む。インダクタ構造は、さらに、このコイルを包含する電流帰還(current return)を含む。電流帰還は、ICの複数の相互接続された金属層から形成される。
いくつかのそのようなインダクタ構造においては、以下のうちの1つ以上が当てはまり得る。コイルおよび電流帰還は物理的に接続されても、または接続されなくてもよい。インダクタ構造は、さらに、コイルと電流帰還とを接続するコネクタを含み得る。そのようなコネクタはコイルの中間点を電流帰還に接続し得る。電流帰還は、電流帰還の近接する金属層の各対を接続する少なくとも1つのビアセグメントを含み得、各ビアセグメントは、電流帰還の近接する金属層の各対間の金属層内において実現される。電流帰還の近接する金属層の各対は、電流帰還を実現するのに用いられる集積回路製造技術のためのデザインルールに従って最小の許可された間隔を有する複数のビア要素によって接続され得る。コイルは奇数個または偶数個のいずれかの巻回を含み得る。電流帰還の外側境界はコイルと実質的に同様に形状化され得る。電流帰還は少なくとも4つの階層を含み得る。代替的に、4つの階層より少ない階層が含まれてもよい。コイルおよび電流帰還は、インダクタ構造を二分する第1の軸に関して対称であり得る。コネクタが存在する場合には、コネクタは、インダクタ構造を二分する第1の軸と整列される向きを有し得、コイルおよび電流帰還は第1の軸に関して対称である。同じ金属層を用いて、コイルの少なくとも一部、電流帰還の少なくとも1つの金属層、およびコネクタを、連続する金属部分として形成し得る。
例示的なインダクタ構造の形状的な諸特徴とその構造的な関係を示す図を示す第1のブロック図である。 例示的なインダクタ構造の形状的な諸特徴とその構造的な関係を示す図を示す第2のブロック図である。 例示的なインダクタ構造の形状的な諸特徴とその構造的な関係を示す図を示す第3のブロック図である。 例示的なインダクタ構造の形状的な諸特徴とその構造的な関係を示す図を示す第4のブロック図である。 インダクタ構造に対する例示的な電流帰還の側面図を示す第5のブロック図である。 インダクタ構造の電流帰還の形成で用いられる導体構造の例の第1の斜視図である。 インダクタ構造の電流帰還の形成で用いられる導体構造の例の第2の斜視図である。 インダクタ構造の電流帰還の形成で用いられる導体構造の例の第3の斜視図である。 インダクタ構造の電流帰還の形成で用いられる導体構造の例の第4の斜視図である。 図6を参照して記載されるようなビアセグメントを用いて形成される例示的な電流帰還の第5の斜視図である。 異なるインダクタ構造に対する性質係数(Q)を示すグラフである。
詳細な説明
本明細書は、新規な特徴を規定する特許請求の範囲で完結するが、本明細書に開示されるさまざまな特徴は、添付の図面と関連して本記載を考慮することからよりよく理解されると考えられる。本明細書内に記載されるプロセス、機械、製造物およびそれらの任意の変形は、例示の目的のために与えられる。本明細書内に開示される具体的な構造的および機能的詳細は、限定的に解釈されるのではなく、単に、特許請求の範囲の基礎として、および当業者に対して事実上任意の適切に詳細化される構造において記載される特徴をさまざまに用いるように教示するための代表的な基礎として解釈されるべきである。さらに、本明細書内において用いられる用語および表現は、限定的に意図されるものではなく、開示される特徴の理解可能な説明を提供するよう意図されるものである。
本明細書に開示される1つ以上の例は、半導体集積回路(IC)、および特に、IC内で用いるためのインダクタ構造に関する。電流帰還を含むインダクタ構造が実現され得る。電流帰還は、インダクタ構造を通って流れる電流が、インダクタ構造が実現されるIC内において既知であり予め規定される経路を通ることを確実にする。電流帰還は、周囲のIC構造より低いインピーダンスを有して実現されることにより、電流の流れが、他のIC構造を通ってインダクタ構造と他のIC構造、たとえば装置の電磁結合をもたらす結果となるであろうこととは対照的に、電流帰還を通って流れることを確実にする。インダクタ構造と他のIC構造との間の電磁結合を低減することは、インダクタ構造のインダクタンスが意図される設計値から変動することを防ぐ。さらに、インダクタ構造の性質係数または「Q」が改善される。
説明を単純かつ明瞭にするために、図に示される要素は必ずしも尺度決めして描かれない。たとえば、要素のいくつかの寸法は、明瞭にするため、他の要素に対して誇張される場合がある。さらに、適切であると考えられる場合には、参照番号を図面間で繰返して、対応の、類似の、または同様の特徴を示す。
図1は、例示的なインダクタ構造100の形状的な諸特徴とその構造的な関係を示す図を示す第1のブロック図である。インダクタ構造100は、第1の端子110および第2の端子115を有するコイル105を含む。コイル105は金属のような導電材料から形成される。特に、コイル105は、インダクタ構造100が実現されるIC内に、パターン化された金属層、たとえばトレースの一部として形成される。コイル105は、奇数個の巻回またはループを含む。コイル105は1個、3個または他のなんらかの奇数個の巻回を含み得ることが十分に理解されるべきである。この例では、コイル105は1つの巻回を含む。図示されるように、コイル105は形状において概ね八角形である。しかしながら、コイル105の特定形状は、限定であるようには意図されない。コイル105は、円形、正方形、矩形などを含むが、これらに限定されないさまざまな他の形状のいずれかにおいて実現され得る。端子110は脚部120によってコイル105の巻回部分に結合される。端子115は脚部125によってコイル105の巻回部分に結合される。コイル105が3つ以上の巻回(奇数個の巻回)を含む場合、コイル105の各巻回は同じ中心を有し、たとえば、同心である。
インダクタ構造100は、さらに、電流帰還130を含む。電流帰還130はコイル105を完全に包含し、インダクタ構造100が実現される特定のIC内において接地に接続される。図示されるように、電流帰還130は、電流帰還130の外側周囲もしくは境界、または実質的にコイル105の形状と同じである電流帰還130の内側周囲もしくは境界によって規定されるように形状を有する。たとえば、電流帰還130の内側境界とコイル105の外側境界との間の距離「d」は一定または実質的に一定であり得る。
電流帰還130は2つ以上の階層から形成される。特に、電流帰還130は積層された金属階層から形成される。図1に示される実施例では、電流帰還130は、コイル105または脚部120および125のいずれにも物理的に接続されない。各階層は、誘導構造100が実現されるICのパターン化された金属層から形成される。電流帰還130は、コイル105を取り囲む導電材料の壁、たとえばトレースを、事実上形成する。例として、電流帰還130は少なくとも4つの階層を含み、近接する階層は、場合に応じて、複数個のコンタクトおよび/またはビア要素のような導電性のIC構造を用いて縦に接続される。導電性のIC構造を用いて連結された2つ以上の、たとえば複数の階層を用いて電流帰還130を形成することは、電流帰還130のインピーダンスを低減し、それによって、電流が、ICを通る1つ以上の他の意図しない経路を通ることとは対照的に、電流帰還130を通ることを確実にする。
X軸およびY軸が、さまざまな物理的局面を示すために、インダクタ構造100上に重ねられる。水平のX軸は垂直のY軸と垂直である。インダクタ構造100がY軸に関して対称なように、Y軸はインダクタ構造100を二分する。したがって、左側と呼ばれる、Y軸の左側のインダクタ構造100の部分は、右側と呼ばれる、Y軸の右側のインダクタ構造100の部分の鏡像である。インダクタ構造100の左側は端子110を含む。インダクタ構造100の右側は端子115を含む。
X軸は、インダクタ構造100を2つの不均等な部分に分割する。インダクタ構造100はX軸について対称ではない。頂部部分と呼ばれる、X軸より上のインダクタ構造100の部分は、底部部分と呼ばれる、X軸より下のインダクタ構造100の部分の鏡像ではない。図示されるように、脚部120および125の各々はY軸と平行である。
図2は、例示的なインダクタ構造200の形状的な諸特徴とその構造的な関係を示す図を示す第2のブロック図である。インダクタ構造200は実質的にインダクタ構造100と同様に実現される。たとえば、インダクタ構造200は、第1の端子210および第2の端子215を有するコイル205を含む。コイル205は、奇数個の巻回またはループを含む。コイル205は記載されるように導電材料から形成される。コイル205は1個、3個または他のなんらかの奇数個の巻回を含み得ることが十分に理解されるべきである。この例では、コイル205は1つの巻回を含む。コイル205は一般に形状は八角形であるが、この点において限定はされない。端子210は脚部220によってコイル205の巻回部分に結合される。端子215は脚部225によってコイル205の巻回部分に結合される。コイル205が3つ以上の巻回(奇数個の巻回)を含む場合、コイル205の各巻回は同じ中心を有し、たとえば、同心である。
インダクタ構造200は、さらに、接地に接続される電流帰還230を含む。電流帰還230は、図1の電流帰還130と実質的に同様に実現される。たとえば、電流帰還230は、コイル205を完全に包含し、インダクタ構造200が実現される特定のIC内において接地に接続される、積層された金属層から形成される。しかしながら、図1の電流帰還130とは異なり、電流帰還230は、コネクタ235によってコイル205に物理的に接続される。
コネクタ235はコイル205の中間点に接続される。したがって、コネクタ235は、コイル205の長さに関して、端子210および端子215から等距離である。コネクタ235は金属から形成される。たとえば、コネクタ235はコイル205が形成されるのと同じ金属層を用いて形成される。この点では、電流帰還230は、連続的な金属の部分としてコイル205および/またはコネクタ235を形成するのに用いられるのと同じ金属層から形成される少なくとも1つの階層を含み得る。したがって、電流帰還230の少なくとも1つの階層、コイル205およびコネクタ235は、ICの同じ金属層内にパターン化された単一の連続的な金属の部分から形成される。電流帰還230の複数階層形成のため、電流帰還230は、コイル205およびコネクタ235を実現するよう用いられる特定の金属層に依って、コイル205より上、コイル205より下、またはコイル205より上およびコイル205より下の両方に、延在する。
X軸およびY軸が、さまざまな物理的局面を示すために、インダクタ構造200上に重ねられる。水平のX軸は垂直のY軸と垂直である。インダクタ構造200がY軸に関して対称なように、Y軸はインダクタ構造200を二分する。したがって、Y軸の左側のインダクタ構造200の部分は、Y軸の右側のインダクタ構造200の部分の鏡像である。インダクタ構造200の左側は端子210を含む。インダクタ構造200の右側は端子215を含む。
X軸は、インダクタ構造200を2つの不均等な部分に分割する。インダクタ構造200はX軸について対称ではない。頂部部分と呼ばれる、X軸より上のインダクタ構造200の部分は、底部部分と呼ばれる、X軸より下のインダクタ構造200の部分の鏡像ではない。図2に図示されるようにコイル205が奇数個の巻回を有する構成では、コネクタ235は、X軸の異なる側、つまり頂部部分に位置し、一方、端子210および215は別の側、つまり底部部分に位置する。図示されるように、脚部210および215の各々はY軸と平行である。Y軸もコネクタ235を二分する。
図3は、例示的なインダクタ構造300の形状的な諸特徴とその構造的な関係を示す図を示す第3のブロック図である。インダクタ構造300は、第1の端子310および第2の端子315を有するコイル305を含む。コイル305は、偶数個の巻回またはループを含む。この実施例では、コイル305は2つの巻回を含む。コイル305は2個、4個または他のなんらかの偶数個の巻回を含み得ることが十分に理解されるべきである。端子310は脚部320によってコイル305の巻回部分に結合される。端子315は脚部325によってコイル305の巻回部分に結合される。
コイル305は、導電材料を用いて、および特に、インダクタ構造300が実現されるICの2つの金属層内に、形成される。一般に、コイル305の両方の巻回は、ICの同じ金属層に位置する。ブリッジ部分340は異なる金属層において実現され、コンタクトおよび/またはビア要素のような縦の導電性のIC構造によってコイル305に接続される。ブリッジ340は、コイル305が2つの連続的な巻回として実現されることを可能にする。示されるように、コイル305の各巻回は形状が概ね八角形である。しかしながら、コイル305の特定形状は、限定であるようには意図されない。コイル305は、円形、正方形、矩形などを含むが、これらに限定されないさまざまな他の形状のいずれかにおいて実現され得る。図3に示されるように、内側巻回はコイル305の外側巻回に関して中央におかれるため、コイル105の各巻回は同じ中心を有し、たとえば、同心である。
インダクタ構造300は、さらに、電流帰還330を含む。電流帰還330は、コイル305、脚部320または脚部325に物理的に接続されない。電流帰還330はコイル305を包含する。図示されるように、電流帰還330は、電流帰還330の外側周囲もしくは境界、または実質的にコイル305の形状と同じである電流帰還330の内側周囲もしくは境界によって規定されるように形状を有する。示されるように、電流帰還330の内側境界とコイル305の外側境界との間の距離「d」は一定または実質的に一定であり得る。
電流帰還330は、図1および図2を参照して記載されるように、1つ以上の階層から形成され、各階層は、誘導構造300が実現されるICのパターン化された金属層から形成される。例として、電流帰還330は少なくとも4つの階層を含み、近接する階層は、場合に応じて、複数個のコンタクトおよび/またはビア要素のような導電性のIC構造を用いて縦に接続される。
X軸およびY軸が、さまざまな物理的局面を示すために、インダクタ構造300上に重ねられる。水平のX軸は垂直のY軸と垂直である。インダクタ構造300がY軸に関して対称なように、Y軸はインダクタ構造300を二分する。インダクタ構造300の左側は、インダクタ構造300の右側の鏡像である。インダクタ構造300の左側は端子310を含む。インダクタ構造300の右側は端子315を含む。
X軸は、インダクタ構造300を2つの不均等な部分に分割する。インダクタ構造300の頂部部分はインダクタ構造300の底部部分の鏡像ではないという点で、インダクタ構造300はX軸について対称ではない。
図4は、例示的なインダクタ構造400の形状的な諸特徴とその構造的な関係を示す図を示す第4のブロック図である。インダクタ構造400は、図3のインダクタ構造300に実質的に同様である。たとえば、インダクタ構造400は、導電材料から、たとえば、金属層を用いて形成されるコイル405を含む。コイル405は第1の端子410および第2の端子415を有する。コイル405は、偶数個の巻回またはループを含む。この実施例では、コイル405は2つの巻回を含む。コイル405は2個、4個または他のなんらかの偶数個の巻回を含み得ることが十分に理解されるべきである。端子410は脚部420によってコイル405の巻回部分に結合される。端子415は脚部425によってコイル405の巻回部分に結合される。
インダクタ構造400は、さらに、実質的に図3の電流帰還330と同様に電流帰還430を含む。たとえば、電流帰還430は積層された金属層から形成され、コイル405を包含する。しかしながら、電流帰還330とは異なり、電流帰還430は、コネクタ435によってコイル405に物理的に接続される。コネクタ435はコイル405の中間点に接続される。コネクタ435は金属から形成される。たとえば、コネクタ435はコイル405が形成されるのと同じ金属層を用いて形成される。この点では、電流帰還430は、コイル405および/またはコネクタ435を形成するのに用いられるのと同じ金属層から形成される少なくとも1つの階層を含み得る。したがって、電流帰還430の少なくとも1つの階層、コイル405およびコネクタ435は、ICの同じ金属層内にパターン化された単一の連続的な金属の部分から形成される。電流帰還430の複数階層形成のため、電流帰還430は、コイル405を実現するよう用いられる特定の金属層に依って、コイル405より上、コイル405より下、またはコイル405より上およびコイル405より下の両方に、延在する。
X軸およびY軸が、さまざまな物理的局面を示すために、インダクタ構造400上に重ねられる。水平のX軸は垂直のY軸と垂直である。インダクタ構造400がY軸に関して対称なように、Y軸はインダクタ構造400を二分する。インダクタ構造400の左側は、インダクタ構造400の右側の鏡像である。インダクタ構造400の左側は端子410を含む。インダクタ構造400の右側は端子415を含む。
図示されるように、コネクタ435はコイル405の第3の脚部部分を効果的に形成する。コネクタ435は脚部420と425との各々の間に位置する。コネクタ435は、Y軸と同様に、脚部420および425とも平行である。示されるように、Y軸は、さらに、コネクタ435を二分する。
X軸は、インダクタ構造400を2つの不均等な部分に分割する。インダクタ構造400の頂部部分はインダクタ構造400の底部部分の鏡像ではないという点で、インダクタ構造400はX軸について対称ではない。図4に図示されるようにコイル405が偶数個の巻回を有する構成では、コネクタ435は、端子410および415と同じX軸の側、つまり底部部分にある。
さまざまなインダクタ構造は形状が八角形であるとして示されている。インダクタ構造および特にコイルの特定形状は、変動し得ることが十分に理解されるべきである。いくつかの適用例では、コイルは円形の形状を有し、他の適用例では、コイルは形状が正方形または矩形である。用いられる特定の巻回数およびコイルの形状は、インダクタ構造の端子が、同じ側に、たとえばX軸および/もしくはY軸より上、下、またはX軸および/もしくはY軸の対向する側上に、位置されるかどうかを決定する。たとえば、正方形コイルは、全巻回に対しては、概して、両方の端子がX軸の同じ側に位置されることになり、半巻回または半巻回を含む任意の巻回数、たとえば1.5、2.5などに対しては、端子はX軸の反対側に位置されることになる。さらに、コイルおよび/または電流帰還の特定形状にかかわらず、インダクタ構造は、コイルを電流帰還と物理的に接続するコネクタを含むように形成されるか、またはコイルが電流帰還に物理的に接続されないように形成され得る。
図5は、インダクタ構造に対する例示的な電流帰還500の側面図を示す第5のブロック図である。電流帰還500は、図1−図4の電流帰還を参照して記載される複数階層積層手法を示す。示されるように、電流帰還500は基板505上に実現され、複数個の階層を含む。この例では、電流帰還500は4つの階層510、515、520、525を含む。各階層はトレースを形成するようパターン化された金属層を用いて実現される。公知のように、各金属層、およびしたがって階層は、階層510〜525のうちの近接する階層を接続するよう用いられるビア要素によって占有される部分を除き、絶縁材料によって互いの金属層から分離される。
階層510〜525は、縦に積層され、共通の中心を共有する。階層510は基板505にコンタクト530を介して接続される。階層510と515、階層515と520、および階層520と525は、ビア要素535によって縦に接続される。注目されるように、インダクタ構造のコイル部分(電流帰還500内においては視界から遮られる)は、階層510、515、520および/または525を形成するよう用いられる同じ金属層の1つ以上を用いて形成される。一例では、ビア要素535は、電流帰還を実現するよう用いられる特定のIC製造技術に対するデザインルールに基づく最小の許可される間隔に従って離間される。
たとえば、単一の巻回を有するコイルの場合、そのコイルは、階層510〜525を実現するよう用いられる金属層のうちの任意の1つにおいて実現され得る。2巻回コイルの場合、巻回は、階層510〜525を実現するよう用いられる金属層のうちの任意のものにおいて実現され得る。ブリッジ部分も、たとえば、階層510〜525の1つに対して用いられるのと同じ金属層を用いて実現され得る。したがって、たとえば、巻回が、階層525を実現するよう用いられるのと同じ金属層において実現される場合、ブリッジは、階層520を実現するよう用いられる金属層を用いて実現され得る。巻回が、階層510を実現するよう用いられる同じ金属層において実現される場合には、ブリッジは、階層515を実現するよう用いられる金属層を用いて実現され得る。
図5は従来のビアを示す。「トレンチビア」のような他のタイプのビア要素を用い得る。図6および図7は、壁部を形成するよう積層され得、インダクタ構造のために本明細書内において実質的に記載されるように電流帰還を実現するよう用いられ得る「トレンチ」種類のビア要素を利用するさまざまな導体構造を示す。
図6−1は、インダクタ構造の電流帰還を形成する際に用いるための導体構造600−1の例の第1の斜視図である。導体構造600−1は、たとえばパッケージ基板においてIC内に実現され得る導体の一例である。図示されるように、導体構造600−1は、トレースのうちの近接するものがビア要素615−1によって分離されるトレース605−1および610−1のような1つ以上の金属層を含み得る統合された導体構造であるかまたはそれ(ら)から形成され得る統合された導体構造である。
トレース605−1は第1の金属層を用いて実現され得る。トレース610−1は第2の異なる金属層を用いて実現され得る。各金属層は、x軸およびy軸によって規定される面と平行に実現され得る。一般的に、トレース605−1およびトレース610−1は、各それぞれの金属層の一部をIC製造プロセスを通して除去して、トレース605−1およびトレース610−1を形成する「パターン化された層」を後に残すことにより、形成され得る。
トレース605−1およびトレース610−1は絶縁層によって分離され得る。いくつかの場合では、2つの連続する導電層を分離する絶縁層はビア層と呼ばれる。用いられ得る誘電体材料の例は、支持用ガラスファイバを伴うものを含むプリプレグタイプ、ABF膜を含むフィルムタイプ、またはセラミックタイプを含み得るが、それらに限定はされない。
ビア層を用いて、トレース605−1をトレース610−1に電気的に結合するよう構成され得る1つ以上のビア要素を形成し得る。一般的に、「ビア要素」は、電気回路において異なる導体の層の間つまり異なる導電層間における縦方向の電気的接続を指す。いくつかの場合においては、たとえばIC内において、「ビア」という語は、絶縁層内に形成され、中に導電材料を形成して縦方向の電気的接続を実現し得る開口部を指し得る。本明細書内において用いられるとおりでは、「ビア」、「ビア要素」および「ビアセグメント」という用語は、単に接続が中に形成される開口部とは対照的な、縦方向の、物理的および電気的接続を指す。
例示のため、および記載を容易にするため、「ビア要素」という表現は、従来のビアおよびビアセグメント(たとえば「トレンチビア」)の両方を指すよう用いられる。「ビアセグメント」という表現は、従来のビアに特徴的な柱状、円筒状、プラグ状またはドット(実質的に球形)状に制限されない自由造形態様において形状化されるビアを指す。ビアセグメントは、たとえば、絶縁層に形成されるトレース、立方体、直平行六面体、矩形の直平行六面体、平面などとして形成され得る。「ビア」という語は、従来のビアを指すよう用いられる。
1つの局面において、ビアセグメントは、トレース610−1、ビアセグメント615−1およびトレース605−1を形成するよう用いられるさまざまな金属層が一連のパターン化された金属層を用いて形成されるプロセスを用いて形成され得る。各層は、たとえば、ビアセグメント615−1が形成される層を含む、パターン化された金属層として形成され得る。層はフォトレジスト技術を用いて形成され得、それによって、トレース605−1および610−1の各々に対してそうであるように、自由造形形状のビアセグメント615−1が形成されることを可能にする。この点において、ビアセグメント615−1が形成される層は、トレース605−1および610−1を形成するよう用いられる金属層とは分離しておりかつそれら金属層とは異なる金層から形成される。トレース605−1、ビアセグメント615−1およびトレース610−1が形成される金属層の積層構造の形成の後、過剰な材料(たとえば金属)を除去することにより導体構造600−1を形成し得、それを、たとえば、ベース材料または基板の表面上に構築し得る。その後、記載される絶縁材料、たとえば酸化物誘電体材料が周囲の導体構造600−1において充填され得る。したがって、ビアセグメントは、記載されるように、穴が絶縁材料に形成され次いで充填される他のさまざまなビアとは対照的に、絶縁材料が形成後に埋め戻されて、形成される。
説明のため、さまざまなタイプの金属層は図6には示されない。たとえば、金属層と誘電体材料との間における改善された接着を容易にするよう含まれてもよい金属接着層は図示されていない。さらに、含まれてもよいバリア金属層も図示されていない。説明において、第1の金属接着層はトレース610−1より下に形成され得、第2の金属接着層はトレース605−1とビアセグメント615−1との間に形成され得る。バリア金属層はトレース610−1とビアセグメント615−1との間などに形成され得る。導体構造600−1を構築するために与えられる例は例示の目的のために与えられるものであり、したがって、限定としては意図されないことが理解されるべきである。他の技術を用いて導体構造600−1を形成し得る。
図6−1に示されるように、ビアセグメント615−1は、形状が矩形の直平行六面体であり、幅630−1を超える長さ625−1を有し得る。一般に、トレース605−1はトレース610−1と縦に整列される。トレース605−1は、さらに、トレース610−1と同じでないとしても、実質的に同様に形状化され得、たとえば、同じ幅および高さを有し得る。ビアセグメント615−1はトレース605−1および610−1と同じ幅を有し得る。ビアセグメント615−1はトレース605−1およびトレース610−1の両方と縦に整列され得る。さらに、ビアセグメント615−1は、トレース605−1の下面と接触しており、トレース610−1の上面と接触している。図示される例では、ビアセグメント615−1は、トレース605−1およびトレース610−1の長さ方向形状および長さ方向と一致する矩形の形状において形成される。ビアセグメント615−1がこの態様で形成され、たとえばトレースとして形状化される状態で、導体構造600−1は、トレース605−1、トレース610−1およびビアセグメント615−1を含む統合された導体構造を形成する。トレース605−1、トレース610−1およびビアセグメント615−1は縦に整列され得、上から見た場合に、単一の導体が現われ(たとえばトレース605−1のみが見え)ることが理解されるべきであり、なぜならば、各々は、x−y面において、統合された導体構造600−1の一部としてさまざまな方向のうちの任意のものを辿り得る同じ信号経路またはテンプレートを辿るからである。
一般に、ビアセグメント615−1のようなビアセグメントは、ビアセグメントの形状がx−y面におけるさまざまな方向のうちの任意の方向においてトレースによって取られる形状または経路に対応し得るという点において、特徴付けられる。たとえば、トレース605−1および610−1は、x−y面内において、延在し、さまざまな角度のうちの任意の角度、たとえば45度および/または90度で屈曲し、ビアセグメント615−1は同じ経路を辿るように、実現され得る。
ビアセグメントの長さは一般に幅を超えることになり、幅をある実質的な量だけ超え得る。ビアセグメントは、たとえば、矩形または正方形の断面がx−z面において取られ得る。ビアセグメントは矩形(およびいくつかの場合では正方形の)断面がx−y面において取られ得る。たとえば、ビアセグメントの長さは、ビアセグメントの幅の2倍、3倍、またはそれ以上であり得る。したがって、図6−1の座標系を参照して、ビアセグメントは、導体構造を形成する上および下のトレースに平行な方向(y方向)においての方が、それに垂直な方向(たとえばx方向およびz方向のいずれか一方または両方)においてよりも、長くあり得る。さらに、ビアセグメントは、一般的に急峻な、たとえば90度の角部を伴って示されているが、ビア要素の縁部は滑らかにされ得るかまたは丸められ得ることが理解されるべきである。
比較として、あるビアは、x−y面において、形状が円形であるかまたは丸い断面を有することになる。さらに、あるビアは、典型的には、ビアの頂部において、ビアの底部とは異なる直径を有する。したがって、x−z面におけるビアの断面は正方形でも矩形でもない。
図示されるように、導体構造600−1の全体の高さ635−1は、導体を形成するのに典型的には用いられるように、単一のトレース(たとえばトレース605−1)単独の高さ620−1を超える。導体構造600−1の結果的な高さ635−1は、単一のトレースの高さ620−1の2倍にビアセグメント615−1の高さを加えたものを含む。導体構造600の結果的な断面積は、単一のトレースのそれを超える増大した表面積を与える。この増大した表面積は、導体構造600−1がスキン効果により影響されにくく、高周波導体として改善された性能を与えることを意味する。
一般的に、導体構造600−1は、電気信号がその中を伝搬される方向によって特徴付けられ得る。導体構造600−1は、z軸に平行であり(およびx−y面に垂直である)方向とは対照的に、x−y面に平行な任意の方向に信号を搬送し得る。したがって、導体構造600−1を用いて、従来のビア技術を伴う場合にそうであるように縦方向に信号を伝えることとは対照的に、導体構造600−1が含まれる集積回路を形成するよう用いられる層に平行な面において信号を伝搬し得る。
図6−2は、導体構造の電流帰還を形成する際に用いるための例示的な導体構造600−2の第2の斜視図である。導体構造600−2は、実質的に、図6−1および導体構造600−1を参照して記載されるように実現され得るが、ただし、ビアセグメント615−2はトレース605−2およびトレース610−2の幅よりも狭い幅(または直径)を有する。したがって、トレース605−2および610−2の各々はビアセグメント615−2から「張り出している」ということができる。ビアセグメント615−2は、それでも、トレース605−2およびトレース610−2の両方と縦に整列され得、Iビームタイプのアーキテクチャを形成する。
1つの局面において、トレース605−2および610−2と比較して、より狭いビアセグメント615−2の幅は、ある特定のプロセス技術の結果であり得る。さらに、ビアセグメント615−2の、より狭い幅は、ある特定の範囲内、たとえばトレース605−2および/または610−2の幅の、あるパーセンテージ内に維持され得る。たとえば、トレース605−2および610−2は幅が約60μmであり得、一方、ビアセグメント615−2は幅が約40μmである。ここに開示される特定の幅は例示のためのみに与えられ、したがって、ここに開示される1つ以上の例の限定として意図されるものではないことが理解されるべきである。
図6−3は、インダクタ構造の電流帰還を形成する際に用いるための例示的な導体構造600−3の第3の斜視図である。導体構造600−3はトレース605−3およびトレース610−3を含む。単一のビアセグメントを含むのではなく、導体構造600−3は平行に配された複数のビアセグメントを含む。図示されるように、ビアセグメント615−3および617−3はトレース605−3と610−3との間に位置する。ビアセグメント615−3および617−3は、互いと、およびy軸と平行に置かれる。図6−3に示されるように、導体構造600−3はy軸に沿っていずれの方向にも続き得ることが理解されるべきである。
図7はインダクタ構造の電流帰還を形成する際に用いるための導体構造700の例の第4の斜視図である。導体構造700は、IC内において実現され得る導体の例である。図示されるように、導体構造700は、トレース(たとえば第1のトレース)705、トレース(たとえば第2のトレース)710、ならびに複数のビアセグメント715、720および725を含み得る統合された導体構造である。
導体構造700は、トレースに関する寸法および構造的局面に関して、図6の導体構造600と実質的に同様であり得る。しかしながら、導体構造600とは異なり、単一の連続するビアセグメントとは対照的に、複数のビアセグメントが用いられる。1つの局面では、ビアセグメント715〜725の各々は、同じ長さであるかまたは実質的に同じ長さであり得る。y方向におけるビアセグメント715〜725の各々の長さは、依然として、x方向におけるビアセグメント715〜725の各々の幅を超え得る。1つの局面においては、しかしながら、ビアセグメント715〜725は形状が矩形の直平行六面体ではなく、ビアセグメント715〜725は立方体であり得る。ビアセグメント715は、ビアセグメント720から、730として示される距離または間隔だけ分離され得る。同様に、ビアセグメント720は、ビアセグメント725から、距離または間隔730だけ分離され得る。一例では、間隔730は、電流帰還を実現するよう用いられる特定のIC製造技術に対するデザインルールに基づく最小の許可される間隔である。導体構造700は、さらなるビアセグメントとともに、トレース705および710をy方向において延在することにより続いて、所望の長さを達成するよう実現され得る。論じられるように、導体構造700は、x−y面内において任意の方向に続き得、ある特定の方向、たとえばy方向における継続は、単に例示のためである。
1つの局面において、ビアセグメント715〜725の各々の長さを制限して、導体構造700が物理的統合性を維持することを確実にし得る。たとえば、ビアセグメント715〜725の各々を長さにおいて約2ミリメートルに制限し得る。距離730または間隔730は、たとえば、約100μmであり得る。別の例では、この間隔は、約180μm、200μmなどであり得る。したがって、導体構造700は、トレース705およびトレース710は連続するが、ビアセグメントは連続しない、統合された導体構造を示す。
ビアセグメントの最大長は、用いられる特定の電気回路製造技術および電気回路上における応力効果などに関係する他の構造上の考慮事項の関数であることが理解されるべきである。したがって、ビアセグメントに対する長さにおける2ミリメートル制限およびビアセグメント間の100μm間隔は例示の目的のみに対して与えられ、本明細書内に開示される例の限定として意図されるものではない。
他の局面では、ビアセグメントの連続する対間の間隔は同じである必要はない。たとえば、いくつかの場合では、この間隔は、連続するビアセグメントの第1の対間の間隔が連続するビアセグメントの第2の(次の)対間の間隔とは異なり得るという点において、非規則的であり得る。いくつかの場合では、この間隔は、所望の電気的特性、たとえば導体構造700の損失および/またはインピーダンスに従って判断され得る。さらに、導体構造700の機械的(たとえば物理的)要件が、ビアセグメントにおける破砕または他の意図しない機械的断裂を回避するように間隔に関して満たされると仮定して、ビアセグメント間の間隔は導体構造700のインピーダンスを変動させるよう、より大きくまたはより小さくされ得る。同様に、ビアセグメントは、所望のインピーダンスを達成するよう、変動する長さであり得る。
図8は、図6を参照して記載されるビアセグメントを用いて形成される例示的な電流帰還800の第5の斜視図である。電流帰還800は、矩形の形状で、より特定的には正方形のコイルを収容するよう正方形として、形成される。図示されるように、電流帰還800は、積層される、パターン化された金属層から形成されるトレース805、810、815および820を含む。ビアセグメント835はトレース805と810との間に位置する。ビアセグメント840はトレース810と815との間に位置する。ビアセグメント845はトレース815と820との間に位置する。コネクタは示されないが、本明細書内において図2および図4を参照して記載されるように含まれ得る。
図8は、図6を参照して記載されるようなビアセグメントを用いての例示的な電流帰還の形成を示すが、ビアセグメントは、複数のビアセグメントが近接するトレース間の各層に含まれ、ビアセグメントは予め規定される間隔を有する、図7を参照して例示され記載されるようにも形成され得ることを理解されるべきである。
図9は、異なるインダクタ構造に対する性質係数(Q)を示すグラフである。図9は、2つの異なるインダクタ構造に対する試験データを示す。一方のインダクタ構造は、(コイルに物理的に接続されるか否かに係わらず)電流帰還を含み、他方のインダクタ構造は電流帰還を含まない。図9に示されるグラフは平滑にされており、したがって、28ナノメートルの高性能低電力(HPL)プロセスを用いて実現される試験導体構造から得られる試験結果の近似値を表現する。示されるように、電流帰還を有するインダクタ構造に対するQ係数は、いくつかの場合において電流帰還を有さないインダクタ構造よりも約25%増大されている。コイルをインダクタ構造の電流帰還に物理的に接続するコネクタの存在または欠如はQには有意な態様では影響しない。加えて、電流帰還を有するインダクタ構造は、さらに、電流帰還を有さないインダクタ構造より大きな安定性を有する誘電値を有する。
本明細書に記載されるように電流帰還を含むことは、インダクタ構造と他の誘導構造を含む付近のIC装置との間における誘導結合を低減するかまたは実質的に除去する。誘導結合におけるこのような低減は、電流帰還を有するインダクタ構造が、電流帰還が利用されないと仮定して可能であろうよりも近く、IC内においてともに配置されることを可能にする。たとえば、電流帰還を有するインダクタ構造は約10μm離れて配置され得、一方、電流帰還を有さないインダクタ構造は、典型的には、少なくとも200μm離れて配置される。
説明のために、特定の学術用語を記載することによって、本明細書に開示されているさまざまな発明の概念が十分に理解されるようにしている。しかしながら、本明細書で使用されている専門用語は、記載される特徴を説明することを目的としているのであって限定を意図しているのではない。たとえば、ここで用いられる「ある(a/an)」という語は、1つまたは1つより多いとして定義される。ここで用いられる「複数」という語は、2または2を超えるとして定義される。ここで用いられる「別の」は、少なくとも第2のまたはより大きい序数として定義される。ここで用いられる「結合される」という語は、特段の記載がなければ、いかなる介在要素もなしに直接接続されるか、または1つ以上の介在要素を伴って間接的に接続されるものとして定義される。2つの要素は、さらに、機械的もしくは電気的に結合され、または通信チャネル、経路、ネットワークもしくはシステムを介して、通信をなすようリンクされる。「接続される」という語は、接続される要素が、互いに物理的に結合されることを意味する。
本明細書で使用される「および/または」という用語は、列挙された関連項目のうちの1つ以上の、可能なあらゆる組合せのことであり、これを包含する。「含む」および/または「含み」と言う用語が本明細書で使用されている場合、これは、記載されている特徴、整数、ステップ、操作、要素、および/または構成部品の存在を特定しているが、1つ以上の他の特徴、整数、ステップ、動作、要素、構成部品、および/またはそれらの群の存在または追加を排除するものではないことが、さらに理解されるであろう。また、本明細書では、第1、第2等の用語を用いてさまざまな要素を説明している場合があるが、これら用語は、ある要素を別の要素から区別するために使用されているに過ぎないので、上記要素はこれら用語によって限定されるべきではないことが、理解されるであろう。
特許請求の範囲における、すべてのミーンズまたはステッププラスファンクション要素の、対応する構造、材料、動作、および均等物は、具体的に特許請求されている、特許請求の範囲に記載のその他の要素と組合わせて機能を実行するための、いかなる構造、材料、または動作も含むことが意図されている。
本明細書に開示される特徴は、それの本質的な属性から逸脱せずに、他の形式で実施することができる。したがって、前述の明細書ではなく、特許請求の範囲が、そのような特徴および実現例の範囲を示すとして参照されるべきである。

Claims (12)

  1. 半導体集積回路(IC)内に実現されるインダクタ構造であって、
    少なくとも1つの巻回を含む導電材料からなるコイルと、
    前記コイルを包含する電流帰還と
    前記コイルと前記電流帰還とを接続するコネクタとを備え、
    前記電流帰還は、前記半導体集積回路の複数の相互接続された金属層から形成され
    同じ金属層を用いて、前記コイルの少なくとも一部と、前記電流帰還の少なくとも1つの金属層と、前記コネクタとを、連続する金属の部分として形成する、インダクタ構造。
  2. 前記コネクタは前記コイルの中間点を前記電流帰還に接続する、請求項に記載のインダクタ構造。
  3. 前記電流帰還は、
    前記電流帰還の近接する金属層の各対を接続する少なくとも1つのビアセグメントを含み、
    各ビアセグメントは、前記電流帰還の近接する金属層の各対間における金属層内において実現される、請求項1または2に記載のインダクタ構造。
  4. 前記電流帰還の近接する金属層の各対は、間に間隔を有する複数のビア要素によって接続される、請求項1〜のいずれかに記載のインダクタ構造。
  5. 前記コイルは奇数個の巻回を含む、請求項1〜のいずれかに記載のインダクタ構造。
  6. 前記コイルは偶数個の巻回を含む、請求項1〜のいずれかに記載のインダクタ構造。
  7. 前記電流帰還の外側境界は前記コイルと実質的に同様に形状化される、請求項1〜のいずれかに記載のインダクタ構造。
  8. 前記電流帰還は少なくとも4つの階層を含む、請求項1〜のいずれかに記載のインダクタ構造。
  9. 前記コイルと前記電流帰還とは、前記インダクタ構造を二分する第1の軸について対称である、請求項1〜のいずれかに記載のインダクタ構造。
  10. 前記コネクタは前記インダクタ構造を二分する第1の軸と整列される向きを有し、
    前記コイルおよび前記電流帰還は前記第1の軸に関して対称である、請求項に記載のインダクタ構造。
  11. 請求項1〜10に記載の前記インダクタ構造のいずれかを備える半導体集積回路。
  12. 請求項11に記載の前記半導体集積回路を備えるシステム。
JP2015539581A 2012-10-26 2013-07-03 予め規定される電流帰還を有するインダクタ構造 Active JP6106279B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/661,195 US8860180B2 (en) 2012-10-26 2012-10-26 Inductor structure with a current return encompassing a coil
US13/661,195 2012-10-26
PCT/US2013/049319 WO2014065905A1 (en) 2012-10-26 2013-07-03 Inductor structure with pre-defined current return

Publications (2)

Publication Number Publication Date
JP2016500924A JP2016500924A (ja) 2016-01-14
JP6106279B2 true JP6106279B2 (ja) 2017-03-29

Family

ID=48795957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015539581A Active JP6106279B2 (ja) 2012-10-26 2013-07-03 予め規定される電流帰還を有するインダクタ構造

Country Status (6)

Country Link
US (1) US8860180B2 (ja)
EP (1) EP2912705B1 (ja)
JP (1) JP6106279B2 (ja)
KR (1) KR102075188B1 (ja)
CN (1) CN104756272B (ja)
WO (1) WO2014065905A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572007B (zh) * 2014-10-06 2017-02-21 瑞昱半導體股份有限公司 積體電感結構
US9356556B1 (en) 2015-08-06 2016-05-31 Xilinx, Inc. Circuits for and methods of implementing a dual-mode oscillator
US20170345546A1 (en) * 2016-05-27 2017-11-30 Qualcomm Incorporated Stacked inductors
US10217703B2 (en) * 2017-01-03 2019-02-26 Xilinx, Inc. Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
CN109216316B (zh) * 2017-07-03 2020-09-08 无锡华润上华科技有限公司 堆叠螺旋电感
TWI674596B (zh) 2018-12-21 2019-10-11 瑞昱半導體股份有限公司 電感裝置及其控制方法
CN110459535B (zh) * 2019-07-22 2021-03-09 福建省福联集成电路有限公司 一种叠层电感的制作方法及制得的器件
CN112582154B (zh) * 2019-09-30 2022-04-12 瑞昱半导体股份有限公司 电感装置
US11043470B2 (en) 2019-11-25 2021-06-22 Xilinx, Inc. Inductor design in active 3D stacking technology
US11310907B2 (en) 2019-11-27 2022-04-19 Intel Corporation Microelectronic package with substrate-integrated components
TWI730847B (zh) * 2020-07-20 2021-06-11 瑞昱半導體股份有限公司 具有電磁輻射屏蔽機制的電感性裝置及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1278051C (en) * 1988-01-15 1990-12-18 Gordon Glen Rabjohn Balanced planar transformers
US6635949B2 (en) * 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield
JP4141881B2 (ja) 2003-04-04 2008-08-27 シャープ株式会社 集積回路
US7652355B2 (en) 2007-08-01 2010-01-26 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit shield structure
TWI349362B (en) 2007-12-07 2011-09-21 Realtek Semiconductor Corp Integrated inductor
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
JP5395458B2 (ja) 2009-02-25 2014-01-22 学校法人慶應義塾 インダクタ素子及び集積回路装置
TWI385680B (zh) * 2009-05-19 2013-02-11 Realtek Semiconductor Corp 螺旋電感之堆疊結構
JP2011096778A (ja) * 2009-10-28 2011-05-12 Seiko Epson Corp スパイラルコイルの配線構造および集積回路装置
US8143987B2 (en) 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure
EP2689456B1 (en) * 2011-03-21 2017-07-19 Xilinx, Inc. Symmetrical center tap inductor structure
US8427266B2 (en) 2011-03-21 2013-04-23 Xilinx, Inc. Integrated circuit inductor having a patterned ground shield
US8592943B2 (en) * 2011-03-21 2013-11-26 Xilinx, Inc. Symmetrical center tap inductor structure
US8716832B2 (en) * 2011-09-27 2014-05-06 Infineon Technologies Ag Semiconductor structure including guard ring

Also Published As

Publication number Publication date
EP2912705A1 (en) 2015-09-02
CN104756272B (zh) 2017-05-17
KR102075188B1 (ko) 2020-02-07
KR20150080510A (ko) 2015-07-09
US8860180B2 (en) 2014-10-14
US20140117494A1 (en) 2014-05-01
JP2016500924A (ja) 2016-01-14
WO2014065905A1 (en) 2014-05-01
CN104756272A (zh) 2015-07-01
EP2912705B1 (en) 2021-09-08

Similar Documents

Publication Publication Date Title
JP6106279B2 (ja) 予め規定される電流帰還を有するインダクタ構造
US10971296B2 (en) Compact vertical inductors extending in vertical planes
US9275950B2 (en) Bead for 2.5D/3D chip packaging application
CN203746603U (zh) 反对称电感器结构
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US10163779B2 (en) Integrated circuit with guard ring
US7038296B2 (en) Electrical component structure
US8749322B2 (en) Multilayer circuit board structure and circuitry thereof
CN110033929A (zh) 共模滤波器
CN110010327A (zh) 共模滤波器
TWI333829B (en) Apparatus for silencing electromagnetic noise signal
TWI524586B (zh) 具備平面電磁能隙共振結構的電路
JP2008112974A (ja) 半導体容量素子
TWI515861B (zh) 具有整合通孔元件的導體結構
JP2006066769A (ja) インダクタ及びその製造方法
TWI399139B (zh) 彎繞線狀電感器及具有此彎繞線狀電感器的基板結構
CN115910552A (zh) 一种电感结构及射频模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170303

R150 Certificate of patent or registration of utility model

Ref document number: 6106279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250