TWI385680B - 螺旋電感之堆疊結構 - Google Patents

螺旋電感之堆疊結構 Download PDF

Info

Publication number
TWI385680B
TWI385680B TW098116543A TW98116543A TWI385680B TW I385680 B TWI385680 B TW I385680B TW 098116543 A TW098116543 A TW 098116543A TW 98116543 A TW98116543 A TW 98116543A TW I385680 B TWI385680 B TW I385680B
Authority
TW
Taiwan
Prior art keywords
line segment
metal layer
spiral inductor
segment
line
Prior art date
Application number
TW098116543A
Other languages
English (en)
Other versions
TW201042671A (en
Inventor
Kai Yi Huang
Yuh Sheng Jean
Ta Hsun Yeh
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43124206&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI385680(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW098116543A priority Critical patent/TWI385680B/zh
Priority to US12/773,024 priority patent/US7936245B2/en
Publication of TW201042671A publication Critical patent/TW201042671A/zh
Application granted granted Critical
Publication of TWI385680B publication Critical patent/TWI385680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances

Description

螺旋電感之堆疊結構
本發明有關一種螺旋電感之堆疊結構，尤指一種利用跨線區域的金屬層來當作並聯繞線以提升品質因數(quality factor)的堆疊結構。
隨著IC製造朝系統單晶片(system on chip，SoC)方向發展，積體電感(integrated inductor)或積體變壓器(integrated transformer)等被動元件已被廣泛整合製作在高頻積體電路中。由於IC製造一般採用矽基底的結構，積體電感/積體變壓器的基底損耗(substrate loss)以及金屬損耗(metal loss)將決定其品質因數(quality factor)的好壞，尤其以金屬損耗為最直接影響電感特性的主因。
目前常見的積體電感包含對稱型螺旋電感以及非對稱型螺旋電感，多採用最上層(或最上兩層)金屬來作為電感的繞線，並使用下一層金屬以及介電窗(via)來作為跨線(crossover)。此種電感的缺點是其寄生電阻將受限於此單層金屬、跨線的導電度、介電窗的數量以及介電窗的電阻值。若要提高電感的品質因數，勢必得增加繞線的線寬，但此作法將消耗更多的晶片面積。因此，有人提出利用多層金屬並聯的架構，使得電感在相同面積下，比傳統單層電感得到更低的串聯電阻，藉以提升品質因數，諸如前案美國專利第20080074229號、美國專利第6664882號所揭示者。然而，無論是單層金屬架構或者是多層金屬並聯的架構，電感的跨線部份皆是使用到不同於電感繞線本身的金屬層，並無法使電感的品質因數達到最佳化。
本發明的目的之一在於提供一種螺旋電感之堆疊結構，以解決先前技術中之問題。
本發明之實施例揭露了一種螺旋電感之堆疊結構，包含有一第一金屬層、一第二金屬層、一第一組介電窗以及一第二組介電窗。第一金屬層包含一第一線段、一第二線段以及一第三線段，第三線段連接至第一線段，且第三線段之佈局方向不同於該第一線段之佈局方向與該第二線段之佈局方向。第二金屬層佈局於第一金屬層之下，其包含有一第四線段、一第五線段以及一第六線段，第六線段連接至第五線段，且該第六線段之佈局方向不同於該第四線段之佈局方向與該第五線段之佈局方向。第一組介電窗連接第一線段以及第四線段。第二組介電窗連接第二線段以及第五線段。其中，第一線段、第四線段以及第一組介電窗係構成螺旋電感之一第一並聯繞線，第二線段、第五線段以及第二組介電窗係構成螺旋電感之一第二並聯繞線，以及第三線段與第六線段係構成一第一跨線區域。此螺旋電感係為一對稱型螺旋電感。
本發明之實施例另揭露了一種螺旋電感之堆疊結構，包含有一第一金屬層、一第二金屬層、一第一組介電窗以及一第二組介電窗。第一金屬層包含一第一線段、一第二線段以及一第三線段，第三線段連接至第一線段與第二線段且佈局於第一線段以及第二線段之間。第二金屬層包含有一第四線段、一第五線段以及一第六線段，第六線段佈局於第四線段與第五線段之間。第一組介電窗連接第一線段以及第四線段。第二組介電窗連接第二線段以及第五線段。其中，第一線段與第四線段係構成螺旋電感之一第一並聯繞線，第二線段與第五線段係構成螺旋電感之一第二並聯繞線，以及第三線段與第六線段係構成一跨線區域。此螺旋電感係為一非對稱型螺旋電感。
於以下實施例中，係針對對稱型(symmetric)螺旋電感(請參考第1圖至第8圖之實施例)以及非對稱型(asymmetric)螺旋電感(請參考第9圖至第14圖之實施例)，提出至少三種多層金屬堆疊的螺旋電感之跨線結構，主要係分為L型跨線結構(L-shape Crossover)、指間交錯型跨線結構(Interdigitated Crossover)以及溝渠式跨線結構(Trench-shape Crossover)，可使多層金屬堆疊的螺旋電感得到最佳化的品質因數。其中，「L型跨線結構」、「指間交錯型跨線結構」以及「溝渠式跨線結構」等用語係本發明所定義之，僅作為名稱區隔之用。另外，本發明提出堆疊式防護環(stacked guard ring)來增加雜訊的阻隔能力。
請參考第1圖，第1圖(包含有圖1A及圖1B)為本發明一螺旋電感之堆疊結構之一實施例的示意圖。其中，圖1A係表示L型跨線結構，而圖1B係表示指間交錯型跨線結構。於本實施例中，圖1A所示之L型跨線結構以及圖1B所示之指間交錯型跨線結構皆係應用於一對稱型螺旋電感中。如圖1A所示，螺旋電感100之堆疊結構係包含六個金屬層M16～M11、一第一組介電窗(via)110以及一第二組介電窗120。金屬層M16～M14包含線段S11、S12以及S13，其中線段S13係連接至線段S11且佈局於線段S11以及線段S12之間。金屬層M13～M11係佈局於金屬層M16～M14之下，其包含線段S14、S15以及S16，其中線段S16係連接至線段S15且佈局於線段S14與線段S15之間。第一組介電窗110係連接線段S11以及線段S14，而第二組介電窗120係連接線段S12以及線段S15。於本實施例中，金屬層M16～M14之線段S11、金屬層M13～M11之線段S14以及第一組介電窗110係構成螺旋電感100之一第一並聯繞線(shunt winding)130，金屬層M16～M14之線段S12、金屬層M13～M11之線段S15以及第二組介電窗120係構成螺旋電感100之一第二並聯繞線140，且金屬層M16～M14之線段S13與金屬層M13～M11之線段S16係構成一跨線(crossover)區域150。
如圖1B所示，螺旋電感200之堆疊結構係包含六個金屬層M26～M21、一第一組介電窗210以及一第二組介電窗220。金屬層M26、M24、M22包含線段S21、S22以及S23，其中線段S23係連接至線段S21且佈局於線段S21以及線段S22之間。金屬層M25、M23、M21包含線段S24、S25以及S26，其中線段S26係連接至線段S25且佈局於線段S24與線段S25之間。第一組介電窗210係連接線段S21以及線段S24，而第二組介電窗220係連接線段S22以及線段S25。於本實施例中，金屬層M26、M24、M22之線段S21、金屬層M25、M23、M21之線段S24以及第一組介電窗210係構成螺旋電感200之一第一並聯繞線(shunt winding)230，金屬層M26、M24、M22之線段S22、金屬層M25、M23、M21之線段S25以及第二組介電窗220係構成螺旋電感200之一第二並聯繞線240，且金屬層M26、M24、M22之線段S23與金屬層M25、M23、M21之、線段S26係構成一跨線區域250。
請注意，於上述之實施例中，係以六個金屬層為例，然此並非本發明之限制條件，金屬層的個數並不侷限。
請參考第2圖、第3圖以及第4圖，其中第2圖為一對稱型螺旋電感300之一範例的上視圖，第3圖為第2圖所示之對稱型螺旋電感300採用圖1A的堆疊結構之縱剖面圖，而第4圖為第2圖所示之對稱型螺旋電感300採用圖1B的堆疊結構之縱剖面圖。如第2圖所示，對稱型螺旋電感300包含一第一並聯繞線330以及一第二並聯繞線340，而圖中標示A1的區域則代表跨線區域。第3圖係為對稱型螺旋電感300沿著第2圖中YY’虛線之縱剖面，其係採用1A的堆疊結構。如第3圖所示，對稱型螺旋電感300之堆疊結構係包含五個金屬層M36～M32、一第一組介電窗310以及一第二組介電窗320。於本實施例中，金屬層M36之線段S31、金屬層M35～M32之線段S34以及第一組介電窗310係構成螺旋電感300之第一並聯繞線330，金屬層M36之線段S32、金屬層M35～M32之線段S35以及第二組介電窗320係構成螺旋電感300之第二並聯繞線340，且金屬層M36之線段S33與金屬層M35～M32之線段S36係構成一跨線區域350(包含有第一部分350A以及第二部分350B)。由第2圖與第3圖可得知，線段S33(構成跨線區域350之第一部分350A)的佈局方向係不同於線段S31、線段S32的佈局方向，且線段S36(構成跨線區域350之第二部分350B)的佈局方向亦不同於線段S34、線段S35的佈局方向。
另外，金屬層M36另包含第一防護環線段S37，設置於線段S31及/或線段S32之外側；金屬層M35～M32另包含第二防護環線段S38，設置於線段S34及/或線段S35之外側；且該堆疊結構另包含一第三組介電窗360，連接第一防護環線段S37以及第二防護環線段S38。其中，第一防護環線段S37、第二防護環線段S38以及第三組介電窗360係構成一堆疊式防護環(stacked guard ring)，來增加雜訊的阻隔能力。
請注意，於本實施例中，由於金屬層M36之厚度係大於金屬層M35～M32之厚度，所以跨線區域350的第一部分350A係採用單層金屬(亦即金屬層M36之線段S33)來實現，而跨線區域350之第二部分350B係採用多層堆疊金屬(亦即金屬層M35～M32之線段S36)來實現，且金屬層M35～M32皆佈局於金屬層M36之下，以求電感的對稱性。
第4圖係為對稱型螺旋電感300沿著第2圖中YY’虛線之縱剖面，其係採用1B的堆疊結構。如第4圖所示，對稱型螺旋電感300之堆疊結構係包含六個金屬層M46～M41、一第一組介電窗410以及一第二組介電窗420。於本實施例中，金屬層M46、M44、M42之線段S41、金屬層M45、M43、M41之線段S44以及第一組介電窗410係構成螺旋電感300之第一並聯繞線330，金屬層M46、M44、M42之線段S42、金屬層M45、M43、M41之線段S45以及第二組介電窗420係構成螺旋電感300之第二並聯繞線340，且金屬層M46、M44、M42之線段S43與金屬層M45、M43、M41之線段S46係構成一跨線區域450(包含有第一部分450A以及第二部分450B)。由第2圖與第4圖可得知，線段S43(構成跨線區域450之第一部分450A)的佈局方向係不同於線段S41、線段S42的佈局方向，且線段S46(構成跨線區域450之第二部分450B)的佈局方向係不同於線段S44、線段S45的佈局方向。
另外，金屬層M46、M44、M42另包含一第一防護環線段S47，設置於線段S41及/或線段S42之外側；金屬層M45、M43、M41另包含一第二防護環線段S48，設置於線段S44及/或線段S45之外側；且該堆疊結構另包含一第三組介電窗460，連接第一防護環線段S47以及第二防護環線段S48。其中，第一防護環線段S47、第二防護環線段S48以及第三組介電窗460係構成一堆疊式防護環，來增加雜訊的阻隔能力。
請注意，於本實施例中，由於金屬層M46、M44、M42之厚度係等於金屬層M45、M43、M41之厚度，所以跨線區域450的第一部分450A係採用多層堆疊金屬(亦即金屬層M46、M44、M42之線段S43)來實現，而跨線區域450之第二部分450B亦採用多層堆疊金屬(亦即金屬層M45、M43、M41之線段S46)來實現，且金屬層M46、M44、M42與金屬層M45、M43、M41係相間設置(interlaced)，以求電感的對稱性。
由上述第3圖及第4圖之相關說明可了解，本發明之螺旋電感之線路佈局方式可依據金屬層的厚度，來增加電感的對稱性。例如，當積體電路中之金屬層厚度有不同時，可採用「L型跨線結構」(即圖1A或第3圖所示之跨線結構)進行線路的佈局，以獲得較佳之電感對稱性。另外，當積體電路中之每一金屬層的厚度皆相同時，可採用「指間交錯型跨線結構」(即圖1B或第4圖所示之跨線結構)進行線路的佈局，以獲得較佳之電感對稱性。
由上述之實施例可得知，本發明所揭露之螺旋電感的堆疊結構，其跨線區域的金屬層亦用來作為電感的繞線，以使電感的品質因數達到最佳化。如此一來，螺旋電感的寄生電阻將不再受限於跨線的導電度、介電窗的數量以及介電窗的電阻值。
請參考第5圖至第6圖，第5圖為結合串聯繞線以及並聯繞線之一對稱型螺旋電感500之一範例的上視圖，第6圖(包含有圖6A以及圖6B)為第5圖所示之對稱型螺旋電感500之第一電感510(圖6A)以及第二電感610(圖6B)的示意圖。對稱型螺旋電感500係為結合第一電感510(亦即串聯繞線)以及第二電感610(亦即並聯繞線)的多層堆疊螺旋電感，可在相同的面積下增加串聯電感值，使得晶片面積利用率增加。如圖6A所示，第一電感510係為傳統的單層對稱型螺旋電感，以金屬層MT1當作線圈繞線，以金屬層MT2當作跨線區域，其中第一串聯繞線520以及第二串聯繞線530的連接處A、B係為第一電感510的中心抽頭(center tap)，將連接處A、B斷開，可往下連接至第二電感610的中心抽頭(亦即第一並聯繞線620以及第二並聯繞線630的連接處A’、B’)。而圖6B之第二電感610則可採用圖1A的堆疊結構(亦即L型跨線結構)或者圖1B的堆疊結構(亦即指間交錯型跨線結構)來實現，其係以金屬層MT3、MT4、MT5、MT6來當作線圈繞線以及跨線區域，其中金屬層MT1、MT2、MT3、MT4、MT5、MT6係彼此上下平行。
請參考第7圖，第7圖為對稱型螺旋電感500沿著第5圖中KK’虛線之縱剖面，其係採用圖1A的堆疊結構。如第7圖所示，對稱型螺旋電感500包含第一電感510以及第二電感610。於本實施例中，第一電感510係以金屬層MT1當作線圈繞線(包含第一串聯繞線520以及第二串聯繞線530)，以金屬層MT2當作跨線區域；而第二電感610則採用圖1A的L型跨線結構，其中金屬層MT3、MT4係可對應至圖1A的金屬層M16～M14，而金屬層MT5、MT6係可對應至圖1A的金屬層M13～M11。
請參考第8圖，第8圖對稱型螺旋電感500沿著第5圖中KK’虛線之縱剖面，其係採用圖1B的堆疊結構。如第8圖所示，對稱型螺旋電感500包含第一電感510以及第二電感610。於本實施例中，第二電感610則採用圖1B的指間交錯型跨線結構，其中金屬層MT3、MT5係可對應至圖1B的金屬層M26、M24、M22，而金屬層MT4、MT6係可對應至圖1B的金屬層M25、M23、M21。
請參考第9圖，第9圖(包含有圖9A、圖9B、圖9C以及圖9D)為本發明一螺旋電感之堆疊結構之另一實施例的示意圖。其中，圖9A、9B係表示溝渠式跨線結構，而圖9C、9D係表示指間交錯型跨線結構。於本實施例中，圖9A、圖9B、圖9C以及圖9D所示之跨線結構皆係應用於一非對稱型螺旋電感。如圖9A所示，螺旋電感900A之堆疊結構係包含六個金屬層M96A～M91A、一第一組介電窗910A以及一第二組介電窗920A。金屬層層M96A～M94A包含線段S91A、S92A、S93A，其中線段S93A連接至線段S91A與線段S92A且佈局於線段S91A以及線段S92A之間。金屬層M93A～M91A包含線段S94A、S95A、S96A，其中線段S96A佈局於線段S94A以及線段S95A之間。第一組介電窗910A係連接線段S91A以及線段S94A，第二組介電窗920A係連接線段S92A以及線段S95A。其中，金屬層M96A～M94A之線段S91A以及金屬層M93A～M91A之線段S94A係構成螺旋電感900A之一第一並聯繞線930A，金屬層M96A～M94A之線段S92A以及金屬層M93A～M91A之線段S95A係構成螺旋電感900A之一第二並聯繞線940A，以及線段S93A與線段S96A係構成一跨線區域950A。而圖9B之螺旋電感900B之堆疊結構係與圖9A之螺旋電感900A之堆疊結構類似，兩者不同之處在於螺旋電感900B之堆疊結構係為螺旋電感900A之堆疊結構的倒置。換言之，於圖9A中，金屬層M96A～M94A係佈局於金屬層M93A～M91A之上方，而於圖9B中，金屬層M93B～M91B係佈局於金屬層M96B～M94B之下方。
如圖9C所示，螺旋電感900C之堆疊結構係包含六個金屬層M96～M91C、一第一組介電窗910C以及一第二組介電窗920C。金屬層層M96C、M94C、M92C包含線段S91C、S92C、S93C，其中線段S93C連接至線段S91C與線段S92C且佈局於線段S91C以及線段S92C之間。金屬層層M95C、M93C、M91C包含線段S94C、S95C、S96C，其中線段S96C佈局於線段S94C以及線段S95C之間。第一組介電窗910C係連接線段S91C以及線段S94C，第二組介電窗920C係連接線段S92C以及線段S95C。其中，金屬層M96C、M94C、M92C之線段S91C與金屬層M95C、M93C、M91C之線段S94C係構成螺旋電感900C之一第一並聯繞線930C，金屬層金線段S92C與金屬層M95C、M93C、M91C之線段S95C係構成螺旋電感900C之一第二並聯繞線940C，以及金屬層M96C、M94C、M92C之線段S93C與金屬層M95C、M93C、M91C之線段S96C係構成一跨線區域950C。而圖9D之螺旋電感900D之堆疊結構係與圖9C之螺旋電感900C之堆疊結構類似，兩者不同之處在於螺旋電感900D之堆疊結構係為螺旋電感900C之堆疊結構的倒置。
請參考第10圖以及第11圖，第10圖為一非對稱型螺旋電感1000之一範例的上視圖，而第11圖(包含有圖11A以及圖11B)則為第10圖所示之非對稱型螺旋電感1000之第一並聯繞線1100(圖11A)以及第二並聯繞線1200(圖11B)的示意圖。
請參考第12圖，第12圖為非對稱型螺旋電感1000沿著第10圖中CC’虛線之橫剖面，其係採用圖9A的堆疊結構。如第12圖所示，非對稱型螺旋電感1000之堆疊結構係包含五個金屬層M126～M122、一第一組介電窗1210以及一第二組介電窗1220。於本實施例中，金屬層M126之線段S121、金屬層M125～M122之線段S124以及第一組介電窗1210係構成螺旋電感1000之第一並聯繞線1100，金屬層M126之線段S122、金屬層M125～M122之線段S125以及第二組介電窗1220係構成螺旋電感1000之第二並聯繞線1200，且金屬層M126之線段S123與金屬層M125～M122之線段S126係構成一跨線區域1250(包含有第一部分1250A以及第二部分1250B)。
請注意，於本實施例中，由於金屬層M126之厚度係大於金屬層M125～M122之厚度，所以跨線區域1250的第一部分1250A係採用單層金屬(亦即金屬層M126之線段S123)來實現，而跨線區域1250之第二部分1250B係採用多層堆疊金屬(亦即金屬層M125～M122之線段S126)來實現，且金屬層M125～M122皆佈局於金屬層M36之下，以求電感的對稱性。
請參考第13圖，第13圖為非對稱型螺旋電感1000沿著第10圖中CC’虛線之橫剖面，其係採用圖9B的堆疊結構。第13圖與第12圖之堆疊結構類似，兩者不同之處在於第13圖之堆疊結構係為第12圖之堆疊結構的倒置。
請參考第14圖，第14圖為非對稱型螺旋電感1000沿著第10圖中CC’虛線之橫剖面，其係採用圖9C的堆疊結構。如第14圖所示，非對稱型螺旋電感1000之堆疊結構係包含六個金屬層M146～M141、一第一組介電窗1410以及一第二組介電窗1420。於本實施例中，金屬層M146、M144、M142之線段S141、金屬層M145、M143、M141之線段S144以及第一組介電窗1410係構成非對稱型螺旋電感1000之第一並聯繞線1100，金屬層M146、M144、M142之線段S142、金屬層M145、M143、M141之線段S145以及第二組介電窗1420係構成螺旋電感1000之第二並聯繞線1200，且金屬層M146、M144、M142之線段S143與金屬層M145、M143、M141之線段S146係構成一跨線區域1450(包含有第一部分1450A以及第二部分1450B)。
請注意，於本實施例中，由於金屬層M146、M144、M142之厚度係等於金屬層M145、M143、M141之厚度，所以跨線區域1450的第一部分1450A係採用多層堆疊金屬(亦即金屬層M146、M144、M142之線段S143)來實現，而跨線區域1450之第二部分1450B亦採用多層堆疊金屬(亦即金屬層M145、M143、M141之線段S146)來實現，且金屬層M146、M144、M142與金屬層M145、M143、M141係相間設置，以求電感的對稱性。當然，亦可採用圖9D之堆疊結構來實現，由於其堆疊結構僅為第14圖之倒置，為簡潔起見，於此不再贅述。
當然，亦可採用前述之堆疊式防護環來增加雜訊的阻隔能力。此外，於上述之實施例中，第一並聯繞線與第二並聯繞線之形狀係以矩形以及八角形(octagon)為例，然此並非本發明之限制條件，本發明所揭露之螺旋電感之堆疊結構可適用於各種形狀。
以上所述的實施例僅用來說明本發明之技術特徵，並非用來侷限本發明之範疇。由上可知，本發明提供一種螺旋電感之堆疊結構，其係利用跨線區域的金屬層來當作並聯繞線，可使多層金屬堆疊的螺旋電感得到最佳化的品質因數。再者，本發明所揭露之螺旋電感之堆疊結構之應用範圍廣泛，其係可應用於對稱型螺旋電感以及非對稱型螺旋電感。且針對不同厚度的金屬層，亦提出不同的跨線結構，以求電感的對稱性。另外，本發明提出堆疊式防護環(stacked guard ring)來增加雜訊的阻隔能力。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、900A、900B、900C、900D．．．螺旋電感
M16～M11、M26～M21、M36～M32、M46～M41、MT1～MT6、M96A～M91A、M96B～M91B、M96C～M91C、M96D～M91D、M126～M122、M136～M132、M146～M141．．．金屬層
110、210、310、410、910A、910B、910C、910D、1210、1410．．．第一組介電窗
120、220、320、420、920A、920B、920C、920D、1220、1420．．．第二組介電窗
360、460．．．第三組介電窗
S11～S16、S21～S26、S31～S36、S41～S46、S91A～S96A、S91B～S96B、S91C～S96C、S91D～S96D、S121～S126、S141～S146．．．線段
S37、S47．．．第一防護環線段
S38、S48．．．第二防護環線段
130、230、330、620、930A、930B、930C、930D、1100．．．第一並聯繞線
140、240、340、630、940A、940B、940C、940D、1200．．．第二並聯繞線
150、250、350、450、950A、950B、950C、950D、1250、1350、1450．．．跨線區域
A1．．．區域
350A、450A、1250A、1450A．．．第一部分
350B、450B、1250B、1450B．．．第二部分
300、500．．．對稱型螺旋電感
YY’、KK’、CC’．．．虛線
510．．．第一電感
610．．．第二電感
A、B、A’、B’．．．連接處
520．．．第一串聯繞線
530．．．第二串聯繞線
1000．．．非對稱型螺旋電感
第1圖(包含有圖1A及圖1B)為本發明一螺旋電感之堆疊結構之一實施例的示意圖。
第2圖為一對稱型螺旋電感之一範例的上視圖。
第3圖為第2圖所示之對稱型螺旋電感採用圖1A的堆疊結構之縱剖面圖。
第4圖為第2圖所示之對稱型螺旋電感採用圖1B的堆疊結構之縱剖面圖。
第5圖為結合串聯繞線以及並聯繞線之一對稱型螺旋電感之一範例的上視圖。
第6圖(包含有圖6A以及圖6B)為第5圖所示之對稱型螺旋電感之串聯繞線以及並聯繞線的示意圖。
第7圖為第5圖所示之對稱型螺旋電感採用圖1A的堆疊結構之橫剖面圖。
第8圖為第5圖所示之對稱型螺旋電感採用圖1B的堆疊結構之橫剖面圖。
第9圖(包含有圖9A、圖9B、圖9C以及圖9D)為本發明一螺旋電感之堆疊結構之另一實施例的示意圖。
第10圖為一非對稱型螺旋電感之一範例的上視圖。
第11圖(包含有圖11A以及圖11B)為第10圖所示之非對稱型螺旋電感之第一並聯繞線以及第二並聯繞線的示意圖。
第12圖為第10圖所示之非對稱型螺旋電感採用圖9A的堆疊結構之橫剖面圖。
第13圖為第10圖所示之非對稱型螺旋電感採用圖9B的堆疊結構之橫剖面圖。
第14圖為第10圖所示之非對稱型螺旋電感採用圖9C的堆疊結構之橫剖面圖。
100、200．．．螺旋電感
M11～M16、M21～M26．．．金屬層
110、210．．．第一組介電窗
120、220．．．第二組介電窗
S11～S16、S21～S26．．．線段
130、230．．．第一並聯繞線
140、240．．．第二並聯繞線
150、250．．．跨線區域

Claims (21)

  1. 一種螺旋電感之堆疊結構，包含有：一第一金屬層，包含有：一第一線段；一第二線段；以及一第三線段，連接至該第一線段，該第三線段之佈局方向不同於該第一線段之佈局方向與該第二線段之佈局方向；一第二金屬層，佈局於該第一金屬層之下，該第二金屬層包含有：一第四線段；一第五線段；以及一第六線段，連接至該第五線段，該第六線段之佈局方向不同於該第四線段之佈局方向與該第五線段之佈局方向；一第一組介電窗(via)，連接該第一線段以及該第四線段；以及一第二組介電窗，連接該第二線段以及該第五線段；其中，該第一線段、該第四線段以及該第一組介電窗係構成一第一並聯繞線(shunt winding)；該第二線段、該第五線段以及該第二組介電窗係構成一第二並聯繞線；以及該第三線段與該第六線段係構成一跨線(crossover)區域。
  2. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該第三線段係佈局於該第一線段與該第二線段之間，以及該第六線段係佈局於該第四線段與該第五線段之間。
  3. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該第一金屬層之厚度係大於該第二金屬層之厚度。
  4. 如申請專利範圍第3項所述之螺旋電感之堆疊結構，其中該螺旋電感更包含一第三金屬層佈局於該第二金屬層下方，該第三金屬層之結構係與該第二金屬層之結構相同，且該第一金屬層之厚度係大於該第三金屬層之厚度。
  5. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該第一金屬層之厚度係等於該第二金屬層之厚度。
  6. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該螺旋電感更包含：一第三金屬層佈局於該第二金屬層下方，且該第三金屬層之結構係與該第一金屬層之結構相同；以及一第四金屬層佈局於該第三金屬層下方，且該第四金屬層之結構係與該第二金屬層之結構相同；其中，該第三金屬層之一第七線段、該第四金屬層之一第八線段、該第三線段與該第六線段係構成該跨線區域；且該第三線段、該第六線段、該第七線段與該第八線段係構成一指間交錯型跨線結構。
  7. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中：該第一金屬層另包含一第一防護環線段，設置於該第一線段或該第二線段之外側；該第二金屬層另包含一第二防護環線段，設置於該第四線段或該第五線段之外側；以及該堆疊結構另包含一第三組介電窗，連接該第一防護環線段以及該第二防護環線段，且該第一防護環線段、該第二防護環線段以及該第三組介電窗係構成一堆疊式防護環(guard ring)。
  8. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該螺旋電感係為一對稱型螺旋電感。
  9. 如申請專利範圍第1項所述之螺旋電感之堆疊結構，其中該第一並聯繞線與該第二並聯繞線之形狀實質上為一矩形、一八角形(octagon)或者一圓形。
  10. 一種螺旋電感之堆疊結構，包含有：一第一金屬層，包含有：一第一線段；一第二線段；以及一第三線段，連接至該第一線段與該第二線段且佈局於該第一線段以及該第二線段之間；一第二金屬層，包含有：一第四線段；一第五線段；以及一第六線段，佈局於該第四線段與該第五線段之間；一第一組介電窗，連接該第一線段以及該第四線段；以及一第二組介電窗，連接該第二線段以及該第五線段；其中，該第一線段與該第四線段係構成一第一並聯繞線，該第二線段與該第五線段係構成該螺旋電感之一第二並聯繞線，以及該第三區段與該第六線段係構成一跨線區域。
  11. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該第二金屬層係佈局於該第一金屬層之上方。
  12. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該第一金屬層係佈局於該第二金屬層之上方。
  13. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該第一金屬層之厚度係大於該第二金屬層之厚度。
  14. 如申請專利範圍第13項所述之螺旋電感之堆疊結構，其中該螺旋電感佈局於更包含一第三金屬層，該第三金屬層之結構係與該第二金屬層之結構相同，該第三金屬層與該第二金屬層均佈局於該第一金屬層之上或之下，且該第一金屬層之厚度係大於該第三金屬層之厚度。
  15. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該第一金屬層之厚度係等於該第二金屬層之厚度。
  16. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該螺旋電感更包含：一第三金屬層，且該第三金屬層之結構係與該第一金屬層之結構相同；以及一第四金屬層，且該第四金屬層之結構係與該第二金屬層之結構相同；其中，該第三金屬層之一第七線段、該第四金屬層之一第八線段、該第三線段與該第六線段係構成該跨線區域；且該第三線段、該第六線段、該第七線段與該第八線段係構成一指間交錯型跨線結構。
  17. 如申請專利範圍第16項所述之螺旋電感之堆疊結構，其中該第二金屬層係佈局於該第一金屬層之下，該第三金屬層係佈局於該第二金屬層之下，以及該第四金屬層係佈局於該第三金屬層之下。
  18. 如申請專利範圍第16項所述之螺旋電感之堆疊結構，其中該第一金屬層係佈局於該第二金屬層之下，該第四金屬層係佈局於該第一金屬層之下，以及該第三金屬層係佈局於該第四金屬層之下。
  19. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中：該第一金屬層另包含一第一防護環線段，設置於該第一線段或該第二線段之外側；該第二金屬層另包含一第二防護環線段，設置於該第四線段或該第五線段之外側；以及該堆疊結構另包含一第三組介電窗，連接該第一防護環線段以及該第二防護環線段，且該第一防護環線段、該第二防護環線段以及該第三組介電窗係構成一堆疊式防護環。
  20. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該螺旋電感係為一非對稱型螺旋電感。
  21. 如申請專利範圍第10項所述之螺旋電感之堆疊結構，其中該第一並聯繞線與該第二並聯繞線之形狀係為一矩形、一八角形或者一圓形。
TW098116543A 2009-05-19 2009-05-19 螺旋電感之堆疊結構 TWI385680B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098116543A TWI385680B (zh) 2009-05-19 2009-05-19 螺旋電感之堆疊結構
US12/773,024 US7936245B2 (en) 2009-05-19 2010-05-04 Stacked structure of a spiral inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098116543A TWI385680B (zh) 2009-05-19 2009-05-19 螺旋電感之堆疊結構

Publications (2)

Publication Number Publication Date
TW201042671A TW201042671A (en) 2010-12-01
TWI385680B true TWI385680B (zh) 2013-02-11

Family

ID=43124206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116543A TWI385680B (zh) 2009-05-19 2009-05-19 螺旋電感之堆疊結構

Country Status (2)

Country Link
US (1) US7936245B2 (zh)
TW (1) TWI385680B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
TWI494957B (zh) * 2011-03-03 2015-08-01 Realtek Semiconductor Corp 可變電感
US9048019B2 (en) * 2011-09-27 2015-06-02 Infineon Technologies Ag Semiconductor structure including guard ring
MY165848A (en) * 2012-03-26 2018-05-17 Silterra Malaysia Sdn Bhd Parallel stacked symmetrical and differential inductor
US8860180B2 (en) * 2012-10-26 2014-10-14 Xilinx, Inc. Inductor structure with a current return encompassing a coil
US9406739B2 (en) 2013-03-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor system and method
JP6221736B2 (ja) * 2013-12-25 2017-11-01 三菱電機株式会社 半導体装置
US9548158B2 (en) * 2014-12-02 2017-01-17 Globalfoundries Inc. 3D multipath inductor
TWI627646B (zh) * 2015-03-02 2018-06-21 瑞昱半導體股份有限公司 適用於振盪器之變壓器與其方法
US9787256B1 (en) 2016-06-16 2017-10-10 Peregrine Semiconductor Corporation Coupled coils inter-stage matching network
KR102162333B1 (ko) * 2017-03-22 2020-10-07 한국전자통신연구원 차동 인덕터 및 이를 포함하는 반도체 소자
KR102335107B1 (ko) * 2017-10-16 2021-12-03 삼성전자 주식회사 로우 디코더를 포함하는 비휘발성 메모리 장치
TWI727880B (zh) * 2020-08-25 2021-05-11 瑞昱半導體股份有限公司 電感結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355535B2 (en) * 1998-08-07 2002-03-12 Winbond Electronics Corp. Method and structure of manufacturing a high-Q inductor with an air trench

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
US6426267B2 (en) * 1998-06-19 2002-07-30 Winbond Electronics Corp. Method for fabricating high-Q inductance device in monolithic technology
EP1498913B1 (en) * 1998-12-11 2006-05-31 Matsushita Electric Industrial Co., Ltd. High-Q inductor for high frequency
US6759937B2 (en) * 2002-06-03 2004-07-06 Broadcom, Corp. On-chip differential multi-layer inductor
US7039381B2 (en) * 2002-07-23 2006-05-02 Broadcom Corporation On-chip differential inductor and applications thereof
US6841847B2 (en) * 2002-09-04 2005-01-11 Chartered Semiconductor Manufacturing, Ltd. 3-D spiral stacked inductor on semiconductor material
US6967555B2 (en) * 2002-10-17 2005-11-22 Via Technologies Inc. Multi-level symmetrical inductor
KR100698617B1 (ko) * 2005-02-15 2007-03-21 삼성전자주식회사 집적 인덕터를 포함한 집적회로
US7847666B2 (en) * 2006-09-27 2010-12-07 Agere Systems Inc. Differential inductor for use in integrated circuits
US7656264B2 (en) * 2006-10-19 2010-02-02 United Microelectronics Corp. High coupling factor transformer and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355535B2 (en) * 1998-08-07 2002-03-12 Winbond Electronics Corp. Method and structure of manufacturing a high-Q inductor with an air trench

Also Published As

Publication number Publication date
TW201042671A (en) 2010-12-01
US7936245B2 (en) 2011-05-03
US20100295648A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
TWI385680B (zh) 螺旋電感之堆疊結構
US7821372B2 (en) On-chip transformer BALUN structures
JP4505201B2 (ja) ３−ｄスパイラル積層インダクタおよび３−ｄスパイラル積層インダクタを形成する方法
US7456721B2 (en) On-chip transformer balun
US6794977B2 (en) Planar transformers
US8143986B2 (en) Inductor
US6013939A (en) Monolithic inductor with magnetic flux lines guided away from substrate
US7312685B1 (en) Symmetrical inductor
US7612645B2 (en) Integrated inductor
US20120223176A1 (en) Integrated High Frequency BALUN and Inductors
JP5551480B2 (ja) 半導体装置および半導体装置の製造方法
US20090273429A1 (en) Inductor and method for fabricating the same
US20080012678A1 (en) Symmetrical inductor
KR101408505B1 (ko) 커먼 모드 필터 및 그 제조방법
US20060055495A1 (en) Planar transformer
US6940386B2 (en) Multi-layer symmetric inductor
JP2002289436A (ja) インダクタンス素子
CN102103921B (zh) 螺旋电感的堆叠结构
US11800635B2 (en) Integrated passive component
KR20070060615A (ko) 고성능 집적형 인덕터
WO2017057423A1 (ja) 表面実装型ｌｃデバイス
JP2012182285A (ja) コイル部品
JP4324352B2 (ja) 平面型トランスフォーマーおよびその製造方法
KR100818994B1 (ko) 반도체 소자의 제조 방법
JP7430376B2 (ja) スパイラルインダクタ及びパッシブ集積回路