JP7468193B2 - 量子デバイス及びその製造方法 - Google Patents

量子デバイス及びその製造方法 Download PDF

Info

Publication number
JP7468193B2
JP7468193B2 JP2020111953A JP2020111953A JP7468193B2 JP 7468193 B2 JP7468193 B2 JP 7468193B2 JP 2020111953 A JP2020111953 A JP 2020111953A JP 2020111953 A JP2020111953 A JP 2020111953A JP 7468193 B2 JP7468193 B2 JP 7468193B2
Authority
JP
Japan
Prior art keywords
quantum
interposer
wiring layer
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020111953A
Other languages
English (en)
Other versions
JP2022011067A (ja
Inventor
兼二 難波
彩未 山口
明 宮田
克 菊池
秀 渡辺
教徳 西
英行 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020111953A priority Critical patent/JP7468193B2/ja
Priority to US17/355,528 priority patent/US20210408358A1/en
Publication of JP2022011067A publication Critical patent/JP2022011067A/ja
Application granted granted Critical
Publication of JP7468193B2 publication Critical patent/JP7468193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0156Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05679Niobium [Nb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29021Disposition the layer connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29179Niobium [Nb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32111Disposition the layer connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

本発明は、量子デバイス及びその製造方法に関する。
量子コンピュータ装置では、超電導材料を用いて構成された量子デバイスが搭載されている。この量子デバイスは、極低温の環境下に置かれることで、超電導現象を利用した動作を実現することができる。なお、極低温とは、例えば、ニオブ(Nb)の場合には9K程度、アルミニウム(Al)の場合には1.2K程度である。
量子デバイスに関連する技術は、例えば特許文献1に開示されている。特許文献1には、量子ドットデバイスパッケージとインターポーザとが結合コンポーネント(ソルダボール等を含む)によって結合された構造が開示されている。
特表2019-537239号公報
特許文献1の構造では、量子ドットデバイス(量子チップ)の配線層(量子回路)に形成された信号線を伝搬する信号が、電磁波等の外来ノイズによる干渉を受けてしまうため、品質が低下してしまう、という課題があった。
本開示の目的は、上述した課題を解決する量子デバイス及びその製造方法を提供することにある。
一実施の形態によれば、量子デバイスは、インターポーザと、量子チップと、前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第1接続部と、前記量子チップの配線層に配置された所定の信号線と、前記量子チップの配線層に、前記所定の信号線に沿って配置された第1シールド配線と、前記インターポーザの配線層に配置された第2シールド配線と、前記インターポーザと前記量子チップとの間に設けられ、前記第1シールド配線及び前記第2シールド配線に接するように設けられた第2接続部と、を備える。
一実施の形態によれば、量子デバイスの製造方法は、量子チップの配線層に所定の信号線を配置するステップと、前記量子チップの配線層に、前記所定の信号線に沿って第1シールド配線を配置するステップと、インターポーザの配線層に、第2シールド配線を配置するステップと、前記インターポーザに、第1接続部を設けるとともに、前記第2シールド配線に接するように第2接続部を設けるステップと、前記第2接続部と前記第1シールド配線とが接するように、前記インターポーザに前記量子チップを配置するステップと、を備える。
前記一実施の形態によれば、品質(量子コヒーレンスなど)を向上させることが可能な量子デバイス及びその製造方法を提供することができる。
実施の形態1に係る量子デバイスの断面模式図である。 図1に示す量子デバイスの第2接続部及びその周辺領域を拡大した概略斜視図である。 図1に示す量子デバイスの第2接続部の製造方法を説明するための図である。 図1に示す量子デバイスの第2接続部の製造方法を説明するための図である。 実施の形態2に係る量子デバイスの断面模式図である。 図5に示す量子デバイスの第2接続部及びその周辺領域を拡大した概略断面図である。 構想段階の量子デバイスの概略断面図である。 図7に示す量子デバイスの信号線w51及びその周辺領域を拡大した概略斜視図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。例えば、量子チップ、インターポーザがそれぞれ複数構成されることも含む。
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
以下、量子コンピューティングとは、量子力学的な現象(量子ビット)を用いてデータを操作する領域のことである。量子力学的な現象とは、複数の状態の重ね合わせ(量子変数が複数の異なる状態を同時にとること)、もつれ(複数の量子変数が空間または時間に関わらず関係する状態)などとなる。量子チップには、量子ビットを生成する量子回路が設けられている。
<発明者らによる事前検討>
実施の形態1に係る量子デバイス100について説明する前に、発明者らが事前検討した内容について説明する。
図7は、実施の形態1に至る前の構想段階の量子デバイス500の概略断面図である。また、図8は、量子デバイス500の信号線w51及びその周辺領域を拡大した概略斜視図である。なお、図8では、量子チップとインターポーザとが切り離されて表示されている。量子デバイス500は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス500は、量子チップ511と、インターポーザ512と、接続部530と、試料台516と、ベース基板528と、ボンディングワイヤ526と、を備える。
試料台516の主面には、インターポーザ512及びベース基板528が近接配置されている。なお、試料台516は、冷却機能を有している。
インターポーザ512は、インターポーザ基板512aと、配線層512bと、金属膜512cと、を備える。インターポーザ基板512a(以下、単にインターポーザ512とも称す)の一方の主面(試料台516に接する面とは逆の面)には、配線層512bが形成され、さらにその表面には、金属膜512cが配線層512bの一部として形成されている。
なお、配線層512bは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層512bが常電導材料のCuによって構成されている場合について説明する。
また、金属膜512cは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜512cが、Nbによって構成されている場合について説明する。
量子チップ511は、量子チップ本体511aと、配線層511bと、を備える。配線層511bは、量子チップ本体511a(以下、単に量子チップ511とも称す)の一方の主面に形成されている。なお、量子チップ511の配線層511bは、超電導材料によって構成されている。本例では、配線層511bが、Nbによって構成されている場合について説明する。
量子チップ511とインターポーザ512とは、互いの配線層同士が対向するように配置されている。
接続部530は、量子チップ511とインターポーザ512との間に設けられ、量子チップ511の配線層511bと、インターポーザ512の配線層512bと、を電気的に接続している。それにより、量子チップ511及びインターポーザ512間の信号の受け渡しが可能となる。なお、量子チップ511及びインターポーザ512間では非接触の信号の受け渡しが行われる場合もある。
具体的には、接続部530は、複数のピラー531と、金属膜532と、を備える。複数のピラー531は、インターポーザ512の一方の主面から突出するようにして形成されている。金属膜532は、複数のピラー531の表面に形成されている。ここで、金属膜532は、インターポーザ512の配線層512bの表面に形成された金属膜512cに連なるようにして、複数のピラー531の表面に形成されている。
なお、複数のピラー531は、超電導材料及び常電導材料の何れかによって構成されている。本例では、複数のピラー531が、常電導材料のCuによって構成されている場合について説明する。また、金属膜532は、金属膜512cと同じく超電導材料によって構成されている。本例では、金属膜532が、Nbによって構成されている場合について説明する。
インターポーザ512の配線層512b(金属膜512cを含む)と、ベース基板528の配線層527とは、ボンディングワイヤ526によって接続されている。それにより、量子チップ511の信号線(端子)は、インターポーザ512、及び、ボンディングワイヤ526を介して外部に引き出される。
また、量子チップ511の熱は、インターポーザ512を介して、冷却機能を有する試料台516に放熱される。それにより、量子デバイス500は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図8に示すように、量子チップ511の配線層511bには、所定の信号線w51及びシールド配線ws50が配置されている。所定の信号線w51は、配線層511bに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。また、シールド配線ws50は、信号線w51を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ws50は、グランドに接続され、シールド配線ws50の対は、信号線w51を挟むようにして、当該信号線w51に沿って配置されている(図8の例ではx軸方向)。それにより、シールド配線ws50は、信号線w51を伝搬する信号に対する外来ノイズによる干渉を防ぐことができる。
しかしながら、外来ノイズは、接続部530の隙間(複数のピラー531間に形成された隙間)を介して、信号線w51まで到達することができる。そのため、量子デバイス500では、依然として、電磁波等の外来ノイズによる干渉によって、信号線w51を伝搬する信号の品質が低下してしまう。
そこで、外来ノイズの信号への干渉を防ぐことにより、品質(量子コヒーレンスなど)を向上させることが可能な、実施の形態1にかかる量子デバイス100が見いだされた。
<実施の形態1>
図1は、実施の形態1に係る量子デバイス100の概略断面図である。また、図2は、量子デバイス100の第2接続部及びその周辺領域を拡大した概略斜視図である。なお、図2では、量子チップとインターポーザとが切り離されて表示されている。量子デバイス100は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス100は、量子チップ111と、インターポーザ112と、第1接続部130と、第2接続部150と、試料台116と、ベース基板128と、ボンディングワイヤ126と、を備える。
試料台116の主面には、インターポーザ112及びベース基板128が近接配置されている。なお、試料台116は、冷却機能を有している。具体的には、試料台116は、熱伝導の関係から銅(Cu)、銅を含む合金、又は、アルミニウム(Al)によって構成されることが好ましい。試料台116がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
インターポーザ112は、インターポーザ基板112aと、配線層112bと、金属膜112cと、を備える。インターポーザ基板112a(以下、単にインターポーザ112とも称す)の一方の主面(試料台116に接する面とは逆の面)には、配線層112bが形成され、さらにその表面には、金属膜112cが配線層112bの一部として形成されている。インターポーザ112は、例えば、シリコン(Si)を含んでいる。なお、インターポーザ112は、量子チップ111を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料(IV族、III-V族、II-VI族)、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板112aの表面は、シリコン酸化膜(SiO2、TEOS膜等)で覆われていることが好ましい。
なお、配線層112bは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層112bが常電導材料のCuによって構成されている場合について説明する。
また、金属膜112cは、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜112cが、三層構造を有し、配線層112bに接する最下位層112dがNbによって構成され、最上位層112eがInによって構成され、それらの間の中間層112fがTi又はTiNによって構成されている場合について説明する。なお、Ti又はTiNからなる中間層112fは、Nb層112dとIn層112eとの間の接着性を向上させるためのものである。
量子チップ111は、量子チップ本体111aと、配線層111bと、を備える。配線層111bは、量子チップ本体111a(以下、単に量子チップ111とも称す)の一方の主面に形成されている。量子チップ111は、例えば、シリコン(Si)を含んでいる。なお、量子チップ111は、当該量子チップ111が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料(IV族、III-V族、II-VI族)等の他の電子材料を含んでもよい。また、量子チップ111は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ111の配線層111bは、超電導材料によって構成されている。本例では、配線層111bが、Nbによって構成されている場合について説明する。
量子チップ111とインターポーザ112とは、互いの配線層111b,112b同士が対向するように配置されている。
第1接続部130は、量子チップ111とインターポーザ112との間に設けられ、量子チップ111の配線層111bと、インターポーザ112の配線層112bと、を電気的に接続している。それにより、量子チップ111及びインターポーザ112間の信号の受け渡しが可能となる。なお、量子チップ111及びインターポーザ112間では非接触の信号の受け渡しが行われる場合もある。
具体的には、第1接続部130は、複数のピラー131と、金属膜132と、を備える。複数のピラー131は、インターポーザ112の一方の主面から突出するようにして形成されている。金属膜132は、複数のピラー131の表面に形成されている。ここで、金属膜132は、インターポーザ112の配線層112bの表面に形成された金属膜112cに連なるようにして、複数のピラー131の表面に形成されている。
なお、複数のピラー131は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー131が、常電導材料のCuによって構成されている場合について説明する。また、金属膜132は、金属膜112cと同じく少なくとも一部が超電導材料によって構成されている。即ち、本例では、金属膜132が、三層構造を有し、最下位層132aがNbによって構成され、量子チップ111の配線層111bに接する最上位層132bがInによって構成され、それらの間の中間層132cがTi又はTiNによって構成されている場合について説明する。
インターポーザ112の配線層112b(金属膜112cを含む)と、ベース基板128の配線層127とは、ボンディングワイヤ126によって接続されている。それにより、量子チップ111の信号線(端子)は、インターポーザ112、及び、ボンディングワイヤ126を介して外部に引き出される。
また、量子チップ111の熱は、インターポーザ112を介して、冷却機能を有する試料台116に放熱される。それにより、量子デバイス100は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図2に示すように、量子チップ111の配線層111bには、所定の信号線w1及びシールド配線(第1シールド配線)ws1が配置されている。所定の信号線w1は、配線層111bに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。外来ノイズによる干渉を受けやすい信号線とは、例えば、信号線の屈曲部や、上面視して対称性を有する信号線の端部(対称性が崩れる部分)などである。また、シールド配線ws1は、信号線w1を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ws1は、量子チップ111の配線層111bにおいて、信号線w1に沿って(図2の例ではx軸方向に沿って)、かつ、信号線w1を挟むように対になって配置されている。なお、シールド配線ws1は、グランドに接続されている。それにより、シールド配線ws1は、水平方向(xy平面の任意の方向)からの外来ノイズによる干渉を防ぐことができる。
さらに、量子デバイス100には、第2接続部150及びシールド配線(第2シールド配線)ws2が設けられている。
具体的には、第2接続部150は、インターポーザ112の配線層112bにおいて、シールド配線ws1に接するように、かつ、対に設けられたシールド配線ws1のそれぞれに沿って(図2の例ではx軸方向に沿って)設けられている。換言すると、第2接続部150は、第1接続部130と同じ層において、シールド配線ws1に接するように、かつ、対に設けられたシールド配線ws1のそれぞれに沿って設けられている。また、シールド配線ws2は、インターポーザ112の配線層112bにおいて、第2接続部150の対の間に当該第2接続部150と接するように配置されている。なお、第2接続部150及びシールド配線ws2は、何れもグランドに接続されている。即ち、シールド配線ws1、シールド配線ws2及び第2接続部150は、信号線w1の外周を囲む同軸構造に近い構造を有している。それにより、シールド配線ws1、シールド配線ws2及び第2接続部150は、水平方向からの外来ノイズだけでなく、垂直方向の成分を含む外来ノイズによる干渉も防ぐことができる(即ち、任意の方向からの外来ノイズによる干渉を防ぐことができる)。その結果、量子デバイス100は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス100は、品質(量子コヒーレンスなど)を向上させることができる。
本例では、第2接続部150が、第1接続部130と同じ金属材料によって構成されている。具体的には、第2接続部150は、突起部151と、突起部151の表面に形成された金属膜152と、を有する。金属膜152は、インターポーザ112の配線層112bの表面に形成された金属膜112cに連なるようにして、突起部151の表面に形成されている。なお、金属膜152は、突起部151の表面全体を覆う場合に限られず、突起部151の表面の少なくとも一部(例えば、突起部151の表面のうち量子チップ111の配線層111bに配置された信号線w1側の表面)を覆うように設けられてもよい。また、本例では、シールド配線ws2が、インターポーザ112の配線層112b及びその表面に形成された金属膜112cによって構成されている。但し、シールド配線ws2は、金属膜112cを用いずに配線層112bの金属材料(本例ではCu)のみによって構成されても良い。
なお、第2接続部150において、突起部151は、超電導材料及び常電導材料の何れかによって構成され、金属膜152は、超電導材料によって構成されている。本例では、突起部151が、第1接続部130のピラー131と同じくCuによって構成され、金属膜152が、第1接続部130の金属膜132と同じく三層構造を有し、最下位層152aがNbによって構成され、最上位層152bがInによって構成され、それらの中間層152cがTi又はTiNによって構成されている。シールド配線ws1に接触する最上位層152bがInのように展延性の高い金属材料によって構成されることにより、シールド配線ws1と第2接続部150との間の密着性が向上する(接着する面の凹凸に追従し、接着面積を効率的に高められる)。それにより、より効果的に外来ノイズによる干渉を防ぐことができる。
続いて、量子デバイス100の製造方法の一部を説明する。まず、量子チップ111の配線層111bに、所定の信号線w1を形成するとともに、当該信号線w1をシールドするシールド配線ws1を形成する。また、インターポーザ112の一方の主面に、配線層112bを形成し、その後、インターポーザ112の一方の主面から突出するように複数のピラー131を形成する。その後、配線層112bの表面に金属膜112cを形成するのに合わせて、複数のピラー131の表面に金属膜132を形成する。それにより、第1接続部130が形成される。また、第1接続部130と同様の製造工程を経て、第2接続部150を形成する。なお、第2接続部150の対の間の配線層112b及びその表面に形成された金属膜112cは、シールド配線ws2として用いられる。その後、量子チップ111の配線層111bと第1接続部130とが接するように、かつ、シールド配線ws1と第2接続部150とが接するように、インターポーザ112の一方の主面に量子チップ111を配置する。このような工程を経て、量子デバイス100が形成される。
なお、第2接続部150は、例えば図3及び図4に示すような手順で製造される。
まず、インターポーザ112を準備する(ステップS101)。その後、スパッタリングによってインターポーザ112の一方の主面(配線層112bの表面)にTi及びCu171を順に形成する(ステップS102)。その後、その表面に、第2接続部150のマスクパターンを有するレジスト172を形成し(ステップS103)、電解めっき法によりレジスト173の開口部に銅めっき部173(突起部151に相当)を形成する(ステップS104)。その後、切削加工により銅めっき部173の上面を平坦化し(ステップS105)、レジスト172を除去する(ステップS106)。その後、めっき処理された箇所以外のTi及びCu171をエッチングによって除去する(ステップS107)。その後、スパッタリングにより銅めっき部173の表面にNb、Ti及びIn174(金属膜152に相当)を順に形成する(ステップS108)。このような工程を経て、第2接続部150が形成される。
このように、本実施の形態に係る量子デバイス100では、量子チップ111の配線層111bに配置された所定の信号線w1が、量子チップ111の配線層111bに配置されたシールド配線ws1だけでなく、インターポーザ112の配線層112bに設けられた第2接続部150及びシールド配線ws2によってシールドされている。それにより、量子デバイス100は、信号線w1を伝搬する信号に対する外来ノイズによる干渉を効果的に防ぐことができる。その結果、量子デバイス100は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス100は、品質(量子コヒーレンスなど)を向上させることができる。
なお、本実施の形態では、インターポーザ112の配線層112bが常電導材料によって構成され、その表面に形成された金属膜112cが少なくとも一部が超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ112の配線層112bは、Nb等の超電導材料によって構成されてもよい。この場合、配線層112bの表面に金属膜112cが形成される必要は無い。またこの場合、例えば、インターポーザ112の配線層112bと、第1接続部130に形成された金属膜132と、第2接続部150に形成された金属膜152とは、連なるようにして形成(一体形成)される。
さらに、シールド配線ws1の形状において、量子チップの配線層に配置された所定の信号線w1と、シールド配線ws1の信号線w1に近い面との距離が所定の位置として設けられていれば、シールド配線ws1の信号線w1に近い面の反対面の形状は、信号線w1に近い面に平行である必要はない。
<実施の形態2>
図5は、実施の形態2に係る量子デバイス200の概略断面図である。図6は、量子デバイス200の第2接続部及びその周辺領域を拡大した概略断面図である。量子デバイス200は、量子デバイス100と異なるデバイス構造を有している。
具体的には、量子デバイス200は、量子チップ211と、インターポーザ212と、第1接続部230と、第2接続部250と、試料台216と、プローブヘッド218と、プローブピン219と、プローブカード220と、固定ネジ221と、プラグ222と、を備える。
試料台216は、主面(上面)の中央部に凹部を有し、量子チップ211が隙間を空けて凹部の内部に配置されている。なお、量子チップ211は当該凹部に嵌入可能に構成されてもよい。また、試料台216の主面には、量子チップ211を試料台216の凹部の内部に配置する際の位置決め用の孔216aが設けられている。それにより、量子チップ211を正確に試料台216の凹部の内部に配置することができる。さらに、試料台216の主面には、プローブヘッド218に設けられた孔218cに対応する位置決めピン216cが設けられている。それにより、プローブヘッド218を正確に試料台216に配置することができる。なお、試料台216は、熱伝導の関係から銅(Cu)、銅を含む合金、又は、アルミニウム(Al)によって構成されることが好ましい。試料台216がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
インターポーザ212は、インターポーザ基板212aと、配線層212bと、配線層212cと、TV(Through Via)212dと、を備える。インターポーザ基板212a(以下、単にインターポーザ212とも称す)の一方の主面(量子チップ211が設置される面)には、配線層212bが形成され、さらにその表面には、金属膜212eが配線層212bの一部として形成されている。インターポーザ基板212aの他方の主面には、配線層212cが形成されている。配線層212b,212cは、インターポーザ基板212aの内部に形成されたTV212dを介して電気的に接続されている。インターポーザ212は、例えば、シリコン(Si)を含んでいる。なお、インターポーザ212は、量子チップ211を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料(IV族、III-V族、II-VI族)、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板212aの表面は、シリコン酸化膜(SiO2、TEOS膜等)で覆われていることが好ましい。また、シリコンを用いた場合、TV212dはTSV(Through Sillicon Via)を用いる。
なお、配線層212b,212c及びTV212dは、何れも超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層212b,212c及びTV212dが何れも常電導材料のCuによって構成されている場合について説明する。
また、金属膜212eは、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されている。超電導材料とは、例えば、ニオブ(Nb)、ニオブ窒化物(NbN)、アルミニウム(Al)、インジウム(In)、鉛(Pb)、スズ(Sn)、レニウム(Re)、パラジウム(Pd)、チタン(Ti)、チタン窒化物(TiN)、タンタル(Ta)、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜212eが、三層構造を有し、配線層112bに接する最下位層212fがNbによって構成され、最上位層212gがInによって構成され、それらの間の中間層212hがTi又はTiNによって構成されている場合について説明する(何れも不図示)。なお、Ti又はTiNからなる中間層212hは、Nb層212fとIn層212gとの間の接着性を向上させるためのものである。
量子チップ211は、量子チップ本体211aと、配線層211bと、を備える。配線層211bは、量子チップ本体211a(以下、単に量子チップ211とも称す)の一方の主面に形成されている。量子チップ211は、例えば、シリコン(Si)を含んでいる。なお、量子チップ211は、当該量子チップ211が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料(IV族、III-V族、II-VI族)等の他の電子材料を含んでもよい。また、量子チップ211は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ211の配線層211bは、超電導材料によって構成されている。本例では、配線層211bが、Nbによって構成されている場合について説明する。
量子チップ211とインターポーザ212とは、互いの配線層211b,212bが対向するように配置されている。
第1接続部230は、量子チップ211とインターポーザ212との間に設けられ、量子チップ211の配線層211bと、インターポーザ212の配線層212bと、を電気的に接続している。それにより、量子チップ211及びインターポーザ212間の信号の受け渡しが可能となる。なお、量子チップ211及びインターポーザ212間では、非接触の信号の受け渡しが行われる場合もある。
具体的には、第1接続部230は、複数のピラー231と、金属膜232と、を備える。複数のピラー231は、インターポーザ212の一方の主面(量子チップ211が設置される面)から量子チップ211の実装領域に突出するようにして形成(配置)されている。金属膜232は、インターポーザ212の配線層212bの表面に形成された金属膜212eに連なるようにして、複数のピラー231の表面に形成(配置)されている。
なお、複数のピラー231は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー231が、常電導材料のCuによって構成されている場合について説明する。また、金属膜232は、金属膜212eと同じく少なくとも一部が超電導材料によって構成されている。即ち、本例では、金属膜232が、三層構造を有し、最下位層232aがNbによって構成され、量子チップ211の配線層211bに接する最上位層232bがInによって構成され、それらの間の中間層232cがTi又はTiNによって構成されている場合について説明する(何れも不図示)。
試料台216上にはプローブヘッド218が配置され、さらにプローブヘッド218上にはプローブカード220が配置されている。ここで、プローブヘッド218には孔218cが具備されており、試料台216には孔218cに対応する位置決めピン216cが設けられている。それにより、プローブヘッド218を精度よく試料台216に配置することができる。またこれらは、固定ネジ221によって試料台216に固定されている。そのため、インターポーザ212の配線層212cの所望の位置に正確にプローブピン219を当てることができる。さらに、プローブカード220上には、プラグ222が配置されている。
プローブヘッド218は底面に凹部を有し、その凹部にインターポーザ212が配置される。つまり、量子チップ211及びインターポーザ212は、プローブヘッド218の凹部及び試料台216の凹部によって形成された空間領域に配置される。この空間領域は、真空状態であることが好ましい。それにより、断熱性が向上するため、例えばインターポーザ212から量子チップ211への熱の伝達を防ぐことができる。
複数のプローブピン219は、インターポーザ212とプローブカード220との間に設けられ、インターポーザ212の他方の面(量子チップ211が設置される面とは逆の面)に形成された配線層212cと、プローブカード220と、を電気的に接続している。それにより、量子チップ211の信号線(端子)は、インターポーザ212、プローブピン219、プローブカード220、及び、プラグ222を介して、外部に引き出される。
また、量子チップ211の熱は、インターポーザ212を介して、冷却機能を有する試料台216に放熱される。それにより、量子デバイス200は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図5及び図6に示すように、量子チップ211の配線層211bには、所定の信号線w1及びシールド配線(第1シールド配線)ws1が配置されている。所定の信号線w1は、配線層211bに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。外来ノイズによる干渉を受けやすい信号線とは、例えば、信号線の屈曲部や、上面視して対称性を有する信号線の端部(対称性が崩れる部分)などである。また、シールド配線ws1は、信号線w1を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ws1は、量子チップ211の配線層211bにおいて、信号線w1に沿って(図5及び図6の例ではx軸方向に沿って)、かつ、信号線w1を挟むように対になって配置されている。なお、シールド配線ws1は、グランドに接続されている。それにより、シールド配線ws1は、水平方向(xy平面の任意の方向)からの外来ノイズによる干渉を防ぐことができる。
さらに、量子デバイス200には、第2接続部250及びシールド配線(第2シールド配線)ws2が設けられている。
具体的には、第2接続部250は、インターポーザ212の配線層212bにおいて、シールド配線ws1に接するように、かつ、対に設けられたシールド配線ws1のそれぞれに沿って(図5及び図6の例ではx軸方向に沿って)設けられている。換言すると、第2接続部250は、第1接続部230と同じ層において、シールド配線ws1に接するように、かつ、対に設けられたシールド配線ws1のそれぞれに沿って設けられている。また、シールド配線ws2は、インターポーザ212の配線層212bにおいて、第2接続部250の対の間に当該第2接続部250と接するように配置されている。なお、第2接続部250及びシールド配線ws2は、何れもグランドに接続されている。即ち、シールド配線ws1、シールド配線ws2及び第2接続部250は、信号線w1の外周を囲む同軸構造に近い構造を有している。それにより、シールド配線ws1、シールド配線ws2及び第2接続部250は、水平方向からの外来ノイズだけでなく、垂直方向の成分を含む外来ノイズによる干渉も防ぐことができる(即ち、任意の方向からの外来ノイズによる干渉を防ぐことができる)。その結果、量子デバイス200は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス200は、品質(量子コヒーレンスなど)を向上させることができる。
本例では、第2接続部250が、第1接続部230と同じ金属材料によって構成されている。具体的には、第2接続部250は、突起部251と、突起部251の表面に形成された金属膜252と、を有する。金属膜252は、インターポーザ212の配線層212bの表面に形成された金属膜212eに連なるようにして、突起部251の表面に形成されている。なお、金属膜252は、突起部251の表面全体を覆う場合に限られず、突起部251の表面の少なくとも一部(例えば、突起部251の表面のうち量子チップ211の配線層211bに配置された信号線w1側の表面)を覆うように設けられてもよい。また、本例では、シールド配線ws2が、インターポーザ212の配線層212b及びその表面に形成された金属膜212eによって構成されている。但し、シールド配線ws2は、金属膜212eを用いずに配線層212bの金属材料(本例ではCu)のみによって構成されても良い。
なお、第2接続部250において、突起部251は、超電導材料及び常電導材料の何れかによって構成され、金属膜252は、超電導材料によって構成されている。本例では、突起部251が、第1接続部230のピラー231と同じくCuによって構成されている。また、金属膜252が、第1接続部230の金属膜232と同じく三層構造を有し、最下位層252aがNbによって構成され、最上位層252bがInによって構成され、それらの中間層252cがTi又はTiNによって構成されている。シールド配線ws1に接触する最上位層252bがInのように展延性の高い金属材料によって構成されることにより、シールド配線ws1と第2接続部250との間の密着性が向上する(接着する面の凹凸に追従し、接着面積を効率的に高められる)。それにより、より効果的に外来ノイズによる干渉を防ぐことができる。
続いて、量子デバイス200の製造方法の一部を説明する。まず、量子チップ211の配線層211bに、所定の信号線w1を形成するとともに、当該信号線w1をシールドするシールド配線ws1を形成する。また、インターポーザ212の一方の主面に、配線層212bを形成し、その後、インターポーザ212の一方の主面から突出するように複数のピラー231を形成する。その後、配線層212bの表面に金属膜212eを形成するのに合わせて、複数のピラー231の表面に金属膜232を形成する。それにより、第1接続部230が形成される。また、第1接続部230と同様の製造工程を経て、第2接続部250を形成する。なお、第2接続部250の対の間の配線層212b及びその表面に形成された金属膜212eは、シールド配線ws2として用いられる。その後、量子チップ211の配線層211bと第1接続部230とが接するように、かつ、シールド配線ws1と第2接続部250とが接するように、インターポーザ212の一方の主面に量子チップ211を配置する。このような工程を経て、量子デバイス200が形成される。
このように、本実施の形態に係る量子デバイス200では、量子チップ211の配線層211bに配置された所定の信号線w1が、量子チップ211の配線層211bに配置されたシールド配線ws1だけでなく、インターポーザ212の配線層212bに設けられた第2接続部250及びシールド配線ws2によってシールドされている。それにより、量子デバイス200は、信号線w1を伝搬する信号に対する外来ノイズによる干渉を効果的に防ぐことができる。その結果、量子デバイス200は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス200は、品質(量子コヒーレンスなど)を向上させることができる。
なお、本実施の形態では、インターポーザ212の配線層212bが常電導材料によって構成され、その表面に形成された金属膜212eが少なくとも一部が超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ212の配線層212bは、Nb等の超電導材料によって構成されてもよい。この場合、配線層212bの表面に金属膜212eが形成される必要は無い。またこの場合、例えば、インターポーザ212の配線層212bと、第1接続部230に形成された金属膜232と、第2接続部250に形成された金属膜252とは、連なるようにして形成(一体形成)される。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
上記実施の形態1,2では、量子チップの配線層がNbによって構成され、第1接続部や第2接続部の金属膜が、Nb、Ti(又はTiN)及びInからなる三層構造を有する場合を例に説明したがこれに限られない。第1接続部や第2接続部の金属膜は、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されていれば良い。
具体的には、例えば、量子チップの配線層は、Nbによって構成され、第1接続部や第2接続部の金属膜は、Nb等の超電導材料からなる単層構造を有していてもよい。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
或いは、量子チップの配線層は、Alによって構成され、第1接続部や第2接続部が配置される部位には、Ti又はTiNからなる層がさらに配置されてもよい。また、第1接続部や第2接続部の金属膜は、三層構造を有し、最下位層から最上位層にかけて順にAl、Ti(又はTiN)、In又はこれを含む合金によって構成されてもよい。なお、In又はこれを含む合金の代わりに、Sn、Pb、又は、これらの何れかを含む合金が用いられても良い。Ti層又はTiN層は、AlとInとの合金化を防ぐために設けられている。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
或いは、量子チップの配線層は、Taによって構成され、第1接続部や第2接続部の金属膜は、二層構造を有し、最下位層がTaによって構成され、最上位層がIn、Sn、Pb又はこれらの何れかを含む合金によって構成されてもよい。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
100 量子デバイス
111 量子チップ
111a 量子チップ本体
111b 配線層
112 インターポーザ
112a インターポーザ基板
112b 配線層
112c 金属膜
112d Nb層
112e In層
112f Ti又はTiNの層
116 試料台
126 ボンディングワイヤ
127 配線層
128 ベース基板
130 第1接続部
131 ピラー
132 金属膜
132a Nb層
132b In層
132c Ti又はTiNの層
150 第2接続部
151 突起部
152 金属膜
152a Nb層
152b In層
152c Ti又はTiNの層
200 量子デバイス
211 量子チップ
211a 量子チップ本体
211b 配線層
212 インターポーザ
212a インターポーザ基板
212b 配線層
212c 配線層
212e 金属膜
212f Nb層
212g In層
212h Ti又はTiNの層
216 試料台
216a 孔
216c ピン
218 プローブヘッド
218c 孔
219 プローブピン
220 プローブカード
221 固定ネジ
222 プラグ
230 第1接続部
231 ピラー
232 金属膜
232a Nb層
232b In層
232c Ti又はTiNの層
250 第2接続部
251 突起部
252 金属膜
252a Nb層
252b In層
252c Ti又はTiNの層
500 量子デバイス
511 量子チップ
511a 量子チップ本体
511b 配線層
512 インターポーザ
512a インターポーザ基板
512b 配線層
512c 金属膜
516 試料台
526 ボンディングワイヤ
527 配線層
528 ベース基板
530 接続部
531 ピラー
532 金属膜

Claims (10)

  1. インターポーザと、
    量子チップと、
    前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第1接続部と、
    前記量子チップの配線層に配置された所定の信号線と、
    前記量子チップの配線層に、前記所定の信号線に沿って配置された第1シールド配線と、
    前記インターポーザの配線層に配置された第2シールド配線と、
    前記インターポーザと前記量子チップとの間に設けられ、前記第1シールド配線及び前記第2シールド配線に接するように設けられた第2接続部と、
    を備えた、量子デバイス。
  2. 前記第1シールド配線、前記第2シールド配線及び前記第2接続部は、何れもグランドに接続されている、
    請求項1に記載の量子デバイス。
  3. 前記第1シールド配線は、前記所定の信号線に沿って、かつ、前記所定の信号線を挟むように対になって配置され、
    前記第2接続部は、対に設けられた前記第1シールド配線のそれぞれに沿って設けられ、
    前記第2シールド配線は、前記第2接続部の対の間に配置されている、
    請求項1又は2に記載の量子デバイス。
  4. 前記第2接続部は、前記第1接続部と同じ材料を用いて構成されている、
    請求項1~3の何れか一項に記載の量子デバイス。
  5. 前記第2接続部は、
    前記インターポーザの主面に設けられ、常電導材料によって構成された突起部と、
    前記突起部の表面の少なくとも一部を覆うように設けられ、少なくとも一部が超電導材料によって構成された金属膜と、
    を有する、
    請求項1~4の何れか一項に記載の量子デバイス。
  6. 前記金属膜は、前記インターポーザの主面に配置された配線層又はその表面から連続するようにして設けられている、
    請求項5に記載の量子デバイス。
  7. 前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
    請求項5又は6に記載の量子デバイス。
  8. 前記金属膜は、多層構造を有し、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
    請求項5~7の何れか一項に記載の量子デバイス。
  9. 前記所定の信号線は、前記量子チップの配線層に配置された信号線のうち、屈曲部、又は、上面視して対称性を有する信号線の端部である、
    請求項5~8の何れか一項に記載の量子デバイス。
  10. 量子チップの配線層に所定の信号線を配置するステップと、
    前記量子チップの配線層に、前記所定の信号線に沿って第1シールド配線を配置するステップと、
    インターポーザの配線層に、第2シールド配線を配置するステップと、
    前記インターポーザに、第1接続部を設けるとともに、前記第2シールド配線に接するように第2接続部を設けるステップと、
    前記第2接続部と前記第1シールド配線とが接するように、前記インターポーザに前記量子チップを配置するステップと、
    を備えた、量子デバイスの製造方法。
JP2020111953A 2020-06-29 2020-06-29 量子デバイス及びその製造方法 Active JP7468193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020111953A JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法
US17/355,528 US20210408358A1 (en) 2020-06-29 2021-06-23 Quantum device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020111953A JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022011067A JP2022011067A (ja) 2022-01-17
JP7468193B2 true JP7468193B2 (ja) 2024-04-16

Family

ID=79030384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020111953A Active JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US20210408358A1 (ja)
JP (1) JP7468193B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
US20190044047A1 (en) 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
US20190042964A1 (en) 2018-03-19 2019-02-07 Intel Corporation Quantum computing assemblies

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022011068A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
US20190044047A1 (en) 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
US20190042964A1 (en) 2018-03-19 2019-02-07 Intel Corporation Quantum computing assemblies

Also Published As

Publication number Publication date
JP2022011067A (ja) 2022-01-17
US20210408358A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR100352236B1 (ko) 접지 금속층을 갖는 웨이퍼 레벨 패키지
US4784972A (en) Method of joining beam leads with projections to device electrodes
US6927156B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US11664306B2 (en) Semiconductor structure and manufacturing method thereof
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
US8736067B2 (en) Semiconductor device having a pad
US7154047B2 (en) Via structure of packages for high frequency semiconductor devices
CN112786454B (zh) 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构
US6686615B1 (en) Flip-chip type semiconductor device for reducing signal skew
JP7468193B2 (ja) 量子デバイス及びその製造方法
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
TWI811287B (zh) 配線基板及半導體裝置
US11871682B2 (en) Quantum device and method of manufacturing the same
KR20070037826A (ko) 차폐된 재배선층을 갖는 웨이퍼 레벨 칩 스케일 패키지
JP7508887B2 (ja) 量子デバイス及びその製造方法
KR20010034539A (ko) 반도체 장치
KR102661723B1 (ko) 반도체 장치
US20240079305A1 (en) Embedded trace substrate assemblies, and related microelectronic devce assemblies, electronic systems, and processes
US20220336397A1 (en) Apparatus including solder-core connectors and methods of manufacturing the same
JP7102699B2 (ja) 貫通電極基板及びその製造方法
JP2023140444A (ja) 量子デバイス
KR20230019351A (ko) 반도체 패키지
KR20220154759A (ko) 스위칭 가능한 라우팅을 위해 구성된 재배선 구조체를 갖는 반도체 디바이스
CN115084048A (zh) 一种低应力Low-K半导体器件封装结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150