JP7468193B2 - 量子デバイス及びその製造方法 - Google Patents

量子デバイス及びその製造方法 Download PDF

Info

Publication number
JP7468193B2
JP7468193B2 JP2020111953A JP2020111953A JP7468193B2 JP 7468193 B2 JP7468193 B2 JP 7468193B2 JP 2020111953 A JP2020111953 A JP 2020111953A JP 2020111953 A JP2020111953 A JP 2020111953A JP 7468193 B2 JP7468193 B2 JP 7468193B2
Authority
JP
Japan
Prior art keywords
quantum
interposer
wiring layer
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020111953A
Other languages
English (en)
Other versions
JP2022011067A (ja
Inventor
兼二 難波
彩未 山口
明 宮田
克 菊池
秀 渡辺
教徳 西
英行 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020111953A priority Critical patent/JP7468193B2/ja
Priority to US17/355,528 priority patent/US20210408358A1/en
Publication of JP2022011067A publication Critical patent/JP2022011067A/ja
Application granted granted Critical
Publication of JP7468193B2 publication Critical patent/JP7468193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05679—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

本発明は、量子デバイス及びその製造方法に関する。
量子コンピュータ装置では、超電導材料を用いて構成された量子デバイスが搭載されている。この量子デバイスは、極低温の環境下に置かれることで、超電導現象を利用した動作を実現することができる。なお、極低温とは、例えば、ニオブ（Ｎｂ）の場合には９Ｋ程度、アルミニウム（Ａｌ）の場合には１．２Ｋ程度である。
量子デバイスに関連する技術は、例えば特許文献１に開示されている。特許文献１には、量子ドットデバイスパッケージとインターポーザとが結合コンポーネント（ソルダボール等を含む）によって結合された構造が開示されている。
特表２０１９－５３７２３９号公報
特許文献１の構造では、量子ドットデバイス（量子チップ）の配線層（量子回路）に形成された信号線を伝搬する信号が、電磁波等の外来ノイズによる干渉を受けてしまうため、品質が低下してしまう、という課題があった。
本開示の目的は、上述した課題を解決する量子デバイス及びその製造方法を提供することにある。
一実施の形態によれば、量子デバイスは、インターポーザと、量子チップと、前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第１接続部と、前記量子チップの配線層に配置された所定の信号線と、前記量子チップの配線層に、前記所定の信号線に沿って配置された第１シールド配線と、前記インターポーザの配線層に配置された第２シールド配線と、前記インターポーザと前記量子チップとの間に設けられ、前記第１シールド配線及び前記第２シールド配線に接するように設けられた第２接続部と、を備える。
一実施の形態によれば、量子デバイスの製造方法は、量子チップの配線層に所定の信号線を配置するステップと、前記量子チップの配線層に、前記所定の信号線に沿って第１シールド配線を配置するステップと、インターポーザの配線層に、第２シールド配線を配置するステップと、前記インターポーザに、第１接続部を設けるとともに、前記第２シールド配線に接するように第２接続部を設けるステップと、前記第２接続部と前記第１シールド配線とが接するように、前記インターポーザに前記量子チップを配置するステップと、を備える。
前記一実施の形態によれば、品質（量子コヒーレンスなど）を向上させることが可能な量子デバイス及びその製造方法を提供することができる。
実施の形態１に係る量子デバイスの断面模式図である。 図１に示す量子デバイスの第２接続部及びその周辺領域を拡大した概略斜視図である。 図１に示す量子デバイスの第２接続部の製造方法を説明するための図である。 図１に示す量子デバイスの第２接続部の製造方法を説明するための図である。 実施の形態２に係る量子デバイスの断面模式図である。 図５に示す量子デバイスの第２接続部及びその周辺領域を拡大した概略断面図である。 構想段階の量子デバイスの概略断面図である。 図７に示す量子デバイスの信号線ｗ５１及びその周辺領域を拡大した概略斜視図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。例えば、量子チップ、インターポーザがそれぞれ複数構成されることも含む。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、量子コンピューティングとは、量子力学的な現象（量子ビット）を用いてデータを操作する領域のことである。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとること）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。量子チップには、量子ビットを生成する量子回路が設けられている。
＜発明者らによる事前検討＞
実施の形態１に係る量子デバイス１００について説明する前に、発明者らが事前検討した内容について説明する。
図７は、実施の形態１に至る前の構想段階の量子デバイス５００の概略断面図である。また、図８は、量子デバイス５００の信号線ｗ５１及びその周辺領域を拡大した概略斜視図である。なお、図８では、量子チップとインターポーザとが切り離されて表示されている。量子デバイス５００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス５００は、量子チップ５１１と、インターポーザ５１２と、接続部５３０と、試料台５１６と、ベース基板５２８と、ボンディングワイヤ５２６と、を備える。
試料台５１６の主面には、インターポーザ５１２及びベース基板５２８が近接配置されている。なお、試料台５１６は、冷却機能を有している。
インターポーザ５１２は、インターポーザ基板５１２ａと、配線層５１２ｂと、金属膜５１２ｃと、を備える。インターポーザ基板５１２ａ（以下、単にインターポーザ５１２とも称す）の一方の主面（試料台５１６に接する面とは逆の面）には、配線層５１２ｂが形成され、さらにその表面には、金属膜５１２ｃが配線層５１２ｂの一部として形成されている。
なお、配線層５１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層５１２ｂが常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜５１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜５１２ｃが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１は、量子チップ本体５１１ａと、配線層５１１ｂと、を備える。配線層５１１ｂは、量子チップ本体５１１ａ（以下、単に量子チップ５１１とも称す）の一方の主面に形成されている。なお、量子チップ５１１の配線層５１１ｂは、超電導材料によって構成されている。本例では、配線層５１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１とインターポーザ５１２とは、互いの配線層同士が対向するように配置されている。
接続部５３０は、量子チップ５１１とインターポーザ５１２との間に設けられ、量子チップ５１１の配線層５１１ｂと、インターポーザ５１２の配線層５１２ｂと、を電気的に接続している。それにより、量子チップ５１１及びインターポーザ５１２間の信号の受け渡しが可能となる。なお、量子チップ５１１及びインターポーザ５１２間では非接触の信号の受け渡しが行われる場合もある。
具体的には、接続部５３０は、複数のピラー５３１と、金属膜５３２と、を備える。複数のピラー５３１は、インターポーザ５１２の一方の主面から突出するようにして形成されている。金属膜５３２は、複数のピラー５３１の表面に形成されている。ここで、金属膜５３２は、インターポーザ５１２の配線層５１２ｂの表面に形成された金属膜５１２ｃに連なるようにして、複数のピラー５３１の表面に形成されている。
なお、複数のピラー５３１は、超電導材料及び常電導材料の何れかによって構成されている。本例では、複数のピラー５３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜５３２は、金属膜５１２ｃと同じく超電導材料によって構成されている。本例では、金属膜５３２が、Ｎｂによって構成されている場合について説明する。
インターポーザ５１２の配線層５１２ｂ（金属膜５１２ｃを含む）と、ベース基板５２８の配線層５２７とは、ボンディングワイヤ５２６によって接続されている。それにより、量子チップ５１１の信号線（端子）は、インターポーザ５１２、及び、ボンディングワイヤ５２６を介して外部に引き出される。
また、量子チップ５１１の熱は、インターポーザ５１２を介して、冷却機能を有する試料台５１６に放熱される。それにより、量子デバイス５００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図８に示すように、量子チップ５１１の配線層５１１ｂには、所定の信号線ｗ５１及びシールド配線ｗｓ５０が配置されている。所定の信号線ｗ５１は、配線層５１１ｂに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。また、シールド配線ｗｓ５０は、信号線ｗ５１を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ｗｓ５０は、グランドに接続され、シールド配線ｗｓ５０の対は、信号線ｗ５１を挟むようにして、当該信号線ｗ５１に沿って配置されている（図８の例ではｘ軸方向）。それにより、シールド配線ｗｓ５０は、信号線ｗ５１を伝搬する信号に対する外来ノイズによる干渉を防ぐことができる。
しかしながら、外来ノイズは、接続部５３０の隙間（複数のピラー５３１間に形成された隙間）を介して、信号線ｗ５１まで到達することができる。そのため、量子デバイス５００では、依然として、電磁波等の外来ノイズによる干渉によって、信号線ｗ５１を伝搬する信号の品質が低下してしまう。
そこで、外来ノイズの信号への干渉を防ぐことにより、品質（量子コヒーレンスなど）を向上させることが可能な、実施の形態１にかかる量子デバイス１００が見いだされた。
＜実施の形態１＞
図１は、実施の形態１に係る量子デバイス１００の概略断面図である。また、図２は、量子デバイス１００の第２接続部及びその周辺領域を拡大した概略斜視図である。なお、図２では、量子チップとインターポーザとが切り離されて表示されている。量子デバイス１００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス１００は、量子チップ１１１と、インターポーザ１１２と、第１接続部１３０と、第２接続部１５０と、試料台１１６と、ベース基板１２８と、ボンディングワイヤ１２６と、を備える。
試料台１１６の主面には、インターポーザ１１２及びベース基板１２８が近接配置されている。なお、試料台１１６は、冷却機能を有している。具体的には、試料台１１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台１１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
インターポーザ１１２は、インターポーザ基板１１２ａと、配線層１１２ｂと、金属膜１１２ｃと、を備える。インターポーザ基板１１２ａ（以下、単にインターポーザ１１２とも称す）の一方の主面（試料台１１６に接する面とは逆の面）には、配線層１１２ｂが形成され、さらにその表面には、金属膜１１２ｃが配線層１１２ｂの一部として形成されている。インターポーザ１１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ１１２は、量子チップ１１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板１１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。
なお、配線層１１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層１１２ｂが常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜１１２ｃは、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜１１２ｃが、三層構造を有し、配線層１１２ｂに接する最下位層１１２ｄがＮｂによって構成され、最上位層１１２ｅがＩｎによって構成され、それらの間の中間層１１２ｆがＴｉ又はＴｉＮによって構成されている場合について説明する。なお、Ｔｉ又はＴｉＮからなる中間層１１２ｆは、Ｎｂ層１１２ｄとＩｎ層１１２ｅとの間の接着性を向上させるためのものである。
量子チップ１１１は、量子チップ本体１１１ａと、配線層１１１ｂと、を備える。配線層１１１ｂは、量子チップ本体１１１ａ（以下、単に量子チップ１１１とも称す）の一方の主面に形成されている。量子チップ１１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ１１１は、当該量子チップ１１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ１１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ１１１の配線層１１１ｂは、超電導材料によって構成されている。本例では、配線層１１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ１１１とインターポーザ１１２とは、互いの配線層１１１ｂ，１１２ｂ同士が対向するように配置されている。
第１接続部１３０は、量子チップ１１１とインターポーザ１１２との間に設けられ、量子チップ１１１の配線層１１１ｂと、インターポーザ１１２の配線層１１２ｂと、を電気的に接続している。それにより、量子チップ１１１及びインターポーザ１１２間の信号の受け渡しが可能となる。なお、量子チップ１１１及びインターポーザ１１２間では非接触の信号の受け渡しが行われる場合もある。
具体的には、第１接続部１３０は、複数のピラー１３１と、金属膜１３２と、を備える。複数のピラー１３１は、インターポーザ１１２の一方の主面から突出するようにして形成されている。金属膜１３２は、複数のピラー１３１の表面に形成されている。ここで、金属膜１３２は、インターポーザ１１２の配線層１１２ｂの表面に形成された金属膜１１２ｃに連なるようにして、複数のピラー１３１の表面に形成されている。
なお、複数のピラー１３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー１３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜１３２は、金属膜１１２ｃと同じく少なくとも一部が超電導材料によって構成されている。即ち、本例では、金属膜１３２が、三層構造を有し、最下位層１３２ａがＮｂによって構成され、量子チップ１１１の配線層１１１ｂに接する最上位層１３２ｂがＩｎによって構成され、それらの間の中間層１３２ｃがＴｉ又はＴｉＮによって構成されている場合について説明する。
インターポーザ１１２の配線層１１２ｂ（金属膜１１２ｃを含む）と、ベース基板１２８の配線層１２７とは、ボンディングワイヤ１２６によって接続されている。それにより、量子チップ１１１の信号線（端子）は、インターポーザ１１２、及び、ボンディングワイヤ１２６を介して外部に引き出される。
また、量子チップ１１１の熱は、インターポーザ１１２を介して、冷却機能を有する試料台１１６に放熱される。それにより、量子デバイス１００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図２に示すように、量子チップ１１１の配線層１１１ｂには、所定の信号線ｗ１及びシールド配線（第１シールド配線）ｗｓ１が配置されている。所定の信号線ｗ１は、配線層１１１ｂに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。外来ノイズによる干渉を受けやすい信号線とは、例えば、信号線の屈曲部や、上面視して対称性を有する信号線の端部（対称性が崩れる部分）などである。また、シールド配線ｗｓ１は、信号線ｗ１を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ｗｓ１は、量子チップ１１１の配線層１１１ｂにおいて、信号線ｗ１に沿って（図２の例ではｘ軸方向に沿って）、かつ、信号線ｗ１を挟むように対になって配置されている。なお、シールド配線ｗｓ１は、グランドに接続されている。それにより、シールド配線ｗｓ１は、水平方向（ｘｙ平面の任意の方向）からの外来ノイズによる干渉を防ぐことができる。
さらに、量子デバイス１００には、第２接続部１５０及びシールド配線（第２シールド配線）ｗｓ２が設けられている。
具体的には、第２接続部１５０は、インターポーザ１１２の配線層１１２ｂにおいて、シールド配線ｗｓ１に接するように、かつ、対に設けられたシールド配線ｗｓ１のそれぞれに沿って（図２の例ではｘ軸方向に沿って）設けられている。換言すると、第２接続部１５０は、第１接続部１３０と同じ層において、シールド配線ｗｓ１に接するように、かつ、対に設けられたシールド配線ｗｓ１のそれぞれに沿って設けられている。また、シールド配線ｗｓ２は、インターポーザ１１２の配線層１１２ｂにおいて、第２接続部１５０の対の間に当該第２接続部１５０と接するように配置されている。なお、第２接続部１５０及びシールド配線ｗｓ２は、何れもグランドに接続されている。即ち、シールド配線ｗｓ１、シールド配線ｗｓ２及び第２接続部１５０は、信号線ｗ１の外周を囲む同軸構造に近い構造を有している。それにより、シールド配線ｗｓ１、シールド配線ｗｓ２及び第２接続部１５０は、水平方向からの外来ノイズだけでなく、垂直方向の成分を含む外来ノイズによる干渉も防ぐことができる（即ち、任意の方向からの外来ノイズによる干渉を防ぐことができる）。その結果、量子デバイス１００は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス１００は、品質（量子コヒーレンスなど）を向上させることができる。
本例では、第２接続部１５０が、第１接続部１３０と同じ金属材料によって構成されている。具体的には、第２接続部１５０は、突起部１５１と、突起部１５１の表面に形成された金属膜１５２と、を有する。金属膜１５２は、インターポーザ１１２の配線層１１２ｂの表面に形成された金属膜１１２ｃに連なるようにして、突起部１５１の表面に形成されている。なお、金属膜１５２は、突起部１５１の表面全体を覆う場合に限られず、突起部１５１の表面の少なくとも一部（例えば、突起部１５１の表面のうち量子チップ１１１の配線層１１１ｂに配置された信号線ｗ１側の表面）を覆うように設けられてもよい。また、本例では、シールド配線ｗｓ２が、インターポーザ１１２の配線層１１２ｂ及びその表面に形成された金属膜１１２ｃによって構成されている。但し、シールド配線ｗｓ２は、金属膜１１２ｃを用いずに配線層１１２ｂの金属材料（本例ではＣｕ）のみによって構成されても良い。
なお、第２接続部１５０において、突起部１５１は、超電導材料及び常電導材料の何れかによって構成され、金属膜１５２は、超電導材料によって構成されている。本例では、突起部１５１が、第１接続部１３０のピラー１３１と同じくＣｕによって構成され、金属膜１５２が、第１接続部１３０の金属膜１３２と同じく三層構造を有し、最下位層１５２ａがＮｂによって構成され、最上位層１５２ｂがＩｎによって構成され、それらの中間層１５２ｃがＴｉ又はＴｉＮによって構成されている。シールド配線ｗｓ１に接触する最上位層１５２ｂがＩｎのように展延性の高い金属材料によって構成されることにより、シールド配線ｗｓ１と第２接続部１５０との間の密着性が向上する（接着する面の凹凸に追従し、接着面積を効率的に高められる）。それにより、より効果的に外来ノイズによる干渉を防ぐことができる。
続いて、量子デバイス１００の製造方法の一部を説明する。まず、量子チップ１１１の配線層１１１ｂに、所定の信号線ｗ１を形成するとともに、当該信号線ｗ１をシールドするシールド配線ｗｓ１を形成する。また、インターポーザ１１２の一方の主面に、配線層１１２ｂを形成し、その後、インターポーザ１１２の一方の主面から突出するように複数のピラー１３１を形成する。その後、配線層１１２ｂの表面に金属膜１１２ｃを形成するのに合わせて、複数のピラー１３１の表面に金属膜１３２を形成する。それにより、第１接続部１３０が形成される。また、第１接続部１３０と同様の製造工程を経て、第２接続部１５０を形成する。なお、第２接続部１５０の対の間の配線層１１２ｂ及びその表面に形成された金属膜１１２ｃは、シールド配線ｗｓ２として用いられる。その後、量子チップ１１１の配線層１１１ｂと第１接続部１３０とが接するように、かつ、シールド配線ｗｓ１と第２接続部１５０とが接するように、インターポーザ１１２の一方の主面に量子チップ１１１を配置する。このような工程を経て、量子デバイス１００が形成される。
なお、第２接続部１５０は、例えば図３及び図４に示すような手順で製造される。
まず、インターポーザ１１２を準備する（ステップＳ１０１）。その後、スパッタリングによってインターポーザ１１２の一方の主面（配線層１１２ｂの表面）にＴｉ及びＣｕ１７１を順に形成する（ステップＳ１０２）。その後、その表面に、第２接続部１５０のマスクパターンを有するレジスト１７２を形成し（ステップＳ１０３）、電解めっき法によりレジスト１７３の開口部に銅めっき部１７３（突起部１５１に相当）を形成する（ステップＳ１０４）。その後、切削加工により銅めっき部１７３の上面を平坦化し（ステップＳ１０５）、レジスト１７２を除去する（ステップＳ１０６）。その後、めっき処理された箇所以外のＴｉ及びＣｕ１７１をエッチングによって除去する（ステップＳ１０７）。その後、スパッタリングにより銅めっき部１７３の表面にＮｂ、Ｔｉ及びＩｎ１７４（金属膜１５２に相当）を順に形成する（ステップＳ１０８）。このような工程を経て、第２接続部１５０が形成される。
このように、本実施の形態に係る量子デバイス１００では、量子チップ１１１の配線層１１１ｂに配置された所定の信号線ｗ１が、量子チップ１１１の配線層１１１ｂに配置されたシールド配線ｗｓ１だけでなく、インターポーザ１１２の配線層１１２ｂに設けられた第２接続部１５０及びシールド配線ｗｓ２によってシールドされている。それにより、量子デバイス１００は、信号線ｗ１を伝搬する信号に対する外来ノイズによる干渉を効果的に防ぐことができる。その結果、量子デバイス１００は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス１００は、品質（量子コヒーレンスなど）を向上させることができる。
なお、本実施の形態では、インターポーザ１１２の配線層１１２ｂが常電導材料によって構成され、その表面に形成された金属膜１１２ｃが少なくとも一部が超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ１１２の配線層１１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層１１２ｂの表面に金属膜１１２ｃが形成される必要は無い。またこの場合、例えば、インターポーザ１１２の配線層１１２ｂと、第１接続部１３０に形成された金属膜１３２と、第２接続部１５０に形成された金属膜１５２とは、連なるようにして形成（一体形成）される。
さらに、シールド配線ｗｓ１の形状において、量子チップの配線層に配置された所定の信号線ｗ１と、シールド配線ｗｓ１の信号線ｗ１に近い面との距離が所定の位置として設けられていれば、シールド配線ｗｓ１の信号線ｗ１に近い面の反対面の形状は、信号線ｗ１に近い面に平行である必要はない。
＜実施の形態２＞
図５は、実施の形態２に係る量子デバイス２００の概略断面図である。図６は、量子デバイス２００の第２接続部及びその周辺領域を拡大した概略断面図である。量子デバイス２００は、量子デバイス１００と異なるデバイス構造を有している。
具体的には、量子デバイス２００は、量子チップ２１１と、インターポーザ２１２と、第１接続部２３０と、第２接続部２５０と、試料台２１６と、プローブヘッド２１８と、プローブピン２１９と、プローブカード２２０と、固定ネジ２２１と、プラグ２２２と、を備える。
試料台２１６は、主面（上面）の中央部に凹部を有し、量子チップ２１１が隙間を空けて凹部の内部に配置されている。なお、量子チップ２１１は当該凹部に嵌入可能に構成されてもよい。また、試料台２１６の主面には、量子チップ２１１を試料台２１６の凹部の内部に配置する際の位置決め用の孔２１６ａが設けられている。それにより、量子チップ２１１を正確に試料台２１６の凹部の内部に配置することができる。さらに、試料台２１６の主面には、プローブヘッド２１８に設けられた孔２１８ｃに対応する位置決めピン２１６ｃが設けられている。それにより、プローブヘッド２１８を正確に試料台２１６に配置することができる。なお、試料台２１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台２１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
インターポーザ２１２は、インターポーザ基板２１２ａと、配線層２１２ｂと、配線層２１２ｃと、ＴＶ（Ｔｈｒｏｕｇｈ Ｖｉａ）２１２ｄと、を備える。インターポーザ基板２１２ａ（以下、単にインターポーザ２１２とも称す）の一方の主面（量子チップ２１１が設置される面）には、配線層２１２ｂが形成され、さらにその表面には、金属膜２１２ｅが配線層２１２ｂの一部として形成されている。インターポーザ基板２１２ａの他方の主面には、配線層２１２ｃが形成されている。配線層２１２ｂ，２１２ｃは、インターポーザ基板２１２ａの内部に形成されたＴＶ２１２ｄを介して電気的に接続されている。インターポーザ２１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ２１２は、量子チップ２１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板２１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。また、シリコンを用いた場合、ＴＶ２１２ｄはＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｌｉｃｏｎ Ｖｉａ）を用いる。
なお、配線層２１２ｂ，２１２ｃ及びＴＶ２１２ｄは、何れも超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層２１２ｂ，２１２ｃ及びＴＶ２１２ｄが何れも常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜２１２ｅは、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜２１２ｅが、三層構造を有し、配線層１１２ｂに接する最下位層２１２ｆがＮｂによって構成され、最上位層２１２ｇがＩｎによって構成され、それらの間の中間層２１２ｈがＴｉ又はＴｉＮによって構成されている場合について説明する（何れも不図示）。なお、Ｔｉ又はＴｉＮからなる中間層２１２ｈは、Ｎｂ層２１２ｆとＩｎ層２１２ｇとの間の接着性を向上させるためのものである。
量子チップ２１１は、量子チップ本体２１１ａと、配線層２１１ｂと、を備える。配線層２１１ｂは、量子チップ本体２１１ａ（以下、単に量子チップ２１１とも称す）の一方の主面に形成されている。量子チップ２１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ２１１は、当該量子チップ２１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ２１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ２１１の配線層２１１ｂは、超電導材料によって構成されている。本例では、配線層２１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ２１１とインターポーザ２１２とは、互いの配線層２１１ｂ，２１２ｂが対向するように配置されている。
第１接続部２３０は、量子チップ２１１とインターポーザ２１２との間に設けられ、量子チップ２１１の配線層２１１ｂと、インターポーザ２１２の配線層２１２ｂと、を電気的に接続している。それにより、量子チップ２１１及びインターポーザ２１２間の信号の受け渡しが可能となる。なお、量子チップ２１１及びインターポーザ２１２間では、非接触の信号の受け渡しが行われる場合もある。
具体的には、第１接続部２３０は、複数のピラー２３１と、金属膜２３２と、を備える。複数のピラー２３１は、インターポーザ２１２の一方の主面（量子チップ２１１が設置される面）から量子チップ２１１の実装領域に突出するようにして形成（配置）されている。金属膜２３２は、インターポーザ２１２の配線層２１２ｂの表面に形成された金属膜２１２ｅに連なるようにして、複数のピラー２３１の表面に形成（配置）されている。
なお、複数のピラー２３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー２３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜２３２は、金属膜２１２ｅと同じく少なくとも一部が超電導材料によって構成されている。即ち、本例では、金属膜２３２が、三層構造を有し、最下位層２３２ａがＮｂによって構成され、量子チップ２１１の配線層２１１ｂに接する最上位層２３２ｂがＩｎによって構成され、それらの間の中間層２３２ｃがＴｉ又はＴｉＮによって構成されている場合について説明する（何れも不図示）。
試料台２１６上にはプローブヘッド２１８が配置され、さらにプローブヘッド２１８上にはプローブカード２２０が配置されている。ここで、プローブヘッド２１８には孔２１８ｃが具備されており、試料台２１６には孔２１８ｃに対応する位置決めピン２１６ｃが設けられている。それにより、プローブヘッド２１８を精度よく試料台２１６に配置することができる。またこれらは、固定ネジ２２１によって試料台２１６に固定されている。そのため、インターポーザ２１２の配線層２１２ｃの所望の位置に正確にプローブピン２１９を当てることができる。さらに、プローブカード２２０上には、プラグ２２２が配置されている。
プローブヘッド２１８は底面に凹部を有し、その凹部にインターポーザ２１２が配置される。つまり、量子チップ２１１及びインターポーザ２１２は、プローブヘッド２１８の凹部及び試料台２１６の凹部によって形成された空間領域に配置される。この空間領域は、真空状態であることが好ましい。それにより、断熱性が向上するため、例えばインターポーザ２１２から量子チップ２１１への熱の伝達を防ぐことができる。
複数のプローブピン２１９は、インターポーザ２１２とプローブカード２２０との間に設けられ、インターポーザ２１２の他方の面（量子チップ２１１が設置される面とは逆の面）に形成された配線層２１２ｃと、プローブカード２２０と、を電気的に接続している。それにより、量子チップ２１１の信号線（端子）は、インターポーザ２１２、プローブピン２１９、プローブカード２２０、及び、プラグ２２２を介して、外部に引き出される。
また、量子チップ２１１の熱は、インターポーザ２１２を介して、冷却機能を有する試料台２１６に放熱される。それにより、量子デバイス２００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図５及び図６に示すように、量子チップ２１１の配線層２１１ｂには、所定の信号線ｗ１及びシールド配線（第１シールド配線）ｗｓ１が配置されている。所定の信号線ｗ１は、配線層２１１ｂに配置された一部又は全部の信号線であって、例えば電磁波等の外来ノイズによる干渉を受けやすい信号線等である。外来ノイズによる干渉を受けやすい信号線とは、例えば、信号線の屈曲部や、上面視して対称性を有する信号線の端部（対称性が崩れる部分）などである。また、シールド配線ｗｓ１は、信号線ｗ１を伝搬する信号に対する外来ノイズによる干渉を防ぐ役割を果たす。
具体的には、シールド配線ｗｓ１は、量子チップ２１１の配線層２１１ｂにおいて、信号線ｗ１に沿って（図５及び図６の例ではｘ軸方向に沿って）、かつ、信号線ｗ１を挟むように対になって配置されている。なお、シールド配線ｗｓ１は、グランドに接続されている。それにより、シールド配線ｗｓ１は、水平方向（ｘｙ平面の任意の方向）からの外来ノイズによる干渉を防ぐことができる。
さらに、量子デバイス２００には、第２接続部２５０及びシールド配線（第２シールド配線）ｗｓ２が設けられている。
具体的には、第２接続部２５０は、インターポーザ２１２の配線層２１２ｂにおいて、シールド配線ｗｓ１に接するように、かつ、対に設けられたシールド配線ｗｓ１のそれぞれに沿って（図５及び図６の例ではｘ軸方向に沿って）設けられている。換言すると、第２接続部２５０は、第１接続部２３０と同じ層において、シールド配線ｗｓ１に接するように、かつ、対に設けられたシールド配線ｗｓ１のそれぞれに沿って設けられている。また、シールド配線ｗｓ２は、インターポーザ２１２の配線層２１２ｂにおいて、第２接続部２５０の対の間に当該第２接続部２５０と接するように配置されている。なお、第２接続部２５０及びシールド配線ｗｓ２は、何れもグランドに接続されている。即ち、シールド配線ｗｓ１、シールド配線ｗｓ２及び第２接続部２５０は、信号線ｗ１の外周を囲む同軸構造に近い構造を有している。それにより、シールド配線ｗｓ１、シールド配線ｗｓ２及び第２接続部２５０は、水平方向からの外来ノイズだけでなく、垂直方向の成分を含む外来ノイズによる干渉も防ぐことができる（即ち、任意の方向からの外来ノイズによる干渉を防ぐことができる）。その結果、量子デバイス２００は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス２００は、品質（量子コヒーレンスなど）を向上させることができる。
本例では、第２接続部２５０が、第１接続部２３０と同じ金属材料によって構成されている。具体的には、第２接続部２５０は、突起部２５１と、突起部２５１の表面に形成された金属膜２５２と、を有する。金属膜２５２は、インターポーザ２１２の配線層２１２ｂの表面に形成された金属膜２１２ｅに連なるようにして、突起部２５１の表面に形成されている。なお、金属膜２５２は、突起部２５１の表面全体を覆う場合に限られず、突起部２５１の表面の少なくとも一部（例えば、突起部２５１の表面のうち量子チップ２１１の配線層２１１ｂに配置された信号線ｗ１側の表面）を覆うように設けられてもよい。また、本例では、シールド配線ｗｓ２が、インターポーザ２１２の配線層２１２ｂ及びその表面に形成された金属膜２１２ｅによって構成されている。但し、シールド配線ｗｓ２は、金属膜２１２ｅを用いずに配線層２１２ｂの金属材料（本例ではＣｕ）のみによって構成されても良い。
なお、第２接続部２５０において、突起部２５１は、超電導材料及び常電導材料の何れかによって構成され、金属膜２５２は、超電導材料によって構成されている。本例では、突起部２５１が、第１接続部２３０のピラー２３１と同じくＣｕによって構成されている。また、金属膜２５２が、第１接続部２３０の金属膜２３２と同じく三層構造を有し、最下位層２５２ａがＮｂによって構成され、最上位層２５２ｂがＩｎによって構成され、それらの中間層２５２ｃがＴｉ又はＴｉＮによって構成されている。シールド配線ｗｓ１に接触する最上位層２５２ｂがＩｎのように展延性の高い金属材料によって構成されることにより、シールド配線ｗｓ１と第２接続部２５０との間の密着性が向上する（接着する面の凹凸に追従し、接着面積を効率的に高められる）。それにより、より効果的に外来ノイズによる干渉を防ぐことができる。
続いて、量子デバイス２００の製造方法の一部を説明する。まず、量子チップ２１１の配線層２１１ｂに、所定の信号線ｗ１を形成するとともに、当該信号線ｗ１をシールドするシールド配線ｗｓ１を形成する。また、インターポーザ２１２の一方の主面に、配線層２１２ｂを形成し、その後、インターポーザ２１２の一方の主面から突出するように複数のピラー２３１を形成する。その後、配線層２１２ｂの表面に金属膜２１２ｅを形成するのに合わせて、複数のピラー２３１の表面に金属膜２３２を形成する。それにより、第１接続部２３０が形成される。また、第１接続部２３０と同様の製造工程を経て、第２接続部２５０を形成する。なお、第２接続部２５０の対の間の配線層２１２ｂ及びその表面に形成された金属膜２１２ｅは、シールド配線ｗｓ２として用いられる。その後、量子チップ２１１の配線層２１１ｂと第１接続部２３０とが接するように、かつ、シールド配線ｗｓ１と第２接続部２５０とが接するように、インターポーザ２１２の一方の主面に量子チップ２１１を配置する。このような工程を経て、量子デバイス２００が形成される。
このように、本実施の形態に係る量子デバイス２００では、量子チップ２１１の配線層２１１ｂに配置された所定の信号線ｗ１が、量子チップ２１１の配線層２１１ｂに配置されたシールド配線ｗｓ１だけでなく、インターポーザ２１２の配線層２１２ｂに設けられた第２接続部２５０及びシールド配線ｗｓ２によってシールドされている。それにより、量子デバイス２００は、信号線ｗ１を伝搬する信号に対する外来ノイズによる干渉を効果的に防ぐことができる。その結果、量子デバイス２００は、高周波における信号特性の確保や、ノイズ耐性を向上させることができる。即ち、量子デバイス２００は、品質（量子コヒーレンスなど）を向上させることができる。
なお、本実施の形態では、インターポーザ２１２の配線層２１２ｂが常電導材料によって構成され、その表面に形成された金属膜２１２ｅが少なくとも一部が超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ２１２の配線層２１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層２１２ｂの表面に金属膜２１２ｅが形成される必要は無い。またこの場合、例えば、インターポーザ２１２の配線層２１２ｂと、第１接続部２３０に形成された金属膜２３２と、第２接続部２５０に形成された金属膜２５２とは、連なるようにして形成（一体形成）される。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
上記実施の形態１，２では、量子チップの配線層がＮｂによって構成され、第１接続部や第２接続部の金属膜が、Ｎｂ、Ｔｉ（又はＴｉＮ）及びＩｎからなる三層構造を有する場合を例に説明したがこれに限られない。第１接続部や第２接続部の金属膜は、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されていれば良い。
具体的には、例えば、量子チップの配線層は、Ｎｂによって構成され、第１接続部や第２接続部の金属膜は、Ｎｂ等の超電導材料からなる単層構造を有していてもよい。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
或いは、量子チップの配線層は、Ａｌによって構成され、第１接続部や第２接続部が配置される部位には、Ｔｉ又はＴｉＮからなる層がさらに配置されてもよい。また、第１接続部や第２接続部の金属膜は、三層構造を有し、最下位層から最上位層にかけて順にＡｌ、Ｔｉ（又はＴｉＮ）、Ｉｎ又はこれを含む合金によって構成されてもよい。なお、Ｉｎ又はこれを含む合金の代わりに、Ｓｎ、Ｐｂ、又は、これらの何れかを含む合金が用いられても良い。Ｔｉ層又はＴｉＮ層は、ＡｌとＩｎとの合金化を防ぐために設けられている。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
或いは、量子チップの配線層は、Ｔａによって構成され、第１接続部や第２接続部の金属膜は、二層構造を有し、最下位層がＴａによって構成され、最上位層がＩｎ、Ｓｎ、Ｐｂ又はこれらの何れかを含む合金によって構成されてもよい。これは、インターポーザの配線層の表面に形成された金属膜についても同様である。
１００ 量子デバイス
１１１ 量子チップ
１１１ａ 量子チップ本体
１１１ｂ 配線層
１１２ インターポーザ
１１２ａ インターポーザ基板
１１２ｂ 配線層
１１２ｃ 金属膜
１１２ｄ Ｎｂ層
１１２ｅ Ｉｎ層
１１２ｆ Ｔｉ又はＴｉＮの層
１１６ 試料台
１２６ ボンディングワイヤ
１２７ 配線層
１２８ ベース基板
１３０ 第１接続部
１３１ ピラー
１３２ 金属膜
１３２ａ Ｎｂ層
１３２ｂ Ｉｎ層
１３２ｃ Ｔｉ又はＴｉＮの層
１５０ 第２接続部
１５１ 突起部
１５２ 金属膜
１５２ａ Ｎｂ層
１５２ｂ Ｉｎ層
１５２ｃ Ｔｉ又はＴｉＮの層
２００ 量子デバイス
２１１ 量子チップ
２１１ａ 量子チップ本体
２１１ｂ 配線層
２１２ インターポーザ
２１２ａ インターポーザ基板
２１２ｂ 配線層
２１２ｃ 配線層
２１２ｅ 金属膜
２１２ｆ Ｎｂ層
２１２ｇ Ｉｎ層
２１２ｈ Ｔｉ又はＴｉＮの層
２１６ 試料台
２１６ａ 孔
２１６ｃ ピン
２１８ プローブヘッド
２１８ｃ 孔
２１９ プローブピン
２２０ プローブカード
２２１ 固定ネジ
２２２ プラグ
２３０ 第１接続部
２３１ ピラー
２３２ 金属膜
２３２ａ Ｎｂ層
２３２ｂ Ｉｎ層
２３２ｃ Ｔｉ又はＴｉＮの層
２５０ 第２接続部
２５１ 突起部
２５２ 金属膜
２５２ａ Ｎｂ層
２５２ｂ Ｉｎ層
２５２ｃ Ｔｉ又はＴｉＮの層
５００ 量子デバイス
５１１ 量子チップ
５１１ａ 量子チップ本体
５１１ｂ 配線層
５１２ インターポーザ
５１２ａ インターポーザ基板
５１２ｂ 配線層
５１２ｃ 金属膜
５１６ 試料台
５２６ ボンディングワイヤ
５２７ 配線層
５２８ ベース基板
５３０ 接続部
５３１ ピラー
５３２ 金属膜

Claims (10)

  1. インターポーザと、
    量子チップと、
    前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第１接続部と、
    前記量子チップの配線層に配置された所定の信号線と、
    前記量子チップの配線層に、前記所定の信号線に沿って配置された第１シールド配線と、
    前記インターポーザの配線層に配置された第２シールド配線と、
    前記インターポーザと前記量子チップとの間に設けられ、前記第１シールド配線及び前記第２シールド配線に接するように設けられた第２接続部と、
    を備えた、量子デバイス。
  2. 前記第１シールド配線、前記第２シールド配線及び前記第２接続部は、何れもグランドに接続されている、
    請求項１に記載の量子デバイス。
  3. 前記第１シールド配線は、前記所定の信号線に沿って、かつ、前記所定の信号線を挟むように対になって配置され、
    前記第２接続部は、対に設けられた前記第１シールド配線のそれぞれに沿って設けられ、
    前記第２シールド配線は、前記第２接続部の対の間に配置されている、
    請求項１又は２に記載の量子デバイス。
  4. 前記第２接続部は、前記第１接続部と同じ材料を用いて構成されている、
    請求項１～３の何れか一項に記載の量子デバイス。
  5. 前記第２接続部は、
    前記インターポーザの主面に設けられ、常電導材料によって構成された突起部と、
    前記突起部の表面の少なくとも一部を覆うように設けられ、少なくとも一部が超電導材料によって構成された金属膜と、
    を有する、
    請求項１～４の何れか一項に記載の量子デバイス。
  6. 前記金属膜は、前記インターポーザの主面に配置された配線層又はその表面から連続するようにして設けられている、
    請求項５に記載の量子デバイス。
  7. 前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
    請求項５又は６に記載の量子デバイス。
  8. 前記金属膜は、多層構造を有し、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
    請求項５～７の何れか一項に記載の量子デバイス。
  9. 前記所定の信号線は、前記量子チップの配線層に配置された信号線のうち、屈曲部、又は、上面視して対称性を有する信号線の端部である、
    請求項５～８の何れか一項に記載の量子デバイス。
  10. 量子チップの配線層に所定の信号線を配置するステップと、
    前記量子チップの配線層に、前記所定の信号線に沿って第１シールド配線を配置するステップと、
    インターポーザの配線層に、第２シールド配線を配置するステップと、
    前記インターポーザに、第１接続部を設けるとともに、前記第２シールド配線に接するように第２接続部を設けるステップと、
    前記第２接続部と前記第１シールド配線とが接するように、前記インターポーザに前記量子チップを配置するステップと、
    を備えた、量子デバイスの製造方法。
JP2020111953A 2020-06-29 2020-06-29 量子デバイス及びその製造方法 Active JP7468193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020111953A JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法
US17/355,528 US20210408358A1 (en) 2020-06-29 2021-06-23 Quantum device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020111953A JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022011067A JP2022011067A (ja) 2022-01-17
JP7468193B2 true JP7468193B2 (ja) 2024-04-16

Family

ID=79030384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020111953A Active JP7468193B2 (ja) 2020-06-29 2020-06-29 量子デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US20210408358A1 (ja)
JP (1) JP7468193B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
US20190044047A1 (en) 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
US20190042964A1 (en) 2018-03-19 2019-02-07 Intel Corporation Quantum computing assemblies

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022011068A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037135A (ja) 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
US20190044047A1 (en) 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
US20190042964A1 (en) 2018-03-19 2019-02-07 Intel Corporation Quantum computing assemblies

Also Published As

Publication number Publication date
JP2022011067A (ja) 2022-01-17
US20210408358A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR100352236B1 (ko) 접지 금속층을 갖는 웨이퍼 레벨 패키지
US4784972A (en) Method of joining beam leads with projections to device electrodes
US6927156B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US11664306B2 (en) Semiconductor structure and manufacturing method thereof
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
US8736067B2 (en) Semiconductor device having a pad
US7154047B2 (en) Via structure of packages for high frequency semiconductor devices
CN112786454B (zh) 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构
US6686615B1 (en) Flip-chip type semiconductor device for reducing signal skew
JP7468193B2 (ja) 量子デバイス及びその製造方法
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
TWI811287B (zh) 配線基板及半導體裝置
US11871682B2 (en) Quantum device and method of manufacturing the same
KR20070037826A (ko) 차폐된 재배선층을 갖는 웨이퍼 레벨 칩 스케일 패키지
JP7508887B2 (ja) 量子デバイス及びその製造方法
KR20010034539A (ko) 반도체 장치
KR102661723B1 (ko) 반도체 장치
US20240079305A1 (en) Embedded trace substrate assemblies, and related microelectronic devce assemblies, electronic systems, and processes
US20220336397A1 (en) Apparatus including solder-core connectors and methods of manufacturing the same
JP7102699B2 (ja) 貫通電極基板及びその製造方法
JP2023140444A (ja) 量子デバイス
KR20230019351A (ko) 반도체 패키지
KR20220154759A (ko) 스위칭 가능한 라우팅을 위해 구성된 재배선 구조체를 갖는 반도체 디바이스
CN115084048A (zh) 一种低应力Low-K半导体器件封装结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150