TW201620053A - 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態 - Google Patents

用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態 Download PDF

Info

Publication number
TW201620053A
TW201620053A TW104123775A TW104123775A TW201620053A TW 201620053 A TW201620053 A TW 201620053A TW 104123775 A TW104123775 A TW 104123775A TW 104123775 A TW104123775 A TW 104123775A TW 201620053 A TW201620053 A TW 201620053A
Authority
TW
Taiwan
Prior art keywords
metal
transistor structure
recess
transistor
forming
Prior art date
Application number
TW104123775A
Other languages
English (en)
Inventor
約瑟夫 史泰格渥德
尼克 林德
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201620053A publication Critical patent/TW201620053A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本揭露之實施例說明用於填充一高深寬比之技術，具有多層金屬層之窄結構及相關聯組態。在一實施例中，一種設備包括一電晶體結構，包含一半導體材料、一介電材料，具有在電晶體結構上方所定義的一凹部，凹部具有在一第一方向上的一高度、一電極端，設置於凹部中且與電晶體結構耦接，其中電極端的一第一部分包含與電晶體結構直接接觸的一第一金屬，且電極端的一第二部分包含設置於第一部分上的一第二金屬，且其中在第一部分與第二部分之間的一介面係平面的且在實質上垂直於第一方向之一第二方向上延伸跨越凹部。可能說明及/或主張其他實施例。

Description

用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
本揭露之實施例一般關於積體電路之領域，尤其是，關於用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態。
電晶體結構的尺寸以新興技術來繼續縮小至較小尺寸。例如，將電能傳送至電晶體結構之金屬接點的臨界尺寸可能縮小至在窄結構中沉積金屬的傳統技術可能由於技術或成本原因而為不可行之程度。
10‧‧‧晶圓形式
11‧‧‧晶圓
100‧‧‧單片化形式
102‧‧‧晶粒
103a‧‧‧晶粒
103b‧‧‧晶粒
104‧‧‧電晶體結構
200‧‧‧IC組件
121‧‧‧封裝基板
122‧‧‧電路板
106‧‧‧晶粒級互連結構
S1‧‧‧主動側
102a‧‧‧半導體基板
102b‧‧‧裝置層
102c‧‧‧互連層
112‧‧‧焊料球
110‧‧‧墊
300a‧‧‧電晶體電極組件
130‧‧‧電晶體結構
300b‧‧‧電晶體電極組件
134‧‧‧凹部
132‧‧‧介電材料
142‧‧‧電極端
138‧‧‧第一部分
140‧‧‧第二部分
136‧‧‧閘極介電質
130a‧‧‧半導體基板
400a‧‧‧電晶體電極組件
400b‧‧‧電晶體電極組件
138a‧‧‧第一金屬
144‧‧‧遮罩材料
138b‧‧‧第二金屬
500‧‧‧方法
600‧‧‧計算裝置
602‧‧‧主機板
604‧‧‧處理器
606‧‧‧通訊晶片
608‧‧‧外殼
將藉由結合附圖的下面詳細說明來容易地了解實施例。為了促進了解此描述，相似的參考數字表示類似結構元件。實施例在附圖之圖中係經由舉例而非限制方式來繪示出。
第1圖示意地繪示依照一些實施例之為晶圓 形式且為單片化形式之示範晶粒的俯視圖。
第2圖示意地繪示依照一些實施例之積體電路(IC)組件的剖面側視圖。
第3圖示意地繪示依照一些實施例之從第一透視圖和第二透視圖之電晶體電極組件的剖面側視圖。
第4A-G圖示意地繪示依照一些實施例之在各種製造階段期間從第一透視圖和第二透視圖之電晶體電極組件的剖面側視圖。
第5圖示意地繪示依照一些實施例之用於製造電晶體電極組件的方法之流程圖。
第6圖示意地繪示依照一些實施例之可能包括如本文所述之電晶體電極組件的示範系統。
【發明內容與實施方式】
本揭露之實施例說明用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態。在下面的詳細說明中，參考構成本發明之一部分的附圖，其中整篇的相似的數字表示類似部件，且其中係透過可能被實施之本揭露之標的之示範實施例來顯示。將了解可能利用其他實施例且可能在不脫離本揭露之範圍下進行結構或邏輯上的改變。因此，下面的詳細說明不應被視為限制意義，且實施例之範圍係由所附之申請專利範圍及其等效範圍所定義。
為了本揭露之目的，「A及/或B」之說法意 味著(A)、(B)、或(A且B)。為了本揭露之目的，「A、B、及/或C」之說法意味著(A)、(B)、(C)、(A且B)、(A且C)、(B且C)、或(A、B且C)。
本說明可能使用透視為基的描述，如頂部/底部、側部、上方/下方等。上述說明僅用以促進了解此論述且並不打算將本文所述之實施例的應用限於任何特定方面。
本說明可能使用「在一實施例中」或「在實施例中」之說法，其可能各指一或更多相同或不同實施例。再者，如針對本揭露之實施例所使用的「包含」、「包括」、「具有」等之詞係同義的。
本文可能使用「耦接於」之詞及其衍生詞。「耦接」可能表示下列之一或更多者。「耦接」可能表示兩個或更多元件直接實體或電接觸。然而，「耦接」可能也表示兩個或更多元件彼此間接接觸，但仍彼此合作或互動，且可能表示一或更多其他元件在據報為彼此耦接的元件之間耦接或連接。「直接耦接」之詞可能表示兩個或更多元件直接接觸。
在各種實施例中，「形成、沉積、或以其他方式設置於第二特徵上的第一特徵」之說法可能表示第一特徵係形成、沉積、或設置於第二特徵上方，且第一特徵的至少一部分可能與第二特徵的至少一部分直接接觸(例如，直接實體及/或電接觸)或間接接觸(例如，在第一 特徵與第二特徵之間具有一或更多其他特徵)。
如本文所使用，「模組」之詞可能係指一部分之，或包括專用積體電路(ASIC)、電子電路、處理器(共享、專用或組)及/或記憶體(共享、專用、或組)，其執行提供所述之功能的一或更多軟體或韌體程式、組合邏輯電路、及/或其他適當的元件。
第1圖示意地繪示依照一些實施例之為晶圓形式10且為單片化形式100之示範晶粒102的俯視圖。在一些實施例中，晶粒102可能是由半導體材料(例如，矽或其他適當材料)組成之晶圓11的複數個晶粒(例如，晶粒102、103a、103b)之其一者。複數個晶粒可能形成在晶圓11的表面上。每個晶粒可能是包括如本文所述之一或更多電晶體電極組件(例如，第3圖之電晶體電極組件300a-b或第4A-G圖之400a-b)之半導體產品的重覆單元。例如，晶粒102可能包括電路，具有電晶體結構104，例如一或更多通道體(例如，鰭片結構、奈米線、平面體等等)，其提供用於一或更多電晶體裝置或源極/汲極區之行動電荷載子的通道路徑。如電晶體電極組件(例如，終端接點)的電子互連結構可能形成在一或更多電晶體結構104上且與一或更多電晶體結構104耦接以將電能路由至電晶體結構104或從電晶體結構104路由電能。例如，終端接點可能與通道體電性耦接以提供用於傳送臨界電壓及/或源極/汲極電流的閘極電極，用以提供用於電晶體裝置之操作的行動電荷載子。雖然為了簡單起 見，電晶體結構104係描繪成遍歷第1圖之晶粒102之實質部分的列，但要了解在其他實施例中，電晶體結構104可能以各種其他適當的佈置之任一者來配置於晶粒102上，包括例如具有比所描繪小很多之尺寸的垂直和水平特徵。
在晶粒中所實作之半導體產品的製程完成之後，晶圓11可能經歷單片化程序，其中每個晶粒(例如，晶粒102)係彼此分離以提供半導體產品的離散「晶片」。晶圓11可能是各種尺寸之任一者。在一些實施例中，晶圓11具有範圍從約25.4mm至約450mm的直徑。在其他實施例中，晶圓11可能包括其他尺寸及/或其他形狀。根據各種實施例，電晶體結構104可能以晶圓形式10或單片化形式100設置於半導體基板上。本文所述之電晶體結構104可能被結合至用於邏輯或記憶體、或以上之組合的晶粒102中。在一些實施例中，電晶體結構104可能是系統晶片(SoC)組件的一部分。
第2圖示意地繪示依照一些實施例之積體電路(IC)組件200的剖面側視圖。在一些實施例中，IC組件200可能包括與封裝基板121電性及/或實體耦接的一或更多晶粒(以下稱為「晶粒102」)。在一些實施例中，封裝基板121可能與電路板122電性耦接，如所能見到的。根據各種實施例，在一些實施例中，積體電路(IC)組件200可能包括晶粒102、封裝基板121及/或電路板122之一或更多者。根據各種實施例，可能在任何 適當的IC裝置中實作用於電晶體電極組件的本文所述之實施例。
晶粒102可能代表使用結合形成CMOS裝置所使用之如薄膜沉積、光刻、蝕刻等的半導體製造技術從半導體材料(例如，矽)製成的離散產品。在一些實施例中，晶粒102可能為或可能包括處理器、記憶體、SoC或ASIC或可能是處理器、記憶體、SoC或ASIC的一部分。在一些實施例中，如模製化合物或底填材料的電絕緣材料(未示出)可能封裝晶粒102及/或晶粒級互連結構106之至少一部分。
晶粒102能根據各種各樣的適當配置(包括例如在覆晶配置中與封裝基板121直接耦接)來附接至封裝基板121，如所描繪的。在覆晶配置中，包括電路之晶粒102的主動側S1係使用如凸塊、柱子的晶粒級互連結構106、或可能也電性耦接晶粒102與封裝基板121的其他適當結構來附接至封裝基板121的表面。晶粒102的主動側S1可能包括主動裝置，例如電晶體裝置。非主動側S2可能相對於主動側S1而設置，如所能見到的。
晶粒102可能通常包括半導體基板102a、一或更多裝置層(以下稱為「裝置層102b」)及一或更多互連層(以下稱為「互連層102c」)。在一些實施例中，半導體基板102a可能實質上由塊體半導體材料(例如，矽)組成。裝置層102b可能代表如電晶體裝置的主動裝置係形成於半導體基板上所在的區域。裝置層102b 可能包括例如電晶體結構，例如電晶體裝置的通道體及/或源極/汲極區。互連層102c可能包括互連結構(例如，電極端)，其係配置以將電信號路由至在裝置層102b中的主動裝置或從在裝置層102b中的主動裝置路由電信號。例如，互連層102c可能包括水平線(例如，溝槽)及/或垂直插頭(例如，通孔)或用以提供電路由及/或接點的其他適當特徵。
在一些實施例中，晶粒級互連結構106可能與互連層102c電性耦接且配置以在晶粒102與其他電裝置之間路由電信號。電信號可能包括例如與晶粒102之操作結合地使用的輸入/輸出(I/O)信號及/或功率/接地信號。
在一些實施例中，封裝基板121係具有核心及/或建立層的環氧基層壓基板，例如阿基諾莫脫建立層(ABF)基板。封裝基板121可能包括其他適當類型的基板，在其他實施例中包括例如由玻璃、陶瓷、或半導體材料形成的基板。
封裝基板121可能包括電路由特徵，配置以將電信號路由至晶粒102或從晶粒102路由電信號。電路由特徵可能包括例如設置於封裝基板121之一或更多表面上的墊或跡線(未示出)及/或內部路由特徵(未示出)，例如溝槽、通孔或用以透過封裝基板121路由電信號的其他互連結構。例如，在一些實施例中，封裝基板121可能包括如墊(未示出)的電路由特徵，配置以接收 晶粒102的各別晶粒級互連結構106。
電路板122可能是如環氧層壓之電絕緣材料組成的印刷電路板(PCB)。例如，電路板122可能包括由例如聚四氟乙烯、如阻燃劑4(FR-4)、FR-1的酚醛棉紙材料、棉紙和如CEM-1或CEM-3的環氧材料之材料、或使用環氧樹脂預浸材料來層壓在一起之玻璃織物材料組成的電絕緣層。如跡線、溝槽、或通孔的互連結構(未示出)可能透過電絕緣層來形成以透過電路板122路由晶粒102的電信號。在其他實施例中，電路板122可能由其他適當材料組成。在一些實施例中，電路板122係為主機板(例如，第6圖之主機板602)。
例如焊料球112的封裝級互連可能耦接至在封裝基板121及/或在電路板122上的一或更多墊(以下稱為「墊110」)以形成對應之焊料接頭，其係配置以進一步在封裝基板121與電路板122之間路由電信號。墊110可能由任何適當的導電材料(如包括例如鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)及以上之組合的金屬)組成。在其他實施例中，可能使用用以實體及/或電性耦接封裝基板121與電路板122的其他適當技術。
在其他實施例中，IC組件200可能包括各種各樣的其他適當配置，包括例如覆晶及/或引線接合配置、插入件、包括系統封裝(SiP)及/或堆疊封裝(PoP)配置的多晶片封裝配置之適當組合。在一些實施 例中，可能使用用以在晶粒102與IC組件200的其他元件之間路由電信號的其他適當技術。
第3圖示意地繪示依照一些實施例之從第一透視圖之電晶體電極組件300a和從第二透視圖之電晶體電極組件300b的剖面側視圖。例如，電晶體電極組件300a可能是沿著且平行於一或更多鰭片結構(例如，電晶體結構130)之縱向L的剖面圖，且電晶體電極組件300b可能是跨越且垂直於在方向W上的一或更多鰭片結構(例如，電晶體結構130)之縱向的剖面圖。
根據各種實施例，電晶體電極組件300a、300b包括電晶體結構130、設置於電晶體結構130上且具有在電晶體結構130上方所定義之凹部134的介電材料132、及設置於凹部134中且與電晶體結構130耦接的電極端142。電極端142可能包括與電晶體結構130直接接觸的第一部分138和設置於第一部分138上的第二部分140，如所能見到的。
第一部分138可能包括例如沉積於電晶體結構130上的一或更多金屬。例如，第一部分138可能包括與電晶體結構130直接接觸的介面金屬。在電晶體結構130是電晶體之閘極的實施例中，介面金屬可能是具有厚度的功函數金屬(WFM)，其係配置以在電晶體的通道中設定臨界電壓(VTH)。在電晶體結構130是電晶體之源極或汲極區的實施例中，介面金屬可能是接觸金屬。在其他實施例中，第一部分138和第二部分140可能配置以服 務其他功能。例如，在一些實施例中，第一部分138可能是導體金屬且第二部分140可能是功函數金屬。
在所示之實施例中，電晶體結構130係具有設置於電晶體結構130上，且在一些情況中在凹部134中之介電材料132的側壁上之閘極介電質136(較黑線)的閘極，如所能見到的。在其他實施例中，雖然所示之實施例顯示電極端142係形成在閘極上的情況，但可能使用類似原理或配置以在電晶體的源極/汲極區上形成電極端142。例如，源極/汲極接點可能使用結合形成在第4A-G圖中的電極端142所述之類似原理來形成在閘極之電極端142的相對側上。
電晶體結構130(例如，閘極或源極/汲極)可能由包括半導體材料(例如，矽)的任何適當材料組成。在所示之實施例中，電晶體結構130包括一或更多鰭片結構。一或更多鰭片結構可能通常在縱向L上延伸且可能在如雙閘極、三閘極或其他鰭式為基電晶體的一或更多鰭式FET(場效電晶體)裝置之製造中從半導體基板130a的半導體材料形成。
可能沉積金屬以用在與第二部分140之材料直接接觸的頂部表面提供實質上平面介面之方式來形成第一部分138，如所能見到的。亦即，在第一部分138與第二部分140之間的平面介面可能在由箭頭所指示的方向L及/或W上延伸跨越整個凹部134。凹部134可能具有高度H，且第一部分138可能僅填充凹部134之高度H的一 部分，如所能見到的。在一些實施例中，第一部分138覆蓋包括在凹部134內的鰭片結構之電晶體結構130的表面。結合第4A-G圖來進一步說明用於沉積一或更多金屬以形成第一部分138的技術。
深寬比可能由凹部134或電極端142之高度H相對於垂直於高度H的凹部134或電極端之另一尺寸(例如，凹部134或電極端142之臨界尺寸(CD))的比所定義。由此，較窄的CD可能提供較高的深寬比。在一些實施例中，窄凹部134或電極端142的CD可能是15奈米(nm)或更小。隨著凹部134或電極端142的CD繼續縮小，以金屬填充凹部134以形成第一部分138和第二部分140可能變得更具挑戰性。在一些實施例中，深寬比可能大於或等於1(1：1)。在一實施例中，凹部的高度相對於臨界尺寸之深寬比大於或等於2：1。根據各種實施例，儘管本文之技術可能特別適用於填充窄CD結構，但技術可能用於填充較寬的CD結構(例如，大於15nm的CD)。
一或更多金屬可能沉積於在凹部134中的第一部分138上以形成第二部分140。第二部分140可能包括例如低電阻填充金屬。用以形成第二部分140所沉積的至少一個金屬可能與用以形成第一部分138所沉積之金屬具有不同的化學成分。
用於形成電極端142的材料可能包括各種各樣的適當導電材料，包括例如一或更多金屬。在一些實施 例中，電極端142可能包括銅(Cu)、金(Au)、鎢(W)、鈦(Ti)、鉭(Ta)、鉑(Pt)、鎳(Ni)、鈷(Co)、銠(Rh)、釕(Ru)、鈀(Pd)、鉿(Hf)、鋯(Zr)、或鋁(Al)或以上之組合。在一些實施例中，電極端142可能包括金屬氮化物，例如氮化鈦(TiN)、氮化鎢(WN)、或氮化鉭(TaN)或以上之組合。在一些實施例中，電極端142可能包括金屬矽化物，例如，矽化鈦(TiSi)、矽化鎢(WSi)、矽化鉭(TaSi)、矽化鈷(CoSi)、矽化鉑(PtSi)、矽化鎳(NiSi)或以上之組合。在一些實施例中，電極端142可能包括金屬氮化矽，例如鈦氮化矽(TiSiN)、或鉭氮化矽(TaSiN)或以上之組合。在一些實施例中，電極端142可能包括金屬碳化物，例如碳化鈦(TiC)、碳化鋯(ZrC)、碳化鉭(TaC)、碳化鉿(HfC)、或碳化鋁(AlC)或以上之組合。在一些實施例中，電極端142可能包括金屬氮化碳，例如鉭氮化碳(TaCN)、鈦氮化碳(TiCN)或以上之組合。在一些實施例中，電極端142可能包括導電金屬氧化物(例如，氧化釕)。材料可能更包括P型功函數或N型功函數材料，這取決於電晶體是否為P型或N型電晶體。在一些實施例中，不同材料的多個層可能用以形成電極端142。在其他實施例中，電極端142可能包括其他適當材料。在一些實施例中，電極端142(例如，第二部分140)可能包括介電材料，用以促進形成自對準接觸結構。
在電極端142是閘極端的實施例中，電極端142可能具有相對於源極/汲極之電極端142更矩形形狀的輪廓。亦即，在一些實施例中，閘極的電極端142可能具有相對於源極/汲極之電極端142更錐形的輪廓。閘極之電極端142的輪廓由於可能用以形成電極端142的圖案化程序而可能更矩形。例如，取代型金屬閘極(RMG)程序可能用以形成凹部134，使得虛擬閘極首先係使用被隨後移除的犧牲材料來形成且被替換為另一閘極材料。
在電極端142是閘極端的實施例中，一對間隔物(未示出)可能圍住電極端142。間隔物可能由如氮化矽、氧化矽、碳化矽、摻雜碳的氮化矽、及氧氮化矽的材料形成。用於形成間隔物的程序在本領域中為熟知的且通常包括沉積和蝕刻程序步驟。
在電極端142是用於電晶體的源極/汲極之接觸端的實施例中，電極端142可能具有錐形輪廓形狀，在頂部具有較寬尺寸且在底部具有較窄尺寸。位於電極端142之頂部的較寬尺寸可能降低相關聯電晶體的寄生外部電阻(Rext)且位於底部的較窄尺寸可能促進藉由提供更多空間用於電晶體來在電晶體區域中縮減至更小尺寸。例如，可能藉由在由圖案化程序所形成之接觸溝槽中提供傾斜側壁的濕/乾蝕刻圖案化程序來實現電極端142之輪廓。
閘極介電質136可能包括各種各樣的適當介電材料，包括高k材料。在一些實施例中，閘極介電質 136可能包括例如氧化矽(SiO2)、矽氮氧化物(SiOxNy)、氮化矽(SixNy)、氧化鋁(Al2O3)、氧化鉿(HfO2)、鉿鋁氧化物(HfAlxOy)、鉿氧化矽(HfSixOy)、氧化鋯(ZrO2)、氧化鋯矽(ZrSixOy)、氧化鑭(La2O3)、氧化釔(Y2O3)、鑭鋁氧化物(LaAlxOy)、氧化鉭(Ta2O5)、氧化鈦(TiO2)、鋇鍶鈦氧化物(BaSrTixOy)、鋇氧化鈦(BaTixOy)、鍶鈦氧化物(SrTixOy)、鉛鈧鉭氧化物(PbScxTayOz)、或鈮酸鉛鋅(PbZnxNbyOz)或以上之組合，其中x、y、和z代表各別元件的適當量。在一些實施例中，可能在閘極介電質136上執行退火程序以當使用高k材料時提高其品質。在其他實施例中，其他材料可能用於閘極介電質136。
介電材料132可能包括各種各樣的適當電絕緣材料之任一者，包括例如層間介電(ILD)材料。介電材料132可能使用已知用於積體電路結構中之其適用性的介電材料(例如低k介電材料)來形成。可能使用之介電材料的實例包括，但不限於氧化矽(SiO2)、摻雜碳的氧化物(CDO)、氮化矽、如全氟環丁烷或聚四氟乙烯的有機聚合物、氟矽酸鹽玻璃(FSG)、及如半矽氧烷，矽氧烷、或有機矽酸鹽玻璃的有機矽酸酯。介電材料132可能包括孔洞或其他空隙，用以進一步降低其介電常數。在其他實施例中，介電材料132可能包括其他適當材料。
第4A-G圖示意地繪示依照一些實施例之在各種製造階段期間從第一透視圖之電晶體電極組件400a和 從第二透視圖之電晶體電極組件400b的剖面側視圖。根據各種實施例，電晶體電極組件400a、400b可能與結合第3圖之電晶體電極組件300a、300b所述之實施例一致，且反之亦然。
參考第4A圖，在形成電晶體結構130、在電晶體結構130上方沉積介電材料132及在介電材料中形成凹部134以暴露電晶體結構130之後描繪了電晶體電極組件400a、400b。根據一些實施例，凹部134可能藉由在電晶體結構130上形成犧牲虛擬閘極電極且接著隨後移除虛擬閘極電極的犧牲材料作為取代型金屬閘極(RMG)程序的一部分來形成。在一些實施例中，可能藉由蝕刻程序來移除犧牲材料。例如，在電晶體結構130是通道體的閘極區之情況中，可能使用RMG程序。在上述情況中，閘極介電質(例如，第3圖之閘極介電質136)可能在形成凹部134之後被沉積至電晶體結構130的表面和在凹部134中的側壁上。根據其他實施例，可能藉由使用如光刻及/或蝕刻程序的圖案化程序移除介電材料132的部分來形成凹部134。例如，在電晶體結構130是電晶體的源極或汲極區之情況中，可能使用上述技術。
參考第4B圖，在電晶體結構130上沉積電極端(第3圖之電極端142)之第一部分(第3圖之第一部分138)的第一金屬138a之後描繪了電晶體電極組件400a、400b。在閘極介電質被形成作為電晶體結構130之一部分的情況中，第一金屬138a可能沉積在閘極介電質 上。在一些實施例中，第一金屬138a可能是介面金屬，其可能包括功函數金屬。根據各種實施例，第一金屬138a係使用例如化學蒸氣沉積(CVD)、原子層沉積(ALD)或物理蒸氣沉積(PLD)的保形沉積程序來沉積以在電晶體電極組件400a、400b的暴露表面上沉積第一金屬138a之實質上均勻的厚度，如所能見到的。均勻的保形沉積可能降低在凹部134之開口頂部夾斷的可能性或防止在凹部134之開口頂部夾斷。夾斷可能導致空隙或其他缺陷。
參考第4C圖，在沉積遮罩材料144以僅填充凹部134的一部分之後描繪了電晶體電極組件400a、400b，如所能見到的。在凹部134內的遮罩材料144之高度可能大致上與在凹部134內的第一部分之高度對應。在一些實施例中，可能使用任何適當程序(例如，包括如旋塗玻璃(SOG)的旋塗程序)來沉積遮罩材料144。遮罩材料144可能包括例如如碳硬遮罩(CHM)的光阻或硬遮罩材料。在其他實施例中，遮罩材料144可能包括其他適當材料且可能使用其他適當技術來沉積。在一些實施例中，在用以提供在凹部134內的遮罩材料144之期望層級的沉積之後蝕刻遮罩材料144。
參考第4D圖，在移除未被遮罩材料144覆蓋或保護之第一金屬138a的部分之後描繪了電晶體電極組件400a、400b。例如，在凹部134外部之介電材料132上的第一金屬138a之部分被移除且在凹部134內且未被 遮罩材料144覆蓋的第一金屬138a之部分被移除，如所能見到的。在一些實施例中，藉由各向同性濕蝕刻程序來移除第一金屬138a之部分。在其他實施例中，其他適當技術可能用以選擇性地移除第一金屬138a之部分。
參考第4E圖，在移除遮罩材料144之後描繪了電晶體電極組件400a、400b。能使用任何適當技術(包括例如蝕刻程序)來移除遮罩材料144。根據各種實施例，結合第4B-E圖所述之動作可能重覆一或更多次以保形地沉積金屬的一或更多額外薄膜。通常，例如，可能進行順序的ALD金屬沉積和金屬膜凹部步驟以用第一部分138填充凹部134的底部。
參考第4F圖，在如第一金屬138a之底層金屬上沉積電極端(例如，第3圖之電極端142)之第一部分(例如，第3圖之第一部分138)的第二金屬138b之後描繪了電晶體電極組件400a、400b。根據各種實施例，可能藉由選擇性沉積程序來沉積第二金屬138b。例如，在一些實施例中，可能藉由電鍍、無電鍍或選擇性CVD程序來沉積第二金屬138b。在一些實施例中，一或更多其他金屬可能進一步藉由選擇性沉積來沉積於第二金屬138b上。在使用選擇性沉積程序的情況中，接著第二金屬138b可能填滿凹部達第一金屬138a的最高層級而無需用以移除第二金屬138b之部分的額外遮罩及/或蝕刻程序。
參考第4G圖，在移除位於第一金屬138b終 止於凹部134中所在的區域上方之第二金屬138b的部分之後描繪了電晶體電極組件400a、400b。在一些實施例中，遮罩及/或各向異性濕蝕刻程序可能用以移除第二金屬138b的部分。在其他實施例中，可能使用用以移除第二金屬138b之部分的其他適當技術。移除第二金屬138b的部分可能跨越凹部134地提供第一金屬138a和第二金屬138b的實質上平面上表面，如所能見到的。在一些實施例中，第一金屬138a可能保形地沉積於電晶體結構130的表面上。第二金屬138b可能配置以與被沉積以形成位於第一部分(例如，第3圖之第一部分138)與第二部分之間的介面之第二部分(第3圖之第二部分140)的金屬直接接觸。根據各種實施例，電極端的第一部分(第3圖之第一部分138)可能包括第一金屬138a和第二金屬138b。可能對第一金屬138a及/或第二金屬138b施加黏合促進劑及/或抗氧化材料以增加後續材料的黏性或防止氧化。
在一些實施例中，凹部134的上部分可能被填滿一或更多金屬，例如，用以形成電極端(第3圖之電極端142)之第二部分(例如，第3圖之第二部分140)的低電阻金屬。在一些實施例中，可能使用CVD、ALD、PVD、無電鍍、電鍍、或用以形成第二部分之這些沉積技術的適當組合來沉積材料。材料之沉積可能在用以移除凹部134外部的任何外來材料之如化學機械拋光(CMP)的平面化或拋光程序之前。
雖然已參考電晶體結構來說明了本文之技術，但可能使用類似的沉積原理以在不同於所描繪的其他配置中的窄凹部中沉積金屬。例如，可能使用本文所述之沉積技術來形成第2圖之互連層102c的互連結構(例如，溝槽或通孔)。例如，在一些實施例中，第一部分(例如，第3圖之第一部分138)可能由低電阻金屬組成且第二部分(例如，第4圖之第二部分140)可能由介電材料組成。
第5圖示意地繪示依照一些實施例之用於製造電晶體電極組件(例如，第3圖之電晶體電極組件300a、300b或第4圖之400a、400b)的方法500之流程圖。方法500可能與結合第1-4G圖所述之實施例一致且反之亦然。
在502中，方法500可能包括提供半導體基板(例如，第3圖、第4A-G圖之半導體基板130a)。例如，半導體基板可能包括為晶圓形式之矽為基的晶粒。
在504中，方法500可能包括在半導體基板上形成電晶體結構(例如，第3圖、第4A-G圖之電晶體結構130)。在一些實施例中，電晶體結構可能由半導體材料組成。在一些實施例中，電晶體結構可能是電晶體的閘極、源極或汲極。在一些實施例中，電晶體結構可能包括一或更多鰭片結構。電晶體結構可能包括經由電極端耦接至電能之主動裝置的任何其他適當結構。
在506中，方法500可能在電晶體結構上方 沉積介電材料(例如，第3圖、第4A-G圖之介電材料132)。介電材料可能包括ILD材料。
在508中，方法500可能包括在介面材料中形成凹部(例如，第3圖、第4A-G圖之凹部134)以暴露電晶體結構。在一些實施例中，可能藉由移除可能根據熟知程序而形成於電晶體結構上的犧牲材料(例如，多晶矽)來形成凹部。例如，可能使用蝕刻程序來移除犧牲材料。在其他實施例中，可能使用用以形成凹部的圖案化程序來移除介電材料。
在510中，方法500可能包括在凹部中的電晶體結構上形成電極端(例如，第3圖之電極端142)。電極端可能包括第一部分(第3圖之第一部分138)和第二部分(例如，第3圖之第二部分140)。在第一部分與第二部分之間的介面可能是平面的且延伸跨越凹部。
在一些實施例中，可能根據結合第4A-G圖所述之技術來形成電極端的第一部分。例如，第一金屬(例如，第4B圖之第一金屬138a)可能保形地沉積於電晶體結構上且在凹部中的介電材料之側壁上。可能沉積遮罩材料(例如，第4C圖之遮罩材料144)以覆蓋設置於電晶體結構上的第一金屬及部分地填充凹部之高度。未被遮罩材料覆蓋之第一金屬的部分可能如結合第4D圖所述地被移除且遮罩材料可能如第4E圖所述地被移除。在一些實施例中，形成第一部分可能更包括在第一金屬上選擇性地沉積另一金屬(例如，第4F圖之第二金屬138b)及移除 位於第一金屬終止所在的凹部中的點上方之另一金屬的部分，如結合第4G圖所述。
可能藉由在第一部分的實質上平面表面上沉積另一金屬或適當材料來形成電極端的第二部分。可能使用拋光程序來移除第二部分的過剩材料。
在512中，方法500可能更包括在電極端上形成一或更多互連層(例如，第2圖之互連層102c)。互連層可能包括導電結構，其係配置以將電能路由至電極端或從電極端路由電能。
各種操作依序以最有助於了解所主張之標的的方式被描述為多個分開操作。然而，說明之順序不應被解釋為暗指這些操作一定是順序相關的。本揭露之實施例可能被實作成使用用以如期望所配置之任何適當硬體及/或軟體的系統。
第6圖示意地繪示依照一些實施例之可能包括如本文所述之電晶體電極組件(例如，第3圖之電晶體電極組件300a、300b或第4圖之400a、400b)的示範系統(例如，計算裝置600)。計算裝置600的元件可能封裝於殼體(例如，外殼608)中。主機板602可能包括一些元件，包括但不限於處理器604和至少一個通訊晶片606。處理器604可能實體且電性耦接至主機板602。在一些實作中，至少一個通訊晶片606可能也實體且電性耦接至主機板602。在其他實作中，通訊晶片606可能是處理器604的一部分。
依據其應用，計算裝置600可能包括可能或可能不是實體且電性耦接至主機板602的其他元件。這些其他元件可能包括，但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革(Geiger)計數器、加速計、陀螺儀、揚聲器、照相機、及大容量儲存裝置(如硬碟機、光碟(CD)、數位化多功能光碟(DVD))等等。
通訊晶片606可能啟動無線通訊來傳輸資料至計算裝置600且從計算裝置600傳輸資料。「無線」之詞及其衍生詞可能用以說明可能藉由使用透過非固態媒體之調變的電磁輻射來傳遞資料之電路、裝置、系統、方法、技術、通訊通道等。此詞並不意味著相關聯裝置不包含任何線路，雖然在一些實施例中它們可能並非如此。通訊晶片606可能實作一些無線標準或協定，包括但不限於電機電子工程師學會(IEEE)標準，包括WiFi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂)、長期演進(LTE)計畫連同任何修訂、更新、及/或修正(例如，先進LTE計畫、超行動寬頻(UMB)計畫(也稱為3GPP2)等等))之任一者。IEEE 802.16相容寬頻無線存取(BWA)網路通常稱為 WiMAX網路，代表全球互通微波存取的縮寫，這是用於通過對IEEE 802.16標準之符合性和可交互運作性測試之產品的認證標誌。通訊晶片606可能依照全球行動通訊系統(GSM)、通用封包無線服務(GPRS)、全球行動電信系統(UMTS)、高速封包存取(HSPA)、演進HSPA(E-HSPA)、或LTE網路來操作。通訊晶片606可能依照GSM增強資料速率演進(EDGE)、GSM EDGE無線存取網路(GERAN)、全球地面無線存取網路(UTRAN)、或演進UTRAN(E-UTRAN)來操作。通訊晶片606可能依照碼分多工存取(CDMA)、時分多工存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生物、以及指定為3G、4G、5G以上的任何其他無線協定來操作。在其他實施例中，通訊晶片606可能依照其他無線協定來操作。
計算裝置600可能包括複數個通訊晶片606。例如，第一通訊晶片606可能專用於如WiFi和藍芽之較短範圍的無線通訊，且第二通訊晶片606可能專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長範圍的無線通訊。
計算裝置600的處理器604可能包括晶粒(例如，第1-2圖之晶粒102)，具有如本文所述之電晶體電極組件(例如，第3圖之電晶體電極組件300a、300b或第4圖之400a、400b)。例如，第1-2圖之晶粒102可能安裝於封裝組件中，其係安裝於如主機板602的 電路板上。「處理器」之詞可能指任何裝置或部分之處理來自暫存器及/或記憶體的電子資料以將此電子資料轉換成可能儲存在暫存器及/或記憶體中之其他電子資料的裝置。
通訊晶片606可能也包括晶粒(例如，第1-2圖之晶粒102)，具有如本文所述之電晶體電極組件(例如，第3圖之電晶體電極組件300a、300b或第4圖之400a、400b)。在其他實作中，封裝於計算裝置600內的另一元件(例如，記憶體裝置或其他積體電路裝置)可能包含晶粒(例如，第1-2圖之晶粒102)，具有如本文所述之電晶體電極組件(例如，第3圖之電晶體電極組件300a、300b或第4圖之400a、400b)。
在各種實作中，計算裝置600可能是行動計算裝置、膝上型電腦、小筆電、筆記型電腦、輕薄筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在其他實作中，計算裝置600可能是處理資料的任何其他電子裝置。
實例
根據各種實施例，本揭露描述一種設備(例如，電晶體電極組件)。設備之實例1可能包括一電晶體結構，包含一半導體材料、一介電材料，具有在電晶體結 構上方所定義的一凹部，凹部具有在第一方向上的高度、一電極端，設置於凹部中且與電晶體結構耦接，其中電極端的第一部分包含與電晶體結構直接接觸的第一金屬，且電極端的第二部分包含設置於第一部分上的第二金屬，且其中在第一部分與第二部分之間的介面係平面的且在實質上垂直於第一方向之第二方向上延伸跨越凹部。實例2可能包括實例1之設備，其中電晶體結構包含一閘極，包含半導體材料及一閘極介電質，形成在閘極上，其中第一金屬係與閘極介電質直接接觸。實例3可能包括實例2之設備，其中第一金屬係一功函數金屬且第二金屬具有不同於第一金屬的化學成分。實例4可能包括實例1之設備，其中電晶體結構包含一源極或汲極。實例5可能包括實例1-4之任一者之設備，其中電晶體結構包含一或更多鰭片結構。實例6可能包括實例5之設備，其中電極端的第一部分覆蓋在凹部內之一或更多鰭片結構的表面。實例7可能包括實例1-4之任一者之設備，其中第一金屬係保形地設置於電晶體結構的表面上，第一部分包括第三金屬，設置於第一金屬上，及第三金屬係與第二金屬直接接觸於第一部分與第二部分之間的介面。實例8可能包括實例1-4之任一者之設備，其中在第二方向上跨越凹部的一臨界尺寸係小於或等於15奈米(nm)，且凹部之高度相對於臨界尺寸的一深寬比係大於或等於2：1。
根據各種實施例，本揭露描述一種方法(例如，製造一IC結構的方法)。方法之實例9可能包括形 成一電晶體結構，包含一半導體材料，在電晶體結構上方沉積一介電材料，在介電材料中形成一凹部以暴露電晶體結構，凹部具有在第一方向上的高度，及在凹部中形成一電極端，電極端係與電晶體結構耦接，其中電極端的第一部分包含與電晶體結構直接接觸的第一金屬，且電極端的第二部分包含設置於第一部分上的第二金屬，且其中在第一部分與第二部分之間的介面係平面的且在實質上垂直於第一方向之第二方向上延伸跨越凹部。實例10可能包括實例9之方法，其中形成電晶體結構包含形成一閘極、源極或汲極。實例11可能包括實例9之方法，其中形成電晶體結構包含形成一或更多鰭片結構。實例12可能包括實例9-11之任一者之方法，其中在介電材料中形成凹部包含移除設置於電晶體結構上的犧牲材料。實例13可能包括實例9-11之任一者之方法，其中形成電極端包含藉由下列步驟來形成第一部分：在電晶體結構上且在凹部中之介電材料的側壁上沉積第一金屬，沉積一遮罩材料以覆蓋設置於電晶體結構上的第一金屬，且用以部分地填充凹部的高度，移除未被遮罩材料覆蓋之第一金屬的部分，及移除遮罩材料，及藉由在第一部分上沉積第二金屬來形成第二部分。實例14可能包括實例13之方法，其中形成第一部分更包含在第一金屬上選擇性地沉積第三金屬，及移除第三金屬的部分，其中沉積第一金屬包含在電晶體結構上且在側壁上保形地沉積第一金屬。實例15可能包括實例9-11之任一者之方法，更包含使用一拋光程序來移除 第二部分的過剩材料。
根據各種實施例，本揭露描述一種系統(例如，計算裝置)。計算裝置之實例16可能包括一電路板、及一晶粒，與電路板耦接，晶粒包括一電晶體結構，包含一半導體材料、一介電材料，具有在電晶體結構上方所定義的一凹部，凹部具有在第一方向上的高度、一電極端，設置於凹部中且與電晶體結構耦接，其中電極端的第一部分包含與電晶體結構直接接觸的第一金屬，且電極端的第二部分包含設置於第一部分上的第二金屬，且其中在第一部分與第二部分之間的介面係平面的且在實質上垂直於第一方向之第二方向上延伸跨越凹部。實例17可能包括實例16之計算裝置，其中電晶體結構包含一或更多鰭片結構。實例18可能包括實例16之計算裝置，其中第一金屬係保形地沉積於電晶體結構的表面上，第一部分包括第三金屬，設置於第一金屬上，且第三金屬係與第二部分直接接觸於第一部分與第二部分之間的介面。實例19可能包括實例16之計算裝置，其中在第二方向上跨越凹部的一臨界尺寸係小於或等於15奈米(nm)，且凹部之高度相對於臨界尺寸的一深寬比係大於或等於2：1。實例20可能包括實例16-19之任一者之計算裝置，其中晶粒係一處理器，且計算裝置係一行動計算裝置，包括一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音頻編解碼器、一視頻編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革 (Geiger)計數器、一加速計、一陀螺儀、一揚聲器、及一照相機之一或更多者。
各種實施例可能包括上述實施例之任何適當組合，包括以上述結合形式(及)(例如，「及」可能是「及/或」)所述之實施例的其他實施例。再者，一些實施例可能包括具有指令儲存於其上的製造物品(例如，非暫態電腦可讀媒體)，當指令被執行時會導致任一上述實施例之動作。此外，一些實施例可能包括具有用於執行上述實施例的各種操作之任何適當工具的設備或系統。
所示之實作的上述說明(包括在摘要中所描述的說明)並不打算為詳盡的或用以將本揭露之實施例限制為所揭露之精確形式。儘管具體實作和實例在本文中被描述用於說明性目的，但各種等效修改在本揭露之範圍內係可能的，如在相關領域中之那些技藝者將認可的。
可能依照上述詳細說明來對本揭露之實施例進行這些修改。在下面的申請專利範圍中所使用之術語不應被解釋為將本揭露之各種實施例限制為在說明書和申請專利範圍中所揭露之具體實作。反而，範圍完全要由下面的申請專利範圍所判定，其要依照申請專利範圍解釋的既定原則來解釋。
130‧‧‧電晶體結構
130a‧‧‧半導體基板
132‧‧‧介電材料
134‧‧‧凹部
136‧‧‧閘極介電質
138‧‧‧第一部分
140‧‧‧第二部分
142‧‧‧電極端
300a‧‧‧電晶體電極組件
300b‧‧‧電晶體電極組件

Claims (20)

  1. 一種設備，包含：一電晶體結構，包含一半導體材料；一介電材料，具有在該電晶體結構上方所定義的一凹部，該凹部具有在一第一方向上的一高度；及一電極端，設置於該凹部中且與該電晶體結構耦接；其中該電極端的一第一部分包含與該電晶體結構直接接觸的一第一金屬，且該電極端的一第二部分包含設置於該第一部分上的一第二金屬，且其中在該第一部分與該第二部分之間的一介面係平面的且在實質上垂直於該第一方向之一第二方向上延伸跨越該凹部。
  2. 如申請專利範圍第1項所述之設備，其中該電晶體結構包含：一閘極，包含該半導體材料；及一閘極介電質，形成在該閘極上，其中該第一金屬係與該閘極介電質直接接觸。
  3. 如申請專利範圍第2項所述之設備，其中該第一金屬係一功函數金屬且該第二金屬具有不同於該第一金屬的一化學成分。
  4. 如申請專利範圍第1項所述之設備，其中該電晶體結構包含一源極或汲極。
  5. 如申請專利範圍第1項所述之設備，其中該電晶體結構包含一或更多鰭片結構。
  6. 如申請專利範圍第5項所述之設備，其中該電極 端的該第一部分覆蓋該凹部內之該一或更多鰭片結構的表面。
  7. 如申請專利範圍第1項所述之設備，其中：該第一金屬係保形地設置於該電晶體結構的表面上；該第一部分包括一第三金屬，設置於該第一金屬上；及該第三金屬係與該第二金屬直接接觸於該第一部分與該第二部分之間的該介面。
  8. 如申請專利範圍第1項所述之設備，其中：在該第二方向上跨越該凹部的一臨界尺寸係小於或等於15奈米(nm)；且該凹部之高度相對於該臨界尺寸的一深寬比係大於或等於2：1。
  9. 一種製造一積體電路(IC)結構的方法，該方法包含：形成一電晶體結構，包含一半導體材料；在該電晶體結構上方沉積一介電材料；在該介電材料中形成一凹部以暴露該電晶體結構，該凹部具有在一第一方向上的一高度；及在該凹部中形成一電極端，該電極端係與該電晶體結構耦接，其中該電極端的一第一部分包含與該電晶體結構直接接觸的一第一金屬，且該電極端的一第二部分包含設置於該第一部分上的一第二金屬，且其中在該第一部分與該第二部分之間的一介面係平面的且在實質上垂直於該第 一方向之一第二方向上延伸跨越該凹部。
  10. 如申請專利範圍第9項所述之方法，其中形成該電晶體結構包含形成一閘極、源極或汲極。
  11. 如申請專利範圍第9項所述之方法，其中形成該電晶體結構包含形成一或更多鰭片結構。
  12. 如申請專利範圍第9項所述之方法，其中在該介電材料中形成該凹部包含移除設置於該電晶體結構上的一犧牲材料。
  13. 如申請專利範圍第9項所述之方法，其中形成該電極端包含：藉由下列步驟來形成該第一部分：在該電晶體結構上且在該凹部中之該介電材料的側壁上沉積該第一金屬；沉積一遮罩材料以覆蓋設置於該電晶體結構上的該第一金屬，且用以部分地填充該凹部的該高度；移除未被該遮罩材料覆蓋之該第一金屬的部分；及移除該遮罩材料；及藉由下列步驟來形成該第二部分：在該第一部分上沉積該第二金屬。
  14. 如申請專利範圍第13項所述之方法，其中形成該第一部分更包含：在該第一金屬上選擇性地沉積一第三金屬；及移除該第三金屬的部分，其中沉積該第一金屬包含在 該電晶體結構上且在該些側壁上保形地沉積該第一金屬。
  15. 如申請專利範圍第9項所述之方法，更包含：使用一拋光程序來移除該第二部分的過剩材料。
  16. 一種計算裝置，包含：一電路板；及一晶粒，與該電路板耦接，該晶粒包括：一電晶體結構，包含一半導體材料；一介電材料，具有在該電晶體結構上方所定義的一凹部，該凹部具有在一第一方向上的一高度；一電極端，設置於該凹部中且與該電晶體結構耦接，其中該電極端的一第一部分包含與該電晶體結構直接接觸的一第一金屬，且該電極端的一第二部分包含設置於該第一部分上的一第二金屬，且其中在該第一部分與該第二部分之間的一介面係平面的且在實質上垂直於該第一方向之一第二方向上延伸跨越該凹部。
  17. 如申請專利範圍第16項所述之計算裝置，其中該電晶體結構包含一或更多鰭片結構。
  18. 如申請專利範圍第16項所述之計算裝置，其中：該第一金屬係保形地沉積於該電晶體結構的表面上；該第一部分包括一第三金屬，設置於該第一金屬上；且該第三金屬係與該第二部分直接接觸於該第一部分與該第二部分之間的該介面。
  19. 如申請專利範圍第16項所述之計算裝置，其中：在該第二方向上跨越該凹部的一臨界尺寸係小於或等於15奈米(nm)；且該凹部之高度相對於該臨界尺寸的一深寬比係大於或等於2：1。
  20. 如申請專利範圍第16項所述之計算裝置，其中：該晶粒係一處理器；且該計算裝置係一行動計算裝置，包括一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音頻編解碼器、一視頻編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革(Geiger)計數器、一加速計、一陀螺儀、一揚聲器、及一照相機之一或更多者。
TW104123775A 2014-08-29 2015-07-22 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態 TW201620053A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/053535 WO2016032528A1 (en) 2014-08-29 2014-08-29 Technique for filling high aspect ratio, narrow structures with multiple metal layers and associated configurations

Publications (1)

Publication Number Publication Date
TW201620053A true TW201620053A (zh) 2016-06-01

Family

ID=55400232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123775A TW201620053A (zh) 2014-08-29 2015-07-22 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態

Country Status (7)

Country Link
US (1) US9972541B2 (zh)
EP (1) EP3186829A4 (zh)
JP (1) JP6455846B2 (zh)
KR (1) KR102265718B1 (zh)
CN (1) CN106663667B (zh)
TW (1) TW201620053A (zh)
WO (1) WO2016032528A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746141B (zh) * 2019-09-20 2021-11-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TWI748809B (zh) * 2019-12-18 2021-12-01 以色列商應用材料以色列公司 評估在中間產物中形成的孔

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11476334B2 (en) 2018-02-08 2022-10-18 Intel Corporation Silicide structure of an integrated transistor device and method of providing same
US11107907B2 (en) * 2018-10-30 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042866A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体装置及びその製造方法
US8689265B2 (en) * 1999-03-30 2014-04-01 Tivo Inc. Multimedia mobile personalization system
JP3759909B2 (ja) * 2002-02-22 2006-03-29 松下電器産業株式会社 半導体装置及びその製造方法
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
JP4921755B2 (ja) * 2005-09-16 2012-04-25 株式会社東芝 半導体装置
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
JP2008117853A (ja) * 2006-11-01 2008-05-22 Toshiba Corp 半導体装置およびその製造方法
US7859081B2 (en) 2007-03-29 2010-12-28 Intel Corporation Capacitor, method of increasing a capacitance area of same, and system containing same
US20080296674A1 (en) * 2007-05-30 2008-12-04 Qimonda Ag Transistor, integrated circuit and method of forming an integrated circuit
DE102008047591B4 (de) * 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
KR101374323B1 (ko) * 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
JP2011192800A (ja) * 2010-03-15 2011-09-29 Elpida Memory Inc 半導体装置及びその製造方法
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US8860107B2 (en) * 2010-06-03 2014-10-14 International Business Machines Corporation FinFET-compatible metal-insulator-metal capacitor
US9318431B2 (en) * 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US8872284B2 (en) * 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US8629511B2 (en) * 2012-05-15 2014-01-14 International Business Machines Corporation Mask free protection of work function material portions in wide replacement gate electrodes
US8921218B2 (en) * 2012-05-18 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate finFET device and method of fabricating thereof
WO2014027691A1 (ja) * 2012-08-17 2014-02-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8748309B2 (en) * 2012-09-14 2014-06-10 GlobalFoundries, Inc. Integrated circuits with improved gate uniformity and methods for fabricating same
KR102059526B1 (ko) * 2012-11-22 2019-12-26 삼성전자주식회사 내장 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
US8890262B2 (en) * 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
KR102003276B1 (ko) * 2013-02-14 2019-07-24 삼성전자 주식회사 반도체 소자 제조 방법
KR20140121634A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9059164B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Embedded interlevel dielectric barrier layers for replacement metal gate field effect transistors
US9252273B2 (en) * 2014-01-03 2016-02-02 Globalfoundries Inc. Gate stack and contact structure
US9412822B2 (en) * 2014-03-07 2016-08-09 Globalfoundries Inc. Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device
US9142651B1 (en) * 2014-03-26 2015-09-22 Globalfoundries Inc. Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device
US9379185B2 (en) * 2014-04-24 2016-06-28 International Business Machines Corporation Method of forming channel region dopant control in fin field effect transistor
US9478636B2 (en) * 2014-05-16 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device including source/drain contact having height below gate stack
US20160049487A1 (en) * 2014-08-15 2016-02-18 Qualcomm Incorporated Device including cavity and self-aligned contact and method of fabricating the same
US9634013B2 (en) * 2014-10-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for semiconductor fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746141B (zh) * 2019-09-20 2021-11-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TWI748809B (zh) * 2019-12-18 2021-12-01 以色列商應用材料以色列公司 評估在中間產物中形成的孔

Also Published As

Publication number Publication date
KR102265718B1 (ko) 2021-06-16
EP3186829A4 (en) 2018-06-06
CN106663667A (zh) 2017-05-10
KR20170048324A (ko) 2017-05-08
JP6455846B2 (ja) 2019-01-23
US9972541B2 (en) 2018-05-15
WO2016032528A1 (en) 2016-03-03
EP3186829A1 (en) 2017-07-05
JP2017526174A (ja) 2017-09-07
CN106663667B (zh) 2020-02-14
US20170213768A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI515858B (zh) 用於矽穿孔之連接結構
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
TW201620053A (zh) 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
TWI729035B (zh) 在閘極下具有子鰭介電區的電晶體、半導體裝置及製造其之程序以及運算裝置
TWI720007B (zh) 用於具有取代層間介電質（ｉｌｄ）的積體電路結構的方法、設備及系統
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
TWI567923B (zh) 拓撲的金屬熔絲
US10811354B2 (en) Fuse array for integrated circuit
TWI715665B (zh) 積體電路的背側隔離
TW201717279A (zh) 防止在熱固化介電膜中膜破裂之技術以及相關配置