JP3759909B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3759909B2
JP3759909B2 JP2002045672A JP2002045672A JP3759909B2 JP 3759909 B2 JP3759909 B2 JP 3759909B2 JP 2002045672 A JP2002045672 A JP 2002045672A JP 2002045672 A JP2002045672 A JP 2002045672A JP 3759909 B2 JP3759909 B2 JP 3759909B2
Authority
JP
Japan
Prior art keywords
electrode pad
recess
burn
wiring
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002045672A
Other languages
English (en)
Other versions
JP2003243462A (ja
Inventor
一史 山谷
光司 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002045672A priority Critical patent/JP3759909B2/ja
Priority to US10/365,408 priority patent/US6853078B2/en
Priority to CNB031060935A priority patent/CN1323436C/zh
Publication of JP2003243462A publication Critical patent/JP2003243462A/ja
Priority to US11/040,000 priority patent/US7001786B2/en
Application granted granted Critical
Publication of JP3759909B2 publication Critical patent/JP3759909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

【０００１】
【発明の属する技術分野】
本発明は、トランジスタと電気的に接続された電極パッド上に金属バンプが設けられた、液晶ドライバー等の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電極パッド上に金バンプ等が設けられている半導体装置、例えば液晶ドライバー等においては、ＣＳＰ（Chip Size Package）又はＱＦＰ（Quad Flat Package ）に代表されるようなセラミック・プラスチックパッケージとは異なり、ＴＣＰ（Tape Carrier Package）又はＣＯＧ（Chip On Glass ）のような実装形態が用いられている。
【０００３】
ところで、電極パッド上に金属バンプを形成してから出荷されるＬＳＩ製品（以下、金属バンプ付き製品と称する）においては、プローブ検査を行なう前に予め金属バンプを形成しておくことが不可欠である。その理由は次の通りである。
【０００４】
図１７は、従来の金属バンプ付き製品に対してプローブ検査を行なっている様子を示している。図１７に示すように、従来の金属バンプ付き製品においては、トランジスタ（図示省略）が設けられた基板９１の上に、トランジスタと電気的に接続する複数の電極パッド９２が形成されている。また、各電極パッド９２の上には金バンプ９３が形成されており、各金バンプ９３にプローブ検査装置（図示省略）のプローブ端子９４を接触させてプローブ検査が行なわれる。一方、図１７に示す金属バンプ付き製品に対して金バンプ９３を設ける前にプローブ検査を行なった場合、例えば図１８に示すように、プローブ端子９４の接触に起因して電極パッド９２の表面部に損傷が生じる。その結果、プローブ検査後に電極パッド９２上に金バンプ９３をメッキ成長により形成すると、例えば図１９に示すように、金メッキ膜の異常成長が起きて金バンプ９３の形状が劣化して信頼性が低下してしまう。従って、金属バンプ付き製品に対しては、金属バンプの形成後にプローブ検査を行なう必要がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のダイシングされた金属バンプ付き製品においては、品質保証を行なうためのバーンインを実施できないという問題がある。具体的には、テープに実装されているＴＣＰ等の製品においては、バーンインを実施するための取り扱いが難しいという問題と、テープ自体がカスタム品である場合が多いためにバーンイン装置とのマッチングが悪いという問題がある。また、パッケージ化されていないＣＯＧ等の製品の場合、通常のバーンイン方法では対応できない。すなわち、従来の金属バンプ付き製品に対して通常のバーンインを実施することは非常に困難である。
【０００６】
前記に鑑み、本発明は、トランジスタと電気的に接続された電極パッド上に金属バンプが設けられた半導体装置に対してバーンインを安定的に実施できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、ダイシング前の金属バンプ付き製品に対してウェハレベルバーンインを行なうことを検討してみた。
【０００８】
ウェハレベルバーンインを行なう場合、まず、それぞれ金属バンプ付き製品となる複数の半導体集積回路素子（以下、チップと称する）を有する半導体ウェハに対して先行プローブ検査を行なった後、半導体ウェハ上の良品チップのみに対してバーンインを実施し、その後、該良品チップに対して最終のプローブ検査を行なう。ここで、先行プローブ検査を行なう理由は、バーンインにおける電圧印加時に不良チップに電流が集中して良品チップに電圧が印加されなくなることを防止するためである。
【０００９】
図２０は、本願発明者らが、ダイシング前の金属バンプ付き製品に対してウェハレベルバーンインを試みた様子を示している。尚、図２０において、図１７に示す金属バンプ付き製品と同一の部材には同一の符号を付すことにより説明を省略する。
【００１０】
図２０に示すように、バーンイン装置９５における金属バンプよりなる電極端子９６と、金属バンプ付き製品の電極パッド９２とを位置合わせして、電極端子９６から電極パッド９２に金バンプ９３を介して電圧を印加することによりバーンインが行なわれる。このとき、金属バンプ付き製品に設けられた複数の電極パッド９２のうちの一部のみが電極端子９６による電圧印加の対象となる。
【００１１】
ところが、図２０に示すように、バッド９２の寸法（５０μｍ程度）及びバッド９２同士の間隔（５０μｍ程度）に対して、バーンイン装置９５の電極端子９６の寸法（１００μｍ程度）が大きいことに起因して、バッド９２上の金バンプ９３と電極端子９６との間で安定してコンタクトを取ることが難しいという問題が生じる。また、前述のように、金属バンプ付き製品に対しては、金バンプ９３の形成後に先行プローブ検査を行なう必要がある一方、電極端子９６は金バンプ９３から滑り落ちやすいため、金バンプ９３を介してバッド９２と電極端子９６とのコンタクトを取ることがより一層困難になる。
【００１２】
そこで、本願発明者らは、金属バンプ付き製品において、金属バンプが形成される製品用の電極パッドとは別に、金属バンプのないテスト用の電極パッドを設けることにより、ウェハレベルバーンイン時に、金属バンプ付き製品のテスト用電極パッドとバーンイン装置の電極端子との間でコンタクトを安定的に取る方法を着想した。
【００１３】
すなわち、本発明に係る半導体装置は、基板上に形成されたトランジスタと、基板上に形成され、表面に金属バンプが設けられていると共にトランジスタと電気的に接続された製品用電極パッドと、基板上に形成され、トランジスタと電気的に接続されたウェハレベルバーンイン専用のテスト用電極パッドとを備えている。
【００１４】
本発明の半導体装置によると、表面に金属バンプが設けられた製品用電極パッドとは別に、ウェハレベルバーンイン専用のテスト用電極パッドが設けられている。このため、ウェハレベルバーンイン時に、バーンイン装置の電極端子との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッドを用いることなく、テスト用電極パッドとバーンイン装置の電極端子との間でコンタクトを取ることができるので、バーンインを安定的に実施することができる。
【００１５】
本発明の半導体装置において、テスト用電極パッドの表面はバリアメタル膜により覆われていることが好ましい。
【００１６】
このようにすると、大気中でのテスト用電極パッドの腐食を防止でき、それにより信頼性の高いウェハレベルバーンインを実施できる。
【００１７】
本発明の半導体装置において、基板上に形成され、トランジスタと電気的に接続された配線と、基板の上及び配線の上に形成された絶縁膜とをさらに備え、絶縁膜に配線に達する凹部が形成されており、テスト用電極パッドは配線における凹部の下側領域よりなることが好ましい。
【００１８】
このようにすると、凹部の中にバーンイン装置の電極端子が入りこんだ状態で、該電極端子とテスト用電極パッドとの間でコンタクトをより安定して取ることができるので、ウェハレベルバーンインを確実に実施できる。また、凹部内のテスト用電極パッドの上には金属バンプが設けられていないので、半導体装置をパッケージとして組み立てるときに、テスト用電極パッドと半導体装置における他の端子との間でショートが起きる恐れがない。
【００１９】
本発明の半導体装置において、基板上に形成され、表面に金属バンプが設けられた他の製品用電極パッドをさらに備え、製品用電極パッドとテスト用電極パッドと他の製品用電極パッドとが同一直線上に配置されていることが好ましい。
【００２０】
このようにすると、集積回路のレイアウトを簡単に行なうことができる。
【００２１】
本発明の半導体装置において、基板上に形成され、表面に金属バンプが設けられた他の製品用電極パッドをさらに備え、製品用電極パッド及び他の製品用電極パッドのそれぞれと接続する一対の配線の間に前記テスト用電極パッドが設けられていることが好ましい。
【００２２】
このようにすると、集積回路の面積を低減できる。
【００２３】
本発明の半導体装置において、テスト用電極パッドの面積は製品用電極パッドの面積の２倍以上であることが好ましい。
【００２４】
このようにすると、テスト用電極パッドとバーンイン装置の電極端子との間でより簡単にコンタクトを取ることができる。尚、テスト用電極パッドは、製品用電極パッドから可能な限り離して設けられていることが好ましい。このようにすると、バーンイン装置の電極端子とのコンタクトをより一層簡単に取ることができる。
【００２５】
本発明に係る半導体装置の製造方法は、基板上にトランジスタを形成する工程と、基板上に、トランジスタと電気的に接続する配線を形成する工程と、基板の上及び配線の上に絶縁膜を形成する工程と、絶縁膜に第１の凹部及び第２の凹部をそれぞれ配線に達するように形成し、それによって配線における第１の凹部の下側領域よりなる製品用電極パッドと、配線における第２の凹部の下側領域よりなるテスト用電極パッドとを形成する工程と、製品用電極パッドの上に金属バンプを形成する工程とを備えている。
【００２６】
本発明の半導体装置の製造方法によると、表面に金属バンプが設けられた製品用電極パッドとは別にテスト用電極パッドを形成する。このため、ウェハレベルバーンイン時に、バーンイン装置の電極端子との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッドを用いることなく、テスト用電極パッドとバーンイン装置の電極端子との間でコンタクトを取ることができるので、バーンインを安定的に実施することができる。
【００２７】
また、本発明の半導体装置の製造方法によると、絶縁膜に第１の凹部及び第２の凹部を配線に達するように形成することにより、配線における第１の凹部の下側領域よりなる製品用電極パッドと、配線における第２の凹部の下側領域よりなるテスト用電極パッドとを形成する。このため、第２の凹部の中にバーンイン装置の電極端子が入りこんだ状態で、該電極端子とテスト用電極パッドとの間でコンタクトを取ることができるので、ウェハレベルバーンインをより安定的に実施できる。また、第２の凹部内のテスト用電極パッドの上には金属バンプを設けないので、半導体装置をパッケージとして組み立てるときに、テスト用電極パッドと半導体装置における他の端子との間でショートが起きる恐れがない。
【００２８】
本発明の半導体装置の製造方法において、製品用電極パッド及びテスト用電極パッドを形成する工程と金属バンプを形成する工程との間に、製品用電極パッド及びテスト用電極パッドのそれぞれの上にバリアメタル膜を形成する工程を備えていることが好ましい。
【００２９】
このようにすると、大気中でのテスト用電極パッドの腐食を防止でき、それにより信頼性の高いウェハレベルバーンインを実施できる。
【００３０】
また、この場合、バリアメタル膜を形成する工程は、第１の凹部及び第２の凹部を含む絶縁膜の上に全面に亘ってバリアメタル膜を形成する工程を含み、金属バンプを形成する工程よりも後に、バリアメタル膜における製品用電極パッドとテスト用電極パッドとを接続する部分を分断する工程を備えていることが好ましい。
【００３１】
このようにすると、製品用電極パッド上に金属バンプを形成するためのバリアメタル膜をテスト用電極パッドの上にも簡単に形成できる。
【００３２】
本発明に係るウェハレベルバーンイン方法は、トランジスタと、トランジスタと電気的に接続され且つ表面に金属バンプが設けられた製品用電極パッドと、トランジスタと電気的に接続されたウェハレベルバーンイン専用のテスト用電極パッドとをそれぞれ有する複数の半導体集積回路素子が設けられた半導体ウェハに対してバーンインを行なうウェハレベルバーンイン方法を前提とし、複数の半導体集積回路素子に対して製品用電極パッドを用いてプローブ検査を行なう工程と、複数の半導体集積回路素子のうちプローブ検査を行なう工程で不良と判定された不良素子のテスト用電極パッドに対して絶縁処理を行なう工程と、絶縁処理を行なう工程よりも後に、複数の半導体集積回路素子のうちプローブ検査を行なう工程で良品と判定された良品素子に対してテスト用電極パッドを用いてウェハレベルバーンインを行なう工程とを備えている。
【００３３】
本発明のウェハレベルバーンイン方法によると、ウェハレベルバーンイン時に、バーンイン装置の電極端子との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッドを用いることなく、テスト用電極パッドを用いてバーンイン装置の電極端子との間でコンタクトを取ることができるので、ウェハレベルバーンインを安定的に実施することができる。
【００３４】
また、本発明のウェハレベルバーンイン方法によると、ウェハレベルバーンインを行なう前に、各チップ（半導体集積回路素子）に対してプローブ検査（先行プローブ検査）を行なって、不良と判定されたチップのテスト用電極パッドに対して絶縁処理を行なう。このため、ウェハレベルバーンイン時に、不良チップのテスト用電極パッドとバーンイン装置の電極端子との間では電気的な導通が生じないため、不良チップに対してはバーンインは行なわれない。従って、ウェハレベルバーンイン時に不良チップに電流が集中することがないので、良品チップに電流が流れなくなることを防止でき、それによりバーンインを確実に実施することができる。
【００３５】
また、本発明のウェハレベルバーンイン方法によると、テスト用電極パッド上には金属バンプが設けられていないので、不良チップのテスト用電極パッドに対して絶縁処理を簡単に行なうことができる。
【００３６】
本発明のウェハレベルバーンイン方法において、ウェハレベルバーンインを行なう工程よりも後に、良品素子に対して製品用電極パッドを用いてプローブ検査を行なう工程を備えていることが好ましい。
【００３７】
このようにすると、先行プローブ検査では良品と判定されたが、ウェハレベルバーンインによって不良となったチップを選別できる。
【００３８】
本発明のウェハレベルバーンイン方法において、ウェハレベルバーンインを行なう工程よりも後に、半導体ウェハに対してダイシングを行なうことにより良品素子を個別化した後、個別化された良品素子をパッケージ化し、その後、パッケージ化された良品素子に対してファイナル検査を行なう工程を備えていることが好ましい。
【００３９】
このようにすると、先行プローブ検査では良品と判定されたが、ウェハレベルバーンイン、又はダイシング若しくはパッケージング等の組み立て工程で不良となったチップを選別できるので、該不良チップが出荷されることがない。尚、ウェハレベルバーンインと組み立て工程との間に、ウェハレベルバーンインによって不良となったチップを選別するためにプローブ検査を別途行なってもよい。
【００４０】
本発明のウェハレベルバーンイン方法において、ウェハレベルバーンインを行なう工程は、良品素子の金属バンプとバーンイン装置との接触を防止しながら行なわれることが好ましい。
【００４１】
このようにすると、信頼性の高いウェハレベルバーンインを実施できる。具体的には、バーンイン装置の電極端子の高さをチップ上の金属バンプの高さ（製品用電極パッドが凹部内に形成されている場合、金属バンプにおける凹部内に形成されている部分の高さも含む）よりも大きくすることにより、チップ上の金属バンプとバーンイン装置との接触を防止できる。
【００４２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、ｐ型半導体基板を用いた一般的なＭＯＳ構造を有する半導体装置を例として、図面を参照しながら説明する。
【００４３】
図１〜図１２は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４４】
まず、図１に示すように、例えばｐ型のシリコン基板１上に、シリコン酸化膜よりなる第１の熱酸化膜２とシリコン窒化膜３とを順次形成した後、素子形成領域を覆うレジストパターン４を用いて第１の熱酸化膜２及びシリコン窒化膜３をパターン化する。
【００４５】
次に、レジストパターン４を除去した後、パターン化されたシリコン窒化膜３をマスクとしてシリコン基板１に対して熱酸化を行なって、図２に示すように、ＬＯＣＯＳ分離となるフィールド酸化膜５を形成する。その後、残存するシリコン窒化膜３及び第１の熱酸化膜２を除去して素子分離構造を完成させる。
【００４６】
次に、図３に示すように、シリコン基板１の上に、シリコン酸化膜よりなる第２の熱酸化膜６を形成した後、シリコン基板１に対して例えばリンのイオン注入（ウェル形成用及びチャネルストッパー形成用）及び例えばボロンのイオン注入（チャネルドープ形成用）を行ない、その後、窒素雰囲気中でシリコン基板１に対してアニールを行なう。これにより、図３に示すように、シリコン基板１中に、Ｎウェル領域７及びチャネルストッパー領域８が形成される。
【００４７】
次に、図４に示すように、第２の熱酸化膜６を除去した後、フォトリソグラフィ及びドライエッチングにより、シリコン基板１の上にゲート絶縁膜９を介してゲート電極１０を形成する。
【００４８】
次に、図５に示すように、ゲート電極１０をマスクとしてシリコン基板１に対して例えばボロンのイオン注入を行なうことにより、シリコン基板１に低濃度不純物拡散層１１を形成する。その後、ゲート電極１０をマスクとしてシリコン基板１に対して例えば二フッ化ホウ素（ＢＦ2 ）のイオン注入を行なうことにより、シリコン基板１にソース領域及びドレイン領域となる高濃度不純物拡散層１２を形成する。これにより、ゲート電極１０及び高濃度不純物拡散層１２等からなるトランジスタが形成される。
【００４９】
次に、図６に示すように、シリコン基板１の上に第１の層間絶縁膜１３を堆積した後、第１の層間絶縁膜１３をリフローにより平坦化し、その後、レジストパターン１４をマスクとして第１の層間絶縁膜１３に対してドライエッチングを行なって、前述のトランジスタに達する第１のコンタクトホール１５を形成する。
【００５０】
次に、図７に示すように、レジストパターン１４を除去した後、第１の層間絶縁膜１３の上に、例えばチタン膜と窒化チタン膜との積層薄膜等よりなる第１のバリアメタル膜１６を第１のコンタクトホール１５が途中まで埋まるように堆積する。その後、第１のバリアメタル膜１６の上に、例えばＣＶＤ法（化学気相堆積法）等によりタングステン膜を第１のコンタクトホール１５が完全に埋まるように堆積した後、該タングステン膜における第１のコンタクトホール１５の外側部分をエッチバックにより除去して、第１のコンタクトホール１５にタングステン膜よりなる第１のプラグ１７を形成する。
【００５１】
次に、第１の層間絶縁膜１３の上に、例えばアルミニウム等よりなる金属膜を形成した後、該金属膜をフォトリソグラフィ及びドライエッチングによりパターン化して、図８に示すように、第１のプラグ１７を介してトランジスタ（ゲート電極１０及び高濃度不純物拡散層１２等から構成される）と電気的に接続する第１の配線１８を形成する。このとき、第１のバリアメタル膜１６における第１の配線１８の外側部分を除去する。
【００５２】
次に、図９に示すように、第１の層間絶縁膜１３の上に、例えばプラズマ絶縁膜よりなる第２の層間絶縁膜１９を堆積した後、第２の層間絶縁膜１９を平坦化する。その後、例えば図６〜図８に示す工程と同様にして、第２の層間絶縁膜１９に、第１の配線１８に達する第２のコンタクトホールを形成した後、該第２のコンタクトホールが途中まで埋まるように、第２の層間絶縁膜１９の上に、第２のバリアメタル膜２０を堆積する。その後、該第２のコンタクトホールに、例えばタングステン膜よりなる第２のプラグ２１を形成した後、第２のプラグ２１と第１の配線１８と第１のプラグ１７とを介して前述のトランジスタと電気的に接続し且つ例えばアルミニウム膜等よりなる第２の配線２２を形成する。このとき、第２のバリアメタル膜２０における第２の配線２２の外側部分を除去する。その後、第２の層間絶縁膜１９の上に、プラズマ窒化膜（シリコン窒化膜）２３を形成した後、フォトリソグラフィ及びドライエッチングにより、プラズマ窒化膜２３に、第１の凹部２４、及び第１の凹部２４よりも大きい第２の凹部２５をそれぞれ第２の配線２２に達するように形成する。これにより、第２の配線２２における第１の凹部２４の下側領域よりなる製品用電極パッドと、第２の配線２２における第２の凹部２５の下側領域よりなるテスト用電極パッド（ウェハレベルバーンイン専用）とが形成される。
【００５３】
次に、図１０に示すように、第１の凹部２４及び第２の凹部２５を含むプラズマ窒化膜２３の上に全面に亘って、つまり、製品用電極パッド及びテスト用電極パッドのそれぞれの上を含むプラズマ窒化膜２３の上に、例えば、Ｔｉ／Ｗ積層膜２６（下層となるチタン膜と上層となるタングステン膜との積層膜）と金膜２７との積層薄膜等よりなる第３のバリアメタル膜２８を形成する。第３のバリアメタル膜２８は、後の金バンプ形成工程で金膜をメッキ成長させやすくするためのものである。
【００５４】
次に、図１１に示すように、金バンプ形成領域、つまり第１の凹部２４に設けられた製品用電極パッドの上側に開口部を有するレジストパターン２９をマスクとして、第３のバリアメタル膜２８の上に金膜をメッキ成長させる。これにより、製品用電極パッドの上に第３のバリアメタル膜２８を介して金バンプ３０が形成される。このとき、金バンプ３０は、第１の凹部２４が完全に埋まるように形成されていると共に、第１の凹部２４の上方に突出し且つ第１の凹部２４よりも平面的に大きくなるように形成されている。
【００５５】
次に、図１２に示すように、レジストパターン２９を除去した後、フォトリソグラフィ及びウェットエッチングにより、第３のバリアメタル膜２８における各凹部（第１の凹部２４及び第２の凹部２５）同士の間の領域を除去する。具体的には、各電極パッド（製品用電極パッド及びテスト用電極パッド）の上には第３のバリアメタル膜２８を残存させながら、第３のバリアメタル膜２８における電極パッド同士を接続している部分を分断する。以上に説明した工程によって、シリコン基板１上のトランジスタ（ゲート電極１０及び高濃度不純物拡散層１２等から構成される）と電気的に接続し且つ表面に金バンプ３０が設けられた製品用電極パッドと、同じトランジスタと電気的に接続し且つ表面に金バンプが設けられていないテスト用電極パッドとを備えた半導体装置が完成する。
【００５６】
図１３は、図１〜図１２に示す工程によって製造された半導体装置、つまり、第１の実施形態に係る半導体装置における製品用電極パッド、テスト用電極パッド、配線及びトランジスタの平面構成を模式的に示している。尚、図９〜図１２に示す工程断面図は、図１３におけるＡＡ’線及びＢＢ’線のそれぞれの断面図を合成したものである。
【００５７】
図１３に示すように、製品用電極パッド３１（図９〜図１２に示す、第２の配線２２における第１の凹部２４の下側領域）及びテスト用電極パッド３２（同じく第２の配線２２における第２の凹部２５の下側領域）は、第２の配線２２を介して、ゲート電極１０及び高濃度不純物拡散層１２（ソース領域及びドレイン領域）等から構成されるトランジスタと電気的に接続されている。また、図１３に示すように、第１の実施形態においては、複数の製品用電極パッド３１と複数のテスト用電極パッド３２とが同一直線上に配置されている。
【００５８】
以上に説明したように、第１の実施形態によると、表面に金バンプ３０が設けられた製品用電極パッド３１とは別に、ウェハレベルバーンイン専用のテスト用電極パッド３２が形成されている。このため、ウェハレベルバーンイン時に、バーンイン装置の電極端子との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッド３１を用いることなく、テスト用電極パッド３２とバーンイン装置の電極端子との間でコンタクトを取ることができるので、バーンインを安定的に実施することができる。
【００５９】
また、第１の実施形態によると、テスト用電極パッド３２の表面に第３のバリアメタル膜２８が形成されているため、大気中でのテスト用電極パッド３２の腐食を防止でき、それにより信頼性の高いウェハレベルバーンインを実施できる。
【００６０】
また、第１の実施形態によると、複数の製品用電極パッド３１と複数のテスト用電極パッド３２とが同一直線上に配置されているため、集積回路のレイアウトを簡単に行なうことができる。
【００６１】
また、第１の実施形態によると、トランジスタ及び配線が形成されたシリコン基板１上のプラズマ窒化膜２３に、第１の凹部２４及び第２の凹部２５を第２の配線２２に達するように形成することによって、第２の配線２２における第１の凹部２４の下側領域よりなる製品用電極パッド３１と、第２の配線２２における第２の凹部２５の下側領域よりなるテスト用電極パッド３２とを形成する。このため、第２の凹部２５の中にバーンイン装置の電極端子が入りこんだ状態で、該電極端子とテスト用電極パッド３２との間でコンタクトを取ることができるので、ウェハレベルバーンインをより安定的に実施できる。また、第２の凹部２５内のテスト用電極パッド３２の上には金属バンプが設けられていないので、半導体装置をパッケージとして組み立てるときに、テスト用電極パッド３２と半導体装置における他の端子との間でショートが起きる恐れがない。
【００６２】
また、第１の実施形態によると、製品用電極パッド３１（第１の凹部２４）の上及びテスト用電極パッド３２（第２の凹部２５）の上を含むプラズマ窒化膜２３の上に全面に亘って第３のバリアメタル膜２８を形成した後、製品用電極パッド３１の上に金バンプ３０を形成し、その後、第３のバリアメタル膜２８における各電極パッド同士を接続する部分を分断する。このため、製品用電極パッド３１の上に金バンプ３０を形成するための第３のバリアメタル膜２８を、テスト用電極パッド３２の上にも簡単に形成できる。
【００６３】
尚、第１の実施形態において、基板の導電型としてｐ型、素子分離法としてＬＯＣＯＳ分離法、配線構造として２層配線、配線材料としてアルミニウムを用いたが、これらに限られることなく、例えば、基板の導電型としてｎ型、素子分離法としてトレンチ分離法、配線構造として３層以上の多層配線、配線材料として銅等を用いてもよい。
【００６４】
また、第１の実施形態において、通常のＭＯＳ構造を有するトランジスタを対象としたが、これに代えて、例えばフィールド酸化膜又はマスク等を用いたオフセット領域が設けられた高耐圧用トランジスタ等を対象としてもよい。
【００６５】
また、第１の実施形態において、製品用電極パッド３１の形状を方形とする場合、長辺及び短辺の寸法はそれぞれ例えば７０μｍ程度及び３５〜７０μｍ程度であり、また、製品用電極パッド３１の配置間隔は例えば４５〜５０μｍ程度である。この場合、テスト用電極パッド３２の形状を例えば７０μｍ四方程度の正方形として、テスト用電極パッド３２の配置間隔を例えば１６０μｍ程度に設定することが好ましい。或いは、テスト用電極パッド３２の面積を製品用電極パッド３１の面積の２倍以上に設定したり、又は、テスト用電極パッド３２を製品用電極パッド３１から可能な限り離して設けることが好ましい。このようにすると、テスト用電極パッド３２とバーンイン装置の電極端子との間でより簡単にコンタクトを取ることができる。
【００６６】
また、第１の実施形態において、製品用電極パッド３１上の金属バンプとして金バンプ３０を用いたが、金属バンプの材料は特に限定されるものではない。
【００６７】
また、第１の実施形態において、配線上の絶縁膜に凹部を設けることにより製品用電極パッド３１又はテスト用電極パッド３２を形成したが、製品用電極パッド３１又はテスト用電極パッド３２の形成方法は特に限定されるものではない。
【００６８】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置について図面を参照しながら説明する。
【００６９】
図１４は、第１の実施形態の変形例に係る半導体装置における製品用電極パッド、テスト用電極パッド、配線及びトランジスタの平面構成を模式的に示している。
【００７０】
第１の実施形態の変形例が第１の実施形態と異なっている点は、製品用電極パッド３１及びテスト用電極パッド３２の配置関係である。すなわち、第１の実施形態においては、図１３に示すように、複数の製品用電極パッド３１と複数のテスト用電極パッド３２とが同一直線上に配置されており、それによって集積回路のレイアウトを簡単に行なうことができた。それに対して、第１の実施形態の変形例においては、図１４に示すように、各製品用電極パッド３１と接続する各第２の配線２２の間にテスト用電極パッド３２が設けられている。これにより、第１の実施形態の変形例においては、集積回路の面積、つまりチップサイズを低減できるという効果が得られる。
【００７１】
（第２の実施形態）
以下、本発明の第２の実施形態に係るウェハレベルバーンイン方法について、図面を参照しながら説明する。尚、第２の実施形態においては、例えば第１の実施形態に係る半導体装置が半導体集積回路素子（以下、チップと称する）として複数個設けられている半導体ウェハに対してバーンインを行なうものである。すなわち、第２の実施形態においては、トランジスタと、該トランジスタと電気的に接続され且つ表面に金属バンプが設けられた製品用電極パッド（例えば第１の実施形態の製品用電極パッド３１）と、該トランジスタと電気的に接続されたウェハレベルバーンイン専用のテスト用電極パッド（例えば第１の実施形態のテスト用電極パッド３２）とをそれぞれ有する複数のチップが設けられた半導体ウェハに対してバーンインを行なうものである。
【００７２】
図１５は、第２の実施形態に係るウェハレベルバーンイン方法において半導体ウェハにバーンイン装置を接触させているときの様子を示す断面図である。尚、図１５において、図１〜図１３に示す第１の実施形態に係る半導体装置と同一の部材には同一の符号を付すことにより説明を省略する。また、図１５においては、説明を簡単にするために、第１の実施形態に係る半導体装置の構造を単純化して示している。
【００７３】
バーンイン装置においては、図１５に示すように、ガラス配線基板５１の下面に引き出し配線５２が形成されていると共に、引き出し配線５２を含むガラス配線基板５１の下面を覆うように異方導電性ゴム５３が形成されている。異方導電性ゴム５３中には、引き出し配線５２と接続する導電粒子層５４が形成されている。異方導電性ゴム５３の下面は、導電粒子層５４と接続し且つ電極端子となる金属バンプ５６が設けられたバンプ付きシート５５によって覆われている。金属バンプ５６は例えば金よりなる。
【００７４】
一方、バーンインの対象となる半導体ウェハ（シリコン基板１）の上には、各チップ毎に、トランジスタ（図示省略）と電気的に接続する製品用電極パッド３１及びテスト用電極パッド３２が形成されている。製品用電極パッド３１及びテスト用電極パッド３２はそれぞれ、シリコン基板１における各チップ上の配線（図示省略）の上に形成された絶縁膜（プラズマ窒化膜２３）に凹部を設けることによって形成されている。また、製品用電極パッド３１及びテスト用電極パッド３２のそれぞれの上にはバリアメタル膜（第３のバリアメタル膜２８）が形成されていると共に、該バリアメタル膜を介して製品用電極パッド３１の上には金属バンプ（金バンプ３０）が形成されている。
【００７５】
ウェハレベルバーンイン時には、図１５に示すように、バーンイン装置の金属バンプ５６を各チップ上のテスト用電極パッド３２と電気的に接触させて、バーンイン装置から各チップに電流を流すことによってバーンインを実施することができる。このとき、テスト用電極パッド３２はプラズマ窒化膜２３の凹部を利用して形成されているため、該凹部にバーンイン装置の金属バンプ５６が入りこむため、金属バンプ５６とテスト用電極パッド３２との間で安定した電気的コンタクトを取ることができる。
【００７６】
尚、ウェハレベルバーンイン時には、各チップにおける製品用電極パッド３１上の金バンプ３０と、バーンイン装置との接触を防止する必要がある。すなわち、バーンイン装置の金属バンプ５６の高さを金バンプ３０の高さ（製品用電極パッド３１が凹部内に形成されている場合、金バンプ３０における凹部内に形成されている部分の高さも含む）よりも大きくする必要がある。
【００７７】
図１６は、第２の実施形態に係るウェハレベルバーンイン方法を用いた半導体集積回路の検査方法のフロー図である。
【００７８】
まず、ウェハレベルバーンインを実施する前に、ステップＳ１において、半導体ウェハ上の複数のチップに対して製品用電極パッド３１を用いてプローブ検査（先行プローブ検査）を行なう。これにより、バーンインの実施前にウェハレベルの状態で既に不良であるチップを選別することができる。具体的には、プローブ検査装置のプローブ端子（図示省略）を製品用電極パッド３１に接触させて各チップが正常に動作するかどうかを検査する。この先行プローブ検査で不良と判定されたチップ（以下、不良チップと称する）は、後のウェハレベルバーンイン（ステップＳ３）の対象とはしない。
【００７９】
次に、ステップＳ２において、不良チップのテスト用電極パッド３２に対して絶縁処理を行なう。具体的には、不良チップのテスト用電極パッド３２に絶縁樹脂を塗布する。これによって、ウェハレベルバーンイン時に、不良チップのテスト用電極パッド３２とバーンイン装置の電極端子（金属バンプ５６）との間では電気的な導通が生じないため、不良チップに対してはバーンインは行なわれない。不良チップに対してバーンインが行なわれないようにする理由は次の通りである。すなわち、仮に、不良チップに対してバーンインが行なわれると、バーンイン時に不良チップに電流が集中してしまい、その結果、ステップＳ１の先行プローブ検査で良品と判定されたチップ（以下、良品チップと称する）に電流が流れなくなるので、バーンインを実施できなくなるからである。
【００８０】
次に、ステップＳ３において、例えば図１５に示すように、良品チップに対してテスト用電極パッド３２を用いてウェハレベルバーンインを行なう。具体的には、良品チップのテスト用電極パッド３２とバーンイン装置の金属バンプ５６とを接触させて、バーンイン装置から各チップに所定の電流を所定の時間だけ印加する。
【００８１】
次に、ウェハ状態で出荷される製品については、ステップＳ４において、良品チップに対して製品用電極パッド３１を用いてプローブ検査（最終プローブ検査）を行なう。具体的には、プローブ検査装置のプローブ端子（図示省略）を製品用電極パッド３１に接触させて良品チップが正常に動作するかどうかを検査する。すなわち、先行プローブ検査では良品と判定されたが、ウェハレベルバーンインによって不良となるチップがあるので、ステップＳ４において、該不良チップを選別してから出荷する。
【００８２】
一方、パッケージ品として出荷される製品については、半導体ウェハに対してダイシングを行なうことにより良品チップを個別化した後、個別化された良品チップをパッケージ化し、その後、ステップＳ５において、パッケージ化された良品チップに対してファイナル検査を行なう。すなわち、先行プローブ検査では良品と判定されたが、ウェハレベルバーンイン、又はダイシング若しくはパッケージング等の組み立て工程によって不良となるチップがあるので、ステップＳ５において、該不良チップを選別してから出荷する。尚、パッケージ品として出荷される製品についても、ステップＳ３のウェハレベルバーンインと組み立て工程との間に、ウェハレベルバーンインによって不良となったチップを選別するためにプローブ検査を別途行なってもよい。
【００８３】
第２の実施形態によると、ウェハレベルバーンイン時に、バーンイン装置の電極端子（金属バンプ５６）との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッド３１を用いることなく、テスト用電極パッド３２を用いてバーンイン装置の電極端子との間でコンタクトを取ることができるので、ウェハレベルバーンインを安定的に実施することができる。
【００８４】
また、第２の実施形態によると、ウェハレベルバーンイン（ステップＳ３）を行なう前に、各チップに対して先行プローブ検査（ステップＳ１）を行なって、不良と判定されたチップのテスト用電極パッド３２に対して絶縁処理（ステップＳ２）を行なう。このため、ウェハレベルバーンイン時に、不良チップのテスト用電極パッド３２とバーンイン装置の電極端子との間では電気的な導通が生じないため、不良チップに対してはバーンインは行なわれない。従って、ウェハレベルバーンイン時に不良チップに電流が集中することがないので、良品チップに電流が流れなくなることを防止でき、それによりバーンインを確実に実施することができる。
【００８５】
また、第２の実施形態によると、テスト用電極パッド３２上には金属バンプが設けられていないので、不良チップのテスト用電極パッド３２に対して絶縁処理を簡単に行なうことができる。
【００８６】
【発明の効果】
本発明によると、トランジスタと電気的に接続された製品用電極パッド上に金属バンプが設けられた半導体装置において、製品用電極パッドとは別にウェハレベルバーンイン専用のテスト用電極パッドを形成する。このため、ウェハレベルバーンイン時に、バーンイン装置の電極端子との間でコンタクトを取ることが困難な金属バンプ付きの製品用電極パッドを用いることなく、テスト用電極パッドとバーンイン装置の電極端子との間でコンタクトを取ることができるので、バーンインを安定的に実施することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１２】本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１３】本発明の第１の実施形態に係る半導体装置における製品用電極パッド、テスト用電極パッド、配線及びトランジスタの平面構成を模式的に示す図である。
【図１４】本発明の第１の実施形態の変形例に係る半導体装置における製品用電極パッド、テスト用電極パッド、配線及びトランジスタの平面構成を模式的に示す図である。
【図１５】本発明の第２の実施形態に係るウェハレベルバーンイン方法において半導体ウェハにバーンイン装置を接触させているときの様子を示す断面図である。
【図１６】本発明の第２の実施形態に係るウェハレベルバーンイン方法を用いた半導体集積回路の検査方法のフロー図である。
【図１７】従来の金属バンプ付き製品に対してプローブ検査を行なっている様子を示す図である。
【図１８】従来の金属バンプ付き製品に対してバンプを設ける前にプローブ検査を行なっている様子を示す図である。
【図１９】従来の金属バンプ付き製品に対してバンプを設ける前にプローブ検査を行なった後に金属バンプをメッキ成長させた場合に生じる問題点を示す図である。
【図２０】本願発明者らが、ダイシング前の金属バンプ付き製品に対してウェハレベルバーンインを試みた様子を示す図である。
【符号の説明】
１ シリコン基板
２ 第１の熱酸化膜
３ シリコン窒化膜
４ レジストパターン
５ フィールド酸化膜
６ 第２の熱酸化膜
７ Ｎウェル領域
８ チャネルストッパー領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 低濃度不純物拡散層
１２ 高濃度不純物拡散層
１３ 第１の層間絶縁膜
１４ レジストパターン
１５ 第１のコンタクトホール
１６ 第１のバリアメタル膜
１７ 第１のプラグ
１８ 第１の配線
１９ 第２の層間絶縁膜
２０ 第２のバリアメタル膜
２１ 第２のプラグ
２２ 第２の配線
２３ プラズマ窒化膜
２４ 第１の凹部
２５ 第２の凹部
２６ Ｔｉ／Ｗ積層膜
２７ 金膜
２８ 第３のバリアメタル膜
２９ レジストパターン
３０ 金バンプ
３１ 製品用電極パッド
３２ テスト用電極パッド
５１ ガラス配線基板
５２ 引き出し配線
５３ 異方導電性ゴム
５４ 導電粒子層
５５ バンプ付きシート
５６ 金属バンプ

Claims (10)

  1. 基板に形成されたトランジスタと、
    前記基板上に形成され、前記トランジスタと電気的に接続された配線と、
    前記基板上及び前記配線上に形成された絶縁膜と、
    前記絶縁膜に前記配線に達するように形成された第１の凹部及び第２の凹部と、
    前記配線における前記第１の凹部の下側領域よりなる製品用電極パッドと、
    前記配線における前記第２の凹部の下側領域よりなるウエハレベルバーンイン専用のテスト用電極パッドと、
    前記第１の凹部の内部及びその上側に形成され、前記製品用電極パッドの表面を覆う金属バンプとを備え、
    前記第２の凹部の寸法はバーンイン装置の電極端子よりも大きいことを特徴とする半導体装置。
  2. 少なくとも前記第２の凹部の底面及び壁面に前記テスト用電極パッドの表面を覆うバリアメタル膜が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記基板上に形成され、表面に金属バンプが設けられた他の製品用電極パッドをさらに備え、
    前記製品用電極パッドと前記テスト用電極パッドと前記他の製品用電極パッドとが同一直線上に配置されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記基板上に形成され、表面に金属バンプが設けられた他の製品用電極パッドをさらに備え、
    前記製品用電極パッド及び他の製品用電極パッドのそれぞれと接続する一対の配線の間に前記テスト用電極パッドが設けられていることを特徴とする請求項１に記載の半導体装置。
  5. 前記テスト用電極パッドの面積は前記製品用電極パッドの面積の２倍以上であることを特徴とする請求項１に記載の半導体装置。
  6. 基板にトランジスタを形成する工程と、
    前記基板上に、前記トランジスタと電気的に接続する配線を形成する工程と、
    前記基板の上及び前記配線の上に絶縁膜を形成する工程と、
    前記絶縁膜に第１の凹部及び第２の凹部をそれぞれ前記配線に達するように形成し、それによって前記配線における前記第１の凹部の下側領域よりなる製品用電極パッドと、前記配線における前記第２の凹部の下側領域よりなるウエハレベルバーンイン専用のテスト用電極パッドとを形成する工程と、
    前記第１の凹部の内部及びその上側に前記製品用電極パッドの表面を覆う金属バンプを形成する工程とを備え、
    前記第２の凹部の寸法をバーンイン装置の電極端子よりも大きくすることを特徴とする半導体装置の製造方法。
  7. 前記製品用電極パッド及びテスト用電極パッドを形成する工程と前記金属バンプを形成する工程との間に、少なくとも前記第１の凹部及び前記第２の凹部のそれぞれの底面及び壁面に前記製品用電極パッド及びテスト用電極パッドのそれぞれの表面を覆うバリアメタル膜を形成する工程を備えていることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記バリアメタル膜を形成する工程は、前記第１の凹部及び第２の凹部を含む前記絶縁膜の上に全面に亘ってバリアメタル膜を形成する工程を含み、
    前記金属バンプを形成する工程よりも後に、前記バリアメタル膜における前記製品用電極パッドと前記テスト用電極パッドとを接続する部分を分断する工程を備えていることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. トランジスタと、前記トランジスタと電気的に接続された配線と、前記トランジスタ上及び前記配線上に形成された絶縁膜と、前記絶縁膜に前記配線に達するように形成された第１の凹部及び第２の凹部と、前記配線における前記第１の凹部の下側領 域よりなる製品用電極パッドと、前記配線における前記第２の凹部の下側領域よりなるウエハレベルバーンイン専用のテスト用電極パッドと、前記第１の凹部の内部及びその上側に形成され且つ前記製品用電極パッドの表面を覆う金属バンプとをそれぞれ有する複数の半導体集積回路素子が設けられた半導体ウエハに対してバーンインを行うバーンイン方法であって、
    前記複数の半導体集積回路素子に対して前記製品用電極パッドを用いてプローブ検査を行う工程と、
    前記複数の半導体集積回路素子のうち前記プローブ検査を行う工程で不良と判定された不良素子の前記テスト用電極パッドに対して絶縁処理を行う工程と、
    前記絶縁処理を行う工程よりも後に、前記複数の半導体集積回路素子のうち前記プローブ検査を行う工程で良品と判定された良品素子に対して、前記第２の凹部にバーンイン装置の電極端子を入り込ませて当該電極端子と前記テスト用電極パッドとを電気的に接触させることにより、ウエハレベルバーンインを行う工程とを備え、
    前記第２の凹部の寸法は前記バーンイン装置の電極端子よりも大きいことを特徴とするウエハレベルバーンイン方法。
  10. 前記ウェハレベルバーンインを行なう工程よりも後に、前記良品素子に対して前記製品用電極パッドを用いてプローブ検査を行なう工程を備えていることを特徴とする請求項９に記載のウェハレベルバーンイン方法。
JP2002045672A 2002-02-22 2002-02-22 半導体装置及びその製造方法 Expired - Fee Related JP3759909B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002045672A JP3759909B2 (ja) 2002-02-22 2002-02-22 半導体装置及びその製造方法
US10/365,408 US6853078B2 (en) 2002-02-22 2003-02-13 Semiconductor device and method for fabricating the same
CNB031060935A CN1323436C (zh) 2002-02-22 2003-02-24 半导体装置及其制造方法
US11/040,000 US7001786B2 (en) 2002-02-22 2005-01-24 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045672A JP3759909B2 (ja) 2002-02-22 2002-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003243462A JP2003243462A (ja) 2003-08-29
JP3759909B2 true JP3759909B2 (ja) 2006-03-29

Family

ID=27750590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045672A Expired - Fee Related JP3759909B2 (ja) 2002-02-22 2002-02-22 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US6853078B2 (ja)
JP (1) JP3759909B2 (ja)
CN (1) CN1323436C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN102157494B (zh) * 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
JP4178417B2 (ja) * 2005-07-25 2008-11-12 セイコーエプソン株式会社 半導体装置の製造方法
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
DE102008014774B4 (de) * 2008-03-18 2015-09-03 Austriamicrosystems Ag Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
KR101002606B1 (ko) 2008-06-30 2010-12-21 (주)시스윈일렉트로닉스 웨이퍼 크랙검출 시스템
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
CN102456578B (zh) * 2010-11-03 2013-09-04 凹凸电子（武汉）有限公司 高压晶体管及其制造方法
WO2016032528A1 (en) * 2014-08-29 2016-03-03 Intel Corporation Technique for filling high aspect ratio, narrow structures with multiple metal layers and associated configurations
FR3039680B1 (fr) * 2015-07-31 2018-10-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de traitement pour puces electroniques d'un element allonge
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR102390987B1 (ko) * 2015-09-08 2022-04-27 삼성전자주식회사 반도체 소자 및 이를 제조하기 위한 방법
CN108292684B (zh) * 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294607A (ja) * 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
JP2001094043A (ja) 1999-09-20 2001-04-06 Rohm Co Ltd 半導体チップ
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP2002048839A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置およびその製造方法
US6472239B2 (en) * 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components

Also Published As

Publication number Publication date
CN1323436C (zh) 2007-06-27
US20030162383A1 (en) 2003-08-28
US20050127509A1 (en) 2005-06-16
CN1445847A (zh) 2003-10-01
US7001786B2 (en) 2006-02-21
JP2003243462A (ja) 2003-08-29
US6853078B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
JP3759909B2 (ja) 半導体装置及びその製造方法
US8766431B2 (en) Power MOSFET package
US10083910B2 (en) Backside contacts for integrated circuit devices
JP5925006B2 (ja) 半導体集積回路装置の製造方法
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
TWI512896B (zh) 半導體晶粒及在基板穿孔上形成內連線結構的方法
US7535062B2 (en) Semiconductor device having SOI structure
US20110248310A1 (en) Chip package and method for forming the same
US6479382B1 (en) Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip
US9905523B2 (en) Microelectronic assemblies formed using metal silicide, and methods of fabrication
US11217482B2 (en) Method for forming semiconductor device with resistive element
JP2003204014A (ja) 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
US7598590B2 (en) Semiconductor chip and method for manufacturing the same and semiconductor device
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
US6133625A (en) Semiconductor device and method for manufacturing the same
JP2004207509A (ja) 半導体装置及びその製造方法
US7768004B2 (en) Semiconductor device including chips with electrically-isolated test elements and its manufacturing method
US20060060845A1 (en) Bond pad redistribution layer for thru semiconductor vias and probe touchdown
US7115973B1 (en) Dual-sided semiconductor device with a resistive element that requires little silicon surface area
JP2023035453A (ja) 半導体装置およびその製造方法
JP2005039014A (ja) 半導体装置およびその製造方法
JPH11330175A (ja) 半導体装置およびその製造方法ならびに半導体装置のバーンイン方法
JPH1154583A (ja) モニタ装置用パターンを有する半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees