JP2001094043A - 半導体チップ - Google Patents

半導体チップ

Info

Publication number
JP2001094043A
JP2001094043A JP26574299A JP26574299A JP2001094043A JP 2001094043 A JP2001094043 A JP 2001094043A JP 26574299 A JP26574299 A JP 26574299A JP 26574299 A JP26574299 A JP 26574299A JP 2001094043 A JP2001094043 A JP 2001094043A
Authority
JP
Japan
Prior art keywords
chip
barrier metal
film
metal film
test wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26574299A
Other languages
English (en)
Inventor
Shigeyuki Ueda
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP26574299A priority Critical patent/JP2001094043A/ja
Publication of JP2001094043A publication Critical patent/JP2001094043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】パッケージから半導体チップを取り出して行う
解析テストにおけるパッドや内部配線の腐食を防止す
る。 【解決手段】アルミニウムパッド１４上には第１バリア
メタル膜１７、テストワイヤ接続膜１８および第２バリ
アメタル膜１９が下方から順に積層されており、この第
２バリアメタル膜１９上にバンプＢＭが隆起して形成さ
れている。半導体装置の解析テストにおいては、バンプ
ＢＭの除去により露出した第２バリアメタル膜１９をエ
ッチング液で除去し、これにより露出したテストワイヤ
接続膜１８にテストワイヤＷを接続して、親チップ１の
動作確認テストが行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造や半導体チップの表面を
プリント配線基板に対向させて接合するフリップ・チッ
プ・ボンディング構造に適用される半導体チップに関す
る。
【０００２】
【従来の技術】従来から、半導体装置の小型化および高
集積化を図るための構造として、複数個の半導体チップ
を表面同士が対向した状態で重ね合わせて接合する、い
わゆるチップ・オン・チップ構造がある。このチップ・
オン・チップ構造に適用される半導体チップには、たと
えば金などの耐酸化性金属からなるバンプが隆起して形
成されている。そして、チップ・オン・チップ構造の半
導体装置では、たとえば、対向する半導体チップのバン
プ同士を接合させることにより、一方の半導体チップと
他方の半導体チップとが所定間隔を開けた状態で結合さ
れるとともに、これら半導体チップ間の電気接続が達成
される。
【０００３】図３は、半導体チップのバンプ付近の構成
を拡大して示す断面図である。半導体チップ９０の表面
に積層された層間絶縁膜９１上には、図示しない内部配
線に接続されたアルミニウムパッド９２が形成されてい
る。また、層間絶縁膜９１上には表面保護膜９３が積層
されており、この表面保護膜９３には、アルミニウムパ
ッド９２に臨んで開口９４が形成されている。そして、
開口９４を覆うように、たとえばＴｉＷ（チタンタング
ステン）からなるバリアメタル膜９５が形成されてお
り、このバリアメタル膜９５上に、耐酸化性金属からな
るバンプ９６が隆起して形成されている。
【０００４】半導体チップ９０は、他の半導体チップを
接合して組み立てられた後、モールド樹脂で封止されて
パッケージ（図示せず）内に収容される。これにより、
チップ・オン・チップ構造の半導体装置が完成する。と
ころで、完成後の半導体装置に動作不良が生じた場合、
その動作不良の原因を究明するために解析テストが行わ
れることがある。この解析テストは、パッケージが溶か
されることにより半導体チップの組立体が取り出された
後、半導体チップ９０と他の半導体チップとに分解して
行われる。
【０００５】具体的には、パッケージから半導体チップ
９０と他の半導体チップの組立体が取り出された後、半
導体チップ９０と他の半導体チップとを接続しているバ
ンプ９６がエッチング液（たとえば、ヨウ素ヨウ化カリ
ウム水溶液）で溶かされることにより、半導体チップ９
０と他の半導体チップとが分離させられる。図３(b)に
示すように、他の半導体チップから分離した半導体チッ
プ９０には、バリアメタル膜９５が除去されずに残って
いる。このバリアメタル膜９５には、たとえばアルミニ
ウムまたは金からなるテストワイヤ９７を良好に接続さ
せることができない。そこで、半導体チップ９０のテス
トを行う際には、図３(c)に示すように、バリアメタル
膜９５がエッチング液（たとえば、過酸化水素水）で除
去され、これにより開口９４を介して露出したアルミニ
ウムパッド９２上にテストワイヤ９７が接続されてテス
トが行われる。
【０００６】
【発明が解決しようとする課題】ところが、バリアメタ
ル膜９５をエッチング液で除去する際に、バリアメタル
膜９５の下方のアルミニウムパッド９２にエッチング液
が付着し、このエッチング液によってアルミニウムパッ
ド９２の表面が腐食されるおそれがある。また、ひどい
場合には、アルミニウムパッド９２から浸入したエッチ
ング液により内部配線まで腐食されるおそれがある。そ
のため、解析テストを正しく行えないおそれがある。
【０００７】そこで、この発明の目的は、上述の技術的
課題を解決し、パッケージから半導体チップを取り出し
て行う解析テストでパッドや内部配線が腐食されるおそ
れのない半導体チップを提供することである。
【０００８】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、内部配線
に接続されたパッドと、このパッドの表面に積層された
第１バリアメタル膜と、この第１バリアメタル膜の表面
に積層されたテストワイヤ接続膜と、このテストワイヤ
接続膜の表面に積層された第２バリアメタル膜と、この
第２バリアメタル膜上に隆起して形成され、当該半導体
チップの外部との電気接続を達成するためのバンプとを
含むことを特徴とする半導体チップである。
【０００９】なお、上記半導体チップは、固体表面に接
合される半導体チップであってもよく、この場合、上記
バンプは、上記第２バリアメタル膜上に隆起して形成さ
れ、当該半導体チップおよび上記固体とを所定間隔を開
けた状態で結合するとともに、当該半導体チップと上記
固体との電気接続を達成するためのものであってもよ
い。上記固体表面は、他の半導体チップの表面であって
もよいし、たとえばリードフレームのような配線基板の
表面であってもよい。
【００１０】この発明によれば、パッド上には、第１バ
リアメタル膜、テストワイヤ接続膜および第２バリアメ
タル膜が下方から順に積層されており、この第２バリア
メタル膜上にバンプが隆起して形成されている。これに
より、この半導体チップを用いた半導体装置の解析テス
トにおいては、バンプの除去により露出した第２バリア
メタル膜をエッチング液で除去し、これにより露出した
テストワイヤ接続膜にテストワイヤを接続して、半導体
チップの動作確認テストを行うことができる。このと
き、テストワイヤ接続膜が第２バリアメタル膜の除去の
ためのエッチング液に対するエッチングストッパとして
機能するから、パッド上の第１バリアメタル膜まで除去
されるおそれがなく、アルミニウムパッドや内部配線が
エッチング液による腐食を受けることはない。
【００１１】なお、上記テストワイヤ接続膜は、テスト
ワイヤとの密着性が良く、かつ、第２バリアメタル膜の
除去のためのエッチング液による腐食が少ない材料で構
成されていることが好ましい。
【００１２】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップが適用された半導
体装置の概略構成を示す図解的な断面図である。この半
導体装置は、いわゆるチップ・オン・チップ構造を有し
ており、親チップ１の表面１１に子チップ２を重ね合わ
せて接合した後、これらをパッケージ３に納めることに
よって構成されている。
【００１３】親チップ１および子チップ２は、たとえば
シリコンチップからなっている。親チップ１の表面１１
は、親チップ１の基体をなす半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面であり、最表面は、たとえば窒化シリコンで構成され
る表面保護膜で覆われている。この表面保護膜上には、
外部接続用の複数のパッド１２が周縁付近に露出して配
置されており、この外部接続用パッド１２は、ボンディ
ングワイヤ４によってリードフレーム５に接続されてい
る。また、親チップ１の表面１１には、子チップ２との
電気接続のための複数個のバンプＢＭが配置されてい
る。
【００１４】子チップ２は、表面２１を親チップ１の表
面１１に対向させた、いわゆるフェースダウン方式で親
チップ１に接合されている。子チップ２の表面２１は、
子チップ２の基体をなす半導体基板においてトランジス
タなどの機能素子が形成された活性表層領域側の表面で
あり、最表面は、たとえば窒化シリコンからなる表面保
護膜で覆われている。この表面保護膜上には、内部配線
に接続された複数個のバンプＢＳが親チップ１のバンプ
ＢＭに対向して配置されており、子チップ２は、バンプ
ＢＳがそれぞれ対向する親チップ１のバンプＢＭに接続
されることによって、親チップ１の表面１１との間に所
定間隔を保持した状態で支持されるとともに、親チップ
１と電気的に接続されている。
【００１５】図２は、親チップ１のバンプＢＭ付近を拡
大して示す断面図である。なお、以下では、親チップ１
の構成を取り上げて説明するが、子チップ２も親チップ
１と同様な構成を有している。図２(a)に示すように、
親チップ１の基体をなす半導体基板（図示せず）上に
は、たとえば酸化シリコンで構成される層間絶縁膜１３
が形成されており、この層間絶縁膜１３上には、図示し
ない内部配線に接続されたアルミニウムパッド１４が形
成されている。また、層間絶縁膜１３上には、たとえば
窒化シリコンからなる表面保護膜１５が積層されてお
り、この表面保護膜１５には、アルミニウムパッド１４
に臨んで開口１６が形成されている。
【００１６】開口１６を介して表面保護膜１５から露出
したアルミニウムパッド１４上および開口１６の周囲の
表面保護膜１５上には、たとえばＴｉＷ（チタンタング
ステン）からなる第１バリアメタル膜１７が形成されて
いる。そして、第１バリアメタル膜１７上には、たとえ
ばアルミニウムまたは金からなるテストワイヤ接続膜１
８が積層されている。さらに、テストワイヤ接続膜１８
上には、たとえばＴｉＷからなる第２バリアメタル膜１
９が形成されており、この第２バリアメタル膜１９上
に、たとえば金からなるバンプＢＭが隆起して形成され
ている。
【００１７】なお、第１バリアメタル膜１７は、主とし
てテストワイヤ接続膜１８を構成する材料が表面保護膜
１５中に拡散するのを防止するためのものである。ま
た、第２バリアメタル膜１９は、テストワイヤ接続膜１
８とバンプＢＭとを分離するとともに、界面が合金化す
ることを防止するためのものである。第１バリアメタル
膜１７、テストワイヤ接続膜１８、第２バリアメタル膜
１９およびバンプＢＭは、たとえば次のようにして形成
することができる。すなわち、表面保護膜１５に開口１
６を形成した後、この開口１６が形成された表面保護膜
１５上に、たとえばスパッタ法によって、第１バリアメ
タル膜１７、テストワイヤ接続膜１８および第２バリア
メタル膜１９を順に形成する。そして、第２バリアメタ
ル膜１９上において、開口１６に対向する位置に開口１
６よりも少し大きな開口を有するレジスト膜（図示せ
ず）をパターン形成した後、バンプＢＭの材料を用いた
メッキを行う。その後、第２バリアメタル膜１９上のレ
ジスト膜を除去し、このレジスト膜の除去によって露出
した第２バリアメタル膜１９を除去する。さらに、第２
バリアメタル膜１９を除去したことによって露出したテ
ストワイヤ接続膜１８を除去し、このテストワイヤ接続
膜１８の除去により露出した第１バリアメタル膜１７を
除去することにより、開口１６上に積層された第１バリ
アメタル膜１７、テストワイヤ接続膜１８、第２バリア
メタル膜１９およびバンプＢＭを得ることができる。
【００１８】親チップ１および子チップ２を備えた半導
体装置の解析テストでは、図１に示すパッケージ３が溶
かされることにより親チップ１および子チップ２が取り
出された後、親チップ１と子チップ２とを接続している
バンプＢＭ，ＢＳがエッチング液（たとえば、ヨウ素ヨ
ウ化カリウム水溶液）で溶かされることにより、親チッ
プ１と子チップ２とが分離される。こうして分離された
親チップ１は、図２(b)に示すように、第２バリアメタ
ル膜１９が露出した状態になっている。次いで、図２
(c)に示すように、第２バリアメタル膜１９が、エッチ
ング液（たとえば、過酸化水素水）で除去される。この
とき、テストワイヤ接続膜１８がエッチングストッパと
して機能し、エッチング液による第２バリアメタル膜１
９の除去は、第２バリアメタル膜１９の下方のテストワ
イヤ接続膜１８が露出した時点で終了する。そして、第
２バリアメタル膜１９の除去により露出したテストワイ
ヤ接続膜１８上に、たとえばアルミニウムまたは金から
なるテストワイヤＷが接続されて、親チップ１の動作確
認テストが行われる。
【００１９】以上のようにこの実施形態によれば、アル
ミニウムパッド１４上には第１バリアメタル膜１７、テ
ストワイヤ接続膜１８および第２バリアメタル膜１９が
下方から順に積層されており、この第２バリアメタル膜
１９上にバンプＢＭが隆起して形成されている。これに
より、半導体装置の解析テストにおいては、バンプＢＭ
の除去により露出した第２バリアメタル膜１９をエッチ
ング液で除去し、これにより露出したテストワイヤ接続
膜１８にテストワイヤＷを接続して、親チップ１の動作
確認テストを行うことができる。したがって、アルミニ
ウムパッド１４上の第１バリアメタル膜１７を除去する
必要がなく、アルミニウムパッド１４や内部配線が腐食
を受けるおそれがない。
【００２０】なお、バンプＢＭは金からなるとしたが、
バンプＢＭは耐酸化性材料で構成されていればよく、上
記した金以外に、たとえばプラチナ、銀、パラジウムま
たはイリジウムをバンプＢＭの材料として用いることが
できる。また、テストワイヤ接続膜１８はアルミニウム
または金からなるとしたが、テストワイヤ接続膜１８は
テストワイヤＷとの密着性が良い材料で構成されていれ
ばよく、たとえばテストワイヤＷが金からなる場合、上
記したアルミニウムおよび金以外に、たとえばＡｇ
（銀）をテストワイヤ接続膜１８の材料として用いるこ
とができる。
【００２１】さらに、親チップ１の表面１１の周縁付近
に配置されている外部接続用パッド１２も、バンプＢＭ
とほぼ同じ構成を有していることが好ましく、この場
合、外部接続用パッド１２は、バンプＢＭのように隆起
して形成されていてもよいし、バンプＢＭほど高くは隆
起していないめっき層（好ましくは、金めっき層）であ
ってもよい。この発明の一実施形態について説明した
が、この発明は、他の形態で実施することもできる。た
とえば、親チップ１および子チップ２は、いずれもシリ
コンからなるチップであるとしたが、シリコンの他に
も、化合物半導体（たとえばガリウム砒素半導体など）
やゲルマニウム半導体などの他の任意の半導体材料を用
いた半導体チップであってもよい。この場合に、親チッ
プ１の半導体材料と子チップ２の半導体材料は、同じで
もよいし異なっていてもよい。
【００２２】また、上述の実施形態では、チップ・オン
・チップ構造を取り上げたが、この発明は、半導体チッ
プの表面を配線基板に対向させて接合するフリップ・チ
ップ・ボンディング構造にも適用できる。その他、特許
請求の範囲に記載された事項の範囲内で、種々の設計変
更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体チップが適
用された半導体装置の概略構成を示す図解的な断面図で
ある。
【図２】上記半導体チップのバンプ付近を拡大して示す
断面図である。
【図３】従来の半導体チップのバンプ付近の構成を拡大
して示す断面図である。
【符号の説明】
１ 親チップ（半導体チップ） ２ 子チップ（固体） ２１ 子チップの表面（固体表面） １４ アルミニウムパッド １７ バリアメタル膜 １８ テストワイヤ接続膜 １９ バリアメタル膜 ＢＭ バンプ Ｗ テストワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】内部配線に接続されたパッドと、 このパッドの表面に積層された第１バリアメタル膜と、 この第１バリアメタル膜の表面に積層されたテストワイ
    ヤ接続膜と、 このテストワイヤ接続膜の表面に積層された第２バリア
    メタル膜と、 この第２バリアメタル膜上に隆起して形成され、当該半
    導体チップの外部との電気接続を達成するためのバンプ
    とを含むことを特徴とする半導体チップ。
JP26574299A 1999-09-20 1999-09-20 半導体チップ Pending JP2001094043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26574299A JP2001094043A (ja) 1999-09-20 1999-09-20 半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26574299A JP2001094043A (ja) 1999-09-20 1999-09-20 半導体チップ

Publications (1)

Publication Number Publication Date
JP2001094043A true JP2001094043A (ja) 2001-04-06

Family

ID=17421377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26574299A Pending JP2001094043A (ja) 1999-09-20 1999-09-20 半導体チップ

Country Status (1)

Country Link
JP (1) JP2001094043A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001786B2 (en) 2002-02-22 2006-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN105898990A (zh) * 2015-02-12 2016-08-24 三星电子株式会社 包括电路板的电子装置
JP2021509541A (ja) * 2017-12-29 2021-03-25 日本テキサス・インスツルメンツ合同会社 腐食を防止するための犠牲導電性スタックを用いる方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001786B2 (en) 2002-02-22 2006-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN105898990A (zh) * 2015-02-12 2016-08-24 三星电子株式会社 包括电路板的电子装置
JP2021509541A (ja) * 2017-12-29 2021-03-25 日本テキサス・インスツルメンツ合同会社 腐食を防止するための犠牲導電性スタックを用いる方法
JP7339486B2 (ja) 2017-12-29 2023-09-06 テキサス インスツルメンツ インコーポレイテッド 腐食を防止するための犠牲導電性スタックを用いる方法

Similar Documents

Publication Publication Date Title
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JPH0770562B2 (ja) 半導体パッケージ及びその製造方法
JP2002110898A (ja) 半導体装置
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
JPH0729934A (ja) バンプを持つ半導体構造
JP3413120B2 (ja) チップ・オン・チップ構造の半導体装置
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2003068779A (ja) 半導体装置及びその製造方法
JP2830351B2 (ja) 半導体装置の接続方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP2001094043A (ja) 半導体チップ
JP3715861B2 (ja) 半導体装置の組立方法
JPH08255810A (ja) 半導体装置及びその製造方法
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JP3019065B2 (ja) 半導体装置の接続方法
JP3715816B2 (ja) 半導体チップ
JP2004363319A (ja) 実装基板及び半導体装置
JP2003273154A (ja) 半導体装置及びその製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP7245037B2 (ja) 半導体装置
JP2004281982A (ja) 半導体装置及びその製造方法
JP3405697B2 (ja) 半導体チップ
JPH06268151A (ja) 半導体装置
JP2004281980A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206