JPH1154583A - モニタ装置用パターンを有する半導体装置 - Google Patents
モニタ装置用パターンを有する半導体装置Info
- Publication number
- JPH1154583A JPH1154583A JP9213249A JP21324997A JPH1154583A JP H1154583 A JPH1154583 A JP H1154583A JP 9213249 A JP9213249 A JP 9213249A JP 21324997 A JP21324997 A JP 21324997A JP H1154583 A JPH1154583 A JP H1154583A
- Authority
- JP
- Japan
- Prior art keywords
- monitor device
- region
- monitor
- pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 狭いスペース内に配置でき、かつモニタ装置
の導電型や不純物濃度に関係なく良好な評価を行なうこ
とができるモニタ装置用パターンを有する半導体装置を
提供する。 【解決手段】 シリコン基板１の表面にウェル領域２と
フィールド絶縁層３とが形成されている。このフィール
ド絶縁層３によって区画された領域に絶縁層５を介在し
て導電層６が形成されている。この導電層６を覆うよう
に層間絶縁層７が形成されており、この層間絶縁層７上
に導電層８ｂが形成されている。ウェル領域２と絶縁層
５と導電層６とからなるゲート絶縁層評価用のモニタ装
置の形成領域真上に、距離を隔てて導電層８ｂよりなる
配線層評価用のモニタ装置が位置している。
の導電型や不純物濃度に関係なく良好な評価を行なうこ
とができるモニタ装置用パターンを有する半導体装置を
提供する。 【解決手段】 シリコン基板１の表面にウェル領域２と
フィールド絶縁層３とが形成されている。このフィール
ド絶縁層３によって区画された領域に絶縁層５を介在し
て導電層６が形成されている。この導電層６を覆うよう
に層間絶縁層７が形成されており、この層間絶縁層７上
に導電層８ｂが形成されている。ウェル領域２と絶縁層
５と導電層６とからなるゲート絶縁層評価用のモニタ装
置の形成領域真上に、距離を隔てて導電層８ｂよりなる
配線層評価用のモニタ装置が位置している。
Description
【０００１】
【発明の属する技術分野】本発明は、モニタ装置用パタ
ーンを有する半導体装置に関するものであり、特に、複
数のモニタ装置用パターンの配置関係に関するものであ
る。
ーンを有する半導体装置に関するものであり、特に、複
数のモニタ装置用パターンの配置関係に関するものであ
る。
【０００２】
【従来の技術】半導体装置を製造する際、製品の管理の
ための多種多様なモニタ装置がウェハ上に形成される。
このモニタ装置は、素子や配線などの性能等を評価する
ものであり、評価する素子や配線などと同一工程を経て
形成されるものである。
ための多種多様なモニタ装置がウェハ上に形成される。
このモニタ装置は、素子や配線などの性能等を評価する
ものであり、評価する素子や配線などと同一工程を経て
形成されるものである。
【０００３】図６は、従来のモニタ装置を有する半導体
装置の第１の例を概略的に示す断面図である。図６を参
照して、ここでは、ＭＯＳ（Metal Oxide Semiconducto
r ）トランジスタのゲート絶縁層評価用のモニタ装置
と、アルミニウム配線層評価用のモニタ装置との異なる
２種のモニタ装置を配置する場合について説明する。シ
リコン基板１の表面には、ウェル領域２が形成されると
ともに、素子間を電気的に分離するためのフィールド絶
縁層３が形成されている。
装置の第１の例を概略的に示す断面図である。図６を参
照して、ここでは、ＭＯＳ（Metal Oxide Semiconducto
r ）トランジスタのゲート絶縁層評価用のモニタ装置
と、アルミニウム配線層評価用のモニタ装置との異なる
２種のモニタ装置を配置する場合について説明する。シ
リコン基板１の表面には、ウェル領域２が形成されると
ともに、素子間を電気的に分離するためのフィールド絶
縁層３が形成されている。
【０００４】フィールド絶縁層３によって区画されたウ
ェル領域２の表面上には絶縁層５を介在して、導電層６
が形成されている。この絶縁層５はゲート絶縁層と同一
工程で形成されるものであり、導電層６はゲート電極層
と同一工程で形成されるものである。この導電層６上を
覆うように層間絶縁層７が形成されており、この層間絶
縁層７には導電層６の一部表面に達するコンタクトホー
ル７ａが形成されている。
ェル領域２の表面上には絶縁層５を介在して、導電層６
が形成されている。この絶縁層５はゲート絶縁層と同一
工程で形成されるものであり、導電層６はゲート電極層
と同一工程で形成されるものである。この導電層６上を
覆うように層間絶縁層７が形成されており、この層間絶
縁層７には導電層６の一部表面に達するコンタクトホー
ル７ａが形成されている。
【０００５】コンタクトホール７ａを通じて導電層６と
電気的に接続するようにアルミニウムよりなる導電層８
ａが形成されている。この導電層８ａと同一工程で、ア
ルミニウムよりなる導電層８ｂが形成されている。この
導電層８ａ、８ｂは、回路素子間を電気的に接続するた
めのアルミニウム配線層と同一工程で形成されるもので
ある。
電気的に接続するようにアルミニウムよりなる導電層８
ａが形成されている。この導電層８ａと同一工程で、ア
ルミニウムよりなる導電層８ｂが形成されている。この
導電層８ａ、８ｂは、回路素子間を電気的に接続するた
めのアルミニウム配線層と同一工程で形成されるもので
ある。
【０００６】ウェル領域２と絶縁層５と導電層６とはＭ
ＯＳトランジスタのゲート絶縁層の性能評価のモニタ装
置を構成しており、導電層８ｂはアルミニウム配線層の
エレクトロ・マイグレーション評価のためのモニタ装置
である。このゲート絶縁層評価用のモニタ装置の形成領
域とアルミニウム配線層評価用のモニタ装置の形成領域
とは、シリコン基板１の表面に沿って横並びに配置され
ている。
ＯＳトランジスタのゲート絶縁層の性能評価のモニタ装
置を構成しており、導電層８ｂはアルミニウム配線層の
エレクトロ・マイグレーション評価のためのモニタ装置
である。このゲート絶縁層評価用のモニタ装置の形成領
域とアルミニウム配線層評価用のモニタ装置の形成領域
とは、シリコン基板１の表面に沿って横並びに配置され
ている。
【０００７】次に、特開昭５７−２８３３８号公報に示
された技術を従来の第２の例として説明する。
された技術を従来の第２の例として説明する。
【０００８】図７は従来のモニタ装置を有する半導体装
置の第２の例を示す平面図であり、図８と図９とは図７
のＡ−Ａ′線とＢ−Ｂ′線とに沿う概略断面図である。
置の第２の例を示す平面図であり、図８と図９とは図７
のＡ−Ａ′線とＢ−Ｂ′線とに沿う概略断面図である。
【０００９】図７〜図９を参照して、ここではバイポー
ラトランジスタのエミッタ領域の濃度および深さを評価
するためのモニタ装置と、エミッタ領域直下のベース領
域の濃度およびベース幅を評価するためのモニタ装置と
が示されている。シリコン基板１０１には、バイポーラ
トランジスタのコレクタ領域と同一工程で形成された不
純物領域１０１が形成されている。その不純物領域１０
１の表面には、ベース領域と同一の工程で形成された不
純物領域１０２が形成されている。またこの不純物領域
１０２と接するようにシリコン基板１０１の表面には、
エミッタ領域と同一工程で形成された不純物領域１０３
が形成されている。
ラトランジスタのエミッタ領域の濃度および深さを評価
するためのモニタ装置と、エミッタ領域直下のベース領
域の濃度およびベース幅を評価するためのモニタ装置と
が示されている。シリコン基板１０１には、バイポーラ
トランジスタのコレクタ領域と同一工程で形成された不
純物領域１０１が形成されている。その不純物領域１０
１の表面には、ベース領域と同一の工程で形成された不
純物領域１０２が形成されている。またこの不純物領域
１０２と接するようにシリコン基板１０１の表面には、
エミッタ領域と同一工程で形成された不純物領域１０３
が形成されている。
【００１０】このような構成において、測定用パッド１
０９〜１１２の組合せで拡散抵抗を測定することによ
り、エミッタ領域１０３の濃度および深さを評価するこ
とができる。また重なり合わない部分１０５〜１０８の
組合せによって測定を行なうことにより、エミッタ領域
１０３直下のベース領域１０２の濃度およびベース幅を
相対的に評価することができる。これらの値とｈFEの関
係を、予め要求される使用ごとに明らかにしておけばｈ
FEの値を制御するために利用することができる。
０９〜１１２の組合せで拡散抵抗を測定することによ
り、エミッタ領域１０３の濃度および深さを評価するこ
とができる。また重なり合わない部分１０５〜１０８の
組合せによって測定を行なうことにより、エミッタ領域
１０３直下のベース領域１０２の濃度およびベース幅を
相対的に評価することができる。これらの値とｈFEの関
係を、予め要求される使用ごとに明らかにしておけばｈ
FEの値を制御するために利用することができる。
【００１１】
【発明が解決しようとする課題】従来より、これらの半
導体モニタ装置は、半導体装置のチップサイズを極力小
さくするためにチップ領域内の空きスペースやダイシン
グライン領域に配置されていた。ところが、近年、半導
体装置のチップサイズの拡大により、ダイシングライン
の総面積が減少してきた。また、チップ領域内のスペー
スも極力有効に活用するため、このチップ領域内の空き
スペースも減少してきている。
導体モニタ装置は、半導体装置のチップサイズを極力小
さくするためにチップ領域内の空きスペースやダイシン
グライン領域に配置されていた。ところが、近年、半導
体装置のチップサイズの拡大により、ダイシングライン
の総面積が減少してきた。また、チップ領域内のスペー
スも極力有効に活用するため、このチップ領域内の空き
スペースも減少してきている。
【００１２】半面、回路構成の複雑化やレイヤーの多層
化により、モニタ装置の種類が増大するとともに、半導
体装置の品質管理のため大面積のモニタ装置が必要とな
っている。これらの事情より、図６に示す従来の第１の
例のようにゲート絶縁層評価用のモニタ装置の形成領域
とアルミニウム配線層評価用のモニタ装置の形成領域と
が横並びに配置されていたのでは、小さいスペース内に
モニタ装置を配置しきれなくなるという問題点が生じて
きた。
化により、モニタ装置の種類が増大するとともに、半導
体装置の品質管理のため大面積のモニタ装置が必要とな
っている。これらの事情より、図６に示す従来の第１の
例のようにゲート絶縁層評価用のモニタ装置の形成領域
とアルミニウム配線層評価用のモニタ装置の形成領域と
が横並びに配置されていたのでは、小さいスペース内に
モニタ装置を配置しきれなくなるという問題点が生じて
きた。
【００１３】また図７〜図９に示す従来の第２の例で
は、不純物領域１０２と１０３とは基板内に形成された
不純物領域よりなるため、これらの領域１０２、１０３
を同じ導電型で形成した場合には、不純物領域１０２と
１０３とを別個に評価することができなくなるという問
題点があった。
は、不純物領域１０２と１０３とは基板内に形成された
不純物領域よりなるため、これらの領域１０２、１０３
を同じ導電型で形成した場合には、不純物領域１０２と
１０３とを別個に評価することができなくなるという問
題点があった。
【００１４】また、不純物領域１０２と１０３とが逆導
電型であったとしても、一方の領域の不純物濃度が他方
の領域の不純物濃度に比べて格段に高い場合には、不純
物濃度の高い領域から低い領域へ不純物が大幅に拡散し
てしまい、他方の領域のモニタ評価ができなくなるとい
う問題点もあった。
電型であったとしても、一方の領域の不純物濃度が他方
の領域の不純物濃度に比べて格段に高い場合には、不純
物濃度の高い領域から低い領域へ不純物が大幅に拡散し
てしまい、他方の領域のモニタ評価ができなくなるとい
う問題点もあった。
【００１５】また、不純物領域１０２と１０３とは基板
１０１内に形成されているため、基板１０１の導電型の
影響を受けざるを得ないという問題点もあった。
１０１内に形成されているため、基板１０１の導電型の
影響を受けざるを得ないという問題点もあった。
【００１６】それゆえ、本発明の目的は、狭いスペース
内に配置でき、かつモニタ装置の導電型や不純物濃度に
関係なく良好な評価を行なうことのできるモニタ装置用
パターンを有する半導体装置を提供することである。
内に配置でき、かつモニタ装置の導電型や不純物濃度に
関係なく良好な評価を行なうことのできるモニタ装置用
パターンを有する半導体装置を提供することである。
【００１７】
【課題を解決するための手段】本発明のモニタ装置用パ
ターンを有する半導体装置は、第１のモニタ装置用パタ
ーンと、その第１のモニタ装置用パターンの形成領域の
真上に第１のモニタ装置用パターンと距離を隔てて配置
された第２のモニタ装置用パターンとを備えている。
ターンを有する半導体装置は、第１のモニタ装置用パタ
ーンと、その第１のモニタ装置用パターンの形成領域の
真上に第１のモニタ装置用パターンと距離を隔てて配置
された第２のモニタ装置用パターンとを備えている。
【００１８】上記局面において好ましくは、主表面を有
する半導体基板がさらに備えられており、第１および第
２のモニタ装置用パターンは半導体基板の主表面上に形
成されている。
する半導体基板がさらに備えられており、第１および第
２のモニタ装置用パターンは半導体基板の主表面上に形
成されている。
【００１９】上記局面において好ましくは、第１および
第２のモニタ装置用パターンの間に位置する絶縁層がさ
らに備えられている。
第２のモニタ装置用パターンの間に位置する絶縁層がさ
らに備えられている。
【００２０】上記局面において好ましくは、第１のモニ
タ装置用パターンは電界効果トランジスタのゲート絶縁
層の性能を評価するためのものであり、第２のモニタ装
置用パターンは配線のエレクトロ・マイグレーションを
評価するためのものである。
タ装置用パターンは電界効果トランジスタのゲート絶縁
層の性能を評価するためのものであり、第２のモニタ装
置用パターンは配線のエレクトロ・マイグレーションを
評価するためのものである。
【００２１】上記局面において好ましくは、回路素子を
有する半導体チップ領域と、その半導体チップ領域の周
囲を取囲むダイシングライン領域とを有し、第１および
第２のモニタ装置用パターンは、半導体チップ領域の回
路素子の形成領域以外の領域およびダイシングライン領
域の少なくともいずれかに形成されている。
有する半導体チップ領域と、その半導体チップ領域の周
囲を取囲むダイシングライン領域とを有し、第１および
第２のモニタ装置用パターンは、半導体チップ領域の回
路素子の形成領域以外の領域およびダイシングライン領
域の少なくともいずれかに形成されている。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。
て図に基づいて説明する。
【００２３】図１は、本発明の一実施の形態におけるモ
ニタ装置を有する半導体装置の構成を概略的に示す断面
図である。図１を参照して、シリコン基板１の表面にウ
ェル領域２が形成されるとともに、素子間を電気的に分
離するためのフィールド絶縁層３が形成されている。こ
のフィールド絶縁層３は、たとえばシリコン酸化膜より
なっている。このフィールド絶縁層３によって区画され
たウェル領域２の表面上には、絶縁層５を介在して導電
層６が形成されている。この絶縁層５はゲート絶縁層と
同一工程で形成されるものであり、導電層６はゲート電
極層と同一工程で形成されたものである。
ニタ装置を有する半導体装置の構成を概略的に示す断面
図である。図１を参照して、シリコン基板１の表面にウ
ェル領域２が形成されるとともに、素子間を電気的に分
離するためのフィールド絶縁層３が形成されている。こ
のフィールド絶縁層３は、たとえばシリコン酸化膜より
なっている。このフィールド絶縁層３によって区画され
たウェル領域２の表面上には、絶縁層５を介在して導電
層６が形成されている。この絶縁層５はゲート絶縁層と
同一工程で形成されるものであり、導電層６はゲート電
極層と同一工程で形成されたものである。
【００２４】この導電層６を覆うようにたとえばシリコ
ン酸化膜よりなる層間絶縁層７が形成されており、この
層間絶縁層７には、導電層６の一部表面に達するコンタ
クトホール７ａが形成されている。このコンタクトホー
ル７ａを通じて導電層６と電気的に接続するように、た
とえばアルミニウムよりなる導電層８ａが形成されてい
る。またこの導電層８ａと同一工程で、導電層８ｂが形
成されている。この導電層８ａ、８ｂは、半導体チップ
領域内に形成されるアルミニウム配線層と同一工程で形
成されるものである。
ン酸化膜よりなる層間絶縁層７が形成されており、この
層間絶縁層７には、導電層６の一部表面に達するコンタ
クトホール７ａが形成されている。このコンタクトホー
ル７ａを通じて導電層６と電気的に接続するように、た
とえばアルミニウムよりなる導電層８ａが形成されてい
る。またこの導電層８ａと同一工程で、導電層８ｂが形
成されている。この導電層８ａ、８ｂは、半導体チップ
領域内に形成されるアルミニウム配線層と同一工程で形
成されるものである。
【００２５】ウェル領域２と絶縁層５とゲート電極層６
とは、ＭＯＳトランジスタのゲート絶縁層の性能を評価
するためのモニタ装置を構成している。また、導電層８
ｂは、配線層のエレクトロ・マイグレーションを評価す
るためのモニタ装置である。アルミニウム配線層評価用
のモニタ装置の形成領域は、ゲート絶縁層評価用のモニ
タ装置の形成領域の真上に位置しており、かつゲート絶
縁層評価用のモニタ装置と距離を隔てて配置されてい
る。
とは、ＭＯＳトランジスタのゲート絶縁層の性能を評価
するためのモニタ装置を構成している。また、導電層８
ｂは、配線層のエレクトロ・マイグレーションを評価す
るためのモニタ装置である。アルミニウム配線層評価用
のモニタ装置の形成領域は、ゲート絶縁層評価用のモニ
タ装置の形成領域の真上に位置しており、かつゲート絶
縁層評価用のモニタ装置と距離を隔てて配置されてい
る。
【００２６】次に、ゲート絶縁層の性能評価の方法およ
びアルミニウム配線層のエレクトロ・マイグレーション
評価の方法について説明する。
びアルミニウム配線層のエレクトロ・マイグレーション
評価の方法について説明する。
【００２７】ゲート絶縁層の評価は、ウェル領域２と導
電層６とに電位差を与えた場合に、絶縁層５に電流が流
れるか否かで行なわれる。
電層６とに電位差を与えた場合に、絶縁層５に電流が流
れるか否かで行なわれる。
【００２８】また配線層のエレクトロ・マイグレーショ
ン評価は、導電層８ｂの一方端から他方端側へ電流を流
したときの導電層８ｂの抵抗を測定することで行なわれ
る。
ン評価は、導電層８ｂの一方端から他方端側へ電流を流
したときの導電層８ｂの抵抗を測定することで行なわれ
る。
【００２９】次に、本実施の形態のモニタ装置を有する
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００３０】図２〜図５は、本発明の一実施の形態にお
けるモニタ装置を有する半導体装置の製造方法を工程順
に示す概略断面図である。図２を参照して、シリコン基
板１の表面に、所定の領域を取囲むようにＬＯＣＯＳ
（Local Oxidation of Silicon）法によってシリコン酸
化膜よりなるフィールド絶縁層３が形成される。次に、
１×１０12〜１×１０13個／ｃｍ2 のドーズ量で不純物
がイオン注入されることにより、シリコン基板１の表面
にウェル領域２が形成される。
けるモニタ装置を有する半導体装置の製造方法を工程順
に示す概略断面図である。図２を参照して、シリコン基
板１の表面に、所定の領域を取囲むようにＬＯＣＯＳ
（Local Oxidation of Silicon）法によってシリコン酸
化膜よりなるフィールド絶縁層３が形成される。次に、
１×１０12〜１×１０13個／ｃｍ2 のドーズ量で不純物
がイオン注入されることにより、シリコン基板１の表面
にウェル領域２が形成される。
【００３１】図３を参照して、たとえば熱酸化法などに
より、１００Å程度の膜厚でシリコン酸化膜５が形成さ
れる。このシリコン酸化膜５上に、たとえばリンがドー
プされた多結晶シリコン膜よりなる導電層６が、ＣＶＤ
（Chemical Vapor Depositon）法により堆積される。こ
の導電層６は、通常の写真製版技術およびエッチング技
術により所望の形状にパターニングされて、半導体チッ
プ領域内においてゲート電極６となる。
より、１００Å程度の膜厚でシリコン酸化膜５が形成さ
れる。このシリコン酸化膜５上に、たとえばリンがドー
プされた多結晶シリコン膜よりなる導電層６が、ＣＶＤ
（Chemical Vapor Depositon）法により堆積される。こ
の導電層６は、通常の写真製版技術およびエッチング技
術により所望の形状にパターニングされて、半導体チッ
プ領域内においてゲート電極６となる。
【００３２】また半導体チップ領域内では、このゲート
電極層６やフィールド絶縁層３などをマスクとして不純
物が注入されることにより、１対のソース／ドレイン領
域４が形成される。これにより、１対のソース／ドレイ
ン領域４と、ゲート絶縁層５と、ゲート電極層６とから
なるＭＯＳトランジスタ１０が形成される。
電極層６やフィールド絶縁層３などをマスクとして不純
物が注入されることにより、１対のソース／ドレイン領
域４が形成される。これにより、１対のソース／ドレイ
ン領域４と、ゲート絶縁層５と、ゲート電極層６とから
なるＭＯＳトランジスタ１０が形成される。
【００３３】なお、この１対のソース／ドレイン領域４
は、ダイシングライン領域では形成されても、また形成
されなくてもよい。１対のソース／ドレイン領域４をダ
イシングライン領域に形成しない場合には、このソース
／ドレイン領域形成のためのイオン注入時に、ダイシン
グライン領域のみを覆うマスクをすればよい。
は、ダイシングライン領域では形成されても、また形成
されなくてもよい。１対のソース／ドレイン領域４をダ
イシングライン領域に形成しない場合には、このソース
／ドレイン領域形成のためのイオン注入時に、ダイシン
グライン領域のみを覆うマスクをすればよい。
【００３４】図４を参照して、ＭＯＳトランジスタ１０
と導電層６とを覆うように表面全面に層間絶縁層７が形
成される。この層間絶縁層７には、通常の写真製版技術
およびエッチング技術により、コンタクトホール７ａ、
７ｂが形成される。コンタクトホール７ａからは、導電
層６の一部表面が露出され、コンタクトホール７ｂから
は１対のソース／ドレイン領域４の一部表面が露出され
る。
と導電層６とを覆うように表面全面に層間絶縁層７が形
成される。この層間絶縁層７には、通常の写真製版技術
およびエッチング技術により、コンタクトホール７ａ、
７ｂが形成される。コンタクトホール７ａからは、導電
層６の一部表面が露出され、コンタクトホール７ｂから
は１対のソース／ドレイン領域４の一部表面が露出され
る。
【００３５】図５を参照して、たとえばスパッタリング
により、表面全面にアルミニウム層が形成される。この
アルミニウム層は通常の写真製版技術およびエッチング
技術によりパターニングされ、導電層６に電気的に接続
する導電層８ａと、アルミニウム配線層のエレクトロ・
マイグレーションを評価するためのモニタ装置８ｂと、
ＭＯＳトランジスタ１０のソース／ドレイン領域に電気
的に接続する配線層８ｃとなる。
により、表面全面にアルミニウム層が形成される。この
アルミニウム層は通常の写真製版技術およびエッチング
技術によりパターニングされ、導電層６に電気的に接続
する導電層８ａと、アルミニウム配線層のエレクトロ・
マイグレーションを評価するためのモニタ装置８ｂと、
ＭＯＳトランジスタ１０のソース／ドレイン領域に電気
的に接続する配線層８ｃとなる。
【００３６】この後、たとえばパッシベーション膜（図
示せず）が形成されて半導体装置の製造が完了する。
示せず）が形成されて半導体装置の製造が完了する。
【００３７】本実施の形態では、図１に示すように配線
層評価用のモニタ装置８ｂは、ゲート絶縁層評価用のモ
ニタ装置の形成領域真上に位置している。このため、こ
れらのモニタ装置を横並びに配置した場合よりもモニタ
装置の配置のための平面占有面積を小さくすることがで
きる。よって、従来例（図６）よりも小さいスペース内
に複数のモニタ装置を配置することが可能となる。
層評価用のモニタ装置８ｂは、ゲート絶縁層評価用のモ
ニタ装置の形成領域真上に位置している。このため、こ
れらのモニタ装置を横並びに配置した場合よりもモニタ
装置の配置のための平面占有面積を小さくすることがで
きる。よって、従来例（図６）よりも小さいスペース内
に複数のモニタ装置を配置することが可能となる。
【００３８】また、ゲート絶縁層評価用のモニタ装置と
配線層評価用のモニタ装置とは距離を隔てて配置されて
いるため、同じ導電型の不純物を含んでいる場合でも、
別個にモニタ評価をすることができる。また、一方のモ
ニタ装置の不純物が他方のモニタ装置内へ拡散すること
が防止されるため、不純物の拡散によってモニタ評価が
行なえなくなることもない。
配線層評価用のモニタ装置とは距離を隔てて配置されて
いるため、同じ導電型の不純物を含んでいる場合でも、
別個にモニタ評価をすることができる。また、一方のモ
ニタ装置の不純物が他方のモニタ装置内へ拡散すること
が防止されるため、不純物の拡散によってモニタ評価が
行なえなくなることもない。
【００３９】またゲート絶縁層評価用のモニタ装置と配
線層評価用のモニタ装置とはシリコン基板１上に形成さ
れており、シリコン基板１内に形成されてはいない。こ
のため、これらのモニタ装置の評価がシリコン基板１の
導電型に影響を受けることはない。
線層評価用のモニタ装置とはシリコン基板１上に形成さ
れており、シリコン基板１内に形成されてはいない。こ
のため、これらのモニタ装置の評価がシリコン基板１の
導電型に影響を受けることはない。
【００４０】なお、本実施の形態では、モニタ装置がダ
イシングライン領域に形成される場合について説明した
が、モニタ装置は半導体チップ領域の回路素子が形成さ
れた領域以外（つまりチップ領域の空きスペース）に設
けられてもよい。
イシングライン領域に形成される場合について説明した
が、モニタ装置は半導体チップ領域の回路素子が形成さ
れた領域以外（つまりチップ領域の空きスペース）に設
けられてもよい。
【００４１】また、ウェハがダイシングライン領域に沿
って切断されチップ状態となった場合でも、チップの外
周にはダイシングライン領域の一部が残存しており、そ
のダイシングライン領域の一部においてモニタ装置が図
１に示すように上下方向に積層されている状態はあり得
る。
って切断されチップ状態となった場合でも、チップの外
周にはダイシングライン領域の一部が残存しており、そ
のダイシングライン領域の一部においてモニタ装置が図
１に示すように上下方向に積層されている状態はあり得
る。
【００４２】また本実施の形態では、第１のモニタ装置
としてゲート絶縁層評価用のモニタ装置について、また
第２のモニタ装置としてアルミニウム配線層評価用のモ
ニタ装置について各々説明したが、これに限定されるも
のではなく、第１および第２のモニタ装置は、これ以外
の他の性能評価のためのモニタ装置であってもよい。
としてゲート絶縁層評価用のモニタ装置について、また
第２のモニタ装置としてアルミニウム配線層評価用のモ
ニタ装置について各々説明したが、これに限定されるも
のではなく、第１および第２のモニタ装置は、これ以外
の他の性能評価のためのモニタ装置であってもよい。
【００４３】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００４４】
【発明の効果】本発明のモニタ装置用パターンを有する
半導体装置では、第１のモニタ装置用パターンと、第１
のモニタ装置用パターンの形成領域の真上に第１のモニ
タ装置用パターンと距離を隔てて配置された第２のモニ
タ装置用パターンとが備えられている。
半導体装置では、第１のモニタ装置用パターンと、第１
のモニタ装置用パターンの形成領域の真上に第１のモニ
タ装置用パターンと距離を隔てて配置された第２のモニ
タ装置用パターンとが備えられている。
【００４５】本発明のモニタ装置用パターンを有する半
導体装置では、第２のモニタ装置用パターンは第１のモ
ニタ装置用パターンの形成領域の真上に位置しているた
め、これらのモニタ装置用パターンを横並びに配置した
場合よりも、モニタ装置用パターンの配置のための平面
占有面積を小さくすることができる。このため、従来例
よりも小さいスペース内に複数のモニタ装置用パターン
を配置することが可能となる。
導体装置では、第２のモニタ装置用パターンは第１のモ
ニタ装置用パターンの形成領域の真上に位置しているた
め、これらのモニタ装置用パターンを横並びに配置した
場合よりも、モニタ装置用パターンの配置のための平面
占有面積を小さくすることができる。このため、従来例
よりも小さいスペース内に複数のモニタ装置用パターン
を配置することが可能となる。
【００４６】また、第１および第２のモニタ装置用パタ
ーンは距離を隔てて配置されているため、同じ導電型の
不純物を含んでいても別個にモニタ評価をすることがで
きる。また、一方のモニタ装置用パターン内の不純物が
他方のモニタ装置用パターン内へ拡散することも防止さ
れるため、不純物の拡散によってモニタ評価が行なえな
くなることもない。
ーンは距離を隔てて配置されているため、同じ導電型の
不純物を含んでいても別個にモニタ評価をすることがで
きる。また、一方のモニタ装置用パターン内の不純物が
他方のモニタ装置用パターン内へ拡散することも防止さ
れるため、不純物の拡散によってモニタ評価が行なえな
くなることもない。
【００４７】上記局面において好ましくは、主表面を有
する半導体基板がさらに備えられており、第１および第
２のモニタ装置用パターンはこの半導体基板の主表面上
に形成されている。
する半導体基板がさらに備えられており、第１および第
２のモニタ装置用パターンはこの半導体基板の主表面上
に形成されている。
【００４８】これにより、第１および第２のモニタ装置
用パターンは半導体基板上に形成され、半導体基板内に
形成されてはいないため、それらのモニタ評価の際に半
導体基板の導電型の影響を受けることはない。
用パターンは半導体基板上に形成され、半導体基板内に
形成されてはいないため、それらのモニタ評価の際に半
導体基板の導電型の影響を受けることはない。
【００４９】上記局面において好ましくは、第１および
第２のモニタ装置用パターンの間に位置する絶縁層がさ
らに備えられている。
第２のモニタ装置用パターンの間に位置する絶縁層がさ
らに備えられている。
【００５０】これにより、第１および第２のモニタ装置
用パターンは電気的に分離され得る。
用パターンは電気的に分離され得る。
【００５１】上記局面において好ましくは、第１のモニ
タ装置用パターンは電界効果トランジスタのゲート絶縁
層の性能を評価するためのものであり、第２のモニタ装
置用パターンは配線のエレクトロ・マイグレーションを
評価するためのものである。
タ装置用パターンは電界効果トランジスタのゲート絶縁
層の性能を評価するためのものであり、第２のモニタ装
置用パターンは配線のエレクトロ・マイグレーションを
評価するためのものである。
【００５２】これにより、ゲート絶縁層の性能および配
線層のエレクトロ・マイグレーションを評価することが
できる。
線層のエレクトロ・マイグレーションを評価することが
できる。
【００５３】上記局面において好ましくは、回路素子を
有する半導体チップとその半導体チップの周囲を取囲む
ダイシングライン領域とを有しており、第１および第２
のモニタ装置用パターンは、半導体チップの回路素子の
形成領域以外の領域およびダイシングライン領域の少な
くともいずれかの領域に形成されている。
有する半導体チップとその半導体チップの周囲を取囲む
ダイシングライン領域とを有しており、第１および第２
のモニタ装置用パターンは、半導体チップの回路素子の
形成領域以外の領域およびダイシングライン領域の少な
くともいずれかの領域に形成されている。
【００５４】これにより、半導体チップ領域を極力、小
さく維持することができる。
さく維持することができる。
【図１】 本発明の一実施の形態におけるモニタ装置を
有する半導体装置の構成を概略的に示す断面図である。
有する半導体装置の構成を概略的に示す断面図である。
【図２】 本発明の一実施の形態におけるモニタ装置を
有する半導体装置の製造方法の第１工程を示す概略断面
図である。
有する半導体装置の製造方法の第１工程を示す概略断面
図である。
【図３】 本発明の一実施の形態におけるモニタ装置を
有する半導体装置の製造方法の第２工程を示す概略断面
図である。
有する半導体装置の製造方法の第２工程を示す概略断面
図である。
【図４】 本発明の一実施の形態におけるモニタ装置を
有する半導体装置の製造方法の第３工程を示す概略断面
図である。
有する半導体装置の製造方法の第３工程を示す概略断面
図である。
【図５】 本発明の一実施の形態におけるモニタ装置を
有する半導体装置の製造方法の第４工程を示す概略断面
図である。
有する半導体装置の製造方法の第４工程を示す概略断面
図である。
【図６】 従来のモニタ装置を有する半導体装置の第１
の例を示す概略断面図である。
の例を示す概略断面図である。
【図７】 従来のモニタ装置を有する半導体装置の第２
の例を示す概略平面図である。
の例を示す概略平面図である。
【図８】 図７のＡ−Ａ′線に沿う概略断面図である。
【図９】 図７のＢ−Ｂ′線に沿う概略断面図である。
１ シリコン基板、２ ウェル領域、３ フィールド絶
縁層、５ 絶縁層、６導電層、７ 層間絶縁層、８ａ，
８ｂ 導電層。
縁層、５ 絶縁層、６導電層、７ 層間絶縁層、８ａ，
８ｂ 導電層。
Claims (5)
- 【請求項１】 第１のモニタ装置用パターンと、 前記第１のモニタ装置用パターンの形成領域の真上に前
記第１のモニタ装置用パターンと距離を隔てて配置され
た第２のモニタ装置用パターンとを備えた、モニタ装置
用パターンを有する半導体装置。 - 【請求項２】 主表面を有する半導体基板をさらに備
え、 前記第１および第２のモニタ装置用パターンは前記半導
体基板の主表面上に形成されている、請求項１に記載の
モニタ装置用パターンを有する半導体装置。 - 【請求項３】 前記第１および第２のモニタ装置用パタ
ーンの間に位置する絶縁層をさらに備えた、請求項２に
記載のモニタ装置用パターンを有する半導体装置。 - 【請求項４】 前記第１のモニタ装置用パターンは電界
効果トランジスタのゲート絶縁層の性能を評価するため
のものであり、 前記第２のモニタ装置用パターンは配線のエレクトロ・
マイグレーションを評価するためのものである、請求項
１に記載のモニタ装置用パターンを有する半導体装置。 - 【請求項５】 回路素子を有する半導体チップ領域とそ
の半導体チップ領域の周囲を取囲むダイシング領域とを
有しており、 前記第１および第２のモニタ装置用パターンは前記半導
体チップ領域の回路素子の形成領域以外の領域および前
記ダイシングライン領域の少なくともいずれかに形成さ
れている、請求項１に記載のモニタ装置用パターンを有
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213249A JPH1154583A (ja) | 1997-08-07 | 1997-08-07 | モニタ装置用パターンを有する半導体装置 |
| KR1019980000755A KR100294543B1 (ko) | 1997-08-07 | 1998-01-13 | 모니터 장치용 패턴을 가지는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213249A JPH1154583A (ja) | 1997-08-07 | 1997-08-07 | モニタ装置用パターンを有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154583A true JPH1154583A (ja) | 1999-02-26 |
Family
ID=16635984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213249A Pending JPH1154583A (ja) | 1997-08-07 | 1997-08-07 | モニタ装置用パターンを有する半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1154583A (ja) |
| KR (1) | KR100294543B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183387B2 (en) | 2018-04-11 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365347A (ja) * | 1991-06-13 | 1992-12-17 | Mitsubishi Electric Corp | 半導体チップにおけるモニタ装置用素子構造 |
-
1997
- 1997-08-07 JP JP9213249A patent/JPH1154583A/ja active Pending
-
1998
- 1998-01-13 KR KR1019980000755A patent/KR100294543B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183387B2 (en) | 2018-04-11 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990023045A (ko) | 1999-03-25 |
| KR100294543B1 (ko) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| US7416986B2 (en) | Test structure and method for detecting via contact shorting in shallow trench isolation regions | |
| US20150243650A1 (en) | Semiconductor device with resistance circuit | |
| JP2004071927A (ja) | 半導体装置 | |
| JP2004207509A (ja) | 半導体装置及びその製造方法 | |
| JP4148615B2 (ja) | 半導体装置の製造方法 | |
| WO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
| JPH1154583A (ja) | モニタ装置用パターンを有する半導体装置 | |
| JPS60200541A (ja) | 半導体装置 | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3123948B2 (ja) | 半導体装置 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| JP4299349B2 (ja) | 半導体デバイスの製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| US5221634A (en) | Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate | |
| JPS60224229A (ja) | 半導体装置 | |
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JPH0142147B2 (ja) | ||
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| KR940008727B1 (ko) | 반도체장치 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08111419A (ja) | 半導体装置及びその製造方法 | |
| JP2002076085A (ja) | 半導体装置の耐圧評価用パターン | |
| JPH04348054A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |