TWI520189B - 具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法 - Google Patents

具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法 Download PDF

Info

Publication number
TWI520189B
TWI520189B TW101126431A TW101126431A TWI520189B TW I520189 B TWI520189 B TW I520189B TW 101126431 A TW101126431 A TW 101126431A TW 101126431 A TW101126431 A TW 101126431A TW I520189 B TWI520189 B TW I520189B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
forming
overlying
cap
Prior art date
Application number
TW101126431A
Other languages
English (en)
Other versions
TW201330068A (zh
Inventor
袁磊
卓金
宗郁 桂
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201330068A publication Critical patent/TW201330068A/zh
Application granted granted Critical
Publication of TWI520189B publication Critical patent/TWI520189B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法
本發明的具體實施例大體有關於半導體設備及設備製造方法，且更特別的是，有關於設備及製造方法用以形成接觸件於形成於半導體基板上的設備與上覆層(overlying layer)之間。
電晶體，例如金屬氧化物半導體場效電晶體(MOSFET)，為絕大部份之半導體設備的核心建構元件。有些半導體設備，例如高效能處理器設備，可包含數百萬個電晶體。對於此類設備，減少電晶體尺寸，從而增加電晶體密度，傳統上一直為半導體製造工業優先的考慮。隨著電晶體的尺寸及間隔減小，要避免相鄰設備之間無意中產生電氣連接變得更加困難，接著這會降低良率。
提供一種用於製造半導體設備結構的方法。該半導體設備包含覆於半導體基板上的閘極結構以及形成於該半導體基板之中而鄰近該閘極結構的摻雜區。該方法包括：形成覆於該摻雜區上及由第一電介質材料構成的第一層，在該第一層內形成電氣連接至該摻雜區的第一導電接觸件，在該第一導電接觸件上形成電介質帽蓋，形成覆於該電介質帽蓋及該閘極結構上且由第二電介質材料構成的第二層，以及在該第二層內形成電氣連接至該閘極結構的第二導電接觸件。
在另一具體實施例中，一種製造半導體設備結構的方法係包括：形成覆於形成於半導體基板中之摻雜區上的第一層第一電介質材料，移除該第一層之數個部份以形成覆於該摻雜區上的第一空心區(voided region)。形成電氣連接至在該第一空心區中之該摻雜區的第一導電接觸件，在該第一導電接觸件上形成電介質帽蓋，形成覆於該電介質帽蓋上的第二層第二電介質材料以及形成於該半導體基板上的閘極結構，移除該第二層覆於該閘極結構上的部份以形成暴露該閘極結構的第二空心區同時使該電介質帽蓋保持完整，以及形成電氣連接至該第二空心區中之該閘極結構的第二導電接觸件。
在另一具體實施例中，提供用於半導體設備的裝置。該半導體設備結構包含：基板，其係由半導體材料構成；閘極結構，其係覆於該基板上；摻雜區，其係與該閘極結構緊鄰地形成於該基板中；第一電介質材料，其係覆於該摻雜區上；第一導電接觸件，其係電氣連接至形成於該第一電介質材料中之該摻雜區；以及電介質帽蓋，其係覆於該第一導電接觸件上。
提供此發明內容以用簡化的形式來介紹所選擇的觀念，該等觀念在實施方式段落中有進一步的描述。此發明內容並非旨在識別所主張之標的的關鍵特徵或基本特徵，也不希望被用來做為決定本發明範疇的輔助內容。
以下的實施方式在本質上只是用來圖解說明而非旨 在限制本發明具體實施例或該等具體實施例的應用及用途。本文使用“示範”的意思是“用來作為例子、實例或圖例”。在此作為範例所描述的任何具體實作不是要讓讀者認為它比其他具體實作更佳或有利。此外，希望不受【發明所屬之技術領域】、【先前技術】、【發明內容】或【實施方式】之中明示或暗示的理論所約束。
第1圖至第10圖圖示半導體設備結構100以及用於製造半導體設備結構100的相關製程步驟，其設備結構100具有至形成於半導體基板中之摻雜源極/汲極區的導電接觸件。雖然本文是在MOS半導體設備的背景下描述本發明，然而不希望本發明限於MOS半導體設備，而且可用於不是MOS半導體設備的其他半導體設備。另外，雖然術語“MOS設備”嚴格是指有金屬閘極及氧化物閘極絕緣體的設備，然而該術語在所有方面會用來指稱包含導電閘極(不論金屬還是其他導電材料)的任何半導體設備，其中該導電閘極係位於閘極絕緣體(不論氧化物還是其他絕緣體)上方，而該閘極絕緣體位於半導體基板上方。製造MOS半導體設備的各種步驟為眾所周知，因此為求簡明，本文只簡述許多習知的步驟或整個省略而不提供習知的製程細節。
請參考第1圖，製程在前段(FEOL)加工步驟完成後開始用習知方式製造半導體設備結構100，其係包含形成於由半導體材料102(例如，單晶矽或另一含矽材料)構成之基板上的複數個電晶體結構104、106、108。在一示範具體實施例中，半導體材料102用習知方式摻雜以實現適於 電晶體結構104、106、108之本體區(或阱區)的所欲摻質分佈。
如第1圖所示，每個電晶體結構104、106、108包含覆於半導體基板102上且各自用作電晶體結構104、106、108之閘極的閘極結構110、112、114。使用習知閘極堆疊模組或習知製程步驟之任何組合，可產生閘極結構110、112、114。實務上，每個閘極結構110、112、114通常包含至少一層覆於半導體基板102上的電介質材料116(例如，氧化物材料，高k電介質材料，或其類似物)，以及至少一層覆於電介質材料116上的導電材料118(例如，金屬材料，多晶矽材料，或其類似物)。應瞭解，在實際具體實施例中，閘極結構可使用不同的材料數目、組合及/或配置，以及本發明不受限於閘極材料在閘極結構中的任何特定數目、組合或配置。另外，不希望本發明受限於閘極結構的任何特定數目。
每個電晶體結構104、106、108也包含形成於半導體基板102之中的隔開摻雜區120、122、124、126，彼等各自鄰近閘極結構110、112、114各自用作電晶體結構104、106、108的源極/汲極區。因此，為了方便而非限制，摻雜區120、122、124、126在此也被稱作源極/汲極區。例如，藉由使用閘極結構110、112、114作為植入遮罩，植入P型離子於半導體材料102中，可形成PMOS電晶體結構的P型源極/汲極區，或者，藉由使用閘極結構110、112、114作為植入遮罩，植入N型離子於半導體材料102中， 可形成NMOS電晶體結構的N型源極/汲極區。
應瞭解，雖然為了圖解說明，第1圖的源極/汲極區圖示成與相鄰電晶體結構的源極/汲極區整體成形或以其他方式連接，但不希望本發明受限於源極/汲極區的任何特定配置。例如，實務上，該等電晶體結構可電氣隔離(例如，藉由執行淺溝槽隔離(STI)或另一隔離製程)以及用習知方式獨立地摻雜。
仍參考第1圖，在一示範具體實施例中，該製程繼續形成電介質材料128於鄰近的閘極結構110、112、114之間以及覆於摻雜區120、122、124、126上。在一示範具體實施例中，用化學氣相沉積(CVD)或另一沉積製程，藉由共形沉積(conformably deposit)覆於閘極結構110、112、114及摻雜區120、122、124、126上的一層電介質材料128(例如，二氧化矽或另一氧化物材料)來形成電介質材料128。該層電介質材料128的厚度經選定成電介質材料128可完全填充閘極結構110、112、114之間的任何間隙至滿足或超過閘極結構110、112、114之高度的最小高度，或換言之，電介質材料128的厚度大於或等於閘極結構110、112、114的高度。
在形成該層電介質材料128後，該製程繼續移除電介質材料128覆於閘極結構110、112、114上的部份以得到與閘極結構110、112、114之上表面對齊的實質平坦表面130，而產生如第1圖所示的設備結構100。在一示範具體實施例中，該製程平坦化該層電介質材料128以均勻地移 除電介質材料128在半導體基板上的部份直到到達閘極結構110、112、114的導電閘極材料118。換言之，該製程在閘極結構110、112、114的上表面露出時停止平坦化電介質材料128。根據一具體實施例，化學機械平坦化法(CMP)用來以化學泥漿來研磨電介質材料128持續一段基於電介質材料128之厚度的時間使得CMP在閘極結構110、112、114的上表面露出時停止。替代終點偵測技術也可用來決定何時停止CMP程序，或可用替代平坦化技術來得到與閘極結構110、112、114之上表面對齊的實質平坦表面130。
此時翻到第2圖，在一示範具體實施例中，在形成電介質材料128於閘極結構110、112、114之間後，該製程繼續形成覆於閘極結構110、112、114及電介質材料128上的一層電介質材料132。在一示範具體實施例中，將電介質材料132實現為硬遮罩材料，例如氮化矽或其類似物，其係共形沉積成可覆於第1圖之半導體設備結構100的平坦表面130上。為了方便而非限制，電介質材料132在此替換地稱作硬遮罩材料。如以下在第11圖至第14圖的背景下所詳述的，根據一個或多個具體實施例，在形成硬遮罩材料132之前，在導電閘極材料118上形成電介質閘極覆蓋材料。例如，藉由氧化導電閘極材料118(例如，藉由熱氧化或化學氧化)而形成的氧化物材料，可實現該電介質閘極覆蓋材料。
此時翻到第3圖至第4圖，在形成硬遮罩材料132後，該製程繼續選擇性地移除電介質材料128及硬遮罩材料 132覆於源極/汲極區120、122、124、126上的部份以產生覆於源極/汲極區120、122、124、126上的空心區136、138、140以及在空心區136、138、140中形成導電接觸件142、144、146。將源極/汲極接觸件142、144、146實現為提供至源極/汲極區120、122、124、126之電氣連接的導電材料148，其中空心區136、138、140係定義隨後形成其中之源極/汲極接觸件142、144、146的橫向尺寸。在一些具體實施例中，空心區136、138、140也對應至將由源極/汲極接觸件142、144、146提供的圖案、佈線及/或層內互連。在這點上，除了提供至覆於接觸層及/或金屬層上的垂直互連以外，源極/汲極接觸件142、144、146也可在不同電晶體結構的源極/汲極區之間提供橫向層內互連(或者，被稱作局部互連)。為了方便而非限制，源極/汲極接觸件142、144、146在此可替換地稱作底層源極/汲極接觸件。
請參考第3圖，在一示範具體實施例中，該製程形成覆於第2圖之半導體設備結構100上的一層遮罩材料，例如光阻材料，以及移除遮罩材料的部份(例如，使用微影技術或適當的蝕刻劑化學)以產生定義底層源極/汲極接觸件142、144、146之導電材料148之圖案的蝕刻遮罩(etch mask)。在這點上，用該蝕刻遮罩暴露覆於源極/汲極區120、122、124、126上之硬遮罩材料132中隨後會被移除以產生空心區136、138、140的部份。電介質材料128中鄰近閘極結構110、112、114的部份用該遮罩材料保護以 使隨後成形的接觸件142、144、146與鄰近閘極結構110、112、114電氣隔離。在圖案化該遮罩材料後，該製程繼續使用帶有圖案的遮罩材料作為蝕刻遮罩來選擇性地移除電介質材料128、132的暴露部份。在一示範具體實施例中，使用在半導體材料102終止的非等向性(或定向)蝕刻製程，例如，用使用非等向性蝕刻劑化學的基於電漿之反應性離子蝕刻法(RIE)，來移除電介質材料128、132的暴露部份。在移除電介質材料128、132的暴露部份以形成空心區136、138、140後，該製程繼續用習知方式移除任何剩餘遮罩材料以得到圖示於第3圖的半導體設備結構100。
請參考第4圖，在產生空心區136、138、140後，該製程繼續在空心區136、138、140中形成接觸件142、144、146。在圖示具體實施例中，在形成導電材料148之前，用習知方式在源極/汲極區120、122、124的暴露上表面上形成金屬矽化物接觸區150、152、154以協助形成至源極/汲極區120、122、124的電氣連接。在形成矽化物接觸區150、152、154後，底層源極/汲極接觸件142、144、146最好用CVD或另一沉積製程共形沉積一層導電材料148(例如，鎢材料)至選定厚度使得導電材料148可填充空心區136、138、140至滿足或超過閘極結構110、112、114之高度加上硬遮罩材料132之厚度(例如，“注滿”填充或過量填充)的最小高度。如圖示，導電材料148完全填充空心區136、138、140以及與接觸區150、152、154接觸以提供至源極/汲極區120、122、124、126的電氣連接。儘管 未圖示，然而應注意，在一些具體實施例中，在形成該層導電材料148之前，可形成相對薄的一層阻障材料於空心區136、138、140中。
在形成該層導電材料148後，該製程繼續平坦化半導體設備結構100以及移除導電材料148覆於硬遮罩材料132上的部份以得到與硬遮罩材料132之上表面對齊的實質平坦表面156，而產生第4圖的半導體設備結構100。在這點上，用類似於以上所描述的方式，均勻地移除半導體設備結構100上的導電材料148直到到達硬遮罩材料132，例如，藉由執行CMP以用化學泥漿研磨導電材料148以及在硬遮罩材料132的上表面露出時終止。
此時翻到第5圖，在圖示具體實施例中，該製程繼續形成電介質帽蓋於底層源極/汲極接觸件142、144、146上。根據一具體實施例，在底層源極/汲極接觸件142、144、146上形成電介質覆蓋材料160係藉由氧化導電材料148的暴露表面(例如，熱氧化或化學氧化)以由底層源極/汲極接觸件142、144、146的上表面來形成氧化物覆蓋材料160。在這點上，氧化導電材料148以成長氧化物覆蓋材料160於導電材料148的暴露表面上會消耗暴露的導電材料148，藉此在氧化物覆蓋材料160成長後，維持氧化物覆蓋材料160的上表面與覆於閘極結構110、112、114上之剩餘硬遮罩材料132的上表面實質對齊。在一示範具體實施例中，氧化物覆蓋材料160成長成有大於或等於硬遮罩材料132之厚度的厚度，使得在後續蝕刻製程步驟期 間底下的導電材料148不會無意中暴露，如以下所詳述。換言之，在氧化後，導電材料148的上表面(例如，與氧化物覆蓋材料160的介面)低於導電閘極材料118的上表面。應注意，在替代具體實施例中，如果導電材料148的氧化速率不足(或太低)導致導電材料148的上表面低於導電閘極材料118的上表面，導電材料148可沉積成有小於導電閘極材料118之高度的厚度，以及在平坦化步驟之前，可沉積有較大氧化速率而覆於導電材料148上的第二導電材料，其中係隨後氧化該第二導電材料以提供厚度大於或等於硬遮罩材料132之厚度的氧化物覆蓋材料160。
再參考第5圖，根據一個或多個替代具體實施例，電介質覆蓋材料160實現為形成於底層源極/汲極接觸件142、144、146上的硬遮罩材料或另一電介質材料，例如，如果對於後續製程步驟，用氧化導電材料148形成的氧化物材料無法提供想要數量的隔離及/或想要數量的蝕刻選擇性的話。在這點上，在平坦化及氧化導電材料148後，用對於氧化物材料有選擇性而不侵蝕硬遮罩材料132的非等向性蝕刻劑化學來移除覆於導電材料148上的氧化物材料，使得覆於閘極結構110上的硬遮罩材料132保持完整同時至少由導電材料148移除一些氧化物材料(若不是全部的話)。在移除導電材料148的氧化物材料後，電介質帽蓋的形成係藉由共形沉積覆於硬遮罩材料132及導電材料148上的電介質覆蓋材料160，例如硬遮罩材料或另一適當電介質材料，以致有大於硬遮罩材料132之上表面與導電 材料148之上表面兩者之差的厚度以填充在導電材料148上方的任何空心區至滿足或超過在閘極結構110、112、114上之硬遮罩材料132的最小高度。在形成該層電介質覆蓋材料160後，平坦化電介質覆蓋材料160以得到實質平坦表面而產生第5圖的半導體設備結構100。較佳地，電介質覆蓋材料160與硬遮罩材料132不同以允許選擇性地蝕刻硬遮罩材料132，同時電介質覆蓋材料160保持完整，反之亦然，如以下所詳述。
請參考第6圖至第8圖，在形成覆蓋材料160後，該製程繼續形成覆於包含一個或更多個源極/汲極接觸件165、167之半導體基板上的接觸層。該接觸層中的源極/汲極接觸件165、167提供底層源極/汲極接觸件142、144與隨後形成而覆於基板上的金屬互連層(例如，金屬1)之間的垂直互連。另外，源極/汲極接觸件165、167可提供底層源極/汲極接觸件142、144(例如，在半導體基板的另一區域上)及/或隨後形成的閘極接觸件之間的橫向層內互連。為了方便而非限制，形成於該接觸層中的源極/汲極接觸件165、167在此可替換地稱作頂層源極/汲極接觸件，因為它們是形成於覆於有底層源極/汲極接觸件142、144、146形成於其中之介電層(或數個)上的介電層中。
請參考第6圖，在一示範具體實施例中，該接觸層的製造係以共形沉積覆於第5圖之設備結構100上的一層電介質材料162(例如，氧化物材料)開始而產生以第6圖圖示的設備結構100。為了方便而非限制，電介質材料162 在此可替換地稱作氧化物材料。在形成電介質材料162後，該製程繼續選擇性地移除電介質材料162的數個部份以在對應至要由頂層源極/汲極接觸件165、167提供之橫向圖案、佈線及/或層間互連的電介質材料162中產生空心區163、164。例如，可形成覆於電介質材料162上的一層遮罩材料(例如，光阻材料或其類似物)，以及隨後可移除該遮罩材料的數個部份(例如，使用微影技術或適當蝕刻劑化學)以定義頂層源極/汲極接觸件165、167的圖案。在一示範具體實施例中，該遮罩暴露電介質材料162覆於底層源極/汲極接觸件142、144中之一個或更個上的至少一部份使得隨後形成的空心區163、164有至少一部份覆於底層源極/汲極接觸件142、144上以提供頂層源極/汲極接觸件165、167之導電材料166的管道(conduit)以與底層源極/汲極接觸件142、144接觸。
請參考第7圖，在圖案化遮罩材料以產生蝕刻遮罩後，使用移除電介質材料162之暴露部份直到底層源極/汲極接觸件142、144之導電材料148的表面露出的非等向性蝕刻劑來選擇性地移除電介質材料160、162的暴露部份。例如，當電介質材料160、162都是氧化物時，可使用非等向性蝕刻製程，例如基於電漿之RIE，用對於氧化物材料160、162有選擇性而不侵蝕硬遮罩材料132的非等向性蝕刻劑化學，來移除電介質材料160、162的暴露部份，使得覆於閘極結構110上的硬遮罩材料132保持完整。在暴露底層源極/汲極接觸件142、144的導電材料148後，用習 知方式移除任何剩餘遮罩材料以得到圖示於第7圖的半導體設備結構100。在圖示具體實施例中，也移除覆於閘極結構110上之電介質材料162在底層源極/汲極接觸件142、144之間的暴露部份，使得空心區164覆於至少一部份閘極結構110上。儘管第7圖圖示覆於接觸件146上及保持完整的電介質材料162，然而應注意，可在半導體基板上的另一位置處，形成接觸件146的接點於電介質材料162內。
請參考第8圖，藉由在空心區163、164中形成導電材料166來繼續頂層源極/汲極接觸件165、167在電介質材料162層內的製造。在一示範具體實施例中，導電材料166的形成係藉由共形沉積覆於半導體基板102上的導電金屬材料，例如鎢材料，至選定厚度使得導電材料166填充空心區163、164到滿足或超過層內電介質材料162之高度的最小高度。如第8圖所示，導電材料166與底層源極/汲極接觸件142、144的先前暴露上表面接觸以經由底層源極/汲極接觸件142、144來提供至底下源極/汲極區120、122的電氣互連。如圖示，覆於閘極結構110上的硬遮罩材料132保持完整以及使源極/汲極接觸件167的導電材料166與閘極結構110隔離。在形成導電材料166後，該製程繼續平坦化導電材料166以均勻地移除導電材料166在半導體基板上的部份直到到達電介質材料162以得到與電介質材料162之上表面對齊的實質平坦表面168。
此時翻到第9圖至第10圖，在形成頂層源極/汲極接 觸件165、167後，該製程繼續形成一個或多個導電閘極接觸件176，其係提供閘極結構110、112、114中之一個或多個與隨後形成而覆於基板上的金屬互連層(例如，金屬1)之間的垂直互連。另外，在第10圖的圖示具體實施例中，閘極接觸件176也提供閘極結構112、114之間的橫向互連。
請參考第9圖，在平坦化導電材料166後，該製程繼續選擇性地移除電介質材料162的數個部份以在電介質材料162中產生對應至要由閘極接觸件176提供之橫向圖案、佈線及/或層間互連的一個或多個空心區170。如上述，形成一層覆於電介質材料162上的遮罩材料以及移除部份遮罩材料以定義用於閘極接觸件176的圖案。在一示範具體實施例中，該遮罩暴露電介質材料162覆於閘極結構112、114中之一個或多個上的至少一部份使得隨後形成的空心區170至少有一部份覆於閘極結構112、114上以提供閘極接觸件176之導電材料172的管道以與閘極結構112、114接觸。在圖示具體實施例中，也移除在閘極結構112、114之間覆於底層源極/汲極接觸件146上的電介質材料162，使得空心區170覆於底層源極/汲極接觸件146上讓閘極接觸件176可提供跨越底層源極/汲極接觸件146的橫向互連。在圖案化該遮罩材料以產生蝕刻遮罩後，用非等向性蝕刻劑選擇性地移除電介質材料162的暴露部份，其係移除電介質材料162的暴露部份直到硬遮罩材料132的表面露出。在這點上，使用對於電介質材料162有 選擇性而不侵蝕硬遮罩材料132的非等向性蝕刻劑化學來非等向性蝕刻電介質材料162的暴露部份，使得硬遮罩材料132起蝕刻終止的作用。在暴露硬遮罩材料132後，進行第二非等向性蝕刻製程以使用對於硬遮罩材料132有選擇性而不侵蝕覆蓋材料160的非等向性蝕刻劑化學來選擇性地移除硬遮罩材料132，而產生圖示於第9圖的半導體設備結構100。應注意，在電介質閘極覆蓋材料形成於導電閘極材料118上的具體實施例中，可進行第三非等向性蝕刻製程以使用最好對於電介質閘極覆蓋材料有選擇性的非等向性蝕刻劑化學來選擇性地移除該電介質閘極覆蓋材料以暴露導電閘極材料118同時至少一部份電介質覆蓋材料160保持完整。
請參考第10圖，閘極接觸件176的製造繼續在空心區170中形成導電材料172。在一示範具體實施例中，導電材料172的形成係藉由共形沉積覆於半導體基板102上的導電金屬材料，例如鎢材料，至選定厚度使得導電材料172填充空心區170至滿足或超過層內電介質材料162之高度的最小高度。如第10圖所示，導電材料172與導電閘極材料118接觸以提供至閘極結構112、114的電氣互連。另外，在圖示具體實施例中，導電材料172藉由跨越底層源極/汲極接觸件146來提供閘極結構112、114之間的橫向互連，同時覆於接觸件146上的覆蓋材料160保持完整以及提供使閘極接觸件176之導電材料172與接觸件146之導電材料148隔離的電介質帽蓋。在形成導電材料172 後，該製程繼續平坦化導電材料172以均勻地移除導電材料172在半導體基板上的部份直到到達電介質材料162以得到與電介質材料162上表面對齊的實質平坦表面174。在形成該等閘極接觸件後，該製程可繼續進行習知的後段(BEOL)製程步驟以用習知方式完成半導體設備結構100的製造。例如，該製程可繼續形成覆於平坦表面174上的層間電介質材料，在層間電介質材料中形成通孔，以及形成覆於層間電介質材料上的金屬互連層(例如，金屬1)，以及重覆這些金屬化步驟直到所有必要金屬互連層已形成。
應注意，雖然第7圖至第10圖圖示在用個別沉積製程步驟形成時的頂層源極/汲極接觸件165、167與閘極接觸件176，但實務上，頂層源極/汲極接觸件165、167與閘極接觸件176可同時形成。例如，在移除電介質材料160、162的暴露部份以形成空心區163、164後，該製程可繼續移除用來形成空心區163、164的蝕刻遮罩，形成暴露覆於閘極結構112、114上之部份電介質材料162的蝕刻遮罩，以及移除電介質材料162的暴露部份以產生對應至要由閘極接觸件176提供之橫向圖案、佈線及/或層間互連的一個或多個空心區170。在形成空心區163、164、170後，頂層源極/汲極接觸件165、167，然後藉由在空心區163、164、170中共形沉積導電金屬材料以及平坦化導電材料以得到與電介質材料162上表面對齊的實質平坦表面，可同時形成閘極接觸件176。
第11圖至第14圖圖示上述製程的替代具體實施例。 在該替代具體實施例中，在形成該層硬遮罩材料132之前，形成電介質閘極覆蓋材料234於導電閘極材料118上。例如，覆蓋材料234可實現為藉由氧化(例如，熱氧化或化學氧化)導電閘極材料118之上表面而形成的氧化物材料。在第3圖的背景下如上述製成覆於源極/汲極區120、122、124、126上的空心區後，藉由沉積導電材料248，例如鎢材料，至選定厚度使得導電材料248部份填充空心區至小於電介質材料128之高度的最大高度來形成底層源極/汲極接觸件242、244、246於該等空心區中。如圖示，形成於該等空心區之中的導電材料248之上表面都低於電介質材料128的上表面。在形成該層導電材料248後，平坦化導電材料248以移除覆於硬遮罩材料132上的導電材料248，而產生第11圖的半導體設備結構200。
此時翻到第12圖，在平坦化導電材料248後，該替代製程繼續共形沉積覆於第11圖之半導體設備結構200上的電介質覆蓋材料260，例如硬遮罩材料或另一適當電介質材料。為了方便，電介質覆蓋材料260在此可替換地稱作硬遮罩材料，不過，應瞭解，實際的具體實施例可使用其他電介質覆蓋材料。在一示範具體實施例中，沉積該層硬遮罩材料260至大於硬遮罩材料132上表面與導電材料248上表面之差的厚度。以此方式，電介質覆蓋材料260填充該等空心區在導電材料248上方的剩餘部份至滿足或超過在閘極結構110、112、114上之硬遮罩材料132的最小高度。在形成該層電介質覆蓋材料260後，平坦化電介 質覆蓋材料260以得到實質平坦表面262，而產生第12圖的半導體設備結構200。
請參考第13圖，在平坦化電介質覆蓋材料260後，半導體設備結構200的製造繼續用類似於以上在第6圖至第8圖之背景下所描述的方式形成導電材料166的頂層源極/汲極接觸件265、267。在這點上，在該製程的替代具體實施例中，當電介質覆蓋材料260與硬遮罩材料132實現為相同的材料(例如，氮化物材料)以及電介質材料162為氧化物材料時，使用對於氧化物材料162有選擇性而不侵蝕氮化物硬遮罩材料132、260的非等向性蝕刻劑化學，可移除氧化物材料162(在形成蝕刻遮罩後)，使得覆於底層源極/汲極接觸件242、244上的硬遮罩材料260在蝕刻上覆電介質材料162後保持完整。在暴露硬遮罩材料132、260後，進行第二非等向性蝕刻製程以選擇性蝕刻硬遮罩材料132、260而不侵蝕電介質閘極覆蓋材料234，使得至少一部份電介質閘極覆蓋材料234保持完整以及使導電閘極材料118與隨後形成之源極/汲極接觸件267的導電材料166隔離。在底層源極/汲極接觸件242、244的導電材料248暴露後，用類似於以上在第8圖之背景下所描述的方式，藉由沉積及平坦化導電材料166來形成頂層源極/汲極接觸件265、267。
請參考第14圖，在平坦化導電材料166後，半導體設備結構200的製造繼續用類似於以上在第9圖至第10圖之背景下所描述的方式形成導電材料172的閘極接觸 件。在該製程的替代具體實施例中，在形成定義要由閘極接觸件提供之橫向圖案、佈線及/或層間互連的蝕刻遮罩後，使用對於電介質材料162有選擇性而不侵蝕硬遮罩材料132、260的非等向性蝕刻劑來非等向性蝕刻電介質材料162以暴露底下硬遮罩材料132、260，使得硬遮罩材料132、260起蝕刻終止的作用。在暴露硬遮罩材料132、260後，進行第二非等向性蝕刻製程以使用對於硬遮罩材料132、260有選擇性而不侵蝕電介質閘極覆蓋材料234的非等向性蝕刻劑化學來選擇性地移除硬遮罩材料132、260。在這點上，由於導電材料248的上表面低於閘極結構110、112、114的上表面，硬遮罩材料260覆於底層源極/汲極接觸件246上的至少一部份在移除閘極結構112、114的硬遮罩材料132後保持完整。在由閘極結構112、114移除露出的硬遮罩材料132後，進行第三非等向性蝕刻製程以使用對於閘極覆蓋材料234有選擇性而不侵蝕覆於底層源極/汲極接觸件246上之剩餘硬遮罩材料260的非等向性蝕刻劑化學來選擇性地移除閘極覆蓋材料234以及暴露導電閘極材料118。在導電閘極材料118暴露後，藉由用類似於以上在第10圖之背景下所描述的方式共形沉積及平坦化導電材料172來形成閘極接觸件276。如第14圖所示，在導電材料172跨越底層源極/汲極接觸件246以提供閘極結構112、114之間的橫向互連時，底層源極/汲極接觸件246上的剩餘硬遮罩材料260保持完整作為隔離底層源極/汲極接觸件246之導電材料248與閘極接觸件276之導電材 料172的電介質帽蓋。
第15圖的橫截面圖圖示可根據本文所述之方法製成的另一半導體設備結構300具體實施例。圖示半導體設備結構300包含隔離區302，例如氧化物材料或另一電介質材料，其用習知方式(例如，STI或另一隔離製程)形成於半導體基板材料102中以隔離有電晶體結構形成於其上之半導體材料102的摻雜區(或擴散區)。在圖示具體實施例中，底層源極/汲極接觸件142、144、146橫向延伸越過隔離區302以在形成於擴散區(用隔離區302隔離)上之電晶體結構的源極/汲極區之間提供橫向層內互連。在圖示具體實施例中，在覆於隔離區302上的電介質材料162中形成閘極接觸件304、306以提供閘極結構110、112、114與隨後形成而覆於基板上的金屬互連層(例如，金屬1)之間的垂直互連，而閘極接觸件306也提供閘極結構112、114之間的橫向互連。如圖示，在上覆隔離區302之底層源極/汲極接觸件142、144、146上的電介質覆蓋材料160係隔離底層源極/汲極接觸件142、144、146與閘極接觸件304、306，從而允許底層源極/汲極接觸件142、144、146在形成於不同擴散區上之不同電晶體結構的源極/汲極區之間提供層內互連以及減少造成閘極接觸件304、306與底層源極/汲極接觸件142、144、146無意中電氣連接(或短路)的風險。對於圖示於第15圖的具體實施例，如上述，在第1圖至第14圖的背景下，在底層源極/汲極接觸件142、144、146與上覆金屬互連層(例如，金屬1)之間可形成上 覆該等擴散區的頂層源極/汲極接觸件。
簡要概述之，描述於本文之製程的優點之一是在底層源極/汲極接觸件上形成電介質帽蓋，從而防止底層源極/汲極接觸件與鄰近閘極接觸件在裝置幾何減少時無意中電氣連接。結果，該等底層源極/汲極接觸件可用來提供層內互連於不同電晶體結構的源極/汲極區之間，以及減少造成毗鄰及/或上覆閘極接觸件與底層源極/汲極接觸件無意中電氣連接(或短路)的風險。
儘管已用上文詳細說明至少一示範具體實施例，然而應瞭解，仍有許多變體。例如，雖然本文是在共形沉積及非等向性蝕刻製程的背景下可描述本發明，然而描述於本文之製程的實際具體實施例可使用其他類型的沉積及蝕刻製程(例如，代替共形沉積的非共形沉積或代替非等向性蝕刻劑的等向性蝕刻劑)。在這點上，應瞭解，示範具體實施例或描述於本文的具體實施例並非旨在以任何方式限制本發明的範疇、適用性或組態。反而，上述詳細說明是要讓熟諳此技術領域者有個方便的發展藍圖用來具體實作該等示範具體實施例。應瞭解，元件的功能及配置可做出不同的改變而不脫離由申請專利範圍定義的範疇，此範疇包括在申請本專利申請案時已知及可預見的等效物。
100、200、300‧‧‧半導體設備結構
102‧‧‧半導體基板
104、106、108‧‧‧電晶體結構
110、112、114‧‧‧閘極結構
116、132‧‧‧電介質材料層
118‧‧‧導電材料層
120、122、124、126‧‧‧摻雜區
128、162‧‧‧電介質材料
130、156、168、174、262‧‧‧實質平坦表面
136、138、140、163、164、170‧‧‧空心區
142、144、146‧‧‧導電接觸件
148、166、172、248‧‧‧導電材料
150、152、154‧‧‧金屬矽化物接觸區
160、260‧‧‧電介質覆蓋材料
165、167‧‧‧源極/汲極接觸件
176‧‧‧導電閘極接觸件
234‧‧‧電介質閘極覆蓋材料
242、244、246‧‧‧底層源極/汲極接觸件
265、267‧‧‧頂層源極/汲極接觸件
276、304、306‧‧‧閘極接觸件
302‧‧‧隔離區
參考以下結合附圖的詳細說明及申請專利範圍可更加完整地了解本發明，圖中類似的元件用相同的元件符號表示。
第1圖至第10圖的橫截面圖根據一個或多個具體實施例圖示半導體設備結構以及用以製造該半導體設備結構的方法；第11圖至第14圖的橫截面圖圖示半導體設備結構的另一具體實施例以及用以製造該半導體設備結構的相關方法；以及第15圖的橫截面圖圖示半導體設備結構的另一示範具體實施例。
100‧‧‧半導體設備結構
102‧‧‧半導體基板
104、106、108‧‧‧電晶體結構
110、112、114‧‧‧閘極結構
116、132‧‧‧電介質材料層
118‧‧‧導電材料層
120、122、124、126‧‧‧摻雜區
128、162‧‧‧電介質材料
142、144、146‧‧‧導電接觸件
148、166、172‧‧‧導電材料
150、152、154‧‧‧金屬矽化物接觸區
160‧‧‧電介質覆蓋材料
165、167‧‧‧源極/汲極接觸件
174‧‧‧實質平坦表面
176‧‧‧導電閘極接觸件

Claims (20)

  1. 一種製造半導體設備結構的方法，該半導體設備結構包含覆於半導體基板上的閘極結構以及形成於該半導體基板中的摻雜區，該方法包括：形成覆於該摻雜區上及由第一電介質材料構成的第一層；形成覆於該第一層上且由第三電介質材料構成的第三層；在該第一層及第三層中形成空心區，其中，該空心區係以該第一層及第三層之邊緣為界並與該邊緣接觸；在該第一層內之空心區中且形成接觸該第一層及第三層之邊緣之第一導電接觸件，該第一導電接觸件係電氣連接至該摻雜區；在該第一導電接觸件上之該第三層內之空心區中形成電介質帽蓋，且該電介質帽蓋接觸該第三層之邊緣；形成覆於該閘極結構及該電介質帽蓋上且由第二電介質材料構成的第二層；以及在該第二層內形成第二導電接觸件，該第二導電接觸件係電氣連接至該閘極結構。
  2. 如申請專利範圍第1項所述之方法，其中：形成該電介質帽蓋包括：氧化形成於該空心區中之該導電接觸件的上表面。
  3. 如申請專利範圍第1項所述之方法，其中：形成該電介質帽蓋包括：形成覆於形成於該空心區 中之該導電材料上且覆於該第三層上的電介質覆蓋材料；形成該導電接觸件包括：共形地沉積覆於該閘極結構、該第一層、該第三層及該空心區上的一層該導電材料；以及平坦化該層導電材料以移除覆於該第三層上之該導電材料的數個部份；以及形成該電介質覆蓋材料包括：共形地沉積覆於該第三層及形成於該空心區中之該導電材料上的一層該電介質覆蓋材料；以及平坦化該層電介質覆蓋材料，以移除覆於該第三層上之電介質覆蓋材料的部分。
  4. 如申請專利範圍第1項所述之方法，其中，形成該第二導電接觸件包括：形成覆於該電介質帽蓋上的該第二導電接觸件之至少一部份。
  5. 如申請專利範圍第1項所述之方法，其中，該第三電介質材料包括硬遮罩材料，且其中，形成該電介質帽蓋包括：形成覆於該第一導電接觸件上之由該硬遮罩材料構成的第四層；以及在形成該第二層之前平坦化該第四層。
  6. 如申請專利範圍第1項所述之方法，其中，形成該第一導電接觸件包括共形地沉積覆於該第三層及該空心區上的一層導電材料；以及 平坦化該層導電材料，以移除該層導電材料覆於該第三層之剩餘部份上的部份。
  7. 如申請專利範圍第6項所述之方法，其中，形成該電介質帽蓋包括：氧化形成於該空心區中之該導電材料的上表面。
  8. 如申請專利範圍第6項所述之方法，其中，形成該電介質帽蓋包括：在平坦化該層導電材料之後，共形地沉積覆於該第三層及形成於該空心區中之該導電材料上的一層電介質覆蓋材料；以及平坦化該層電介質覆蓋材料。
  9. 如申請專利範圍第1項所述之方法，其中，形成該第二導電接觸件包括：移除該第二層覆於該閘極結構上的部份，以暴露該第三層；在移除該第二層覆於該閘極結構上的該部份後，使用對於該第三電介質材料有選擇性而實質不侵蝕該電介質帽蓋的蝕刻劑來移除該第三層覆於該閘極結構上的部份，以暴露該閘極結構；以及在移除該第三層覆於該閘極結構上的部份後，形成覆於該閘極結構上的導電材料。
  10. 如申請專利範圍第1項所述之方法，更包括：在該閘極結構上形成電介質閘極帽蓋；以及在該第二層內形成第三導電接觸件，其中，該第三 導電接觸件係電氣連接該第一導電接觸件且係藉由該電介質閘極帽蓋而電氣隔離該閘極結構。
  11. 一種製造半導體設備結構的方法，該半導體設備結構包含覆於半導體基板上的閘極結構以及形成於該半導體基板中的摻雜區，該方法包括：形成覆於該摻雜區上及由第一電介質材料構成的第一層；移除該第一層之數個部份以形成覆於該摻雜區上的第一空心區；在該第一空心區中形成第一導電接觸件，該第一導電接觸件係電氣連接至該摻雜區；使該第一空心區內之第一導電接觸件凹陷；在該第一導電接觸件上形成電介質帽蓋，其中，該電介質帽蓋係位於至少部分該第一空心區內，且其中，在該第一導電接觸件上形成電介質帽蓋係包括形成覆於該第一導電接觸件上的電介質帽蓋材料；在形成覆於該第一導電接觸件上的電介質帽蓋材料之後，形成覆於該閘極結構及該電介質帽蓋上且由第二電介質材料構成的第二層；以及移除該第二層覆於該閘極結構上的部份，以形成暴露該閘極結構的第二空心區，並使該電介質帽蓋保持完整；以及在該第二空心區中形成第二導電接觸件，該第二導電接觸件係電氣連接至該閘極結構。
  12. 如申請專利範圍第11項所述之方法，更包括在移除該第一層之數個部份之前，形成覆於該閘極結構及該第一層上且由第三電介質材料構成的第三層，其中：移除該第一層之數個部份更包括：移除該第三層覆於該摻雜區上的部份，以形成該第一空心區；形成該第二層包括：形成覆於該第三層及該電介質帽蓋上的該第二層；以及移除該第二層之數個部份更包括：移除該第三層覆於該閘極結構上的部份，以形成暴露該閘極結構的該第二空心區，並使該電介質帽蓋保持完整。
  13. 如申請專利範圍第12項所述之方法，其中，該第三電介質材料包括硬遮罩材料，其中，形成該電介質帽蓋包括：形成覆於該第一導電接觸件上且由該硬遮罩材料構成的第四層；以及在形成該第二層之前，平坦化該第四層。
  14. 如申請專利範圍第12項所述之方法，其中，形成該電介質帽蓋於該第一導電接觸件上包括：形成上表面與該第三層之上表面實質對齊的該電介質帽蓋。
  15. 如申請專利範圍第11項所述之方法，其中，形成該電介質帽蓋於該第一導電接觸件上包括：氧化該第一導電接觸件的上表面。
  16. 一種製造半導體設備結構之方法，該半導體設備結構包含覆於半導體基板上之閘極結構及形成於該半導體基 板中的摻雜區，該方法係包括：形成覆於該摻雜區上之由第一電介質材料構成的第一層；於該閘極結構上形成電介質閘極帽蓋；於該第一層內形成第一導電接觸件，而各該第一導電接觸件係電氣連接至所選擇的摻雜區；在該第一導電接觸件上形成電介質接觸件帽蓋；形成覆於該第一層、該電介質閘極帽蓋及該電介質接觸件帽蓋上之由第二電介質材料構成的第二層；於該第二層內形成閘極接觸件，其中，該閘極接觸件係電氣連接至至少一所選擇的閘極結構，且藉由各電介質接觸件帽蓋而與至少一所選擇的第一導電接觸件電氣隔離；以及於該第二層內形成摻雜區接觸件，其中，該摻雜區接觸件係電氣連接至至少一所選擇的第一導電接觸件，且藉由各電介質閘極帽蓋而與至少一所選擇的閘極結構電氣隔離。
  17. 如申請專利範圍第16項所述之方法，更包括：形成覆於該第一層上之由第三電介質材料構成的第三層；以及實質上對齊該電介質接觸件帽蓋之上表面與該第三層之上表面。
  18. 如申請專利範圍第16項所述之方法，更包括形成覆於該第一層上之由第三電介質材料構成的第三層，其中， 形成該第一導電接觸件包括在該第一層及第三層內形成該第一導電接觸件，且其中，形成該電介質接觸件帽蓋包括於至少部分之該第三層內形成該電介質接觸件帽蓋。
  19. 如申請專利範圍第16項所述之方法，其中，在該第一層內形成該第一導電接觸件係包括移除該第一層的部分，以形成覆於該摻雜區上的空心區，且在該空心區中沉積導電材料，其中，該方法更包括使該空心區內之該第一導電接觸件凹陷，且其中，在該第一導電接觸件上形成電介質接觸件帽蓋包括使該電介質接觸件帽蓋至少部分位於該空心區內。
  20. 如申請專利範圍第16項所述之方法，復包括：在形成該第一導電接觸件之前，形成覆於該電介質閘極帽蓋及該電介質接觸件帽蓋上之由第三電介質材料構成的第三層，其中：在該第一層內形成第一導電接觸件包括移除覆於該摻雜區上之該第一層及第三層的部分，以形成第一空心區，且在該第一空心區中沉積導電材料；形成該第二層包括形成覆於該第三層及該電介質接觸件帽蓋上的第二層；以及形成閘極接觸件包括移除該第二層、該第三層及覆於該至少一所選擇的閘極結構之所選擇電介質閘極帽蓋的部分，以形成暴露該至少一所選擇的閘極結構之第二空心區，並使該電介質接觸件帽蓋保持完整。
TW101126431A 2012-01-06 2012-07-23 具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法 TWI520189B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/345,388 US8765599B2 (en) 2012-01-06 2012-01-06 Semiconductor devices having dielectric caps on contacts and related fabrication methods

Publications (2)

Publication Number Publication Date
TW201330068A TW201330068A (zh) 2013-07-16
TWI520189B true TWI520189B (zh) 2016-02-01

Family

ID=48721517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126431A TWI520189B (zh) 2012-01-06 2012-07-23 具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法

Country Status (3)

Country Link
US (2) US8765599B2 (zh)
CN (1) CN103199063B (zh)
TW (1) TWI520189B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
US8809184B2 (en) * 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9443851B2 (en) * 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9508589B2 (en) * 2014-01-03 2016-11-29 Qualcomm Incorporated Conductive layer routing
FR3018952B1 (fr) * 2014-03-21 2016-04-15 Stmicroelectronics Rousset Structure integree comportant des transistors mos voisins
US9478636B2 (en) * 2014-05-16 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device including source/drain contact having height below gate stack
US10177133B2 (en) 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US10998228B2 (en) 2014-06-12 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect with protection layer
US9679812B2 (en) * 2014-07-24 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned contact
US9799560B2 (en) 2015-03-31 2017-10-24 Qualcomm Incorporated Self-aligned structure
US9576852B2 (en) * 2015-06-26 2017-02-21 GlobalFoundries, Inc. Integrated circuits with self aligned contacts and methods of manufacturing the same
US9564358B1 (en) 2015-09-09 2017-02-07 International Business Machines Corporation Forming reliable contacts on tight semiconductor pitch
US9735242B2 (en) * 2015-10-20 2017-08-15 Globalfoundries Inc. Semiconductor device with a gate contact positioned above the active region
US11088030B2 (en) 2015-12-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10276674B2 (en) 2016-06-28 2019-04-30 Globalfoundries Inc. Method of forming a gate contact structure and source/drain contact structure for a semiconductor device
US10276491B2 (en) * 2016-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and methods thereof
US9881926B1 (en) * 2016-10-24 2018-01-30 International Business Machines Corporation Static random access memory (SRAM) density scaling by using middle of line (MOL) flow
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10211302B2 (en) * 2017-06-28 2019-02-19 International Business Machines Corporation Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
US10797161B2 (en) * 2018-08-14 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor structure using selective forming process
US20210090990A1 (en) * 2019-09-23 2021-03-25 Intel Corporation Contact over active gate structures with metal oxide layers to inhibit shorting
US11257753B2 (en) * 2020-01-21 2022-02-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and method for manufacturing the interconnect structure
KR20220009014A (ko) 2020-07-15 2022-01-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20230008496A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534389B1 (en) * 2000-03-09 2003-03-18 International Business Machines Corporation Dual level contacts and method for forming
AU2001286895A1 (en) * 2000-08-29 2002-03-13 Boise State University Damascene double gated transistors and related manufacturing methods
KR100420120B1 (ko) * 2001-06-07 2004-03-02 삼성전자주식회사 강유전막 커패시터를 갖는 메모리 장치 형성 방법
TWI242797B (en) * 2004-06-01 2005-11-01 Nanya Technology Corp Method for forming self-aligned contact of semiconductor device
US7288451B2 (en) 2005-03-01 2007-10-30 International Business Machines Corporation Method and structure for forming self-aligned, dual stress liner for CMOS devices
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
CN101621030B (zh) * 2008-07-02 2011-01-12 中芯国际集成电路制造(上海)有限公司 具有多晶硅接触的自对准mos结构
JP5278022B2 (ja) 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103199063B (zh) 2015-05-27
CN103199063A (zh) 2013-07-10
US20140264499A1 (en) 2014-09-18
TW201330068A (zh) 2013-07-16
US20130175583A1 (en) 2013-07-11
US9041087B2 (en) 2015-05-26
US8765599B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI520189B (zh) 具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法
US10937694B2 (en) Chamferless via structures
US20200411414A1 (en) Through semiconductor via structure with reduced stress proximity effect
TWI681506B (zh) 場效電晶體元件及其製造方法
US9953857B2 (en) Semiconductor device with buried local interconnects
US20210375760A1 (en) Metal Line Structure and Method
TWI462188B (zh) 具有通觸點的半導體裝置及相關的製造方法
CN113658868B (zh) 半导体元件及其制作方法
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
KR102568602B1 (ko) 반도체 디바이스 및 방법
US20170170118A1 (en) Local interconnect structure including non-eroded contact via trenches
US8541311B2 (en) Integrated circuit fabrication methods utilizing embedded hardmask layers for high resolution patterning
JP2009260184A (ja) 半導体装置及び半導体装置の製造方法
KR20140024634A (ko) 반도체 소자의 제조 방법
US20170018459A1 (en) Interconnect structure including middle of line (mol) metal layer local interconnect on etch stop layer
TW201802880A (zh) 用以形成交叉耦接接觸之裝置及方法
KR101541437B1 (ko) 로컬 컨택들을 구비한 반도체 디바이스를 제조하는 방법
TWI713143B (zh) 半導體結構及其製造方法
KR102167618B1 (ko) 배선 형성 방법
JP2009239302A (ja) 半導体装置
JP2006269766A (ja) 半導体装置及びその製造方法
JP2014027110A (ja) 半導体装置の製造方法
JP2014053372A (ja) 半導体装置の製造方法
KR20110108546A (ko) 다마신 공정을 이용한 반도체장치 제조 방법
JP2015192011A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees