DE102004014676B4 - Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung - Google Patents

Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung Download PDF

Info

Publication number
DE102004014676B4
DE102004014676B4 DE102004014676A DE102004014676A DE102004014676B4 DE 102004014676 B4 DE102004014676 B4 DE 102004014676B4 DE 102004014676 A DE102004014676 A DE 102004014676A DE 102004014676 A DE102004014676 A DE 102004014676A DE 102004014676 B4 DE102004014676 B4 DE 102004014676B4
Authority
DE
Germany
Prior art keywords
layer
auxiliary
well
circuit arrangement
auxiliary well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004014676A
Other languages
English (en)
Other versions
DE102004014676A1 (de
Inventor
Olaf Heitzsch
Klaus Goller
Marion Nichterwitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004014676A priority Critical patent/DE102004014676B4/de
Priority to CN200580009586.7A priority patent/CN100492636C/zh
Priority to PCT/EP2005/051362 priority patent/WO2005093832A1/de
Publication of DE102004014676A1 publication Critical patent/DE102004014676A1/de
Priority to US11/527,736 priority patent/US7795105B2/en
Application granted granted Critical
Publication of DE102004014676B4 publication Critical patent/DE102004014676B4/de
Priority to US12/854,676 priority patent/US8901737B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zum Herstellen einer integrierten Schaltungsanordnung (10) mit Hilfsvertiefung (24), bei dem die folgenden Schritte ausgeführt werden:
Erzeugen mindestens einer Nutzvertiefung (20) und mindestens einer Hilfsvertiefung (24) in einem Substrat,
wobei das Substrat ein Halbleitersubstrat und eine dielektrische Schicht (16) enthält, wobei die Nutzvertiefung (20) und die Hilfsvertiefung (24) in der dielektrischen Schicht (16) angeordnet werden,
Aufbringen einer Füllschicht auf das mit der Nutzvertiefung (20) und mit der Hilfsvertiefung (24) versehene Substrat, wobei in die Nutzvertiefung (20) und in die Hilfsvertiefung (24) Füllmaterial (52, 56) eingebracht wird,
Planarisieren der Füllschicht, wobei Füllmaterial (52) in der Nutzvertiefung (20) und Füllmaterial (56) in der Hilfsvertiefung (24) verbleibt,
selektives Entfernen zumindest eines Teils des Füllmaterials (56) in der Hilfsvertiefung (24) nach dem Planarisieren, wobei aus der Nutzvertiefung (20) kein Füllmaterial (52) entfernt wird,
Aufbringen einer Deckschicht (150) nach dem selektiven Entfernen, wobei ein Teil der Deckschicht...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit mindestens einer Hilfsvertiefung. Die Hilfsvertiefung oder eine durch die Hilfsvertiefung hervorgerufene Topologie werden als Ausrichtmarken verwendet.
  • Eine Ausrichtmarke kann zum Ausrichten einer Maske bezüglich der integrierten Schaltungsanordnung dienen. In diesem Fall wird von einem Alignment gesprochen. Die Form der Alignment-Marken hängt vom Hersteller der zum Bestrahlen verwendeten Bestrahlungsanlage ab, beispielsweise vom Hersteller einer Belichtungsanlage. Alignment-Marken enthalten beispielsweise mehrere parallel zueinander angeordnete Streifen gleicher oder unterschiedlicher Länge. Um gleichzeitig ein Alignment in eine x-Richtung und eine dazu im rechten Winkel liegende y-Richtung vorzunehmen, enthält eine Alignment-Marke beispielsweise abgewinkelte Streifen. Alternativ werden für jede Ausrichtrichtung separat Marken hergestellt.
  • Die Ausrichtmarke kann auch zur Kontrolle der Lage eines entwickelten Resists auf der integrierten Schaltungsanordnung dienen. In diesem Fall wird von einer Overlay-Marke gesprochen. Beispielsweise hat die Overlay-Marke die Form eines Rechtecks oder eines Rahmens. Bei der Prüfung der Lage des belichteten Resists, beispielsweise eines Fotolacks, wird beispielsweise ein sogenanntes Box-in-Box-Verfahren eingesetzt, bei dem entweder der Versatz einer rechteckförmigen Overlay-Marke zu einer Rahmenstruktur in einer tieferliegenden Lage oder der Versatz einer rahmenförmigen Overlay-Marke zu einer rechteckförmigen Struktur in einer tieferen Lage ermittelt wird. Überschreitet der Versatz in einer Richtung einen vorgegebenen Toleranzwert, so wird der bereits entwickelte Lack nicht für einen Ätzvorgang verwendet. Der entwickelte Lack wird entfernt und nach dem Aufbringen eines Resists wird die Belichtung und die Entwicklung wiederholt.
  • Die Druckschrift DE 199 03 196 A1 weist ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit Hilfsvertiefung auf, bei dem Füllmaterial in eine Nutzvertiefung und eine Hilfsvertiefung eingebracht wird. Nach dem anschließenden Planarisieren, bei dem sowohl in der Nutz- als auch in der Hilfsvertiefung Füllmaterial verbleibt, erfolgt ein selektives entfernen eines Teils dessen in der Hilfsvertiefung.
  • Bei dem in der Druckschrift DE 100 25 209 A1 offenbarten Verfahren wird dotiertes Poly-Silizium in die Nutz- und Hilfsvertiefung eingebracht und anschließend geätzt. Durch die anschließende Abscheidung eines Barrierenmetalls entsteht eine Aussparung in dessen Oberfläche, die als Positionsprüfmarke in einem späteren Belichtungsprozess genutzt werden kann.
  • In der Druckschrift US 2001/0045651 A1 wird hingegen eine integrierte Schaltungsanordnung mit einer Leitbahn aus Aluminium und einer als Via ausgebildeten Nutzvertiefung sowie einer Metalllage, die Leitbahnen aus Kupfer enthält, offenbart, so dass das Füllmaterial aus Kupfer oder einer Kupferlegierung besteht.
  • Im Zusammenhang mit einer Planarisierung beim Herstellen der integrierten Schaltungsanordnung entsteht eine ebene Fläche, so dass topologiehaltige Ausrichtmarken fehlen. Wird zudem nach dem Planarisieren auf die planare Fläche eine optisch nicht oder nur unzureichend durchdringbare Schicht aufgebracht, so lassen sich auch bereits in einem früheren Verfahrensschritt gefertigte Ausrichtmarken nicht mehr verwenden.
  • Es ist Aufgabe der Erfindung, ein einfaches Verfahren zur Herstellung einer integrierten Schaltungsanordnung anzugeben, wobei das Verfahren insbesondere kleine Justagetoleranzen zwischen Elementen verschiedener Lagen der integrierten Schaltungsanordnung ermöglichen soll. Außerdem soll eine integrierte Schaltungsanordnung angegeben werden.
  • Die auf das Verfahren bezogene Aufgabe wird durch eine integrierte Schaltungsanordnung mit den im Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
  • Die Erfindung geht von der Überlegung aus, dass Justagefehler dann besonders klein sind, wenn trotz des Planarisierens und der nachfolgenden Abscheidung einer optisch nicht durchdringbaren Schicht Ausrichtmarken verwendet werden können, deren Lage bereits vor dem Planarisieren festgelegt war. Mit jeder Maske ist nämlich ein Justagefehler verbunden. Wenn die Justage direkt auf die Vorebene erfolgt, dann geht dieser Justagefehler nur einmalig in den resultierenden Gesamtfehler (Δf) ein. Muss dagegen eine zusätzliche Maske zwischen zwei einander benachbarten Ebenen eingeführt werden, so resultiert daraus ein Fehler von 1,41 × Δf.
  • Deshalb werden bei dem erfindungsgemäßen Verfahren die folgenden Schritte ausgeführt:
    • – Erzeugen mindestens einer Nutzvertiefung und mindestens einer Hilfsvertiefung in einem Substrat,
    • – Aufbringen einer Füllschicht auf das mit der Nutzvertiefung und mit der Hilfsvertiefung versehene Substrat, wobei in die Nutzvertiefung und in die Hilfsvertiefung Füllmaterial eingebracht wird,
    • – Planarisieren des Füllmaterials, wobei Füllmaterial in der Nutzvertiefung und in der Hilfsvertiefung verbleibt, und
    • – selektives Entfernen des Füllmaterials in der Hilfsvertiefung nach dem Planarisieren, wobei aus der Nutzvertiefung kein Füllmaterial entfernt wird.
  • Durch diese Verfahrensschritte wird erreicht, dass die Hilfsvertiefung trotz des Planarisierens als Ausgangspunkt für eine Topologiebildung nach dem Abscheiden einer Schicht genutzt werden kann, insbesondere einer optisch nicht durchdringbaren Schicht. Außerdem wird durch die angegebene Folge von Verfahrensschritten erreicht, dass das Planarisieren vor dem selektiven Entfernen ausgeführt wird. Dadurch ist beim Planarisieren eine Oberfläche mit einer geringen Topologie gegeben. Außerdem wird verhindert, dass beim Planarisieren Abrieb oder sonstige Verschmutzungen in die Nutzvertiefung gelangen. Solche Verschmutzungen wären schwierig zu entfernen und würden bei Verbleiben in der Hilfsvertiefung deren Funktion als Ausrichtmarke beeinträchtigen. Ein zum selektiven Entfernen dienendes Resist, z. B. ein Fotolack, behindert auf Grund der angegebenen Reihenfolge der Verfahrensschritte das Planarisieren ebenfalls nicht.
  • Bei einer Weiterbildung des erfindungsgemäßen Verfahrens wird die Hilfsvertiefung oder eine auf der Hilfsvertiefung entstehende Topologie als Ausrichtmarke beim Strukturieren einer Schicht verwendet, die nach dem selektiven Entfernen aufgebracht wird.
  • Bei einer nächsten Weiterbildung wird das Planarisieren chemisch-mechanisch durchgeführt, wobei ein Polierpad und eine Polierflüssigkeit verwendet werden. Das chemisch-mechanische Polieren (CMP) wird insbesondere bei Füllmaterialien aus Kupfer oder aus einer Kupferlegierung angewendet. Alternativ kann als Füllmaterial, insbesondere bei Vertiefungen in einem Halbleitersubstrat, beispielsweise in einem Siliziumsubstrat, ein dielektrisches Füllmaterial verwendet werden, insbesondere ein Oxid.
  • Bei einer nächsten Weiterbildung wird nach dem selektiven Entfernen eine Deckschicht aufgebracht, wobei ein Teil der Deckschicht in der Hilfsvertiefung abgelagert wird, jedoch nicht in der Nutzvertiefung. Ist die Deckschicht metallhaltig oder siliziumhaltig, so kann sie von Licht nicht oder nur in einem sehr engen Frequenzbereich durchdrungen werden. Die durch das erfindungsgemäße Verfahren erreichten Vorteile sind deshalb im Vergleich zu anderen Verfahren oder anderen Materialien besonders hoch.
  • Bei einer nächsten Weiterbildung wird die Deckschicht mit einem fotolithografischen Verfahrens strukturiert, wobei die durch die Hilfsvertiefung in der Deckschicht entstandene Topologie als Ausrichtmarke verwendet wird. Diese Weiterbildung ist insbesondere dann geeignet, wenn nach einer Kupfer-Metalllage oder einer Kupferviafüllung eine Aluminiumlage aufgebracht wird, beispielsweise eine oberste Aluminiumlage, auf der im Vergleich zu Kupfer besser gebondet werden kann.
  • Bei einer nächsten Weiterbildung wird das selektive Entfernen durch Aufbringen einer Resistschicht, Bestrahlen der Resistschicht und Entwickeln der Resistschicht sowie anschließendem trocken-chemischen oder nass-chemischen Ätzen durchgeführt. Nach dem Entwickeln der Resistschicht liegt nur die Hilfsvertiefung, aber nicht die Nutzvertiefung frei. Das Ausrichten zum Bestrahlen der Resistschicht bzw. zum Kontrollieren der Lage der entwickelten Resistschicht lässt sich mit optischen Verfahren leicht durchführen, da die Resistschicht für einen größeren Lichtbereich durchlässig ist. Jedoch sind bei einer Ausgestaltung die Justagetoleranzen im Vergleich zu mindestens einer anderen Justage beim Herstellen der integrierten Schaltungsanordnung um mindestens den Faktor 3 höher, da ja nur Gebiete unterschieden werden sollen, in denen Hilfsvertiefungen liegen bzw. in denen Nutzvertiefungen liegen. Nutzvertiefungen werden großflächig abgedeckt. Hilfsvertiefungen bleiben großflächig offen.
  • Bei einer nächsten Weiterbildung wird das Füllmaterial aus der Hilfsvertiefung nasschemisch entfernt, vorzugsweise mit verdünnter Schwefelsäure-Peroxid-Mischung oder durch eine DSP-Chemie (verdünnte Schwefelsäure-Peroxid-Mischung mit Flusssäure HF im ppm-Bereich). Die genannten Ätzchemien sind bei Raumtemperatur oder höheren Temperaturen für das selektive Entfernen von Kupfer oder einer Kupferlegierung zu einem Liner aus Tantalnitrid geeignet.
  • Bei der Erfindung wird das Füllmaterial vollständig aus der Hilfsvertiefung entfernt. Durch diese Maßnahme wird erreicht, dass die durch die Hilfsvertiefung hervorgerufenen Topologieunterschiede möglichst groß sind.
  • Bei einer nächsten Weiterbildung ist das Substrat ein Halbleitersubstrat, in dem die Nutzvertiefung und die Hilfsvertiefung angeordnet sind. Die Nutzvertiefung und auch die Hilfsvertiefung sind beispielsweise Isoliergräben, die zum elektrischen Isolieren von Bauelementen der integrierten Schaltungsanordnung dienen. Alternativ enthält das Substrat ein Halbleitersubstrat und eine dielektrische Schicht, wobei die Nutzvertiefung und die Hilfsvertiefung in der dielektrischen Schicht angeordnet sind. Die dielektrische Schicht ist beispielsweise zwischen zwei Metalllagen angeordnet.
  • Die Erfindung betrifft außerdem eine integrierte Schaltungsanordnung mit einer Verdrahtungsvertiefung und einer Hilfs vertiefung in einer dielektrischen Schicht. Die Verdrahtungsvertiefung enthält bspw. ein Metall, das im Betrieb der Schaltungsanordnung von Strom durchflossen ist, beispielsweise Kupfer oder eine Kupferlegierung mit mindestens 50 Atomprozent Kupfer oder Wolfram. Die Hilfsvertiefung enthält bspw. ebenfalls ein Metall, das jedoch im Betrieb der Schaltungsanordnung nicht von einem elektrischen Strom durchflossen wird, weil die Hilfsvertiefung nur als Ausrichtmarke bei der Herstellung der integrierten Schaltungsanordnung dient.
  • Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
  • 1 bis 5 Herstellungsstufen bei der Herstellung einer integrierten Schaltungsanordnung.
  • Eine noch unvollständige integrierte Schaltungsanordnung 10 enthält ein in 1 nicht dargestelltes Halbleitersubstrat, beispielsweise ein einkristallines Siliziumsubstrat, in dem eine Vielzahl von elektronischen Bauelementen ausgebildet sind, beispielsweise Transistoren. Eine Metalllage 12 enthält Leitbahnen aus Metall, beispielsweise eine Leitbahn 14. Die Leitbahnen 14 der Metalllage 12 sind in einer Ebene angeordnet.
  • Beispielsweise besteht die Leitbahn 14 aus Kupfer oder einer Kupferlegierung mit mehr als 90 Atomprozent Kupfer. Alternativ bestehen die Leitbahnen 14 der Metalllage 12 aus Aluminium oder einer Aluminiumlegierung mit mehr als 90% Aluminium.
  • Nach dem Strukturieren der Metalllage 12, beispielsweise in einem trocken-chemischen Ätzprozess oder mit Hilfe eines Poliervorgangs, wurde eine Isolierlage 16 aufgebracht, die auch als Zwischenlagendielektrikum (ILD – Interlayer Dielectric) bezeichnet wird. Die Isolierlage 16 enthält beispielsweise Siliziumdioxid und hat eine Dicke von beispielsweise 500 nm, insbesondere größer als 300 nm.
  • Nach dem Herstellen der Isolierlage 16 wurde auf die Isolierlage 16 eine Resistschicht 18 aufgebracht, bestrahlt und entwickelt, wobei Aussparungen 20 bis 26 erzeugt worden sind. Zum Ausrichten einer beim Bestrahlen der Resistschicht 18 verwendeten Fotomaske und zum Kontrollieren der Lage des entwickelten Resists wurden Ausrichtmarken verwendet, die unterhalb der Isolierlage 16 oder in der Metalllage 12 liegen. Die Ausrichtung bzw. die Kontrolle sind unkritisch, da die Isolierlage 16 optisch durchlässig ist.
  • In einem anschließenden Ätzprozess, beispielsweise in einem trocken-chemischen Ätzprozess wurden die Aussparungen 20 bis 26 in die Isolierlage 16 hinein vertieft. Die Aussparungen 20 und 22 in der Isolierlage 16 dienen beispielsweise der Aufnahme von sogenannten Vias und haben einen Durchmesser von beispielsweise 200 nm, insbesondere kleiner als 500 nm. Dagegen dienen in der Isolierlage 16 erzeugten Aussparungen 24 und 26 bzw. die durch die Aussparungen 24 und 26 hervorgerufenen Höhenunterschiede als Ausrichtmarken. Beispielsweise hat die Aussparung 24 einen rechteckförmigen Querschnitt mit einer Länge größer 10 μm und einer Breite größer 3 μm. Im Ausführungsbeispiel ist die Aussparung 24 20 μm lang und 5 μm breit.
  • Die Aussparung 26 hat die gleichen Abmessungen wie die Aussparung 24. Die Aussparungen 20 und 22 enden auf der Leitbahn 14. Auch für die Aussparungen 24 und 26 kann die Metalllage 12 als Stopplayer benutzt werden. Damit kann eine definierte Tiefe der Hilfsvertiefungen eingestellt werden. Der Boden der Aussparungen 24 und 26 befindet sich etwa auf der Höhe der Leitbahn 14 in der Isolierlage 16. Die Tiefe der Aussparungen 24 und 26 beträgt beispielsweise 600 nm, ist allerdings bei fehlender Metallisierungslage 12 auch tiefer
  • Wie weiter in 2 dargestellt, werden nach dem Trockenätzen der Isolierlage 16 die Reste der Resistschicht 18 entfernt. Anschließend wird eine Linerschicht 50 aufgesputtert, die beispielsweise aus Tantalnitrid besteht und eine Dicke von 70 nm hat. Die Linerschicht 50 lagert sich außerhalb der Aussparungen 20 bis 26, an den Seitenwänden der Aussparungen 20 bis 26 und an den Böden der Aussparungen 20 bis 26 ab. Anschließend wird Kupfer abgeschieden, beispielsweise mit Hilfe eines galvanischen Verfahrens. Dabei lagert sich Kupfer sowohl außerhalb der Aussparungen 20 bis 26 als auch innerhalb der Aussparungen 20 bis 26 ab. Im Ausführungsbeispiel sind die Aussparungen 20 bis 26 nach dem Ablagern des Kupfers vollständig gefüllt.
  • Mit Hilfe eines anschließenden chemisch-mechanischen Polierens wird das Kupfer außerhalb der Aussparungen 20 bis 26 von der Linerschicht 50 entfernt. Bspw. dient die Linerschicht 50 beim chemisch-mechanischen Polieren als Stoppschicht. Diese Stoppschicht wird in einem weiteren Schritt ebenfalls über ein chemisch-mechanisches Polieren entfernt.
  • Nach dem Polieren gibt es in den Aussparungen 20 und 22 Viafüllungen 52, 54. In den Aussparungen 24 und 26 befinden sich Füllungen 56, 58 aus Kupfer. Die Füllungen 52 bis 58 füllen die Aussparungen 20 bis 26 vollständig aus.
  • Obwohl an Hand der 1 bis 5 ein einfaches Damascene-Verfahren erläutert wird, lassen sich die erläuterten Verfahrensschritte auch bei einem dualen Damascene-Verfahren durchführen. Bei einem dualen Damascene-Verfahren werden Kupferleitbahnen und Kupfervias gleichzeitig hergestellt.
  • Wie in 3 dargestellt, wird nach dem Polieren eine Resistschicht 100 aufgebracht, belichtet und entwickelt, wobei in der Resistschicht 100 Aussparungen 102 und 104 erzeugt werden, deren Boden an die Öffnung der Aussparung 24 bzw. an die Öffnung der Aussparung 26 grenzt. Nach dem Entwickeln der Resistschicht 100 sind die Viafüllungen 52 und 54 von der Resistschicht 100 bedeckt, während die Füllungen 56 und 58 am Boden der Aussparung 102 bzw. 104 freiliegen.
  • Die Ausrichtung der Maske zum Bestrahlen der Resistschicht 100 ist wiederum unproblematisch, da die Resistschicht 100 optisch gut durchlässig ist. Beispielsweise können die Füllungen 56 und 58 zum Ausrichten („Alignment") verwendet werden. Ein Toleranzbereich T1 für die linke Seitenfläche 106 eines zwischen den Aussparungen 24 und 26 liegenden Resistbereichs 108 beträgt beispielsweise mehr als 400 nm und ist somit erheblich größer als die sonst üblichen Toleranzen für das Alignment bzw. für die Kontrolle der Overlay-Messungen von 50 nm bis 200 nm.
  • Bei einer alternativen Ausgestaltung wird kein Alignment bei der Belichtung der Resistschicht 100 durchgeführt. Dies ist möglich, wenn Toleranzen von beispielsweise 1 μm zulässig sind, weil die Aussparungen 24 und 26 in einem solchen Abstand von anderen Strukturen der integrierten Schaltungsanordnung entfernt sind.
  • Nach dem Entwickeln der Resistschicht 100 werden die Füllungen 56 und 58 aus den Aussparungen 24 und 26 entfernt, so dass in den Aussparungen 24 und 26 nur noch die Linerschicht 50 verbleibt. Alternativ wird aber auch die Linerschicht 50 mit entfernt. Im Ausführungsbeispiel werden die Füllungen 56 und 58 mit einer der oben genannten Ätzchemie entfernt. Anschließend werden die auf der Isolierlage 16 verbliebenen Reste der Resistschicht 100 entfernt.
  • Wie weiter in 4 dargestellt, wird nach dem Entfernen der Reste der Resistschicht 100 eine Metalllage 150 aufgebracht, z. B. durch Aufsputtern einer Aluminiumlage mit einer Dicke von 3 μm (Mikrometer) oder größer als 500 nm (Nanometer). Die Dicke der Metalllage 150 wird auf die Breite der Aussparungen 24 und 26 abgestimmt, um in der Folgeebene 150 eine hinreichend gute Topologie zur Verfügung stellen zu können.
  • Nach dem Aufsputtern der Metalllage 150 wird eine Resistschicht 160 auf die Metalllage 150 aufgebracht, bestrahlt und entwickelt, wobei Aussparungen 162 bis 168 entstehen. Beim Ausrichten der zum Belichten der Resistschicht 160 benutzten Maske werden die Vertiefungen 152 und 154 verwendet. Die Ausrichtung wird nach dem Entwickeln der Resistschicht 160 mit Hilfe von Resiststrukturen 170 und 172 geprüft, die sich zwischen den Aussparungen 24 und 26 befinden, wobei die Resiststruktur 170 näher an der Vertiefung 152 und die Resiststruktur 172 näher an der Vertiefung 154 liegt. Mit Hilfe eines optischen Verfahrens wird ein Abstand a in x-Richtung zwischen dem Zentrum der Vertiefung 152 und dem Zentrum der Resiststruktur 170 ermittelt. Ebenso wird ein Abstand b zwischen dem Zentrum der Vertiefung 154 und dem Zentrum der Resiststruktur 172 ermittelt. Sind die ermittelten Abstände a und b gleich, so liegt ein idealer Wert für die Overlay-Messung vor. Analoges gilt für die Ausrichtung in y-Richtung. Abweichungen im Bereich von + bzw. –50 nm werden beispielsweise pro Orientierung zugelassen. Werden diese Toleranzen überschritten, so muss eine neue Resistschicht 160 aufgebracht werden. Die entwickelte Resistschicht 160 enthält außerdem eine Resiststruktur 174, die sich oberhalb der Aussparungen 20 und 22 befindet.
  • Nach erfolgreicher Overlay-Messung wird die Metalllage 150 unter Verwendung der entwickelten Resistschicht z. B. nasschemisch oder trockenchemisch strukturiert, siehe 5. Dabei entstehen in der Metalllage eine Vielzahl von Leitbahnen, beispielsweise eine Leitbahn 200, die an die Viafüllungen 52 und 54 angrenzt. Unterhalb der Resiststrukturen 170, 172 bzw. in den Aussparungen 24 und 26 entstehen Metallstrukturen 202, 204 bzw. 206, 208, welche die Funktion der entwickelten Schaltungsanordnung 10 nicht beeinflussen.
  • Die Herstellung der integrierten Schaltungsanordnung 10 wird dann fortgesetzt, beispielsweise mit der Herstellung weiterer Isolierlagen und Metalllagen oder mit dem Aufbringen von Passivierungslagen, falls die Metalllage 150 die oberste bzw. am weitesten entfernte Metalllage der integrierten Schaltungsanordnung ist.
  • Wie an Hand der 1 bis 5 erläutert worden ist, wirkt sich ein Justagefehler einer Maske zum Belichten der Resistschicht 100 nicht auf den Gesamtversatzfehler Aluminiumebene 150 bezüglich Kupferebene aus, da mit dieser Hilfsmaske nur bereits vorhandene Ausrichtmarken 24, 26 freigelegt werden, die bereits in der Kontaktlochebene bzw. in der Viaebene erzeugt worden sind. Die freigelegte Topologie generiert Vertiefungen 152, 154, die auf bzw. über der Metalllage 150 abgebildet werden.
  • Durch die direkte Justage einer Maske zum Strukturieren einer Aluminiumschicht relativ zu Marken 24, 26, die in der vorangegangenen Kontaktlochebene erzeugt worden sind, reduziert sich der Gesamtfehler deutlich. Damit wird ein Verfahren zur direkten Justage beim Übergang von Kupfer nach Aluminium angegeben. Außer bei Kupfertechnologien, die den Übergang auf eine Aluminiumebene betreffen, ist das Verfahren aber auch bei anderen Metallisierungsmaterialien oder bei anderen leitfähigen Materialien anwendbar.
    • 10
    Schaltungsanordnung
    12
    Metalllage
    14
    Leitbahn
    16
    Isolierlage
    18
    Resistschicht
    20 bis 26
    Aussparung
    50
    Linerschicht
    52, 54
    Viafüllung
    56, 58
    Füllung
    100
    Resistschicht
    102, 104
    Aussparung
    T1
    Toleranzbereich
    106
    Seitenfläche
    108
    Resistbereich
    150
    Metalllage
    152, 154
    Vertiefung
    160
    Resistschicht
    162 bis 168
    Aussparung
    170, 172
    Resiststruktur
    a, b
    Abstand
    174
    Resiststruktur
    200
    Leitbahn
    202 bis 208
    Metallstruktur

Claims (12)

  1. Verfahren zum Herstellen einer integrierten Schaltungsanordnung (10) mit Hilfsvertiefung (24), bei dem die folgenden Schritte ausgeführt werden: Erzeugen mindestens einer Nutzvertiefung (20) und mindestens einer Hilfsvertiefung (24) in einem Substrat, wobei das Substrat ein Halbleitersubstrat und eine dielektrische Schicht (16) enthält, wobei die Nutzvertiefung (20) und die Hilfsvertiefung (24) in der dielektrischen Schicht (16) angeordnet werden, Aufbringen einer Füllschicht auf das mit der Nutzvertiefung (20) und mit der Hilfsvertiefung (24) versehene Substrat, wobei in die Nutzvertiefung (20) und in die Hilfsvertiefung (24) Füllmaterial (52, 56) eingebracht wird, Planarisieren der Füllschicht, wobei Füllmaterial (52) in der Nutzvertiefung (20) und Füllmaterial (56) in der Hilfsvertiefung (24) verbleibt, selektives Entfernen zumindest eines Teils des Füllmaterials (56) in der Hilfsvertiefung (24) nach dem Planarisieren, wobei aus der Nutzvertiefung (20) kein Füllmaterial (52) entfernt wird, Aufbringen einer Deckschicht (150) nach dem selektiven Entfernen, wobei ein Teil der Deckschicht (150) in der Hilfsvertiefung (4) abgelagert wird, wobei zwischen der dielektrischen Schicht und dem Halbleitersubstrat eine Metalllage (12) angeordnet wird, wobei die Deckschicht (150) aus Aluminium oder einer Aluminiumlegierung mit mindestens 50 Atomprozent Aluminium besteht, und wobei die Nutzvertiefung (20) ein Via ist, und wobei das Füllmaterial (56) vollständig aus der Hilfsvertiefung (24) entfernt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine auf der Hilfsvertiefung (24) entstehende Topologie (152, 154) als Ausrichtmarke beim Strukturieren einer Schicht (150) verwendet wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Planarisieren durch chemisch-mechanisches Polieren erfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Deckschicht (150) nicht in der Nutzvertiefung (20) abgelagert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Schritt: Strukturieren der Deckschicht (150) mit einem fotolithografischen Verfahren, wobei die durch die Hilfsvertiefung (24) in der Deckschicht (150) entstandene Topologie (152, 154) als Ausrichtmarke verwendet wird, insbesondere beim Bestrahlen eines Resists (150) oder beim Prüfen der Lage des entwickelten Resists (170, 172).
  6. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die beim selektiven Entfernen durchgeführten Schritte Aufbringen einer Resistschicht (100), Bestrahlen der Resistschicht (100), Entwickeln der Resistschicht (100), wobei die Hilfsvertiefung (24) freigelegt wird und die Nutzvertiefung (20) bedeckt bleibt.
  7. Verfahren nach Anspruch 6, gekennzeichnet durch den Schritt: Nass-chemisches Entfernen von Füllmaterial (56) aus der Hilfsvertiefung (24), vorzugsweise mit einer verdünnten Schwefelsäure-Peroxid-Mischung oder durch eine DSP-Chemie.
  8. Verfahren nach Anspruch 6 oder 7, gekennzeichnet durch Ausrichten einer Maske und der Resistschicht (100) vor dem Bestrahlen mit einer Toleranz größer als 200 Nanometer.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Füllmaterial (56) selektiv zu einer Linerschicht (50) entfernt wird, wobei die Linerschicht (50) vorzugsweise Tantalnitrid enthält oder aus Tantalnitrid besteht.
  10. Integrierte Schaltungsanordnung (10), mit einem Substrat, das ein Halbleitermaterial und eine dielektrische Schicht (16) enthält, mit mindestens einer in der dielektrischen Schicht (16) angeordneten Nutzvertiefung (20), die ein Füllmaterial enthält, das im Betrieb der Schaltungsanordnung (10) von einem Strom durchflossen wird, mit mindestens einer in der dielektrischen Schicht (16) angeordneten Hilfsvertiefung (24), die ein elektrisch leitfähiges Material einer strukturierten Deckschicht (150) enthält, das im Betrieb der Schaltungsanordnung nicht von einem elektrischen Strom durchflossen wird und das die Funktion der Schaltungsanordnung nicht beeinflusst, wobei ein Teil der Deckschicht (150) in der Hilfsvertiefung angeordnet ist, wobei zwischen der dielektrischen Schicht und dem Halbleitersubstrat eine Metalllage (12) angeordnet ist, wobei das Füllmaterial aus Kupfer oder aus einer Kupferlegierung mit mindestens 50 Atomprozent Kupfer besteht, und wobei die Deckschicht (150) aus Aluminium oder einer Aluminiumlegierung mit mindestens 50 Atomprozent Aluminium besteht, und wobei die Nutzvertiefung (20) ein Via ist, und wobei das Füllmaterial (56) vollständig aus der Hilfsvertiefung (24) entfernt ist.
  11. Schaltungsanordnung (10) nach Anspruch 10, dadurch gekennzeichnet, dass die Hilfsvertiefung (24) nicht an eine Leitbahn (14) grenzt, die zwischen der Hilfsvertiefung (24) und dem Halbleitersubstrat angeordnet ist.
  12. Schaltungsanordnung (10) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Hilfsvertiefung (24) eine Ausrichtmarke ist.
DE102004014676A 2004-03-25 2004-03-25 Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung Expired - Fee Related DE102004014676B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004014676A DE102004014676B4 (de) 2004-03-25 2004-03-25 Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
CN200580009586.7A CN100492636C (zh) 2004-03-25 2005-03-23 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置
PCT/EP2005/051362 WO2005093832A1 (de) 2004-03-25 2005-03-23 Verfahren zum herstellen einer integrierten schaltungsanordnung mit hilfsvertiefung, insbesondere mit ausrichtmarken, und integrierte schaltungsanordnung
US11/527,736 US7795105B2 (en) 2004-03-25 2006-09-25 Method for producing an integrated circuit assembly with an auxiliary indentation, particularly with aligning marks, and an integrated circuit arrangement
US12/854,676 US8901737B2 (en) 2004-03-25 2010-08-11 Integrated circuit arrangement with an auxiliary indentation, particularly with aligning marks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014676A DE102004014676B4 (de) 2004-03-25 2004-03-25 Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE102004014676A1 DE102004014676A1 (de) 2005-10-20
DE102004014676B4 true DE102004014676B4 (de) 2009-05-14

Family

ID=34963341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014676A Expired - Fee Related DE102004014676B4 (de) 2004-03-25 2004-03-25 Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung

Country Status (4)

Country Link
US (2) US7795105B2 (de)
CN (1) CN100492636C (de)
DE (1) DE102004014676B4 (de)
WO (1) WO2005093832A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US8466569B2 (en) * 2008-04-01 2013-06-18 Texas Instruments Incorporated Increasing exposure tool alignment signal strength for a ferroelectric capacitor layer
CN101852985B (zh) * 2009-03-30 2013-01-09 鸿富锦精密工业（深圳）有限公司 一种基板对位标记的制作方法
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法
US9190261B2 (en) * 2011-08-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Layer alignment in FinFET fabrication
CN103165442B (zh) * 2011-12-12 2015-08-19 上海华虹宏力半导体制造有限公司 背面图形化的方法
US10515903B2 (en) * 2018-05-18 2019-12-24 International Business Machines Corporation Selective CVD alignment-mark topography assist for non-volatile memory
US10534276B1 (en) 2019-03-27 2020-01-14 International Business Machines Corporation Lithographic photomask alignment using non-planar alignment structures formed on wafer
US11244907B2 (en) * 2020-01-02 2022-02-08 International Business Machines Corporation Metal surface preparation for increased alignment contrast
WO2021189484A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
TWI730798B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 對準標記結構及影像感測器的製造方法
CN113671800B (zh) * 2021-07-02 2023-12-29 杭州电子科技大学 一种提升be光刻工艺对位性能的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
US5863825A (en) * 1997-09-29 1999-01-26 Lsi Logic Corporation Alignment mark contrast enhancement
DE19903196A1 (de) * 1999-01-27 2000-08-10 Siemens Ag Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
DE10025209A1 (de) * 1999-07-21 2001-04-05 Mitsubishi Electric Corp Halbleitereinrichtung
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
US20010045651A1 (en) * 2000-05-08 2001-11-29 Tatsuyuki Saito Semiconductor integrated circuit device and a method of manufacturing the same
DE10037446A1 (de) * 2000-07-26 2002-02-14 Infineon Technologies Ag Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232432T2 (de) * 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
US5503962A (en) * 1994-07-15 1996-04-02 Cypress Semiconductor Corporation Chemical-mechanical alignment mark and method of fabrication
JP3239976B2 (ja) * 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
JP3604487B2 (ja) * 1996-02-16 2004-12-22 松下電器産業株式会社 半導体装置の製造方法
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
US6103636A (en) * 1997-08-20 2000-08-15 Micron Technology, Inc. Method and apparatus for selective removal of material from wafer alignment marks
JP4187808B2 (ja) * 1997-08-25 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5877562A (en) * 1997-09-08 1999-03-02 Sur; Harlan Photo alignment structure
JPH11121327A (ja) * 1997-10-09 1999-04-30 Nec Corp 半導体装置及びその製造方法
US5946583A (en) * 1997-11-18 1999-08-31 Winbond Electronics Corporation Method for preventing alignment marks from disappearing after chemical mechanical polishing
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6184104B1 (en) * 1998-09-10 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Alignment mark strategy for oxide CMP
US6288773B2 (en) * 1998-12-11 2001-09-11 Lsi Logic Corporation Method and apparatus for removing residual material from an alignment mark of a semiconductor wafer
US6146969A (en) * 1999-01-19 2000-11-14 Chartered Semiconductor Manufacturing Ltd. Printing optimized global alignment mark at contact/via layers
US6290631B2 (en) * 1999-01-25 2001-09-18 United Microelectronics Corp. Method for restoring an alignment mark after planarization of a dielectric layer
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
JP4623819B2 (ja) * 2000-12-12 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6780775B2 (en) * 2001-01-24 2004-08-24 Infineon Technologies Ag Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
US20020192926A1 (en) * 2001-06-18 2002-12-19 Schroeder Uwe Paul High contrast lithography alignment marks for semiconductor manufacturing
JP3609761B2 (ja) * 2001-07-19 2005-01-12 三洋電機株式会社 半導体装置の製造方法
JP2003168687A (ja) * 2001-11-30 2003-06-13 Nec Electronics Corp 目合わせパターンおよびその製造方法
US6713884B2 (en) * 2001-12-20 2004-03-30 Infineon Technologies Ag Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
US20030147077A1 (en) * 2002-02-05 2003-08-07 Infineon Technologies North America Corp. Mask alignment method
US6979526B2 (en) * 2002-06-03 2005-12-27 Infineon Technologies Ag Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US6858441B2 (en) * 2002-09-04 2005-02-22 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
US6750115B1 (en) * 2002-11-25 2004-06-15 Infineon Technologies Ag Method for generating alignment marks for manufacturing MIM capacitors
US6825078B1 (en) * 2003-05-23 2004-11-30 Taiwan Semiconductor Manufacturing Company Single poly-Si process for DRAM by deep N well (NW) plate
US20050059255A1 (en) * 2003-09-12 2005-03-17 Infineon Technologies North America Corp. Wafer processing techniques with enhanced alignment
US6933204B2 (en) * 2003-10-13 2005-08-23 International Business Machines Corporation Method for improved alignment of magnetic tunnel junction elements
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8153335B2 (en) * 2009-05-26 2012-04-10 Infineon Technologies Ag Lithography masks, systems, and manufacturing methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
US5863825A (en) * 1997-09-29 1999-01-26 Lsi Logic Corporation Alignment mark contrast enhancement
DE19903196A1 (de) * 1999-01-27 2000-08-10 Siemens Ag Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
DE10025209A1 (de) * 1999-07-21 2001-04-05 Mitsubishi Electric Corp Halbleitereinrichtung
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
US20010045651A1 (en) * 2000-05-08 2001-11-29 Tatsuyuki Saito Semiconductor integrated circuit device and a method of manufacturing the same
DE10037446A1 (de) * 2000-07-26 2002-02-14 Infineon Technologies Ag Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe

Also Published As

Publication number Publication date
US20070102819A1 (en) 2007-05-10
US8901737B2 (en) 2014-12-02
CN100492636C (zh) 2009-05-27
US7795105B2 (en) 2010-09-14
WO2005093832A1 (de) 2005-10-06
CN1938851A (zh) 2007-03-28
DE102004014676A1 (de) 2005-10-20
US20100320613A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
WO2005093832A1 (de) Verfahren zum herstellen einer integrierten schaltungsanordnung mit hilfsvertiefung, insbesondere mit ausrichtmarken, und integrierte schaltungsanordnung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE10000759C1 (de) Verfahren zur Erzeugung von Justiermarken
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE112012005734T5 (de) Lithographieprozess mit doppelter Hartmaske
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102005020060A1 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102011085203A1 (de) Halbleiterbauelemente mit Durchgangskontakten und zugehörige Herstellungsverfahren
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE19903196A1 (de) Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE10227211A1 (de) Kontrastreiche Lithographiejustiermarken zur Halbleiterherstellung
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE102006015096B4 (de) Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee