CN100492636C - 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置 - Google Patents
使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置 Download PDFInfo
- Publication number
- CN100492636C CN100492636C CN200580009586.7A CN200580009586A CN100492636C CN 100492636 C CN100492636 C CN 100492636C CN 200580009586 A CN200580009586 A CN 200580009586A CN 100492636 C CN100492636 C CN 100492636C
- Authority
- CN
- China
- Prior art keywords
- auxiliary flute
- integrated circuit
- path
- packing material
- flute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000007373 indentation Methods 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000012856 packing Methods 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 239000004411 aluminium Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000011435 rock Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 11
- 230000005855 radiation Effects 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 230000000717 retained effect Effects 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 238000007704 wet chemistry method Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 3
- -1 sulfuric acid peroxide Chemical class 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 55
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 14
- 239000000945 filler Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 150000001398 aluminium Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及使用辅助凹槽特别是使用对准标记制作集成电路装置的方法，并公开了一种集成电路装置。本发明还涉及用于制作对准标记(152、154)的方法。在该方法中，在从辅助凹槽(24)除去材料之前执行平整化。
Description
本发明涉及使用至少一个辅助凹槽制造集成电路装置的方法。该辅助凹槽或由其形成的形貌(topology)被用作对准标记。
对准标记可用于将掩模与集成电路装置对准。这称为对准。对准标记的形式取决于辐射所使用的辐射设备的制造商，例如曝光设备的制造商。对准标记包含例如彼此平行排列的等长或不等长的多个条。为了同时在x方向以及与x方向成直角的y方向上执行对准，对准标记例如包含有角度的条。备选地，可以为每个对准方向单独制造标记。
对准标记还可用于监测被显影的抗蚀剂在集成电路装置上的位置。这称为覆盖标记(overlay mark)。例如，覆盖标记具有矩形或框的形式。当检查被曝光的抗蚀剂(例如光敏抗蚀剂)的位置时，利用例如所谓的框嵌套(box-in-box)的方法，该方法涉及确定矩形覆盖标记相对于更深层内的框架结构的偏移或者框架类型覆盖标记相对于更深层内的矩形结构的偏移。如果该偏移在一个方向上超过预定容差值，则已经被显影的抗蚀剂不用于蚀刻操作。该显影的抗蚀剂被除去，并且在涂覆抗蚀剂之后重复曝光和显影。
在集成电路装置制造期间结合平整化，产生平面区域，使得包含对准标记的形貌消失。此外，如果在平整化之后将不透光或者透光性不足的层涂敷到该平面区域，则在先前方法步骤中已经制作的对准标记也是再也不能使用。
本发明的目标是说明制造集成电路装置的简单方法，该方法旨在实现特别是集成电路装置不同层的元件之间小的对准容差。此外，本发明还说明了一种集成电路装置。
通过下述方法和装置实现上述目标：
一种使用辅助凹槽制作集成电路装置的方法，在该方法中执行以下步骤：
在基板内制作至少一个通路和至少一个辅助凹槽；
将填充层涂敷到具有所述通路和所述辅助凹槽的所述基板上，填充材料被引入到所述通路内以及所述辅助凹槽内；
平整化所述填充层，填充材料保留在所述通路内且填充材料保留在所述辅助凹槽内；以及
在平整化之后选择性地除去所述辅助凹槽内的填充材料的至少一部分，未从所述通路内除去填充材料，
在所述选择性清除之后涂敷盖层，所述盖层的一部分沉积在所述辅助凹槽内，
其中所述盖层包含铝或者铝的原子百分比至少为50％的铝合金，并且所述填充材料包括铜或者包括铜的原子百分比至少为50％的铜合金。
一种集成电路装置，特别是根据前述方法制作的电路装置，
具有包含半导体材料和介电层的基板；
具有至少一个通路，所述通路排列在介电层内并包含所述电路装置工作期间电流流过其中的材料；以及
具有至少一个辅助凹槽，所述辅助凹槽排列在介电层内并包含导电材料，在所述电路装置工作期间电流不流过所述导电材料或者所述导电材料不影响所述电路装置的功能。
本发明是基于如下考虑，尽管平整化并且随后沉积不透光的层，但是当可以使用在平整化之前位置已经限定了的对准标记时，对准误差特别小。这是因为，对准误差与每个掩模相关联。如果该对准是直接相对于最初的平面实现的，则所述对准误差仅被包含到所得到的总体误差(△f)中一次。相反，如果在两个相互毗邻的平面之间需要引入另外的掩模，则这导致误差变为1.41×△f。
因此，在根据本发明的方法中执行下述步骤：
在基板内制作至少一个有用凹槽和至少一个辅助凹槽；
将填充层涂敷到具有有用凹槽和辅助凹槽的基板上，填充材料被引入到有用凹槽内以及辅助凹槽内；
平整化填充材料，填充材料保留在有用凹槽内且填充材料保留在辅助凹槽内；以及
在平整化之后选择性地除去辅助凹槽内的填充材料的至少一部分，不从有用凹槽内除去填充材料。
通过这些方法步骤实现了：尽管进行平整化，但该辅助凹槽也可在沉积特别是不透光层的层之后，用作形貌形成的起始点。此外，这些指定顺序的方法步骤还实现了，在选择性除去之前执行平整化。这导致即使经过平整化仍形成了具有小的形貌的表面。另外，防止磨蚀材料和其他污染物在平整化期间进入有用凹槽。这种污染物将难以清除，并且一旦残留在辅助凹槽内将削弱其作为对准标记的功能。由于所述指定顺序的方法步骤，用于选择性清除的抗蚀剂，例如光敏抗蚀剂，同样不会妨碍平整化。
在根据本发明方法的一个进展中，辅助凹槽或形成于该辅助凹槽上的形貌在图形化所述选择性清除之后涂敷的层时用作对准标记。
在下一个进展中，通过化学机械方式实施平整化，其中使用了抛光垫和抛光液。特别是在填充材料包含铜或包含铜合金时采用化学机械抛光(CMP)。作为备选，介电填充材料，特别是氧化物，可以用作填充材料，特别是对于半导体基板(例如硅基板)内的凹槽的情形.
在下一个进展中，在选择性清除之后涂覆盖层，盖层的一部分沉积在辅助凹槽内，但不沉积在有用凹槽内。如果盖层包含金属或包含硅，则该盖层不透光或者仅透射非常窄频率范围内的光。因此与其他方法或其他材料相比，根据本发明的方法所获得的优点是非常显著的。
在下一个进展中，通过光刻方法图形化盖层，由盖层内辅助凹槽所导致的形貌被用作对准标记。该进展特别适用于铜金属层或铜通路填充之后涂覆铝层(例如最顶部铝层)的情形，其中与铜相比，在该铝层上可以实现更佳的键合。
在下一个进展中，通过涂覆抗蚀剂层、辐射抗蚀剂层和显影抗蚀剂层以及随后的干法化学或湿法化学蚀刻，实施所述选择性清除.在显影抗蚀剂层之后，只露出辅助凹槽，而有用凹槽未被暴露。通过光学方法可以容易地实施用于辐射抗蚀剂层或者用于监测显影的抗蚀剂层位置的对准，因为抗蚀剂层对于相对大范围的光是透射的。然而，在一个配置中，对准容差至少是集成电路装置制造期间至少另一个对准的3倍，因为毕竟只需区分辅助凹槽所在的区域和有用凹槽所在的区域。有用凹槽被大面积地覆盖。辅助凹槽大面积地保持敞开。
在下一个进展中，通过湿法化学方法从辅助凹槽除去填充材料，优选地使用稀释的硫酸过氧化物混合物或者使用DSP化学制品(稀释的硫酸过氧化物混合物，其中氢氟酸HF含量处于ppm范围)。提到的蚀刻化学制品适用于在室温或更高温度下相对于由氮化钽制成的衬垫选择性地除去铜或铜合金。
在下一个进展中，从辅助凹槽彻底除去填充材料。通过这个措施实现了，由辅助凹槽导致的形貌差异可以尽可能地大.
在下一个进展中，基板为半导体基板，其中布置了有用凹槽和辅助凹槽。有用凹槽以及辅助凹槽都是隔离沟槽，例如用于电学隔离集成电路装置的各个元件。备选地，该基板包含半导体基板和介电层，有用凹槽和辅助凹槽布置在介电层内。介电层例如设置在两个金属层之间。
本发明另外涉及在介电层内具有导线凹槽和辅助凹槽的集成电路装置。导线凹槽包含例如金属，在该电路装置工作时电流流过该金属，该金属例如为铜或者铜或钨的原子百分比至少为50％的铜合金。辅助凹槽例如类似地包含金属，但在该电路装置工作时电流不流过该金属，因为该辅助凹槽仅在制作集成电路装置制造过程中用作对准标记。在一个配置中，辅助凹槽包含铝或者铝的原子百分比至少为50％的铝合金。
下面将参考附图解释本发明的示范性实施方案，附图中：
图1至5示出了集成电路装置制作的制作阶段。
尚未完成的集成电路装置10包含半导体基板(未在图1中示出)，例如单晶硅基板，其中形成了多个电子元件，例如晶体管。金属层12包含由金属制成的互连，例如互连14。金属层12的互连14排列在一个平面内。
举例而言，互连14包含铜或铜的原子百分比为90％以上的铜合金。备选地，金属层12的互连14包含铝或者含90％以上的铝的铝合金。
例如使用干法化学蚀刻工艺或者借助于抛光操作图形化金属层12之后，涂敷绝缘层16，该绝缘层也称为层间电介质(ILD)。绝缘层16例如包含二氧化硅，厚度为例如500nm，尤其大于300nm。
在制作绝缘层16之后，将抗蚀剂层18涂敷到绝缘层16上，并对其进行辐射和显影，形成切口(cutout)20至26。位于绝缘层16下或者金属层12内的对准标记被用于对准在辐射抗蚀剂层18时使用的光掩模，以及用于监测显影的抗蚀剂的位置。该对准和监视不是关键的，因为绝缘层16是光学透明的。
在后续蚀刻工艺中，例如在干法化学蚀刻工艺中，切口20至26更深入绝缘层16。绝缘层16内的切口20和22例如用作所谓的通路，直径为例如200nm，尤其小于500nm。相反，在绝缘层16中制作的切口24和26或者由切口24和26导致的高度差用作对准标记。例如，切口24具有矩形剖面，该剖面的长度大于10μm，宽度大于3μm。在示范性实施方案中，切口24的长度为20μm，宽度为5μm。
切口26具有和切口24相同的尺寸。切口20和22终止于互连14上。金属层12也可用作切口24和26的终止层。由此可以设定辅助凹槽的限定深度。切口24和26的底部大致位于绝缘层16内互连14的水平高度。切口24和26的深度为例如600nm，但在没有金属化层12时也更深。
如图2中进一步所示，在干法蚀刻绝缘层16之后除去抗蚀剂层18的残留物。随后通过溅射涂敷衬垫层50，所述衬垫层例如包含氮化钽且厚度为70nm。衬垫层50沉积在切口20至26外部、切口20至26的侧壁上以及切口20至26的底部上。随后例如通过电镀方法沉积铜。在这种情况下，铜既沉积在切口20至26的外部，也沉积在切口20至26的内部。在示范性实施方案中，切口20至26在沉积铜之后已经被彻底填充。
借助于随后的化学机械抛光，从切口20至26外部的衬垫层50除去铜。例如，衬垫层50在化学机械抛光期间用作停止层。在进一步的步骤中，通过化学机械抛光类似地除去所述停止层。
在抛光之后，在切口20和22中存在通路填充物52、54。由铜制成的填充物56、58位于切口24和26内。填充物52至58彻底填充切口20至26。
尽管参考图1至5解释了单金属镶嵌(single damascene)方法，也可以以双金属镶嵌方法执行这里所解释的方法步骤。在双金属镶嵌方法中，同时制作铜互连和铜通路。
如图3所示，在抛光之后，涂敷抗蚀剂层100，且对其进行曝光和显影，在抗蚀剂层100内产生切口102和104，所述切口的底部分别与切口24的开口和切口26的开口邻接。在显影抗蚀剂层100之后，通路填充物52和54被抗蚀剂层100覆盖，而分别在切口102和104底部的填充物56和58未被覆盖。
用于辐射抗蚀剂层100的掩模的对准同样不成问题，因为抗蚀剂层100呈现良好的光学透射。例如，填充物56和58可以用于对准。位于切口24和26之间的抗蚀剂区域108的左手侧区域106的容差范围T1例如大于400nm，因此显著大于用于对准和监测覆盖测量(overlaymeasurement)的其它方式的通常为50nm至200nm的容差。
在备选配置中，在曝光抗蚀剂层100期间不执行对准。如果允许容差为例如1μm，则这是可能的，因为切口24和26与集成电路装置的其他结构相距这样的距离。
在显影抗蚀剂层100之后，从切口24和26除去填充物56和58，使得仅衬垫层50保留在切口24和26内。然而，作为选择，同时也除去衬垫层50。在示范性实施方案中，通过上述蚀刻化学制品之一除去填充物56和58。随后除去残留在绝缘层16上的抗蚀剂层100的残余物。
如图4中所进一步所示，在除去抗蚀剂层100的残余物之后，例如通过在厚度为3μm(微米)或大于500nm(纳米)的铝层上溅射，涂敷金属层150。金属层150的厚度与切口24和26的宽度相协调，以便在随后平面150中可以获得足够良好的形貌。
通过溅射涂敷金属层150之后，抗蚀剂层160被涂敷到金属层150上，且对其进行辐射和显影，产生切口162至168。凹槽152和154被用于抗蚀剂层160曝光时使用的掩模的对准。在抗蚀剂层160显影之后，借助位于切口24和26之间的抗蚀剂结构170和172测试该对准，其中抗蚀剂结构170更靠近凹槽152，抗蚀剂结构172更靠近凹槽154。使用光学方法确定凹槽152的中心与抗蚀剂结构170的中心之间在x方向上的距离。凹槽154的中心和抗蚀剂结构172的中心之间的距离b被类似地确定。如果已经确定的距离a和b是相同的，则出现覆盖测量的理想值。相同的道理同样适用于y方向上的对准。例如，沿各个取向允许+50至-50nm的偏差是允许的。如果超过这些容差，则必须涂敷新的抗蚀剂层160。显影的抗蚀剂层160另外包含位于切口20和22上的抗蚀剂结构174。
在成功的覆盖测量之后，使用显影的抗蚀剂层，例如通过湿法化学或干法化学方法图形化金属层150，见图5。在该工艺中在金属层内形成多个互连，例如毗邻通路填充物52和54的互连200。分别在抗蚀剂结构170、172下以及切口24、26内形成不影响得到的电路装置10的功能的金属结构202、204和206、208。
接着继续集成电路装置10的制作，例如制作另外的绝缘层和金属层，或者如果金属层150为集成电路装置的最顶层或最外部的金属层则涂敷钝化层。
参考图1至5已经解释了，用于曝光抗蚀剂层100的掩模的对准误差并不影响铝平面150相对于铜平面的总体偏移误差，因为通过这种辅助掩模，只有在接触孔平面内或通路平面内已经制作的已有对准标记24、26未被覆盖。未被覆盖的形貌产生被成像到金属层150上或上方的凹槽152、154。
通过将用于图形化铝层的掩模与在先前的接触孔平面内已经形成的标记24、26直接对准，总体误差显著减小。因此说明了从铜转变到铝时的直接对准的方法。然而，除了应用于涉及转变到铝平面的铜技术之外，本方法还可以应用于其他金属化材料或其他导电材料。
Claims (18)
1.一种使用辅助凹槽制作集成电路装置的方法，在该方法中执行以下步骤：
在基板内制作至少一个通路和至少一个辅助凹槽；
将填充层涂敷到具有所述通路和所述辅助凹槽的所述基板上，填充材料被引入到所述通路内以及所述辅助凹槽内；
平整化所述填充层，填充材料保留在所述通路内且填充材料保留在所述辅助凹槽内；以及
在平整化之后选择性地除去所述辅助凹槽内的填充材料的至少一部分，未从所述通路内除去填充材料，
在所述选择性清除之后涂敷盖层，所述盖层的一部分沉积在所述辅助凹槽内，
其中所述盖层包含铝或者铝的原子百分比至少为50％的铝合金，并且所述填充材料包括铜或者包括铜的原子百分比至少为50％的铜合金。
2.权利要求1所述的方法，其特征在于所述盖层(150)不沉积在所述通路(20)中。
3.权利要求1所述的方法，其特征在于，所述辅助凹槽(24)或形成于辅助凹槽(24)上的形貌(152、154)在图形化一层(150)时被用作对准标记。
4.权利要求1-3之一所述的方法，其特征在于，通过化学机械抛光实现平整化。
5.权利要求1所述的方法，其特征在于下述步骤：
通过光刻方法图形化所述盖层(150)，由于所述盖层(150)内的辅助凹槽(24)所产生的形貌(152、154)被用作对准标记。
6.权利要求5所述的方法，其中在辐射抗蚀剂(150)期间或者在检查显影的抗蚀剂(170、172)的位置时，执行所述盖层(150)的图形化。
7.权利要求1-3和5-6中任一项所述的方法，其特征在于在所述选择性清除期间实施下述步骤：
涂覆抗蚀剂层(100)；
辐射抗蚀剂层(100)；
显影抗蚀剂层(100)，所述辅助凹槽(24)未被覆盖而所述通路(20)保持被覆盖。
8.权利要求7所述的方法，其特征在于下述步骤：
通过湿法化学方法从所述辅助凹槽(24)除去填充材料(56)，并且/或者在辐射之前以大于200纳米的容差将掩模和所述抗蚀剂层(100)对准。
9.权利要求8所述的方法，其中通过使用稀释的硫酸过氧化物混合物或者使用DSP化学制品，从所述辅助凹槽(24)通过湿法化学方法除去填充材料(56)。
10.权利要求1-3中任一项所述的方法，其特征在于从所述辅助凹槽(24)彻底除去填充材料(56)。
11.权利要求10所述的方法，其特征在于相对于衬垫层(50)选择性地从所述辅助凹槽(24)彻底除去所述填充材料(56)，所述衬垫层(50)包含氮化钽或由氮化钽组成。
12.权利要求1-3中任一项所述的方法，其特征在于所述基板为半导体基板，其中排列了所述通路和所述辅助凹槽，
或者其特征在于所述基板包含半导体基板和介电层(16)，所述通路(20)和辅助凹槽(24)排列在所述介电层(16)内。
13.一种集成电路装置(10)，根据前述权利要求之一所述的方法制作(10)，
具有包含半导体材料和介电层(16)的基板；
具有至少一个通路(20)，所述通路(20)排列在介电层(16)内并包含所述电路装置(10)工作期间电流流过其中的材料；以及
具有至少一个辅助凹槽(24)，所述辅助凹槽排列在介电层(16)内并包含导电材料，在所述电路装置工作期间电流不流过所述导电材料或者所述导电材料不影响所述电路装置的功能。
14.权利要求13所述的电路装置(10)，其特征在于，所述辅助凹槽(24)仅部分地被所述导电材料填充。
15.权利要求14所述的集成电路装置(10)，其特征在于所述辅助凹槽(24)被所述导电材料填充了不到三分之二。
16.权利要求13-15之一所述的电路装置(10)，其特征在于，所述辅助凹槽(24)并不毗邻排列在所述辅助凹槽(24)和所述半导体基板之间的互连(14)。
17.权利要求13到15中任一项所述的电路装置(10)，其特征在于，所述介电层(16)并不包含任何辅助凹槽，所述辅助凹槽被导电材料完全填充，且在所述集成电路装置(10)工作期间电流不流过所述导电材料。
18.权利要求13至15中任一项所述的电路装置(10)，其特征在于，所述辅助凹槽(24)为已经用于制作所述集成电路装置(10)的对准标记。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004014676.4 | 2004-03-25 | ||
| DE102004014676A DE102004014676B4 (de) | 2004-03-25 | 2004-03-25 | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1938851A CN1938851A (zh) | 2007-03-28 |
| CN100492636C true CN100492636C (zh) | 2009-05-27 |
Family
ID=34963341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580009586.7A Expired - Fee Related CN100492636C (zh) | 2004-03-25 | 2005-03-23 | 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7795105B2 (zh) |
| CN (1) | CN100492636C (zh) |
| DE (1) | DE102004014676B4 (zh) |
| WO (1) | WO2005093832A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730798B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 對準標記結構及影像感測器的製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7588993B2 (en) * | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
| US8466569B2 (en) * | 2008-04-01 | 2013-06-18 | Texas Instruments Incorporated | Increasing exposure tool alignment signal strength for a ferroelectric capacitor layer |
| CN101852985B (zh) * | 2009-03-30 | 2013-01-09 | 鸿富锦精密工业（深圳）有限公司 | 一种基板对位标记的制作方法 |
| CN102376531A (zh) * | 2010-08-12 | 2012-03-14 | 上海华虹Nec电子有限公司 | 提高外延填充和cmp研磨后光刻标记信号的方法 |
| US9190261B2 (en) * | 2011-08-25 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layer alignment in FinFET fabrication |
| CN103165442B (zh) * | 2011-12-12 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 背面图形化的方法 |
| US10515903B2 (en) * | 2018-05-18 | 2019-12-24 | International Business Machines Corporation | Selective CVD alignment-mark topography assist for non-volatile memory |
| US10534276B1 (en) | 2019-03-27 | 2020-01-14 | International Business Machines Corporation | Lithographic photomask alignment using non-planar alignment structures formed on wafer |
| US11244907B2 (en) * | 2020-01-02 | 2022-02-08 | International Business Machines Corporation | Metal surface preparation for increased alignment contrast |
| US11968879B2 (en) * | 2020-03-27 | 2024-04-23 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method thereof, and display apparatus |
| CN113671800B (zh) * | 2021-07-02 | 2023-12-29 | 杭州电子科技大学 | 一种提升be光刻工艺对位性能的方法 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| US5503962A (en) * | 1994-07-15 | 1996-04-02 | Cypress Semiconductor Corporation | Chemical-mechanical alignment mark and method of fabrication |
| JP3239976B2 (ja) * | 1994-09-30 | 2001-12-17 | 株式会社東芝 | アライメントマーク、半導体装置の製造方法および半導体装置 |
| JP3604487B2 (ja) * | 1996-02-16 | 2004-12-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5958800A (en) * | 1996-10-07 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for post planarization metal photolithography |
| US5786260A (en) * | 1996-12-16 | 1998-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing |
| US6103636A (en) * | 1997-08-20 | 2000-08-15 | Micron Technology, Inc. | Method and apparatus for selective removal of material from wafer alignment marks |
| JP4187808B2 (ja) * | 1997-08-25 | 2008-11-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5877562A (en) * | 1997-09-08 | 1999-03-02 | Sur; Harlan | Photo alignment structure |
| US5863825A (en) * | 1997-09-29 | 1999-01-26 | Lsi Logic Corporation | Alignment mark contrast enhancement |
| JPH11121327A (ja) * | 1997-10-09 | 1999-04-30 | Nec Corp | 半導体装置及びその製造方法 |
| US5946583A (en) * | 1997-11-18 | 1999-08-31 | Winbond Electronics Corporation | Method for preventing alignment marks from disappearing after chemical mechanical polishing |
| US6232228B1 (en) * | 1998-06-25 | 2001-05-15 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method |
| US6420261B2 (en) * | 1998-08-31 | 2002-07-16 | Fujitsu Limited | Semiconductor device manufacturing method |
| US6184104B1 (en) * | 1998-09-10 | 2001-02-06 | Chartered Semiconductor Manufacturing Ltd. | Alignment mark strategy for oxide CMP |
| US6288773B2 (en) * | 1998-12-11 | 2001-09-11 | Lsi Logic Corporation | Method and apparatus for removing residual material from an alignment mark of a semiconductor wafer |
| US6146969A (en) * | 1999-01-19 | 2000-11-14 | Chartered Semiconductor Manufacturing Ltd. | Printing optimized global alignment mark at contact/via layers |
| US6290631B2 (en) * | 1999-01-25 | 2001-09-18 | United Microelectronics Corp. | Method for restoring an alignment mark after planarization of a dielectric layer |
| DE19903196A1 (de) * | 1999-01-27 | 2000-08-10 | Siemens Ag | Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken |
| JP2000252236A (ja) * | 1999-03-03 | 2000-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6239494B1 (en) * | 1999-04-21 | 2001-05-29 | Advanced Micro Devices, Inc. | Wire bonding CU interconnects |
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6342735B1 (en) * | 1999-09-01 | 2002-01-29 | International Business Machines Corporation | Dual use alignment aid |
| DE10000759C1 (de) | 2000-01-11 | 2001-05-23 | Infineon Technologies Ag | Verfahren zur Erzeugung von Justiermarken |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| DE10037446A1 (de) | 2000-07-26 | 2002-02-14 | Infineon Technologies Ag | Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe |
| JP4623819B2 (ja) * | 2000-12-12 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6696358B2 (en) * | 2001-01-23 | 2004-02-24 | Honeywell International Inc. | Viscous protective overlayers for planarization of integrated circuits |
| US6440753B1 (en) * | 2001-01-24 | 2002-08-27 | Infineon Technologies North America Corp. | Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines |
| US6780775B2 (en) * | 2001-01-24 | 2004-08-24 | Infineon Technologies Ag | Design of lithography alignment and overlay measurement marks on CMP finished damascene surface |
| US20020192926A1 (en) * | 2001-06-18 | 2002-12-19 | Schroeder Uwe Paul | High contrast lithography alignment marks for semiconductor manufacturing |
| JP3609761B2 (ja) * | 2001-07-19 | 2005-01-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2003168687A (ja) * | 2001-11-30 | 2003-06-13 | Nec Electronics Corp | 目合わせパターンおよびその製造方法 |
| US6713884B2 (en) * | 2001-12-20 | 2004-03-30 | Infineon Technologies Ag | Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors |
| US20030147077A1 (en) * | 2002-02-05 | 2003-08-07 | Infineon Technologies North America Corp. | Mask alignment method |
| US6979526B2 (en) * | 2002-06-03 | 2005-12-27 | Infineon Technologies Ag | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
| US6858441B2 (en) * | 2002-09-04 | 2005-02-22 | Infineon Technologies Ag | MRAM MTJ stack to conductive line alignment method |
| US6750115B1 (en) * | 2002-11-25 | 2004-06-15 | Infineon Technologies Ag | Method for generating alignment marks for manufacturing MIM capacitors |
| US6825078B1 (en) * | 2003-05-23 | 2004-11-30 | Taiwan Semiconductor Manufacturing Company | Single poly-Si process for DRAM by deep N well (NW) plate |
| US20050059255A1 (en) * | 2003-09-12 | 2005-03-17 | Infineon Technologies North America Corp. | Wafer processing techniques with enhanced alignment |
| US6933204B2 (en) * | 2003-10-13 | 2005-08-23 | International Business Machines Corporation | Method for improved alignment of magnetic tunnel junction elements |
| US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
| US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| US8153335B2 (en) * | 2009-05-26 | 2012-04-10 | Infineon Technologies Ag | Lithography masks, systems, and manufacturing methods |
-
2004
- 2004-03-25 DE DE102004014676A patent/DE102004014676B4/de not_active Expired - Fee Related
-
2005
- 2005-03-23 WO PCT/EP2005/051362 patent/WO2005093832A1/de active Application Filing
- 2005-03-23 CN CN200580009586.7A patent/CN100492636C/zh not_active Expired - Fee Related
-
2006
- 2006-09-25 US US11/527,736 patent/US7795105B2/en not_active Expired - Fee Related
-
2010
- 2010-08-11 US US12/854,676 patent/US8901737B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730798B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 對準標記結構及影像感測器的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004014676A1 (de) | 2005-10-20 |
| WO2005093832A1 (de) | 2005-10-06 |
| US20100320613A1 (en) | 2010-12-23 |
| DE102004014676B4 (de) | 2009-05-14 |
| US7795105B2 (en) | 2010-09-14 |
| US8901737B2 (en) | 2014-12-02 |
| CN1938851A (zh) | 2007-03-28 |
| US20070102819A1 (en) | 2007-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492636C (zh) | 使用辅助凹槽特别是使用对准标记制造集成电路装置的方法及集成电路装置 | |
| KR100671805B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US9773739B2 (en) | Mark structure and fabrication method thereof | |
| US8709942B2 (en) | Methods for fabricating semiconductor devices | |
| JP5149603B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| JP4623819B2 (ja) | 半導体装置およびその製造方法 | |
| CN114582721B (zh) | 半导体器件的制作方法 | |
| US8841214B2 (en) | Dual damascene process | |
| KR100388765B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
| US20010027019A1 (en) | Pattern forming method | |
| US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
| JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
| US20080160714A1 (en) | Method of forming semiconductor device | |
| US20120264297A1 (en) | Method for creating via in ic manufacturing process | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| KR100461784B1 (ko) | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 | |
| KR20080070215A (ko) | 정렬 마크 및 이의 제조 방법 | |
| KR100403357B1 (ko) | 반도체 소자의 제조방법 | |
| KR101882851B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| US6383930B1 (en) | Method to eliminate copper CMP residue of an alignment mark for damascene processes | |
| CN114121779A (zh) | 制备双大马士革结构的方法 | |
| KR100595396B1 (ko) | 반도체 소자의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 |